CN101093826A - 具有静电放电保护的射频集成电路及其静电放电保护装置 - Google Patents

具有静电放电保护的射频集成电路及其静电放电保护装置 Download PDF

Info

Publication number
CN101093826A
CN101093826A CNA2007100960148A CN200710096014A CN101093826A CN 101093826 A CN101093826 A CN 101093826A CN A2007100960148 A CNA2007100960148 A CN A2007100960148A CN 200710096014 A CN200710096014 A CN 200710096014A CN 101093826 A CN101093826 A CN 101093826A
Authority
CN
China
Prior art keywords
radio frequency
weld pad
electrostatic discharge
esd
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100960148A
Other languages
English (en)
Inventor
严国辉
吴昌庆
林子超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN101093826A publication Critical patent/CN101093826A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一种具有静电放电保护的射频集成电路及其静电放电保护装置。该静电放电保护装置包括基体、射频焊垫以及静电放电保护单元。射频焊垫被配置在基体上方，用以传输射频信号。静电放电保护单元配置在射频焊垫下方。其中，静电放电保护单元包括电感，此电感电性连接在射频焊垫与电源轨线之间。

Description

具有静电放电保护的射频集成电路及其静电放电保护装置
技术领域
本发明涉及一种静电放电(electrostatic discharge，ESD)保护装置，且特别是涉及一种具有静电放电保护的射频集成电路及其静电放电保护装置。
背景技术
静电放电大致上可分为人体放电模式(Human-Body Model，HBM)、机械放电模式(Machine Model，MM)以及电荷组件模式(Charge-Device Model，CDM)。电子电路在实际使用环境中皆免不了遭受静电放电的冲击，若无适当的保护措施将导致部分组件损毁(damage)。当静电放电发生时，大量的静电放电电流会产生高温而损毁半导体组件，所以如何避免静电放电电流冲击集成电路的内部电路，是非常重要的。为避免前述情形，集成电路中必须具有静电放电保护功能。
图1是说明在集成电路内的传统静电放电保护装置。传统静电放电保护装置包括二极管D11、D12与电阻R11。二极管D11以逆偏组态电性连接在电源轨线(power rail)VDD与焊垫110之间，而二极管D12亦以逆偏组态电性连接在电源轨线VSS与焊垫110之间。一般而言，电源轨线VSS与VDD被用来分别提供接地电压与系统电压给内部电路120。
当焊垫110发生因静电放电所造成的正脉冲电流时，电阻R11可以阻止绝大部分的正脉冲电流流入内部电路120，同时二极管D11可以将此大量的正脉冲电流导引至电源轨线VDD。相似地，当焊垫110发生因静电放电所造成的负脉冲电流时，电阻R11可以阻止绝大部分的负脉冲电流流入内部电路120，同时二极管D12可以将此大量的负脉冲电流导引至电源轨线VSS。
对于射频(radio frequency，RF)集成电路而言，焊垫110与基体之间会形成一个不可避免的寄生电容C11。此寄生电容C11很可能会滤除焊垫110的射频信号而导致射频信号的传输错误，因此必须设法使寄生电容C11的电容值尽可能地降低。所以现有技术均把射频焊垫配置在集成电路的最上层金属层，并且在射频焊垫与基体之间保持净空，以降低寄生电容C11的电容值。换句话说，传统射频焊垫下方绝对不能配置任何组件。
另外，上述传统静电放电保护装置并不适用。由于射频集成电路所收发的射频信号往往是非常微弱的信号，被用来保护内部电路120的电阻R11将会因为消耗射频信号的能量而导致射频信号的传输错误。因此，近来有一些文献提出各种适用于射频电路的静电放电保护装置。例如，电机电子工程师协会(IEEE，Institute of Electrical and Electronic Engineers)的固态电路期刊(Journal of Solid-State Circuit)第40卷第7期第1434-1442页(Vol.40，No.7，page 1434-1442，July 2005)即提出利用电感作为静电放电保护组件。图2是说明现有包含电感的静电放电保护装置。由于经过射频焊垫210的射频信号的频率往往高达1GHz甚至更高，因此对于正常操作的射频信号而言，电感L21提供极高的阻抗。亦即，在正常操作下，电感L21形同断路，因此微弱的射频信号即可直接传输在射频焊垫210与内部电路220之间。利用静电放电的脉冲周期远大于射频信号的特性，当射频焊垫210发生静电放电并且电源轨线VSS接地时，静电放电所造成的脉冲电流会被电感L21导引至电源轨线VSS。当射频焊垫210发生静电放电并且电源轨线VDD接地时，静电放电所造成的脉冲电流会经过电感L21、电源轨线VSS、二极管D21而导引至电源轨线VDD。
诸如美国专利公开号US 2003/0183403专利案与美国专利公告号US6885534专利案亦分别揭露其它适用于射频电路的静电放电保护装置。这些现有技术以电感电性连接于内部电路与射频焊垫之间的射频信号路径上，或将电感与二极管相互串/并联而作为静电放电保护装置。
然而，由于实作上述用于静电放电保护的电感必须占用非常大量的芯片面积，使得成本将随之大幅上升。
发明内容
本发明的目的就是提供一种静电放电保护装置，以保护收发射频信号的内部电路不会因为发生静电放电而损毁，同时又不影响射频信号的正常传输。另外，藉由将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。
本发明的另一目的是提供一种具有静电放电保护的射频集成电路，以便当射频焊垫发生静电放电时，可以及时将静电脉冲电流导引至电源轨线而避免损毁内部电路。另外，亦藉由将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。
基于上述目的，本发明提出一种静电放电保护装置，包括基体、射频焊垫以及静电放电保护单元。射频焊垫被配置在基体上方，用以传输射频信号。静电放电保护单元配置在射频焊垫下方。其中，静电放电保护单元包括电感，此电感电性连接在射频焊垫与电源轨线之间。
从另一观点来看，本发明提出一种具有静电放电保护的射频集成电路，包括基体、电源轨线、射频焊垫、内部电路以及静电放电保护单元。电源轨线与射频焊垫均被配置在基体上方。射频焊垫用以传输射频信号。内部电路配置在基体中，并电性连接至射频焊垫，以便通过射频焊垫对外部收发射频信号。静电放电保护单元配置在射频焊垫下方。其中，静电放电保护单元包括电感，此电感电性连接在射频焊垫与电源轨线之间。
本发明因将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。另外，因为静电放电保护单元包括电性连接在射频焊垫与电源轨线之间的电感，因此可以保护收发射频信号的内部电路不会因为发生静电放电而损毁，同时又不影响射频信号的正常传输。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1是说明在集成电路内的传统静电放电保护装置。
图2是说明现有包含电感的静电放电保护装置。
图3是依照本发明实施例所绘示一种具有静电放电保护的射频集成电路的方块图。
图4是依照本发明实施例说明图3的射频集成电路300中，射频焊垫310与其静电放电保护装置的布局剖面图。
图5是依照本发明实施例，说明静电放电保护单元330中电感以螺旋式布局实施的俯视图。
图6是依照本发明另一实施例，说明静电放电保护单元330中电感以堆栈式布局实施的立体透视图。
附图符号说明
110、350：一般焊垫
120、220、320：内部电路
210、310：射频焊垫
300：射频集成电路
360、370：电源焊垫
410：基体
C11：寄生电容
D11、D12、D21、D31、D32：二极管
L21、L31、L51、L61：电感
R11、R31：电阻
VDD、VSS：电源轨线(power rail)
具体实施方式
图3是依照本发明实施例所绘示一种具有静电放电保护的射频集成电路的方块图。请参照图3，在射频集成电路300中，内部电路320分别通过射频焊垫310与一般焊垫350收发射频信号与一般信号。通过电源轨线(powerrail)VDD、电源焊垫360以及电源轨线VSS、电源焊垫370而从外部供给内部电路320所需的电力。在本实施例中，电源轨线VDD是系统电压轨线，而电源轨线VSS则是接地轨线。在正常操作下，电源轨线VSS与VDD被用来分别提供接地电压与系统电压给内部电路120。其中，需注意的是，图3是被简化的说明例，实际上各种焊垫的数量并不限于图3所示。
通常每一个一般焊垫(例如一般焊垫350)与内部电路320之间均配置一组静电放电保护电路(例如静电放电保护电路340)。静电放电保护电路340包括二极管D31、D32与电阻R31。二极管D31以逆偏组态电性连接在电源轨线VDD与一般焊垫350之间，而二极管D32亦以逆偏组态电性连接在电源轨线VSS与一般焊垫350之间。电阻R11则电性连接在内部电路320与一般焊垫350之间。
当一般焊垫350发生因静电放电所造成的正脉冲电流时，电阻R31可以阻止绝大部分的正脉冲电流流入内部电路320，同时二极管D31可以将此大量的正脉冲电流导引至电源轨线VDD。相似地，当一般焊垫350发生因静电放电所造成的负脉冲电流时，电阻R 31可以阻止绝大部分的负脉冲电流流入内部电路320，同时二极管D32可以将此大量的负脉冲电流导引至电源轨线VSS。
在本实施例中，射频焊垫310直接连接至内部电路320。配置在射频焊垫310下方的静电放电保护单元330直接连接至射频焊垫310。熟习此技艺者可以任何手段实施静电放电保护单元330。在本实施例中，静电放电保护单元330包括电感L31。电感L31电性连接在射频焊垫310与电源轨线VSS之间。
由于静电放电的脉冲周期远大于射频信号，因此对于正常操作的射频信号而言，电感L31提供极高的阻抗。亦即，在正常操作下，电感L31形同断路，因此微弱的射频信号即可直接传输在射频焊垫310与内部电路320之间。当射频焊垫310发生静电放电时，静电放电所造成的脉冲电流会被电感L31导引至电源轨线VSS。此时，若电源焊垫370接地，则静电流会从电源焊垫370流出射频集成电路300。当射频焊垫310发生静电放电时，若一般焊垫350接地，则静电流会经由电感L31、电源轨线VSS、二极管D32而从一般焊垫350流出射频集成电路300。另外，当射频焊垫310发生静电放电时，若电源焊垫360接地，则静电流会经由电感L31、电源轨线VSS、二极管D32、二极管D31、电源轨线VDD而从电源焊垫360流出射频集成电路300。
图4是依照本发明实施例说明图3的射频集成电路300中，射频焊垫310与其静电放电保护装置的布局剖面图。图4中静电放电保护装置包括基体410、射频焊垫310与静电放电保护单元330。为能清楚说明各构件之间布局的相对关系，因此图4中并未绘出各构件之间的内联机布局。请同时参照图3与图4，其中相同组件符号表示为相似或相同的组件。电源轨线VSS配置在基体410上方。射频焊垫310亦配置在基体410上方，用以传输射频信号至内部电路320。射频焊垫310配置在集成电路的最上层金属层，当然也可以将射频焊垫310配置在最上面2～3层金属层中。内部电路320配置在基体410中。内部电路320电性连接至射频焊垫310，以便通过射频焊垫310对外部收发射频信号。静电放电保护单元330配置在射频焊垫310下方。其中，静电放电保护单元330可以依照图3实施之，亦可更包括其它组件(例如二极管)而实现静电放电保护单元330，其各种实施的变化均属本发明的范畴。静电放电保护单元330电性连接在射频焊垫310与电源轨线VSS之间。
上述实施例中，电感L31可以任何方式实施在射频焊垫310与基体410之间。例如，电感L31可以堆栈式或是螺旋式布局在射频焊垫310与基体410之间。图5是依照本发明实施例，说明静电放电保护单元330中电感以螺旋式布局实施的俯视图。请参照图5，在本实施例中，静电放电保护单元330包括电感L51。电感L51以螺旋式布局实施在射频焊垫310与基体之间。一般而言，射频焊垫310的尺寸大约为75um*84um，而用于静电放电保护的螺旋式电感L51的尺寸大约为100um*100um。由于将螺旋式电感L51配置在射频焊垫310下方，因此可以大幅节省芯片面积，进而降低制造成本。
图6是依照本发明另一实施例，说明静电放电保护单元330中电感以堆栈式布局实施的立体透视图。请参照图6，在本实施例中，静电放电保护单元330包括电感L61。电感L61以堆栈式布局实施在射频焊垫310与基体之间。一般而言，用于静电放电保护的堆栈式电感L51的尺寸大约为50um*50um，其小于射频焊垫310的尺寸(大约为75um*84um)。由于将堆栈式电感L51配置在射频焊垫310下方，因此可以大幅节省芯片面积，进而降低制造成本。
综上所述，本发明因将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。另外，因为静电放电保护单元包括电性连接在射频焊垫与电源轨线之间的电感，因此，可以保护收发射频信号的内部电路不会因为发生静电放电而损毁，同时又不影响射频信号的正常传输。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (8)

1.一种静电放电保护装置，包括：
一基体；
一射频焊垫，配置在该基体上方，用以传输射频信号；以及
一静电放电保护单元，配置在该射频焊垫下方，其中，该静电放电保护单元包括一电感，该电感电性连接在该射频焊垫与一电源轨线之间。
2.如权利要求1所述的静电放电保护装置，其中，该电感是以堆栈式布局在该射频焊垫与该基体之间。
3.如权利要求1所述的静电放电保护装置，其中，该电感是以螺旋式布局在该射频焊垫与该基体之间。
4.如权利要求1所述的静电放电保护装置，其中，该电源轨线是接地轨线。
5.一种具有静电放电保护的射频集成电路，包括：
一基体；
一电源轨线，配置在该基体上方；
一射频焊垫，配置在该基体上方，用以传输射频信号；
一内部电路，配置在该基体中，并电性连接至该射频焊垫，以便通过该射频焊垫对外部收发射频信号；以及
一静电放电保护单元，配置在该射频焊垫下方，其中，该静电放电保护单元包括一电感，该电感电性连接在该射频焊垫与该电源轨线之间。
6.如权利要求5所述的具有静电放电保护的射频集成电路，其中，该电感是以堆栈式布局在该射频焊垫与该基体之间。
7.如权利要求5所述的具有静电放电保护的射频集成电路，其中，该电感是以螺旋式布局在该射频焊垫与该基体之间。
8.如权利要求5所述的具有静电放电保护的射频集成电路，其中，该电源轨线是接地轨线。
CNA2007100960148A 2006-06-23 2007-04-10 具有静电放电保护的射频集成电路及其静电放电保护装置 Pending CN101093826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/309,101 US20070296055A1 (en) 2006-06-23 2006-06-23 Rf integrated circuit with esd protection and esd protection apparatus thereof
US11/309,101 2006-06-23

Publications (1)

Publication Number Publication Date
CN101093826A true CN101093826A (zh) 2007-12-26

Family

ID=38872792

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100960148A Pending CN101093826A (zh) 2006-06-23 2007-04-10 具有静电放电保护的射频集成电路及其静电放电保护装置

Country Status (3)

Country Link
US (1) US20070296055A1 (zh)
CN (1) CN101093826A (zh)
TW (1) TW200802781A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930973A (zh) * 2009-06-23 2010-12-29 国际商业机器公司 静电放电结构及其制造方法
CN102646969A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 通过射频扼流器的esd块隔离
CN103178509A (zh) * 2011-01-07 2013-06-26 台湾积体电路制造股份有限公司 Esd保护器件以及用于形成esd保护器件的方法
CN105700391A (zh) * 2014-12-12 2016-06-22 意法半导体(鲁塞)公司 具有射频功能的电子设备
CN109216345A (zh) * 2017-07-07 2019-01-15 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442950B2 (ja) 2008-01-29 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、当該半導体装置を用いた信号送受信方法、およびテスタ装置
US8232625B2 (en) 2009-03-26 2012-07-31 International Business Machines Corporation ESD network circuit with a through wafer via structure and a method of manufacture
JP5442358B2 (ja) * 2009-08-25 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置
TWI412758B (zh) * 2009-11-09 2013-10-21 Wistron Corp 共用電源及顯示器以檢測不同主機板電路的設備及轉接裝置
CN102054412B (zh) * 2009-11-09 2013-03-13 纬创资通股份有限公司 共用电源和显示器检测不同主机板电路的设备及转接装置
TWI400995B (zh) * 2010-01-27 2013-07-01 Univ Nat Taiwan 帶通濾波式靜電放電防護電路
IT1399907B1 (it) 2010-04-28 2013-05-09 St Microelectronics Srl Apparato di protezione contro scariche elettrostatiche per un circuito integrato e relativo circuito integrato.
US8692608B2 (en) 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
US9030221B2 (en) 2011-09-20 2015-05-12 United Microelectronics Corporation Circuit structure of test-key and test method thereof
US8395455B1 (en) 2011-10-14 2013-03-12 United Microelectronics Corp. Ring oscillator
US8421509B1 (en) 2011-10-25 2013-04-16 United Microelectronics Corp. Charge pump circuit with low clock feed-through
US8588020B2 (en) 2011-11-16 2013-11-19 United Microelectronics Corporation Sense amplifier and method for determining values of voltages on bit-line pair
US8493806B1 (en) 2012-01-03 2013-07-23 United Microelectronics Corporation Sense-amplifier circuit of memory and calibrating method thereof
US8970197B2 (en) 2012-08-03 2015-03-03 United Microelectronics Corporation Voltage regulating circuit configured to have output voltage thereof modulated digitally
US8724404B2 (en) 2012-10-15 2014-05-13 United Microelectronics Corp. Memory, supply voltage generation circuit, and operation method of a supply voltage generation circuit used for a memory array
US8669897B1 (en) 2012-11-05 2014-03-11 United Microelectronics Corp. Asynchronous successive approximation register analog-to-digital converter and operating method thereof
US8711598B1 (en) 2012-11-21 2014-04-29 United Microelectronics Corp. Memory cell and memory cell array using the same
US8873295B2 (en) 2012-11-27 2014-10-28 United Microelectronics Corporation Memory and operation method thereof
US8643521B1 (en) 2012-11-28 2014-02-04 United Microelectronics Corp. Digital-to-analog converter with greater output resistance
US9030886B2 (en) 2012-12-07 2015-05-12 United Microelectronics Corp. Memory device and driving method thereof
US8953401B2 (en) 2012-12-07 2015-02-10 United Microelectronics Corp. Memory device and method for driving memory array thereof
US8917109B2 (en) 2013-04-03 2014-12-23 United Microelectronics Corporation Method and device for pulse width estimation
US9105355B2 (en) 2013-07-04 2015-08-11 United Microelectronics Corporation Memory cell array operated with multiple operation voltage
US8947911B1 (en) 2013-11-07 2015-02-03 United Microelectronics Corp. Method and circuit for optimizing bit line power consumption
JP5705955B2 (ja) * 2013-12-19 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US9143143B2 (en) 2014-01-13 2015-09-22 United Microelectronics Corp. VCO restart up circuit and method thereof
US10522531B1 (en) * 2018-10-08 2019-12-31 Xilinx, Inc. Integrated circuit device and method of transmitting data in an integrated circuit device
DE102020111863A1 (de) 2019-05-03 2020-11-05 Analog Devices International Unlimited Company Gegen elektrische Überlastung tolerante Mikrowellenverstärker
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214068B4 (de) * 2002-03-28 2009-02-19 Advanced Micro Devices, Inc., Sunnyvale ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung
US6885534B2 (en) * 2002-10-21 2005-04-26 Silicon Integrated Systems Corporation Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks
US7265433B2 (en) * 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930973A (zh) * 2009-06-23 2010-12-29 国际商业机器公司 静电放电结构及其制造方法
CN101930973B (zh) * 2009-06-23 2013-03-27 国际商业机器公司 静电放电结构及其制造方法
CN103178509A (zh) * 2011-01-07 2013-06-26 台湾积体电路制造股份有限公司 Esd保护器件以及用于形成esd保护器件的方法
CN102646969A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 通过射频扼流器的esd块隔离
CN102646969B (zh) * 2011-02-17 2015-06-17 台湾积体电路制造股份有限公司 通过射频扼流器的esd块隔离
CN105700391A (zh) * 2014-12-12 2016-06-22 意法半导体(鲁塞)公司 具有射频功能的电子设备
CN109216345A (zh) * 2017-07-07 2019-01-15 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法
CN109216345B (zh) * 2017-07-07 2020-10-02 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法

Also Published As

Publication number Publication date
TW200802781A (en) 2008-01-01
US20070296055A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
CN101093826A (zh) 具有静电放电保护的射频集成电路及其静电放电保护装置
US7262951B2 (en) De-coupling capacitors produced by utilizing dummy conductive structures integrated circuits
US9450428B2 (en) Package module of battery protection circuit
US6885534B2 (en) Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks
US8232601B1 (en) Transient voltage suppressors
US8279570B2 (en) ESD protection for RF circuits
US7897999B2 (en) Semiconductor integrated circuit device
US8552530B2 (en) Vertical transient voltage suppressors
US20110286136A1 (en) Esd block with shared noise optimization and cdm esd protection for rf circuits
US8583043B2 (en) High-frequency device and wireless IC device
CN101998754A (zh) 静电放电防护结构与使用其的电子装置
CN106660499B (zh) 电子控制装置
JP2005217043A (ja) 静電破壊保護回路
WO2006053240A2 (en) Local esd power rail clamp which implements switchable i/o decoupling capacitance function
TW200525727A (en) Electrostatic discharge protection circuit
US8400746B1 (en) Bypass capacitor with reduced leakage current and power-down control
JP2010283182A (ja) 集積回路装置
US7952845B2 (en) V-band radio frequency electrostatic discharge protection circuit
US20180109105A1 (en) Esd protection circuit and integrated circuit
US11670940B2 (en) Electrostatic discharge, ESD, protection device for a Universal Serial Bus, USB, interface
JP4817110B2 (ja) 多層回路基板及びｉｃパッケージ
CN1787321A (zh) 一种静电放电保护电路
KR101679347B1 (ko) 반도체 장치
CN219181190U (zh) 一种芯片esd保护电路及对应的cmos集成电路、芯片
WO2008015213A1 (en) Distributed esd protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication