CN103178509A - Esd保护器件以及用于形成esd保护器件的方法 - Google Patents

Esd保护器件以及用于形成esd保护器件的方法 Download PDF

Info

Publication number
CN103178509A
CN103178509A CN2012100050694A CN201210005069A CN103178509A CN 103178509 A CN103178509 A CN 103178509A CN 2012100050694 A CN2012100050694 A CN 2012100050694A CN 201210005069 A CN201210005069 A CN 201210005069A CN 103178509 A CN103178509 A CN 103178509A
Authority
CN
China
Prior art keywords
diode
circuit
input
inductor
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100050694A
Other languages
English (en)
Inventor
蔡铭宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103178509A publication Critical patent/CN103178509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了ESD保护器件以及用于形成ESD保护器件的方法，其中，提供了一种电路，该电路具有射频(RF)输入端；电感器，位于RF输入端和RF前端电路之间；第一二极管，连接到RF输入端和电感器以及电源线；以及第二二极管，连接到RF输入端和电感器以及互补电源线。

Description

ESD保护器件以及用于形成ESD保护器件的方法
相关申请的交叉参考
本发明涉及以下共同转让的美国专利申请，将该美国专利申请的全部内容结合于此作为参考：美国专利申请No.12/985,948，申请日为2011年1月6日，标题为“ESD Protection Devices and Methods For Forming ESDProtection Devices”(代理案号No.2010-1108/24061.1686)；以及美国专利申请No.12/986,450，申请日为2011年1月7日，标题为“ESD ProtectionDevices and Methods For Forming ESD Protection Devices”(代理案号No.2010-1110/24061.1688)。
技术领域
本发明涉及制造电子器件的方法，更具体地来说，涉及静电放电(ESD)保护器件以及用于形成ESD保护器件的方法。
背景技术
半导体集成电路(IC)工业经历了快速发展。IC材料和设计上的技术进步造就了数代IC，每一代IC都比上一代IC具有更小以及更复杂的电路。这些电路对于静电放电(ESD)电流比较敏感。因此，就要利用ESD保护来防止和减小由ESD电流所导致的IC损坏。传统上，一些ESD保护器件具有寄生电容，该寄生电容大到足以显著降低所保护的电路的射频(RF)性能。
因此，尽管现有的ESD保护器件通常足以达到其预期目的，但是这些ESD保护器件在每个方面并不完全令人满意。
发明内容
针对上述问题，本发明提供了多个实施例。本发明的一个实施例涉及一种电路，该电路包括：射频RF输入端；电感器，位于RF输入端和RF前端电路之间；第一二极管，连接到RF输入端，并且连接到电感器，还连接到电源线；以及第二二极管，连接到RF输入端，并且连接到电感器，还连接到互补电源线，其中，在RF前端电路的正常运行期间，第一二极管和第二二极管被反向偏压，并且，其中，在ESD事件期间，第一二极管和第二二极管提供远离RF前端电路的相应的第一静电放电ESD电流路径和第二静电放电ESD电流路径。
其中，RF前端电路包括低噪声放大器LNA。
其中，第一二极管提供从RF输入端到电源线的第一ESD电流路径，并且，其中，第二二极管提供从互补电源线到RF焊盘的第二ESD电流路径。
其中，电感器位于连接第一二极管和第二二极管的节点与RF前端电路之间，电路进一步包括：第三二极管，提供从互补电源线到RF输入端的附加ESD电流路径。
其中，电感器位于连接第一二极管和第二二极管的节点与RF输入端之间。
另外，该电路可以进一步包括：二极管串，连接到电源线和互补电源线，二极管串的正向与第一二极管和第二二极管的正向相反；以及第三二极管，与二极管串并联，第三二极管的正向与第一二极管和第二二极管的正向相同。
其中，二极管串包括单个二极管。
另外，二极管串包括多个二极管。
其中，电感器的宽度大于5微米。
本发明的另一实施例涉及一种电路，包括：射频RF输入端，连接到RF前端电路；电感器，位于RF输入端和RF前端电路之间；第一二极管和第二二极管，位于RF输入端和RF前端电路之间，第一二极管配置为在RF输入端和电源线之间提供第一静电放电ESD电流路径，第二二极管配置为在RF输入端和互补电源线之间提供第二ESD电流路径。
其中，RF前端电路包括低噪声放大器LNA和阻抗匹配网络中的至少一个。
其中，电感器位于连接第一二极管和第二二极管的节点与RF前端电路之间。
其中，电感器位于连接第一二极管和第二二极管的节点与RF输入焊盘之间，电路进一步包括：第三二极管，在RF输入端和互补电源线之间提供ESD电流路径。
另外，该电路可以进一步包括：二极管串，与第一二极管和第二二极管并联，二极管串的正向与第一二极管和第二二极管的正向相反；以及第三二极管，与第一二极管和第二二极管并联，第三二极管的正向与第一二极管和第二二极管的正向相同。
其中，二极管串包括单个二极管。
其中，二极管串包括多个二极管。
其中，电感器的宽度大于5微米。
本发明的再一实施例涉及一种制造电路的方法，包括：将射频RF输入端与RF前端电路相连接；将第一二极管和第二二极管置于电路中，从而使得第一二极管和第二二极管连接到RF输入端和RF前端电路，第一二极管和第二二极管的正向均配置为从互补电源线到电源线；以及将电感器置于电路中，从而使得电感器连接到第一二极管和第二二极管，并且电感器位于RF输入端和RF前端电路之间。
其中，该方法可进一步包括：将二极管串置于电路中，二极管串与第一二极管和第二二极管并联，并且二极管串的正向与第一二极管和第二二极管的正向相反；以及将第三二极管置于电路中，第三二极管与第一二极管和第二二极管并联，并且第三二极管的正向与第一二极管和第二二极管的正向相同。
另外，该方法可进一步包括：将第三二极管连接到第一二极管，从而使得第三二极管的正向为从互补电源线到电源线，其中，电感器置于第一二极管和第二二极管之间，并且位于RF输入端和第二二极管之间。
附图说明
根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同元件没有按比例绘制。实际上，为了使论述清晰，可以任意增加或减小各种元件的尺寸。
图1是根据一个实施例的示例性器件的结构图；
图2示出了在示例性方案中的响应时间(部分取决于钳位速度)和过冲(OS，overshoot)；
图3A是根据一个实施例的示例性器件300的横截面图；
图3B是带有示出图3A的横截面切口的标记的器件300的俯视图；以及
图4A是根据一个实施例的示出了示例性条型、N型聚合物界限二极管(poly bounded diode)的横截面图；
图4B是图4A的二极管的俯视图；
图5是示出了示例性多边形聚合物界限二极管的俯视图；
图6示出了包括六边形聚合物界限二极管和八边形聚合物界限二极管的示例性实施例；
图7是根据一个实施例的制造器件的示例性方法的流程图；
图8示出了一种示例性电路，其中，可以使用多边形栅控二极管；
图9示出了根据一个实施例的示例性电路；
图10示出了当ESD二极管正向偏压时在ESD事件期间示出电流路径的图9的电路；
图11示出了与图9和图10中所示的实施例结构不同的可选实施例电路；
图12示出了根据一个实施例的用于制造电路的示例性方法；
图13示出了根据一个实施例的示例性电路；
图14示出了根据一个实施例的示例性匹配电路；
图15示出了根据一个实施例的示例性匹配电路；
图16示出了根据一个实施例的示例性匹配电路；
图17示出了根据一个实施例的示例性匹配电路；
图18示出了根据一个实施例的示例性匹配电路；
图19示出了根据一个实施例的示例性匹配电路；
图20和图21提供了在图15中所示的实施例上进行的改变，其中，将变压器用于阻抗匹配和ESD电流旁路；以及
图22示出了根据一个实施例的用于制造器件的示例性方法。
具体实施方式
应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。例如，在以下的本发明中所描述的将一个部件形成在另一部件上方或者之上，可以包括第一部件和第二部件被形成为直接接触的实施例，还可以包括在第一部件和第二部件之间形成有附加部件的实施例，比如，部件不直接接触。另外，本发明的内容可以在不同实例中重复使用参考标号和/或字母。这种重复是为了简化和清晰的目的，其本身并没有表示各个实施例和/或所讨论配置之间的关系。
随着技术进步，半导体器件的尺寸通常越来越小。随着半导体器件越来越小，由于栅极氧化层越来越薄，栅极氧化击穿电压会变得越来越小，从而，ESD保护变得越发重要。然而，在高频中，一些ESD保护器件可能会提供过多寄生电容，并且干扰了阻抗匹配网络。本发明的各个实施例提供了更好的性能，以下将更详细地对其进行描述。
图1是根据一个实施例的示例性器件100的结构图。器件100示出了本文以下所公开的各个实施例的一般配置。例如，器件100是包括ESD保护器件101的电路，该ESD保护器件101置于Vdd 104和地电位(例如，Vss)106之间。ESD保护器件101连同钳位器103一起运行，用于保护射频(RF)电路102免受I/O端105处ESD损坏影响。在一个示例方案中，当将电流从ESD脉冲引导到钳位器103时，ESD保护器件101在某种程度上限制了ESD脉冲的振幅，其中，钳位器103迅速将ESD脉冲的电压减小到可接受的范围内。
ESD保护器件101包括一些寄生电容，如图1中的Cesd所示。Cesd在给定器件上的效果取决于给定器件的特定性质，该性质包括，例如，工作频率和输入阻抗。这里所描述的各个实施例提供了最小化Cesd和/或利用阻抗匹配的Cesd。各个实施例还可以降低给定ESD事件的过冲电压，从而能够更快、更有效地钳制(clamp)ESD事件。图2示出了示例性方案中的响应时间(部分取决于钳位速度)和过冲(OS)。图2中所示的特定值只用于在概念上说明，既可以应用到本文所示出的各个实施例中，也可以不应用到本文所示出的各个实施例中。
再次参考图1，为了易于示出，所示出的ESD保护器件101具有两个元件110、111，可以理解，ESD保护器件101可以用一个或者多个电路元件实现。而且，器件100示为RF电路，然而实施例的范围并不限制于任意特定频率范围或者应用方式。例如，一些实施例可以应用到运行在毫米波范围或者其他频率范围中的器件。可以用图1中所示出的相似配置来实现各个实施例。例如，元件110和/或元件111可以使用下述图3A-图6中所描述的保护器件。
图3A是根据一个实施例的示例性器件300的横截面图，图3B是带有示出图3A的横截面切口的标记的器件300的俯视图。器件300为条形、P型聚合物界限二极管。器件300形成于P基板301上，其上具有各种掺杂区域302-309。器件300还包括多晶硅(聚合物，poly)层312、314和输入/输出端315-317。在使用中，阳极317是RF输入端，阴极315、316与Vdd相通信。
图4A是根据一个实施例的示出了示例性的条形、N型聚合物界限二极管400的横截面图。图4B是二极管400的俯视图。二极管400形成于P型基板401上，其上具有掺杂区域402-405。二极管400包括聚合物层412、414和输入/输出端415-417。阴极417可以用作RF输入端，阳极415、416可以与Vss或者其他地电位相通信。
一些使用了聚合物界限二极管器件(还称为“栅控二极管”)相比于使用浅沟槽隔离件(STI)界限(bounded)二极管的类似器件具有一些优点。例如，在ESD保护应用方式中，聚合物界限二极管比STI界限二极管提供了较低的过冲电压和较快的上升时间(rise time)。
图3和图4示出了示例性的条形、聚合物界限二极管，该条形、聚合物界限二极管可以结合至ESD保护器件中。各个实施例还包括多边形(而不是条形)二极管。图5是示出了示例性多边形聚合物界限二极管500的俯视图。二极管500是P型二极管，当沿着线A或者线B剖切时，二极管500的横截面图与图3A所示相同。作为参考，示出了聚合结构(polystructure)312和314。还示出了垂直聚合部分512、514。二极管300(图3)配置为使得各个层线性布置在沿着图3B的最长尺寸的位置上，相反，将二极管500的掺杂层和聚合结构排列为多边形形状。特别地，在二极管500中，掺杂层和聚合结构分别布置在由长度尺寸L和宽度尺寸W所表示的矩形中。
具有多边形布局结构的聚合物界限二极管，如图5中所示，相比于图3和图4中的条形二极管，可以减小相同EDS级别的总体器件尺寸，并且还可以减小寄生电容。等式1给出了每个ESD级别的寄生电容的方程，该等式1受到L和W的影响。
Figure BSA00000654745000071
其中，Cj＝结电容
      Cjsw＝结/侧壁电容
在等式1中，Cj是从掺杂区域下至阱结(well junction)之间的电容，Cjsw是区域侧壁和阱结之间的电容。阱结和侧壁在图3A和图4A中标出。当W＝L时的特定尺寸关系能够获得矩形器件的最佳的电容/ESD级别比率，当然，如果需要，给定器件也可以使用除了W＝L之外的其他关系。
图5中所示的示例性二极管形成为矩形，但是实施例的范围并未限定于此。实际上，实施例的范围包括将层根据任意多边形形状排列的二极管。图6示出了包括六边形聚合物界限二极管610和八边形聚合物界限二极管650的示例性实施例。二极管610和二极管650都是N型二极管，具有横截面670。可以理解，根据各个实施例，也可以制成P型二极管。
图7是根据一个实施例的用于制造器件的示例性方法700的流程图。方法700开始于方框710，其中，在基板上以多边形形状形成多个聚合物界限掺杂区域。掺杂区域和多晶硅结构可以用任意现有的或者今后发展出的适当方式形成，包括传统的沉积、蚀刻、以及注入方法。与作为线性形状聚合层的二极管400相比，当从上往下看时，该示例的器件所具有的聚合层形成为封闭的多边形，如图5和图6所示。
方法700继续到方框720，其中，形成到聚合物界限掺杂区域的输入/输出端，以形成栅控二极管。输入/输出端可以包括电源终端、信号输入等等。在一个示例中，为了接收和/或传送RF信号，终端与电路板上的RF焊盘相通信。
方法700继续到方框730，包括：将栅控二极管(gated diode)设置于电路中，其中，该栅控二极管起到ESD保护器件的作用。在一个示例中，电路进一步包括RF电路(例如，数字信号处理器、低噪声放大器等等)以及钳位器件。栅控二极管置于电路的电源和地电位之间，并且与钳位器件和RF电路并联。一些实施例包括：使用两个或者更多栅控二极管，这些二极管如图1中的器件110、111所示排列。在ESD事件期间，栅控二极管和钳位器件保护RF电路免受ESD事件的不良影响。
图8示出了一种示例电路800，其中，可以使用多边形栅控二极管。二极管801、802排列在Vdd和Vss之间，二极管801和/或二极管802配置为多边形栅控二极管。电路800进一步包括RF电路(在这种情况下，为低噪声放大器803)和功率钳位器804。图8示出了由二极管801、802形成的ESD电流脉冲路径。PS是正ESD脉冲，Vss接地。ND是负ESD脉冲，Vdd接地。
再次参考图7，方法700可以用于制造二极管和使用了该二极管的器件，比如在以上示例中所给出的二极管和器件。方法700示出了一系列不连续的步骤，可以理解，实施例的范围中的各种方法可以不同。例如，其他方法可以增加、删除、重新排列、或者改变一些步骤。
各种实施例相比于其他设计具有一个或者多个优点。例如，如上所述，聚合物界限二极管的过冲电压通常低于其他类型的二极管，比如STI界限二极管。因此，在一些设计中，适于以上示例并且用作ESD保护器件的聚合物界限二极管可以提供减小的过冲电压，从而有利于较快的钳位。另外，一些使用了多边形(而不是条形)二极管的设计可以为相同的ESD保护级别提供较低的寄生电容和较小的器件尺寸。对于这里所公开的任何实施例，在适当情况下，可以使用多边形聚合物界限二极管代替其他类型的二极管。
在一些实施例中，将功率钳位器804(图8)设计为在ESD事件期间，在导电轨(power rail)之间提供低阻抗路径，从而将功率钳位器804(图8)设计为相对较大。这种设计可以包括晶体管、电阻器、和较大旁路(bypass)电容器的网络(未示出)。然而，在一些示例中，较大的功率钳位器可能会增加漏电流和芯片面积成本。图9的实施例通过提供具有二极管和电感器的ESD保护网络，解决了上述问题，从而降低了电流泄漏和芯片面积成本。
图9示出了根据一个实施例的示例性电路900。电路900可以在概念上划分为两个主要元件——ESD保护网络920和RF前端电路940，其包括低噪声放大器和阻抗匹配网络。当前的论述集中于ESD网络920，而不是RF前端电路940。可以理解，实施例的范围并不限制于包括任意特定类型的被保护电路的具体应用，还包括适于提供任意各种RF和毫米波器件的ESD保护的一些其他实施例。在图9中，以下缩写将作为元件的下标：B＝偏置，INT＝顶部输入；D＝漏极；S＝源极；GS＝栅极-源极；M＝匹配。
ESD网络920包括RF输入(RFin)，该RF输入(RFin)与RF前端电路940通过ESD网络920相通信。电感器921置于RFin和RF前端电路940之间。二极管923连接到Vdd，并且通过电感器921连接到RFin。二极管922通过电感器921连接到RFin，并且通过电感器Ls连接到Vss。ESD保护网络920还包括二极管925和二极管串924。在该实施例中，所示二极管串924具有三个二极管，并且可以理解，在其他实施例中，二极管串924可以包括一个、两个、或者更多二极管。在该实施例中，所描述的任意二极管可以实现为一个或者多个二极管组成的串，然而，也可以是图9中所示的只有一个二极管的串。在一些示例中，选择二极管串而不是单个二极管，可以为较大的运行电压提供电压降。
而且，应该注意，如所示，二极管922是ESD网络920的一部分，但是并不是RF前端电路940的一部分。然而，在这种情况下的二极管922中，该区别在某种程度上是人为的，二极管922也可以通过向匹配阻抗提供电容而成为匹配网络的一部分。
在普通的工作中，二极管921-925被反向偏压，并且作为电容器。附加的电容可以提供噪声去耦(noise decoupling)和完美的AC接地。在许多应用中，由二极管922-925提供的电容代替了较大的旁路电容器。在ESD事件期间，二极管922-925变为正向偏压，并且消除了ESD电流。
图10示出了电路900，当二极管922-925为正向偏压时，在ESD事件期间，该电路900示出了电流路径。将以下缩写应用到电流路径：PS＝正ESD脉冲，Vss接地；PD＝正脉冲，Vdd接地；NS＝负ESD脉冲，Vss接地；ND＝负ESD脉冲，Vdd接地。二极管串924示为图10中的功率钳位器，这是因为，该二极管串924提供了钳位ESD脉冲的电压降。在一些实施例中，二极管925还可以被认为是功率钳位器，这是因为，该二极管925还提供了钳位电压降。
此外，在该实施例中，为了控制电流NS，电感器921的金属宽度至少为5微米。其他实施例可以使用不同配置的电感器921，只要这些配置能够安全、可靠地引导电流NS。电感值取决于电路900的特定RF设计。同样，单个二极管922-925的尺寸可以根据不同的应用而变化，并且基于多个电路特性而变化。影响二极管922-925的尺寸的电路特性的示例包括电路总体上的电容需求、期望的电压降、以及由匹配网络提供的阻抗。
图11示出了电路1100的可选实施例，该电路1100的实施例与图9和图10中所示出的实施例的结构略有不同。电路1100增加了二极管1101，并且将二极管923移动到与RFin和电感器921之间的节点相连接的位置上。图11示出了ESD事件期间所产生的电流路径。再一次，二极管924和925通过向其施加电压降，从而将ESD脉冲钳位。附加的二极管1101使得该实施例比图9和图10中所示的ESD保护网络更加稳定，特别是对于ND脉冲。特别地，附加的二极管1101为ESD脉冲提供了附加的电流路径。一些应用可以适于与电路900或者电路1100一起使用。
图12示出了根据一个实施例的用于制造电路的示例性方法1200。方法1200开始于方框1210，其中，RF焊盘置于与RF前端电路相通信的位置上。在一个示例中，方框1210包括：将RF焊盘和RF前端电路置于电路板上。在另一示例中，方框1210包括：在管芯的封装中，将RF焊盘连接到RF前端电路。各种实施例可以使用任何现在已知的或者今后发展出的技术制造器件并且连接器件，从而制造出工作产品。
方法1200继续到方框1220，该方框1220包括：将第一二极管和第二二极管置于电路中。该第一二极管和第二二极管配置为与RF焊盘和RF前端电路相通信，并且所置于的位置使得第一二极管和第二二极管的正向为从Vss到Vdd。当方框1220涉及Vss和Vdd时，可以理解，这些术语并不意味着将实施例的范围限定到NMOS器件。相反，方框1220包括任意功率和互补功率配置，如示例所示，比如V+/V-和电源/接地。
在方框1230中，将电感器置于电路中，从而使得该电感器与第一二极管和第二二极管相通信，并且处于RF焊盘和RF前端电路之间。在图9中所示的第一示例中和图11中所示的第二示例中，电感器921可以置于靠近RF焊盘的位置上，或者置于靠近RF前端电路的位置上。第一二极管和第二二极管所置于的位置使得该第一二极管和第二二极管在普通工作期间反向偏压，在ESD脉冲事件中正向偏压。
实施例并不限于图12中所示出的特定示例。其他实施例可以增加、删除、重新排列、或者改变一个或者多个步骤。在一个示例中，如图11所示，在RF焊盘和Vss之间增加了另一二极管。在另一实施例中，其他二极管和/或二极管串置于Vss和Vdd之间，从而提供了附加的ESD电流路径，并且提供了电压降用于钳位。而且，在方法1200的示例中，为了适合于特定应用，所有二极管都可以实现为单个二极管，或者实现为二极管串。
一些实施例包括一个或者多个优点。例如，一些实施例通过使用在普通工作期间提供电容的反向偏压二极管，避免了使用较大旁路电容器。这些实施例可以节省器件尺寸和成本。而且，一些实施例通过使用二极管或者二极管串作为功率钳位器，避免了使用较大的、基于晶体管的功率钳位器，从而节省了器件尺寸和成本。
上述实施例可以良好地运行在许多种具体应用中。然而，一些应用涉及15GHz或者更高的高数据速率无线通信，如果与基于二极管的ESD保护器件一起使用，则会产生不期望的高寄生电容。因此，这里的各个实施例提供了基于电感器的ESD保护器件，这种ESD保护器件可以用来代替一些基于二极管的ESD保护器件，并且还可以与阻抗匹配电路相结合。
图13示出了根据一个实施例的示例性电路1300。电路1300包括被保护电路1303，在一个示例中，该被保护电路1303在这里示为低噪声放大器。在其他实施例中，该被保护电路可以是任意类型的能够从ESD保护中受益的电路。电路1300还包括输入匹配网络1302，该输入匹配网络1302具有ESD保护电路、和功率钳位器1301。如前面所述的示例，ESD保护电路将ESD电流引导到功率钳位器1301，功率钳位器1301减弱了ESD电流。以下附图提供了匹配网络1302的许多实施例的更多细节。
图14示出了根据一个实施例的示例性匹配电路1400。通过将总电感器1401连接到Vss并且将电容1402在M1处连接到被保护电路1303，电路1400可以用作图13中的输入匹配网络1302。匹配网络1302设计为提供适当的输入阻抗，该输入阻抗通过选择电感器1401和电容器1402形成。在当前示例中，电感器1401置于RF输入(RFin)和Vss之间，从而形成ESD电流路径。
一些实施例可以使用双向传输线ESD电感器(未示出)，在匹配网络之前，将RF输入连接到Vss。这些实施例在标准运行期间，使用传输线ESD电感器作为开路短线(open stub)。然而，为了作为用作开路短线，传输线ESD电感器1/4波长或者更长，该传输线ESD电感器甚至在高频中也相对较大。相反，诸如图14中所示出的其他实施例将ESD保护结合到匹配网络中，并且为了ESD保护而使用匹配电感器。通常，电感器1401在普通工作频率并不提供开路短线，在ESD事件期间，在普通工作期间，提供阻抗匹配时，电感器1401提供ESD电流路径。在图14中所示的实施例的优点是，当电感器1401实施为传输线电感器(例如，曲折式电感器(meander inductor)、螺旋式电感器等等)时，电感器1401可以比输入信号的1/4波长短。根据不同的应用，电感器1401的尺寸可以不同，该尺寸主要受到匹配阻抗的具体特性的影响。在该实施例中，电压过冲的量可以由给定的ESD保护器件控制，并且主要受到电感器的金属宽度的影响。
可以理解，被保护电路可以具有普通工作频率范围，而不是单个的、不连续的工作频率。因此，被保护电路的普通工作频率或者普通工作波长的参数包括这些范围。
类似的基于电感器的ESD保护电路不限于图14中所示的示例。如以下几个附图中所示，其他实施例可以包括不同的配置。
例如，图15示出了根据一个实施例的示例性匹配电路1500。电路1500包括使用了变压器1501的基于电感器的ESD保护。类似于图14中的上述示例，电路1500为了阻抗匹配使用了变压器1501，变压器1501连接到Vss，从而提供了ESD旁路电流路径。
图14的实施例也可以以其他方式进行改变。图16-图19提供了四种其他电路示例，这些电路示例可以用作电路1302(图13)，可以理解，多种不同的可行设计并不限于这里所特别示出的示例。选择设计方式可以考虑诸如特定输入阻抗的因素，该特定输入阻抗应该由特定的应用方式获得。图16-图19中所示的每种设计都可以用于提供不同的输入阻抗。
图16示出了根据一个实施例的示例性匹配电路1600。与图14的实施例相比较，电路1600增加了电感器1601，该电感器1601与电容器1402相串联，并且位于电容器1402和被保护电路(未示出)之间。
图17示出了根据一个实施例的示例性匹配电路1700。电路1700增加了电感器1701，该电感器1701与电容器1402相串联，并且位于电容器1402和RFin之间。
图18示出了根据一个实施例的示例性匹配电路1800。电路1800增加了电容器1801，该电容器1801处于电容器1402之后的信号线和Vss之间。电感器1401和电容器1801分别连接到电容器1402的相对的两端。
图19示出了根据一个实施例的示例性匹配电路1900。电路1900增加了电感器1901，该电感器1901位于电容器1402之后的信号线和Vss之间。电感器1401和电感器1901分别连接到电容器1402的相对的两端。
图20和图21提供了在图15中所示的实施例上进行的变化，其中，变压器用于阻抗匹配以及ESD电流旁路。特别地，图20增加了电感器2001，该电感器2001与电容器1402相串联，并且位于电容器1402和被保护电路(未示出)之间。图21增加了电感器2101，该电感器2101与电容器1402相串联，并且位于电容器1402和变压器1501之间。
图22示出了根据一个实施例的用于制造器件的示例性方法2200。在方框2210中，制造被保护器件。在一些实施例中，将被保护器件制造在电路板上或者制造为独立器件。在其他实施例中，将被保护器件制造在半导体芯片上，并且连接到半导体芯片中和/或半导体芯片外的其他元件。被保护器件可以包括任何电子器件，具体实例包括RF前端电路。
在方框2220中，将ESD保护器件制造在信号输入端和被保护器件之间。制造ESD保护器件可以包括，例如，将第一电感器设置在信号输入端和Vss之间。第一电感器的长度小于1/4波长。
制造ESD保护器件还可以包括将第一电容器设置在信号输入端和被保护器件之间。在该实施例中，ESD保护器件是电路的核心设计的一部分，并且包括在匹配网络中。
实施例的范围不限于方法2200的具体示例。例如，如图15-图21中所示，其他实施例可以包括增加元件或者重新排列元件。
各个实施例相比于其他技术具有一些优点。例如，相比于一些使用较大旁路电容的基于二极管的ESD保护方案，图13-图22的实施例在ESD事件期间，具有双向工作、导通电阻状态较低、以及电压降较低的优点。
相比于使用可控硅整流器(SCR)的实施例，图13-图22的实施例具有寄生电容较小、ESD开启速度较快、以及RF模型特性容易得多的优点。相比于使用传输线电感器作为开路短线的实施例，因为图13-图22的实施例可以使用较小的电感器，所以图13-图22的实施例具有面积尺寸较小、损耗较低、以及实际设计和布局灵活多样的优点。
由上面所示出的每个实施例可以理解，可以实施附加工艺，从而完成制造ESD保护器件。例如，这些附加工艺可以包括：沉积钝化层，形成接触，以及形成互连结构(例如，线和通孔、金属层、以及为器件提供电断开的层间绝缘)。其他附加工艺可以包括，例如，PCB制造工艺以及半导体管芯封装工艺。为了简化，这些附加工艺在这里没有描述。
前面已经概述了多个实施例的特点，从而使得本领域普通技术人员可以更好地理解后面的详细描述。本领域普通技术人员应该了解，他们可以轻易地使用本发明，以设计或者改变其他工艺和结构为依据，完成与这里所提出的实施例相同的目的和/或获得相同的优点。本领域普通技术人员还应该了解，这些等效结构并不背离本发明的精神和范围，并且他们在此可以做出各种改变、替换和改变，而并不会背离本发明的精神和范围。例如，除了根据PMOS设计，所有掺杂类型都可以反转，尺寸可以改变之外，示出为NMOS器件的实施例可以扩展到具有类似结构和配置的PMOS器件。而且，为了隔离器件，PMOS器件可以设置在深n阱袋状物中。

Claims (10)

1.一种电路，包括：
射频RF输入端；
电感器，位于所述RF输入端和RF前端电路之间；
第一二极管，连接到所述RF输入端，并且连接到所述电感器，还连接到电源线；以及
第二二极管，连接到所述RF输入端，并且连接到所述电感器，还连接到互补电源线，其中，在所述RF前端电路的正常运行期间，所述第一二极管和所述第二二极管被反向偏压，并且，其中，在ESD事件期间，所述第一二极管和所述第二二极管提供远离所述RF前端电路的相应的第一静电放电ESD电流路径和第二静电放电ESD电流路径。
2.根据权利要求1所述的电路，其中，所述RF前端电路包括低噪声放大器LNA。
3.根据权利要求1所述的电路，其中，所述第一二极管提供从所述RF输入端到所述电源线的所述第一ESD电流路径，并且，其中，所述第二二极管提供从所述互补电源线到RF焊盘的第二ESD电流路径。
4.根据权利要求1所述的电路，其中，所述电感器位于连接所述第一二极管和所述第二二极管的节点与所述RF前端电路之间，所述电路进一步包括：第三二极管，提供从所述互补电源线到所述RF输入端的附加ESD电流路径。
5.根据权利要求1所述的电路，其中，所述电感器位于连接所述第一二极管和所述第二二极管的节点与所述RF输入端之间。
6.根据权利要求1所述的电路，进一步包括：
二极管串，连接到所述电源线和所述互补电源线，所述二极管串的正向与所述第一二极管和所述第二二极管的正向相反；以及
第三二极管，与所述二极管串并联，所述第三二极管的正向与所述第一二极管和所述第二二极管的正向相同。
7.根据权利要求6所述的电路，其中，所述二极管串包括单个二极管。
8.根据权利要求6所述的电路，其中，所述二极管串包括多个二极管。
9.一种电路，包括：
射频RF输入端，连接到RF前端电路；
电感器，位于所述RF输入端和RF前端电路之间；
第一二极管和第二二极管，位于所述RF输入端和所述RF前端电路之间，所述第一二极管配置为在所述RF输入端和电源线之间提供第一静电放电ESD电流路径，所述第二二极管配置为在所述RF输入端和互补电源线之间提供第二ESD电流路径。
10.一种制造电路的方法，所述方法包括：
将射频RF输入端与RF前端电路相连接；
将第一二极管和第二二极管置于所述电路中，从而使得所述第一二极管和所述第二二极管连接到所述RF输入端和所述RF前端电路，所述第一二极管和所述第二二极管的正向均配置为从互补电源线到电源线；以及
将电感器置于所述电路中，从而使得所述电感器连接到所述第一二极管和所述第二二极管，并且所述电感器位于所述RF输入端和所述RF前端电路之间。
CN2012100050694A 2011-01-07 2012-01-06 Esd保护器件以及用于形成esd保护器件的方法 Pending CN103178509A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/986,303 2011-01-07
US12/986,303 US8605396B2 (en) 2011-01-07 2011-01-07 ESD protection devices and methods for forming ESD protection devices

Publications (1)

Publication Number Publication Date
CN103178509A true CN103178509A (zh) 2013-06-26

Family

ID=46455059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100050694A Pending CN103178509A (zh) 2011-01-07 2012-01-06 Esd保护器件以及用于形成esd保护器件的方法

Country Status (2)

Country Link
US (1) US8605396B2 (zh)
CN (1) CN103178509A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9172244B1 (en) * 2012-03-08 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self biased electro-static discharge clamp (ESD) for power rail
US9559640B2 (en) * 2015-02-26 2017-01-31 Qualcomm Incorporated Electrostatic discharge protection for CMOS amplifier

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080881A1 (en) * 2002-10-25 2004-04-29 Ya-Wei Chou Integrated circuit with electrostatic discharge protection
US20060050453A1 (en) * 2004-09-08 2006-03-09 Charvaka Duvvury Local ESD protection for low-capacitance applications
CN101093826A (zh) * 2006-06-23 2007-12-26 联华电子股份有限公司 具有静电放电保护的射频集成电路及其静电放电保护装置
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
EP2148434A1 (en) * 2008-07-24 2010-01-27 Seiko Epson Corporation Radio frequency circuit with electrostatic protection and impedance matching and method for calibrating the same
US20100103572A1 (en) * 2008-10-29 2010-04-29 Qualcomm Incorporated Amplifier with improved esd protection circuitry
US20100277840A1 (en) * 2009-05-04 2010-11-04 Bo-Jr Huang V-Band Radio Frequency Electrostatic Discharge Protection Circuit
CN102255300A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 射频组件
CN102593162A (zh) * 2011-01-06 2012-07-18 台湾积体电路制造股份有限公司 Esd保护器件以及用于形成esd保护器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629544A (en) 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US6137143A (en) 1998-06-30 2000-10-24 Intel Corporation Diode and transistor design for high speed I/O
JP2003023101A (ja) 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置
US6898060B2 (en) 2003-05-27 2005-05-24 Hewlett-Packard Development Company, L.P. Gated diode overvoltage protection
JP4484564B2 (ja) 2003-09-19 2010-06-16 シャープ株式会社 静電気保護回路及びそれを備えた高周波回路装置
US20060125014A1 (en) 2004-12-14 2006-06-15 Nui Chong Diode with low junction capacitance
US7582916B2 (en) 2008-01-14 2009-09-01 United Microelectronics Corp. Silicon controlled rectifier
US7948726B2 (en) 2008-09-25 2011-05-24 Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America Electrostatic discharge (ESD) protection circuit and method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080881A1 (en) * 2002-10-25 2004-04-29 Ya-Wei Chou Integrated circuit with electrostatic discharge protection
US20060050453A1 (en) * 2004-09-08 2006-03-09 Charvaka Duvvury Local ESD protection for low-capacitance applications
CN101093826A (zh) * 2006-06-23 2007-12-26 联华电子股份有限公司 具有静电放电保护的射频集成电路及其静电放电保护装置
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
EP2148434A1 (en) * 2008-07-24 2010-01-27 Seiko Epson Corporation Radio frequency circuit with electrostatic protection and impedance matching and method for calibrating the same
US20100103572A1 (en) * 2008-10-29 2010-04-29 Qualcomm Incorporated Amplifier with improved esd protection circuitry
US20100277840A1 (en) * 2009-05-04 2010-11-04 Bo-Jr Huang V-Band Radio Frequency Electrostatic Discharge Protection Circuit
CN102255300A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 射频组件
CN102593162A (zh) * 2011-01-06 2012-07-18 台湾积体电路制造股份有限公司 Esd保护器件以及用于形成esd保护器件的方法

Also Published As

Publication number Publication date
US8605396B2 (en) 2013-12-10
US20120176720A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
CN102593162B (zh) Esd保护器件以及用于形成esd保护器件的方法
CN102593804B (zh) Esd保护器件以及用于形成esd保护器件的方法
US9543757B2 (en) ESD protection circuits and methods
CN104733454B (zh) 用于保护射频和微波集成电路的装置与方法
CN102290419B (zh) 一种基于齐纳二极管的瞬态电压抑制器
DE102017111285A1 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
CN201536104U (zh) 一种静电保护电路
CN101339941B (zh) 一种静电放电保护电路
US8552530B2 (en) Vertical transient voltage suppressors
CN103579225B (zh) 包括分布式二极管串的静电放电保护电路
CN104576638B (zh) Esd保护器件
CN107039433A (zh) 集成电路结构、半导体结构器件及其保护方法
CN100541800C (zh) 具有静电放电保护功能的缓冲器电路
JP2002100761A (ja) シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
CN101174622B (zh) 接垫的静电放电保护装置与其方法及结构
CN103178509A (zh) Esd保护器件以及用于形成esd保护器件的方法
CN103475320B (zh) 包括具有改进耐久性的rf‑ldmos晶体管的电子设备
CN101621198B (zh) 一种有效的静电放电保护电路
CN107293537B (zh) 静电放电保护装置、存储器元件及静电放电保护方法
CN100438018C (zh) 双极互补式金属氧化物半导体的静电放电防护电路及方法
CN1996593B (zh) 利用浮动和/或偏置多晶硅区域的静电保护系统和方法
CN112151534B (zh) 双向esd保护器件、结构及制备方法
CN101154657B (zh) 静电放电防护电路的布局结构及其制造方法
CN109473481B (zh) 基于FDSOI的gg-NMOS器件
CN207184049U (zh) 一种用于天线开关控制器的增强型esd电源钳位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626