CN103475320B - 包括具有改进耐久性的rf‑ldmos晶体管的电子设备 - Google Patents
包括具有改进耐久性的rf‑ldmos晶体管的电子设备 Download PDFInfo
- Publication number
- CN103475320B CN103475320B CN201310176747.8A CN201310176747A CN103475320B CN 103475320 B CN103475320 B CN 103475320B CN 201310176747 A CN201310176747 A CN 201310176747A CN 103475320 B CN103475320 B CN 103475320B
- Authority
- CN
- China
- Prior art keywords
- terminal
- voltage
- ldmos transistor
- electronic equipment
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 29
- 230000015556 catabolic process Effects 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000001413 cellular effect Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000024241 parasitism Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007600 charging Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- -1 quasiconductor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009329 sexual behaviour Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种电子设备，包括RF‑LDMOS晶体管(1)和用于所述RF‑LDMOS晶体管的保护电路(2)。所述保护电路(2)包括：i)耦合至所述RF‑LDMOS晶体管(1)的漏极端子(Drn)的输入端子(Ni)；ii)限幅节点(Nc)；iii)耦合至所述限幅节点(Nc)的限幅电路(3)，用于将所述限幅节点(Nc)上的电压实质上保持在预先确定的参考电压以下，其中将所述预先确定的参考电压设计成大于所述漏极端子(Drn)上的操作电压并且低于固有地存在于所述RF‑LDMOS晶体管中的寄生双极型晶体管(100)的触发电压；iv)耦合在所述限幅节点(Nc)与另一个参考电压端子(Gnd)之间的电容(Ct)；以及v)整流元件(D1、D2)，所述整流元件的阳极端子连接至所述输入端子(Ni)，并且所述整流元件的阴极端子连接至所述限幅节点(Nc)。本发明提供了一种具有改进RF耐久性的RF‑LDMOS晶体管，同时不损害或者至少在小得多的程度上损害所述RF‑LDMOS晶体管的RF性能。
Description
技术领域
本发明涉及一种包括RF-LDMOS晶体管的电子设备和一种用于所述RF-LDMOS晶体管的保护电路。
背景技术
在用于个人通信系统(GSM、EDGE、W-CDMA)的基站中，RF功率放大器(PA)是关键部件。对于这些功率放大器，RF横向扩散金属氧化物半导体(LDMOS)晶体管由于其卓越的功率容量增益、线性和可靠性是技术的标准选择。
RF功率放大器是一种电子放大器，用于将低功率射频信号转换成重要功率(significant power)的较大信号，典型地用于驱动发射机的天线。通常将它优化成具有高效率、高输出功率(P1dB)压缩、在输入和输出上良好的回波损耗、良好的增益和最佳热耗散。所述RF功率放大器的基本应用包括驱动另一个高功率源、驱动发射天线、微波加热和激励谐振器结构。在这些应用中，驱动发射天线是最众所周知的。所述发射机-接收机不仅用于语音和数据通信，而且用于天气感测(以雷达的形式)。
RF功率放大器通常由具有源极引线(板形)、漏极引线和栅极引线的封装组成。在所述封装内部，提供了一种半导体管芯(die)，其中制造了所述RF功率晶体管。依赖于所述半导体管芯的尺寸，还可以存在所述管芯的栅极侧设置的电容器(MOSCAP)，并且可以存在所述漏极侧的另一个电容器。增加所述电容器用于所述半导体管芯与外界的阻抗匹配。将所述管芯导线键合(wire bonded)至各个引线。出于(电)性能的原因，保持所述键合导线尽可能短。用于基站的功率放大器(PA)主要使用横向扩散金属氧化物半导体(LDMOS)技术。基站PA的趋势是朝着更高的峰值功率容量，以便能够为更大的数据容量发射更多的频道。按照如下方式设计现代的LDMOS管芯，即所述栅极和漏极接触位于所述管芯的顶面处，而所述源极接触位于所述管芯的背面处。设计所述LDMOS封装以便适合这种结构。可以通过键合导线将所述栅极和漏极连接至所述引线。利用所述管芯的背面接触将所述源极连接至所述封装(凸缘，flange)的底部(引线)。所述凸缘用作第三引线。这种结构保证了在所述管芯和所述第三引线(源极)之间非常短的连接。这种源极的背面接触只有在所述管芯的衬底是导电的情况下(即在硅基LDMOS技术的情况下)才是可能的。
用于功率RF-LDMOS晶体管的另一个重要性能指标是RF-耐久性。可以把这种RF-耐久性定义为经受输出处反射功率的能力。如果发生阻抗不匹配，那么会在输出处反射功率。这会作为突发事件(例如在天线损坏时)或者所述应用结构上的正常部分(例如在开灯时)发生。把设备能够经受的反射功率的量表示为所述设备能够继续使用(没有毁掉)的电压驻波比(VSWR)。在许多用于基站的LDMOS产品中规定VSWR为1:10。在RF功率放大器中，所述反射功率在所述放大器级中LDMOS的漏极处引起电压峰值。如果这个电压变得太高，那么会破坏所述设备。
在现有技术中已经提出了几种针对这个问题的解决方案。
第一种解决方案涉及功率放大器(PA)的保护，通过利用在所述设备输出处的环形器(Circulator)(http://en.wikipedia.org/wiki/Circulator)用于VSWR不匹配。这是一种非常昂贵的解决方案。
在US4,122,400中报导了另一种解决方案。这个已公开专利公开了一种用于发射机放大器的保护电路，其中当超过VSWR和温度中的任意一个或者两个的阈值时，提供单独的VSWR(反射功率)控制和单独的温度控制。当感测所述RF放大器的温度时并且当这个温度超过某个阈值等级时，调节所述RF放大器的输出等级以保护所述放大器。单独地提供了一种用于感测所述反射功率与正向功率的比率(利用昂贵的定向耦合)的装置，并且当这个比率超过给定的阈值时，削减(cut back)所述放大器的增益从而保护放大器。
在US6,794,719B2中报导了另一种解决方案，其中提出集成的二极管用于高压(HV)LDMOS晶体管的耐久性改进。然而，这种解决方案不适用于RF应用。在这种解决方案中，所述二极管必须应付高电流和高电压(二极管的击穿电压)，产生了较大的功率耗散。为了避免热损伤，必须使用较大的二极管，产生了较大的电容，并且这样产生了RF性能的降低。
增加所述LDMOS本身的固有耐久性可以获得进一步的耐久性。这可以通过避免所述双极型NPN晶体管的导通来完成，所述导通固有地存在于LDMOS晶体管中。如果这种寄生的双极型晶体管导通，那么会破坏所述器件。通过电场工程和/或降低所述双极型晶体管的基极电阻可以完成避免所述双极型晶体管的导通。这也在S.J.C.H.Theeuwen等人2009年4月Microwave Journal第52卷第4期的第96-104页的论文“LDMOS Ruggednessreliability”中进行了描述。然而，总是在RF性能与固有耐久性之间保持折衷。此外，对于LDMOS在高电阻衬底上的未来发展，将会变得很难把足够的固有耐久性引入所述功率RF-LDMOS中。
发明内容
本发明的一个目的是提供一种包括具有改进RF耐久性的RF-LDMOS晶体管的电子设备，同时不损害或者至少在小得多的程度上对所述RF-LDMOS晶体管的RF性能进行折衷。
本发明的第一方面提供了一种如权利要求1所主张的电子设备。所述电子设备包括RF-LDMOS晶体管和用于所述RF-LDMOS晶体管的保护电路。所述保护电路包括：
-耦合至所述RF-LDMOS晶体管的漏极端子的输入端子；
-限幅节点；
-耦合至所述限幅节点的限幅电路，用于将所述限幅节点上的电压实质上保持在预先确定的参考电压以下，其中将所述预先确定的参考电压设计成大于所述漏极端子上的操作电压并且低于固有地存在于所述RF-LDMOS晶体管中的寄生双极型晶体管的触发电压；
-耦合在所述限幅节点与另一个参考电压端子之间的电容；以及
-整流元件，所述整流元件的阳极端子连接至所述输入端子，并且所述整理元件的阴极端子连接至所述限幅节点。
根据本发明第一方面所述的电子设备实现了几个效果。首先，所述RF-LDMOS的漏极端子经由所述整流元件至所述限幅节点的耦合(将其保持在预先确定的参考电压以下(存在多种方式实现这种效果)，其中将所述预先确定的参考电压设计成大于所述漏极端子上的操作电压)保证了在正常的RF操作期间，所述限幅节点上的电压将接近(但最有可能保持低于)所述预先确定的参考电压，这意味着将所述整流元件反向偏置。因此，在正常操作中，在所述限幅节点处的阻抗不是显著地加载所述RF-LDMOS晶体管的漏极端子。然后，在耐久性事件期间，所述漏极端子上的电压会变得大于所述预先确定的参考电压(当设置得太靠近所述漏极端子上的操作电压时，必须小心地选择所述预先确定的参考电压，以便不损害所述装置的性能)。在这种情况下，所述整流元件会得到正向偏置并且(较大的)电流将流经所述整流元件(例如包括一个或者多个二极管)至所述限幅节点。这个电流会给所述限幅节点处的电容充电至高于所述预先确定的参考电压的电平。在所述耐久性事件之后，所述电容将放电至所述预先确定的参考电压。重要的是注意，在本发明中所述整流元件(例如二极管或者二极管的串联)只需要在正向模式下应付较大的耐久性电流。这导致所述整流元件中低的功率损耗，特别是当使用二极管或者二极管的串联时，由于所述整流元件(二极管)上低的电压降。这样做的结果是可以保持所述整流元件小的尺寸，这对于寄生电容也是有利的，所述寄生电容也将因此保持较小。后者对所述电子设备的RF性能也是有利的(由于RF行为的较小退化)。
为了方便本发明范围及其变化的理解，下面定义几个术语。
在整个说明书中，在特定节点上的术语“操作电压”应当被理解为所述特定节点在装置的正常操作期间所具有的电压，典型地是所述电源电压加上所述RF电压摆动。
在整个说明书中，(特定节点的)术语“电压”应当被理解为(在那个特定节点上)各个电位与参考电位之间的电位差。原则上，可以自由地选择这种参考电位，但是方便起见，在本说明书中将所述RF-LDMOS晶体管的源极电位定义为所述参考电位。
在整个说明书中，(诸如二极管之类的整流元件的)术语“阳极端子”应当被理解为所述整流元件的输入端子。此外，在整个说明书中，术语“阴极端子”应当被理解为所述整流元件的输出端子。因此，当所述阳极端子具有比所述阴极端子更高的电位(并且较大的电流可能从阳极流向阴极)时，所述整流元件是正向偏置的，以及当所述阳极端子具有比所述阴极端子更低的电位(并且小的泄露电流可能从阳极流向阴极)时，所述整流元件是反向偏置的。
在一个实施例中，所述限幅电路包括：i)参考电压端子，用于耦合至所述预先确定的参考电压，以及ii)连接器，耦合在所述限幅节点与所述参考电压端子之间。这个实施例构成了形成限幅电路的第一主要变量，所述限幅电路将所述限幅节点上的电压实质上保持在预先确定的参考电压以下。在一个实施例中，可以由耦合在所述限幅节点与所述参考电压端子之间的相应键合导线形成所述连接器。
在一个实施例中，所述限幅电路包括另一个整流元件，所述另一个整流元件的阴极端子连接至所述限幅节点，并且所述另一个整流元件的阳极端子连接至所述另一个参考电压端子。这个实施例构成了形成限幅电路的第二主要变量，所述限幅电路将所述限幅节点上的电压实质上保持在预先确定的参考电压以下。在一个实施例中，所述另一个整流元件包括二极管并且所述电容由所述二极管的寄生电容形成。
在一个实施例中，所述另一个参考电压是RF-LDMOS晶体管的源极端子的电压。尽管将所述电容耦合至什么参考电压不是非常重要的，然而选择在所述源极端子上的电压(电位)作为所述另一个参考电压仍然是有利的，因为这是在常规的RF-LDMOS晶体管中所能获得的唯一参考平面。因此，这个实施例实现所述另一个参考电压冗余(voltagesuperfluous)的产生和路径选择。
在一个实施例中，所述整流元件包括单个二极管。
在一个实施例中，所述整流元件包括多个串联连接的二极管。如果单个二极管的击穿电压在所述参考电压以下，那么这个实施例是有利的。在多晶硅导线中制造的单个二极管的击穿电压可能典型地在从1V至30V的范围内。然而，预期的是当优化工艺和设计时，高达70V的击穿电压是可能的。
在一个实施例中，所述另一个整流元件包括单个二极管。根据本发明的一个方面，这种二极管必须具有等于所述参考电压的击穿电压。
在一个实施例中，所述另一个整流元件包括多个串联连接的二极管。如果单个二极管的击穿电压低于所述参考电压(例如是所述参考电压的一半)，那么这个实施例是有用的。
在一个实施例中，将所述RF-LDMOS晶体管和所述保护电路集成在单个衬底上。在有利的实施例中，这种衬底是绝缘体上硅(SOI)衬底。
在一个实施例中，所述RF-LDMOS晶体管包括形成了所述漏极端子的在上互连层中的漏极键合焊盘，其中将所述限幅电路的至少一部分实质上安排在所述漏极键合焊盘的下方。所述键合焊盘也可以是键合条(bond bar)，其上可以键合多个键合导线。优选地，在这个实施例中，在多晶硅导线中制造各个整流元件，其中通过在各自的导线中注入n型和p型掺杂已经形成结(junction)。在多晶硅导线中实现所述二极管是非常方便的，因为可以容易地将这种二极管集成在所述漏极键合焊盘的下方，同时具有相对低的对所述衬底的寄生电容。换言之，可以将所述二极管实现在所述衬底中，但是接着这是对所述衬底的较高电容的不利后果。
本发明的第二方面提供了一种功率放大器，包括根据本发明所述电子设备。这种功率放大器受益于本发明电子设备的更好的耐久性。
本发明的第三方面提供了一种集成多级功率放大器模块，包括一个或者多个根据本发明所述电子设备。这种多级功率放大器受益于本发明电子设备的更好的耐久性。
本发明的第四方面提供了一种包括了电子设备的蜂窝基站。这种蜂窝基站受益于本发明电子设备的更好的耐久性。
附图说明
本发明的这些和其他方面可以从下文描述的实施例中理解并且将参考所述实施例对所述方面进行阐明。在附图中，
图1示出了一种从现有技术已知的RF-LDMOS晶体管的示意性截面图；
图2示出了根据本发明第一实施例所述的电子设备的等效电路图；
图3示出了根据本发明第二实施例所述的电子设备的等效电路图；
图4示出了图3的电子设备的布局；
图5示出了根据本发明另一个实施例所述的电子设备的截面图，所述实施例将单个二极管作为整流元件；
图6示出了根据本发明另一个实施例所述的电子设备的截面图，所述实施例将两个二极管的串联作为整流元件；以及
图7示出了图4的实施例的TLP评估结果。
参考数字列表
1 RF-LDMOS晶体管
10 衬底
20 p型外延层
21 p型下沉层(将源极区连接至衬底/源极端子)
22 p型阱区(包括RF-LDMOS晶体管的沟道区)
23 LDMOS晶体管的n型漏极扩展层(extension layer)
24 n型源极区
25 n型漏极区
26 硅化物层(将p型下沉层21连接至n型源极区)
27 栅极电介质(电介质层)
28 另一个电介质层(使屏蔽35与栅极30隔离)
30 栅极
35 屏蔽
40 源极线
45 用于漏极线的连接叠层
50 漏极线
100 寄生双极型晶体管
2 保护电路
3 限幅电路
Vdd 电源电压
Gnd 地电压
Ni 保护电路的输入端子
Nc 限幅节点
Drn LDMOS晶体管的漏极端子
Src LDMOS晶体管的源极端子
Gte LDMOS晶体管的栅极端子
Ld 漏极端子键合导线(电感)
Lr 参考端子键合导线
Vref 参考电压
D1、D2 整流元件(二极管)
Ct 电容
3’ 替代的限幅电路
Dcl 限幅二极管
Gbb 栅极键合条(栅极键合焊盘)
Dbb 漏极键合条(漏极键合焊盘)
29 场氧化物(LOCOS)
32 硅化物区(将多晶硅二极管(poly diode)串联连接)
60 划痕(scratch)保护层(Si3N4层)
M1 第一金属层
M2 第二金属层
PDL 多晶硅二极管层
d 电介质层
p p型掺杂区
n n型掺杂区
Crv1 第一曲线(没有保护电路)
Crv2 第二曲线(具有保护电路)
TLPC TLP电流
TLPV TLP电压
具体实施方式
在本说明书中，提出了一种具有耐久性保护的RF-LDMOS晶体管。在具体的实施例中，将这种保护集成在相同的衬底上。利用耐久性保护电路可以对如果反射功率就会发生的电压尖峰进行限幅。这为所述RF-LDMOS提供保护。优选地将所述保护直接集成在所述RF-LDMOS的漏极上。如果提供所述保护作为外部部件，那么所述LDMOS的实际漏极与所述耐久性保护电路之间的相位差会使所述保护效果较差。因此将所述保护集成在所述LDMOS管芯上提高了所述RF性能。
本发明的耐久性保护的优点是：
-所述耐久性保护的寄生电容较小。较大的电容导致电容中的较大损耗，这会降低所述LDMOS晶体管的效率；以及
-所述耐久性保护具有较高的电流容量。在耐久性事件期间，较高的电流可能流动以防止所述电压进一步增加。将在下文的实施例描述中阐明这些方面。
为了方便理解本发明的范围及其变化，下文定义了几个术语。
在整个说明书中，术语“互连层”应当被理解为“金属化层”或者“金属层”的同义词。两个术语可以互换地使用并且必须解释为包括导体的层、其中嵌入有导体的绝缘层以及至下层的任何通孔(＝接触)。这些术语对于半导体技术领域的普通技术人员是公知的。
在本说明书中，术语“RF功率放大器”指的是用于将低功率射频信号转换成显著功率的较大信号的电路，典型地用于驱动发射机的天线。
图1示出了一种从现有技术已知的RF-LDMOS晶体管的示意性截面图。将所述RF-LDMOS晶体管1集成在p型衬底10上。在所述衬底10上提供了p型外延(EPI)层20。在所述p型外延层20中形成p型下沉层(sinker layer)21，用于建立与所述p型衬底10的电接触，所述p型衬底的背面形成所述RF-LDMOS晶体管的源极接触。与所述p型下沉层21相邻，提供了p型阱区22，所述p型阱区包括所述RF-LDMOS晶体管的沟道区。所述EP层20还包括n型漏极扩展层23(轻掺杂，用于形成高电阻)、重掺杂的n型源极区24和重掺杂的n型漏极区25，其中所述漏极扩展层23位于所述沟道区与所述漏极区25之间。在所述p型下沉层21上和所述n型源极区24的一部分上提供硅化物层26。这个硅化物层26有效地将所述源极区24连接至所述衬底10。在所述硅化物层26的顶部上提供了源极线40，用于将多个源极区(未示出)连接在一起。在所述漏极区25上方提供了漏极线50和用于将所述漏极线50连接至所述漏极区25的连接叠层45。在所述沟道区上还提供了从所述硅化物层26的末端延伸至用于所述漏极线50的连接叠层45的电介质层/栅极电介质27(例如包括氧化硅)。在所述栅极电介质27的顶部上提供了与所述源极区24和所述漏极扩展层23之间的沟道区电容耦合的栅极30。在所述栅极30和所述栅极电介质层27的上方提供了另一个电介质层28。在所述另一个电介质层28的顶部上提供了屏蔽35。所述屏蔽35用作所述漏极线50与所述栅极30之间的电屏蔽。必须注意的是，图1公开了一种n型RF-LDMOS晶体管1。如果所述源极区23、沟道区、漏极扩展区23和漏极区25各自的导电类型是相反的，那么获得P型RF-LDMOS晶体管。然而，由于沟道区中多数载流子(空穴)的低迁移率，这种P型RF-LDMOS晶体管具有较低的性能(当保持所述尺寸恒定时)。
在图1的RF-LDMOS晶体管中，固有地存在NPN寄生双极型晶体管100，由矩形表示。重要的是注意到，这个NPN寄生双极型晶体管100具有较低的增益。然而，可能会发生在操作期间开关这个双极型晶体管100，更具体地在由于阻抗不匹配导致在所述RF-LDMOS晶体管的输出处反射的情况下。在这种反射期间，所述漏极上的电压会变得太高，导通所述双极性晶体管100，然后直接破坏所述器件1。
图2示出了根据本发明第一实施例所述的电子设备的等效电路图。在图2的左边，示出了RF-LDMOS晶体管1，所述RF-LDMOS晶体管经由漏极端子键合导线Ld(具有电感)连接至电源电压Vdd，其漏极端子Drn连接至漏极引线。这个电源电压Vdd典型地在28V至50V的范围内。针对28V进行优化的LDMOS器件会具有稍微不同于50V变体情况的尺寸。所述RF-LDMOS晶体管还包括栅极端子Gte，所述栅极端子典型地经由另一个键合导线(未示出)连接至栅极引线。所述LDMOS晶体管1的源极端子Src连接至所述地电压(电位)Gnd。正如已经提到的，所述RF-LDMOS的源极端子典型地位于衬底的背面。典型地，将上面制造有所述RF-LDMOS的衬底直接地提供在源极引线上并且与所述源极引线电接触。
所述电子设备包括保护电路2。所述保护电路2包括限幅电路3。所述保护电路2具有耦合至所述LDMOS晶体管1的漏极端子Drn的输入端子Ni。所述输入端子Ni连接至串联连接的两个二极管D1、D2，所述两个二极管一起形成了整流元件的实施方式。连接所述整流元件使得其阳极边耦合至所述漏极端子Drn。所述整流元件的阴极边耦合至限幅节点Nc。所述限幅节点Nc形成所述限幅电路3的一部分。所述限幅电路包括耦合在所述限幅节点Nc与处于参考电压Vref的参考电压端子之间的参考端子键合导线Lr(具有电感)。所述限幅电路3还包括耦合在所述限幅节点Nc与处于地电压Gnd的另一个参考电压端子之间的电容Ct。
如图2所示，将所述二极管D1、D2直接提供在所述LDMOS晶体管的漏极端子Drn上。出于这个目的，多晶硅二极管是有利的。可以将这些二极管集成在所述硅的局部氧化物LOCOS的顶部，导致了较低的对地电容。所述二极管的击穿电压应当大于所述参考电压，所述参考电压是经由所述参考端子键合导线Lr施加的Vref。如果所述二极管具有小于这个参考电压的击穿电压，那么可以如图2所示使用二极管的串联。
在这个实施例中，所述二极管D1、D2连接至集成的接地电容Ct，所述集成的接地电容也连接至外部引线以供应所述参考电压Vref。
所述参考电压Vref的数值应当尽可能低，使得在耐久性事件的情况下所述保护电路2尽早接通。然而，如果将所述参考电压Vref设置得太低，那么所述RF性能将退化。因此，使用大于电源电压Vdd两倍的数值是有利的。在正常的RF操作期间，所述电容Ct两端的电压将实质上等于所述参考电压Vref。在所述RF-LDMOS晶体管的漏极端子Drn处的电压将低于这一电平。所述多晶硅二极管D1、D2将会反向，并且将没有显著的电流流经它们。
在耐久性事件期间，所述漏极端子上的电压会变得高于所述参考电压Vref。现在，将所述二极管D1、D2正向偏置并且(较大的)电流将流经所述二极管D1、D2。这个电流会给所述电容Ct充电。在所述耐久性事件之后，所述电容Ct将放电至参考电压Vref，同时将功率传递至用于产生Vref的电压源。
本发明的一个关键方面是，所述(多晶硅)二极管只需要应付按照正向偏置模式的较大耐久性事件。由于所述二极管两端较低的电压降，这样在二极管D1、D2中给出了相对较低的耗散。结果是(多晶硅)二极管可以相对较小。这种相对较小的二极管尺寸给出了较小的二极管电容，因而只有较小的RF行为退化。
图3示出了根据本发明第二实施例的电子设备的等效电路图。尽可能描述该实施例与图2的差别。有时，经由附加键合导线将所述额外的参考电压Vref提供给芯片是不方便的。在图3的实施例中，在所述管芯本身上创建所述参考电压。图3与图2之间的主要差异在于：在图3中存在替代的限幅电路3’。所述替代的限幅电路3’包括电容Ct和与所述电容Ct并联连接的限幅二极管Dcl，其中所述限幅二极管Dcl的阳极侧连接至所述地电压(另一个参考电压端子)，即在正常的操作中所述限幅二极管Dcl是反向偏置的。
将具有等于先前在图2中所提到的参考电压Vref的击穿电压的限幅二极管Dcl集成电容Ct附近。这个限幅二极管Dcl必须能够耗散与耐久性事件相关联的高功率。因此，所述二极管的热电阻应当是较低的，并且优选地应当使用集成在所述(硅)衬底中的二极管。此外，所述二极管Dcl必须相对较大。
然而，由于所述(多晶硅)二极管D1、D2的电容较低并且这不会加载所述RF-LDMOS的漏极，所述较大的限幅二极管Dcl具有较大的对地电容。必须注意的是，尽管已经在图3中绘出了单独的电容Ct，但是这个电容也可以(至少)部分地由所述限幅二极管Dcl的寄生电容形成。
在所述电路接通时，在所述漏极Drn处的RF信号将给所述电容Ct充电。在这种充电之后，这个实施例的行为与图2的实施例的行为是相同的。然而，在这种情况下，不能将与所述耐久性事件相关联的能量传递回至所述电源。而是，在所述限幅二极管Dcl中耗散所述能量。
图4示出了图3的电子设备的布局。这个图仅仅用于阐释本发明的可行性。绝不是将本发明限制在这种具体的布局。存在好几千种可能的布局实施方法。在图4的布局中，可以看见栅极键合条Gbb(键合条是适用于键合多个键合导线的键合焊盘)和漏极键合条Dbb，在它们之间安排了所述LDMOS晶体管1(包括其漏极和栅极指状物。在这个实施例中，将所述整流元件(以两个二极管D1、D2串联连接的形式)至少部分地安排在所述漏极键合条Dbb的下方，节省了空间。所述限幅二极管Dcl也被安排在所述漏极键合条Dbb的下方，但是随后被安排在衬底中(由衬底中扩散形成的结)。
图5示出了根据本发明另一个实施例所述的电子设备的截面图，所述实施例将单个二极管作为整流元件。还参考图1的描述，包括该图中使用的参考数字。在图5中示出了在顶部上提供了n型EPI层20的衬底10。在所述EPI层20上提供了场氧化物层29(这可以是LOCOS层，但是替代地，这可以是浅沟槽隔离(STI)层)。在所述场氧化物层29上提供了所述多晶硅二极管层PDL，所述多晶硅二极管层替代地包括p型掺杂区p和n型掺杂区n。所有的p型掺杂区p都经由第一金属层M1连接在一起(经由各自的接触连接至所述二极管)。所有的n型掺杂区n都经由第二金属层M2连接在一起(经由各自的通孔、第一金属层部件和接触连接至所述二极管)。在各自的多晶硅二极管层PDL和所述金属层M1、M2之间提供了各自的电介质层d。在所述叠层的顶部上提供了划痕保护层60(典型地包括氮化硅(Si3N4))。
图6示出了根据本发明另一个实施例所述的电子设备的截面图，所述实施例将两个二极管的串联作为整流元件。图5和图6的主要差异在于：在图6中，在所述多晶硅二极管层PDL中形成掺杂剂使，得NPNP区在两个相邻的连接之间形成三个PN结。然而，利用各自的硅化物区32将各自的中间结短路，这意味着将两个PN结有效地串联连接。
图7示出了图4的实施例的TLP评估结果。可以利用TLP(传输线脉冲)系统评估耐久性。TLP测试和系统本身对于本领域普通技术人员是公知的。TLP测试常常用于ESD特性，但是也可以用于耐久性评估。图7示出了两条曲线，其中将所述TLP电流TLPC相对于所述TLP电压TLPV绘制。所述第一曲线Crv1代表没有保护电路2的RF-LDMOS晶体管，以及所述第二曲线Crv2代表具有如图3所示的保护电路的RF-LDMOS晶体管。从曲线可以清楚地观察到，由于本发明的保护电路，所述电流容量显著地增加。
术语“衬底”可以指示任何合适的材料，诸如半导体、玻璃、塑料等。根据示例性实施例，所述术语“衬底”通常可以用于限定位于一层或者感兴趣部分以下和/或以上的层的元件。同样，所述衬底可以是任何其他基底，其上形成有一层，例如诸如硅晶片或者硅芯片之类的半导体晶片。半导体衬底可能包括以下族的材料：IV族半导体(诸如硅或者锗)以及III族-V族化合物(诸如砷化镓)。
术语“半导体装置”可以指示晶体管或者包括多个晶体管和互连的电路。所述晶体管例如可以是场效应晶体管。
术语“场效应晶体管”(FET)可以指示一种晶体管，其中输出电流(源极-漏极电流)可以由施加至栅极的电压控制。这种FET结构可以是MOSFET。所述半导体装置可以是任何集成电路并且可以包括逻辑电路、光敏单元、存储器单元等。所述半导体结构的材料可以是硅、锗或者任何其他的半导体材料。
由于本发明涉及技术而非电路，因此所述附图的描述没有非常详尽说明CCD和CMOS成像器的操作。这种知识被认为是本领域普通技术人员所已知的。
应当注意的是，上述实施例阐述而非限制本发明，并且本领域普通技术人员能够设计出许多替代的实施例。
在权利要求中，置于括号之间的任何参考符号不应被理解为限制所述权利要求。动词“包括”及其词形变化的使用不排除除了在权利要求中列举的元件或者步骤之外的其他元件或者步骤。在元件前面的不定冠词“一”或者“一个”不排除多个这种元件的存在。可以利用包括若干离散元件的硬件或者利用适当编程的处理器来实现本发明。在列举了若干手段的设备权利要求中，这些手段中的一些可以由一个相同的硬件项目实现。唯一的事实在于在相互不同的从属权利要求中引用的特定措施不表示不能有利地使用这些方法的组合。
Claims (12)
1.一种电子设备，包括RF-LDMOS晶体管(1)和用于所述RF-LDMOS晶体管的保护电路(2)，所述保护电路(2)包括：
-耦合至所述RF-LDMOS晶体管(1)的漏极端子(Drn)的输入端子(Ni)；
-限幅节点(Nc)；
-整流元件(D1、D2)，所述整流元件的阳极端子连接至所述输入端子(Ni)，并且所述整流元件的阴极端子连接至所述限幅节点(Nc)；
-耦合至所述限幅节点(Nc)的限幅电路(3)，用于将所述限幅节点(Nc)上的电压实质上保持在预先确定的参考电压处，以在所述RF-LDMOS晶体管的正常操作模式期间保持所述整流元件(D1，D2)反向偏置，其中将所述预先确定的参考电压设计成大于所述漏极端子(Drn)上的操作电压并且低于固有地存在于所述RF-LDMOS晶体管中的寄生双极型晶体管(100)的触发电压；以及
-耦合在所述限幅节点(Nc)与另一个参考电压端子(Gnd)之间的电容(Ct)，其中，在正常的RF操作期间，所述电容(Ct)两端的电压实质上等于所述预先确定的参考电压(Vref)；
其中所述限幅电路(3)包括另一个整流元件(Dcl)，所述另一个整流元件的阴极端子连接至所述限幅节点(Nc)，并且所述另一个整流元件的阳极端子连接至所述另一个参考电压端子(Gnd)，所述另一个整流元件(Dcl)包括击穿电压等于所述预先确定的参考电压的二极管。
2.根据权利要求1所述的电子设备，其中所述电容(Ct)由所述二极管(Dcl)的寄生电容形成。
3.根据权利要求1或2所述的电子设备，其中所述另一个参考电压端子(Gnd)的电压是RF-LDMOS晶体管(1)的源极端子(Src)的电压。
4.根据权利要求1所述的电子设备，其中所述整流元件包括单个二极管(D1)。
5.根据权利要求1所述的电子设备，其中所述整流元件包括多个串联连接的二极管(D1、D2)。
6.根据权利要求1所述的电子设备，其中所述另一个整流元件包括单个二极管(Dcl)。
7.根据权利要求1所述的电子设备，其中所述另一个整流元件包括多个串联连接的二极管。
8.根据权利要求1所述的电子设备，其中将所述RF-LDMOS晶体管(1)和所述保护电路(2)集成在单个衬底(10)上。
9.根据权利要求8所述的电子设备，其中所述RF-LDMOS晶体管(1)包括形成所述漏极端子(Drn)的上部互连层中的漏极键合焊盘(Dbb)，其中将所述限幅电路(3)的至少一部分实质上安排在所述漏极键合焊盘(Dbb)的下方。
10.一种功率放大器，包括根据权利要求1-9中任一项所述的电子设备。
11.一种集成多级功率放大器模块，包括一个或者多个根据权利要求1-9中任一项所述的电子设备。
12.一种蜂窝基站，包括根据权利要求1-9中任一项所述的电子设备。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP12167901.3A EP2665187B1 (en) | 2012-05-14 | 2012-05-14 | Electronic device comprising RF-LDMOS transistor having improved ruggedness |
| EP12167901.3 | 2012-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103475320A CN103475320A (zh) | 2013-12-25 |
| CN103475320B true CN103475320B (zh) | 2017-05-17 |
Family
ID=46052660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310176747.8A Expired - Fee Related CN103475320B (zh) | 2012-05-14 | 2013-05-14 | 包括具有改进耐久性的rf‑ldmos晶体管的电子设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9019671B2 (zh) |
| EP (1) | EP2665187B1 (zh) |
| CN (1) | CN103475320B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013226537B4 (de) | 2013-12-18 | 2022-12-29 | TRUMPF Hüttinger GmbH + Co. KG | Leistungsversorgungssystem mit mehreren Verstärkerpfaden sowie Verfahren zur Anregung eines Plasmas |
| DE102013226511B4 (de) | 2013-12-18 | 2016-12-15 | TRUMPF Hüttinger GmbH + Co. KG | Leistungsversorgungssystem und Verfahren zur Erzeugung einer Leistung |
| JP6318911B2 (ja) * | 2014-06-26 | 2018-05-09 | 株式会社デンソー | 半導体素子の検査回路および検査方法 |
| CN108540099A (zh) * | 2017-03-06 | 2018-09-14 | 上海安其威微电子科技有限公司 | Soi放大器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7787227B1 (en) * | 2008-04-24 | 2010-08-31 | Atheros Communications, Inc. | Apparatus and method for electrostatic discharge protection of a transmit integrated circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122400A (en) | 1976-11-08 | 1978-10-24 | Rca Corporation | Amplifier protection circuit |
| US6794719B2 (en) | 2001-06-28 | 2004-09-21 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
| US7474149B2 (en) * | 2005-03-25 | 2009-01-06 | Pulsewave Rf, Inc. | Radio frequency power amplifier and method using a controlled supply |
| DE102005055832A1 (de) * | 2005-11-23 | 2007-05-24 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Schaltungsanordnung und Verfahren zum Ansteuern eines elektronischen Bauelements mit einem Ausgangssignal eines Mikroprozessors |
| EP2143205A1 (en) * | 2007-04-23 | 2010-01-13 | Freescale Semiconductor, Inc. | Circuit, integrated circuit and method for dissipating heat from an inductive load |
| US20110309872A1 (en) * | 2010-06-17 | 2011-12-22 | Cynthia Blair | Voltage Spike Protection for Power DMOS Devices |
| CN104185953B (zh) * | 2012-02-09 | 2016-08-17 | 天工方案公司 | 用于包络跟踪的装置和方法 |
-
2012
- 2012-05-14 EP EP12167901.3A patent/EP2665187B1/en not_active Not-in-force
-
2013
- 2013-05-03 US US13/887,212 patent/US9019671B2/en not_active Expired - Fee Related
- 2013-05-14 CN CN201310176747.8A patent/CN103475320B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7787227B1 (en) * | 2008-04-24 | 2010-08-31 | Atheros Communications, Inc. | Apparatus and method for electrostatic discharge protection of a transmit integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103475320A (zh) | 2013-12-25 |
| US20130307055A1 (en) | 2013-11-21 |
| EP2665187B1 (en) | 2016-07-20 |
| EP2665187A1 (en) | 2013-11-20 |
| US9019671B2 (en) | 2015-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9478608B2 (en) | Apparatus and methods for transceiver interface overvoltage clamping | |
| US8854778B2 (en) | ESD protection circuit | |
| US6894324B2 (en) | Silicon-on-insulator diodes and ESD protection circuits | |
| US20130270605A1 (en) | Apparatus and method for transient electrical overstress protection | |
| CN109378310A (zh) | 用于射频通信系统的静电放电保护电路 | |
| US11552196B2 (en) | Low noise amplifier transistors with decreased noise figure and leakage in silicon-on-insulator technology | |
| US20090294855A1 (en) | Electrostatic Discharge Protection Device | |
| US20070145411A1 (en) | Trench polysilicon diode | |
| US7235846B2 (en) | ESD protection structure with SiGe BJT devices | |
| US9029910B2 (en) | Programmable SCR for ESD protection | |
| KR20080106951A (ko) | 분리 다이오드 소자를 갖는 ｅｓｄ 보호 회로 및 방법 | |
| CN105097955B (zh) | 具有带一个浮动隔离的双隔离的晶体管 | |
| US20120176708A1 (en) | Esd protection devices and methods for forming esd protection devices | |
| CN103475320B (zh) | 包括具有改进耐久性的rf‑ldmos晶体管的电子设备 | |
| US8861149B2 (en) | ESD protection devices and methods for forming ESD protection devices | |
| CN101630673A (zh) | 静电放电保护电路 | |
| US6898060B2 (en) | Gated diode overvoltage protection | |
| KR20150040999A (ko) | 공통 기판 상의 파워 소자 집적 | |
| US8963202B2 (en) | Electrostatic discharge protection apparatus | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| US7245184B2 (en) | High frequency power amplifier circuit, high frequency power amplifier electronic component and method thereof | |
| JP4822292B2 (ja) | 半導体装置 | |
| US9418992B2 (en) | High performance power cell for RF power amplifier | |
| US20180308836A1 (en) | Electrostatic discharge protection device and method for electrostatic discharge | |
| CN108807362B (zh) | 静电放电保护元件与静电放电方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20151116 Address after: Holland Ian Deho Finn Applicant after: Samba Holdings Netherlands Ltd. Address before: Holland Ian Deho Finn Applicant before: NXP B.V. |
|
| CB02 | Change of applicant information |
Address after: Nijmegen Applicant after: Ampleon Netherlands B.V. Address before: Holland Ian Deho Finn Applicant before: Samba Holdings Netherlands Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170517 |