CN103928446B - 低共模耦合效应的片上电感及其设计方法 - Google Patents

低共模耦合效应的片上电感及其设计方法 Download PDF

Info

Publication number
CN103928446B
CN103928446B CN201410182110.4A CN201410182110A CN103928446B CN 103928446 B CN103928446 B CN 103928446B CN 201410182110 A CN201410182110 A CN 201410182110A CN 103928446 B CN103928446 B CN 103928446B
Authority
CN
China
Prior art keywords
connection end
chip inductor
coil
inductance
centre tap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410182110.4A
Other languages
English (en)
Other versions
CN103928446A (zh
Inventor
贾天宇
吴悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhonggan Microelectronics Co Ltd
Original Assignee
Wuxi Zhonggan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhonggan Microelectronics Co Ltd filed Critical Wuxi Zhonggan Microelectronics Co Ltd
Priority to CN201410182110.4A priority Critical patent/CN103928446B/zh
Publication of CN103928446A publication Critical patent/CN103928446A/zh
Application granted granted Critical
Publication of CN103928446B publication Critical patent/CN103928446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种低共模耦合效应的片上电感及其设计方法,其中,所述片上电感生成于晶圆基底之上,其包括:第一连接端、第二连接端及连接于第一连接端和第二连接端之间的线路,所述线路绕成多匝线圈,所述片上电感还包括有位于所述线路中间的中间抽头,该中间抽头至第一连接端的线路长度与该中间抽头至第二连接端的线路长度相同,所述中间抽头未穿越所述线圈,所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧。与现有技术相比,本发明中的片上电感及其设计方法可以使片上电感的中间抽头、第一连接端和第二连接端位于所述线圈的同侧,降低共模耦合的影响。

Description

低共模耦合效应的片上电感及其设计方法
【技术领域】
本发明涉及一种片上电感的设计,特别是涉及低共模耦合效应的片上电感及其设计方法。
【背景技术】
在CMOS(Complementary Metal-Oxide-Semiconductor Transistor)射频集成电路(RFIC)发展中,片上电感已成为射频集成电路中的关键元件,并被广泛应用于滤波器,LNA(噪声放大器)以及VCO(压控振荡器)等电路。无论是基于GaAs(砷化镓)工艺,还是COMS工艺的集成电路,往往都使用了多个片上电感。片上电感的面积大,而且其对于其他元件的耦合性能直接影响电路的整体性能,所以片上电感的去耦合设计十分重要。在之前的众多研究中,也已经形成了许多常用的去耦合技术。如在片上电感下方设计PatternedShielding(格栅屏蔽)或电感四周设计Guard Ring(保护环)等结构减小电感对外耦合。
但是之前的这些去耦合设计往往只是默认为在差模电流输入情况下,而忽略了共模输入电流的耦合影响。在集成电路设计中,激励输入通常为差模信号。在差模电流输入状态下,片上电感相邻绕线的电流方向一致,螺旋电感圈内感应产生的磁场方向相同。而在实际电路中,由于谐波的原因会使电路中存在一部分共模信号。当片上电感为共模电流输入时,相邻绕线上的电流方向相反,这时相邻绕线在电感圈内感应产生的磁场方向也会相反。在现有技术中,对于如何消除片上电感之间的共模耦合影响并没有足够的重视和研究。
因此,有必要提出一种改进的技术方案来解决上述问题。
【发明内容】
本发明的目的在于提供一种片上电感及其设计方法,其可以对于减小片上电感间的共模耦合效应。
为了实现上述目的,根据本发明的一个方面,本发明提出一种片上电感,其生成于晶圆基底之上,其包括:第一连接端、第二连接端及连接于第一连接端和第二连接端之间的线路,所述线路绕成多匝线圈,所述片上电感还包括有位于所述线路中间的中间抽头,该中间抽头至第一连接端的线路长度与该中间抽头至第二连接端的线路长度相同,所述中间抽头未穿越所述线圈,所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧。
进一步的,所述线圈的匝数为偶数,所述中间抽头未穿越所述线圈。
进一步的,所述线圈的匝数为奇数,所述中间抽头经过所述线圈的中心并穿越所述线圈。
进一步的,所述片上电感整体形成沿一对称轴的轴对称图形,该对称轴穿过所述线圈的中心,第一连接端位于该对称轴的一侧,第二连接端位于该对称轴的另一侧并与第一连接端沿所述对称轴对称,所述中间抽头位于所述对称轴上,并沿所述对称轴成自对称图形。
进一步的,所述线路中的一部分位于基底上的第一结构层,所述线路中的另一部分位于基底上的第二结构层,所述第一结构层与所述第二结构层属于所述基底上的不同的结构层。
根据本发明的另一个方面,本发明提供一种片上电感的设计方法,所述片上电感生成于晶圆基底之上,其包括第一连接端、第二连接端及连接于第一连接端和第二连接端之间的线路,所述线路绕成多匝线圈,所述片上电感的设计方法包括:确定所述片上电感的中间抽头是否需要穿过所述线圈,如果是,则将所述线圈的匝数设计为奇数,如果否,则将所述线圈的匝数设计为偶数,使得所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧。
进一步的,所述片上电感整体形成沿一对称轴的轴对称图形,该对称轴穿过所述线圈的中心,第一连接端位于该对称轴的一侧,第二连接端位于该对称轴的另一侧并与第一连接端沿所述对称轴对称,所述中间抽头位于所述对称轴上,并沿所述对称轴成自对称图形。
进一步的,所述线路中的一部分位于基底上的第一结构层,所述线路中的另一部分位于基底上的第二结构层,所述第一结构层与所述第二结构层属于所述基底上的不同的结构层。
进一步的,所述片上电感的设计方法还包括:确定是否必须为所述片上电感设置中间抽头,如果否,则不为所述片上电感设置中间抽头,如果是,才执行确定所述片上电感的中间抽头是否需要穿过所述线圈的步骤。
与现有技术相比,如果本发明中的片上电感的中间抽头需要穿过所述线圈,则将所述线圈的匝数设计为奇数,如果本发明中的片上电感的中间抽头不需要穿过所述线圈,则将所述线圈的匝数设计为偶数,这样使得所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧,降低共模耦合的影响。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1A和1B分别显示了偶数圈(2,4)电感在共模信号激励时的电流分布图;
图2A和2B分别显示了奇数圈(1,3)电感在共模信号激励时的电流分布图;
图3A显示了奇数圈(3)电感在共模信号激励时的电流分布图,其中该电感的中间抽头穿过了电感的线圈;
图3B显示了偶数圈(4)电感在共模信号激励时的电流分布图,其中该电感的中间抽头穿过了电感的线圈;
图4为相邻相反电流感应产生的磁场分布示意图;
图5为本发明中的片上电感的设计方法在一个实施例中的流程示意图;
图6为基于图5中的片上电感的设计方法设计片上电感的应用实例;
图7A为无中间抽头的发射电感和接收电感的共模耦合示意图;
图7B为中间抽头不穿过电感线圈时的发射电感和接收电感的共模耦合示意图;
图7C为中间抽头穿过电感线圈时的发射电感和接收电感的共模耦合示意图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明,在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时,本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说,为避免混淆本发明的目的,由于熟知的方法和程序已经容易理解,因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
根据分析和实验,发明人发现片上电感的线圈匝数(或称圈数)设计对于电感间的共模耦合有重要影响。
在共模信号(同相位)输入时,电感相邻绕线中的电流走向相反,这时电感的线圈的匝数(奇数或偶数)成为决定片上电感对外共模耦合的重要因素。图1A和1B分别显示了偶数圈(2,4,6…)电感在共模信号激励时的电流分布图,图2A和图2B分别展示了奇数圈(1,3,5…)电感在共模信号激励时的电流分布图。在图1A中,A2为第一连接端,B2为第二连接端,C2为中间抽头;在图1B中,A4为第一连接端,B4为第二连接端,C4为中间抽头。在图2A中,A1为第一连接端,B1为第二连接端,C1为中间抽头;在图2B中,A3为第一连接端,B3为第二连接端,C3为中间抽头。通常,中间抽头至第一连接端的线路长度与该中间抽头至第二连接端的线路长度相同。
参考图1A和1B所示,对于偶数圈电感来说,在图1A和1B所示的2圈和4圈电感中,相邻绕线中的电流走向相反(电流走向为图中的箭头方向)。由电磁场理论可知,相邻反向电流产生的磁场可以相互抵消,减小对外耦合,如图4所示。因此,对于偶数圈(2N)结构的电感,其必然存在N圈电流走向与另外另外N圈电流走向相反。这样相反电流对外所产生的磁场相互抵消,此时电感对外的共模耦合的效果较小,去共模耦合效果明显。
参考图2A和2B所示,对于奇数圈电感来说,在图2A和图2B中所示1圈和3圈电感中,尽管相邻绕线中的电流走向相反(箭头方向),相邻反向电流产生的磁场可以相互抵消,但其整体产生的共模耦合特性要大于偶数圈的电感结构。这是因为,对于奇数圈(2N+1)结构的电感,其存在N+1圈的电流走向为一个方向,而剩余的N圈电流走向为另一个方向。这样相反电流对外所产生的磁场并不能完全抵消,总是存在约1圈电流所产生的耦合磁场,此时电感对外的共模耦合影响较大,去共模耦合效果较差。
根据分析和实验,发明人发现电感的中间抽头的设计方法对于片上电感的去共模耦合有重要影响。由于中间抽头上存在共模输出电流(箭头),因此其设计方法也会影响片上电感整体对外的共模耦合大小,下面对各种情况进行逐一分析。
电感无需无中间抽头。当电感无需或不设置中间抽头时,电感的共模输入信号无输出回路,这时电感的圈数是奇是偶并无区别,且此时对外的共模耦合影响很小。
中间抽头不穿过电感的线圈。如图1A、1B以及图2A、2B中电感结构所示,对于偶数圈电感结构,其中间抽头必然位于电感的第一连接端和第二连接端的一侧(如图1A和1B),此时中抽头输出电流与第一连接端和第二连接端的输入电流方向相反,对外所产生的耦合磁场相互抵消,电感整体共模耦合影响较小;而对于奇数圈电感结构,其中间抽头位于电感的第一连接端和第二连接端的异侧(如图2A和2B),此时中间抽头的输出电流与第一连接端和第二连接端的输入电流方向相同,电感的共模耦合影响较大。
中间抽头穿过电感圈。如图3A和3B中的电感结构所示,此时的中间抽头的电流可以等效为电感1圈的电流大小,因此所产生的结论刚好相反。对于如图3B所示的偶数圈电感结构,电感整体共模耦合影响较大;而如图3A所示的奇数圈电感结构所产生的共模耦合影响较小。
基于上述分析和论述,本发明提出一种片上电感的设计方法500。如图5所示,其示出了片上电感的设计方法500在一个实施例中的流程,该片上电感的设计方法500包括如下步骤。
步骤510,确定是否必须为片上电感设置中间抽头,如果否,则进入步骤520,不为所述片上电感设置中间抽头,以保证片上电感的对外的共模耦合影响最小。如果是,则进入步骤530。
步骤530,所述片上电感的中间抽头是否需要穿过片上电感的线圈,如果否,则在步骤540中将片上电感的圈数设计为偶数,这样可以尽可能的降低片上电感的对外的共模耦合影响,如果是,则在步骤550中将片上电感的圈数设计为奇数,这样同样可以尽可能的降低片上电感的对外的共模耦合影响。此时,片上电感的中间抽头、第一连接端和第二连接端位于所述片上电感的线圈的同侧。
图6展示了两个片上电感之间耦合的一般情况。两个电感中心的沿X轴和Y轴的距离分别为△X和△Y。在讨论两个电感之间的耦合时,可以将需要优化的电感作为发射机(TX),而被耦合影响到的电感作为接收机(RX)。在电感中心距△X和△Y远远大于电感半径Rtx和Rrx时,可以认为电感半径的变化对于电感间的耦合影响不大,此时主要可以利用本发明提出的方法进行共模耦合优化设计。
首先固定RX电感不变,优化TX电感产生的共模耦合。根据本发明中的设计方法,首先确定TX电感是否需要中间抽头。如无必要,则尽量去除以减小共模耦合的影响。若需要中间抽头,应根据电路设计决定中间抽头是否需要穿过TX电感内圈。若中间抽头无需穿过TX电感内圈,应将TX电感设计为偶数圈;否则应将TX电感设计为奇数圈。接下来将RX电感作为TX电感,重新利用以上流程对RX电感进行优化设计。
以图6中情况为例,设计Ltx=1nH,Lrx=2nH。△X=△Y=1000um>>Rtx,Rrx。固定RX电感圈数为5不变,对TX电感进行优化设计。
若去除TX电感的中间抽头,则电感所产生的共模耦合较低,且受电感圈数变化影响不大,如图7A所示,1圈、2圈、3圈和4圈的TX电感与RX电感在10GHz处的共模耦合差别大不,大约在-70dB至-60dB。
若TX电感的中间抽头无需穿过TX电感的线圈,如图7B所示,偶数2圈、4圈的TX电感与RX电感在10GHz处的共模耦合大约为-70dB至-80dB,共模耦合影响很小,而奇数3圈、1圈的TX电感与RX电感在10GHz处的共模耦合大约为-30dB,共模耦合影响较偶数线圈的大很多。可以看出,此时为了减小共模耦合影响,可以设计电感的线圈为偶数。
若TX电感的中间抽头穿过TX电感的线圈,如图7C所示,偶数2圈、4圈的TX电感与RX电感在10GHz处的共模耦合大约为-30dB,共模耦合影响较大,而奇数1圈、3圈的TX电感与RX电感在10GHz处的共模耦合分别为-50dB和-70dB,共模耦合影响较偶数线圈的小很多。可以看出,此时为了减小共模耦合影响,可以设计电感的线圈为奇数。
根据本发明的另一个方面,本发明还提出一种根据本发明的设计方法设计出来的片上电感,如图1A和图1B所示的偶数圈片上电感,或如图3A所示的奇数圈片上电感。
如图所示,本发明的片上电感生成于晶圆基底之上,其包括:第一连接端(A2,A4)、第二连接端(B2,B4)及连接于第一连接端和第二连接端之间的线路,所述线路绕成多匝线圈。所述片上电感还包括有位于所述线路中间的中间抽头(C2、C4),该中间抽头至第一连接端(A2,A4)的线路长度与该中间抽头至第二连接端(B2,B4)的线路长度相同。
如图1A、1B所示,所述线圈的匝数(或称圈数)为偶数,所述中间抽头未穿越所述线圈(或者说未穿越所述线圈的内圈),此时使得所述中间抽头、所述第一连接端和第二连接端位于电感的线圈的同侧,这样可以降低片上电感的对外共模耦合效应。
如图3A所示,所述线圈的匝数为奇数,所述中间抽头经过所述线圈的中心并穿越所述线圈,此时使得所述中间抽头、所述第一连接端和第二连接端位于电感的线圈的同侧,这样可以降低片上电感的对外共模耦合效应。
以图1A为例所示,所述片上电感整体形成沿一对称轴的轴对称图形,该对称轴穿过所述线圈的中心,第一连接端A2位于该对称轴的一侧,第二连接端B2位于该对称轴的另一侧并与第一连接端A2沿所述对称轴对称,所述中间抽头C2位于所述对称轴上,并沿所述对称轴成自对称图形。更为具体的,所述片上电感在一个实施例中整体为矩形,当然也可以为其他形状,比如八边形或圆形。所述线路中的一部分位于基底上的第一结构层,所述线路中的另一部分位于基底上的第二结构层,所述第一结构层与所述第二结构层属于所述基底上的不同的结构层,这样利用了晶圆上的不同的结构层形成了完整的电感线圈。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (4)

1.一种片上电感的设计方法,所述片上电感生成于晶圆基底之上,其包括第一连接端、第二连接端及连接于第一连接端和第二连接端之间的线路,所述线路绕成多匝线圈,
其特征在于,其包括:
确定所述片上电感的中间抽头是否需要经过所述线圈的中心并穿过所述线圈,如果是,则将所述线圈的匝数设计为奇数,如果否,则将所述线圈的匝数设计为偶数,使得所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧。
2.根据权利要求1所述的片上电感的设计方法,其特征在于,所述片上电感整体形成沿一对称轴的轴对称图形,
该对称轴穿过所述线圈的中心,
第一连接端位于该对称轴的一侧,第二连接端位于该对称轴的另一侧并与第一连接端沿所述对称轴对称,所述中间抽头位于所述对称轴上,并沿所述对称轴成自对称图形。
3.根据权利要求1所述的片上电感的设计方法,其特征在于,
所述线路中的一部分位于基底上的第一结构层,所述线路中的另一部分位于基底上的第二结构层,所述第一结构层与所述第二结构层属于所述基底上的不同的结构层。
4.根据权利要求1所述的片上电感的设计方法,其特征在于,其还包括:
确定是否必须为所述片上电感设置中间抽头,如果否,则不为所述片上电感设置中间抽头,如果是,才执行确定所述片上电感的中间抽头是否需要穿过所述线圈的步骤。
CN201410182110.4A 2014-04-30 2014-04-30 低共模耦合效应的片上电感及其设计方法 Active CN103928446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410182110.4A CN103928446B (zh) 2014-04-30 2014-04-30 低共模耦合效应的片上电感及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410182110.4A CN103928446B (zh) 2014-04-30 2014-04-30 低共模耦合效应的片上电感及其设计方法

Publications (2)

Publication Number Publication Date
CN103928446A CN103928446A (zh) 2014-07-16
CN103928446B true CN103928446B (zh) 2017-10-10

Family

ID=51146616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410182110.4A Active CN103928446B (zh) 2014-04-30 2014-04-30 低共模耦合效应的片上电感及其设计方法

Country Status (1)

Country Link
CN (1) CN103928446B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028248B (zh) * 2015-07-17 2020-12-25 无锡中感微电子股份有限公司 低共模耦合效应的集成电路
CN114167114A (zh) * 2022-02-11 2022-03-11 茂睿芯(深圳)科技有限公司 一种新型的线性隔离装置
CN114944827B (zh) * 2022-06-09 2023-05-26 中国电子科技集团公司第二十九研究所 一种折叠线圈及分布式放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178969A (zh) * 2006-11-09 2008-05-14 联华电子股份有限公司 平面式变压器
CN102110517A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 半导体差分电感结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5163887B2 (ja) * 2008-06-26 2013-03-13 セイコーエプソン株式会社 差動型スパイラルインダクタ、集積回路装置及び電子機器
EP2337038B1 (en) * 2009-12-21 2014-03-12 Nxp B.V. Inductor
EP2689456B1 (en) * 2011-03-21 2017-07-19 Xilinx, Inc. Symmetrical center tap inductor structure
JP5800691B2 (ja) * 2011-11-25 2015-10-28 ルネサスエレクトロニクス株式会社 トランス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178969A (zh) * 2006-11-09 2008-05-14 联华电子股份有限公司 平面式变压器
CN102110517A (zh) * 2009-12-24 2011-06-29 上海华虹Nec电子有限公司 半导体差分电感结构

Also Published As

Publication number Publication date
CN103928446A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
JP6332759B2 (ja) 8の字及び双8の字の入れ子構造の変圧器を有する変圧器回路
US9543068B2 (en) Inductor structure and application thereof
CN104733452B (zh) 一种变压器及其制作方法和芯片
TWI598899B (zh) 電感裝置
EP2281292B1 (en) Radio frequency eight-shaped balun
US9077310B2 (en) Radio frequency transmitter, power combiners and terminations therefor
CN108028248B (zh) 低共模耦合效应的集成电路
US20120244802A1 (en) On chip inductor
JP2009260080A (ja) インダクタ装置
CN105917464A (zh) 可调谐电感器布置、收发机、方法及计算机程序
US10594290B2 (en) Planar balun and multi-layer circuit board
CN103928446B (zh) 低共模耦合效应的片上电感及其设计方法
TW201919074A (zh) 積體電感
WO2020024928A1 (zh) 一种移动终端
US9948147B2 (en) Magnetic resonance type wireless charging circuit
US9183978B2 (en) Filter for removing noise
US9819323B2 (en) Integrated circuit fields canceller system
JP2012521089A (ja) 磁気結合が低減された集積回路インダクタ
CN106972011B (zh) 用以改善线圈和电感器的噪声隔离的旁路环
JP2006351860A (ja) コモンモードチョークコイル
US20200312540A1 (en) Transformer
US10559419B2 (en) Inductor arrangement
JP2006310533A (ja) インダクタ素子
CN106486261A (zh) 集成emi电感和低频滤波电感的器件
CN205490422U (zh) 一种适合宽带调谐的压控振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214028 Jiangsu Province, Wuxi City District Qingyuan Road No. 18 Taihu International Science Park sensor network university science and Technology Park 530 building A1001

Applicant after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD.

Address before: A 530 Taihu international science and Technology Park building 214028 Qingyuan Road in Jiangsu province Wuxi City District 10 layer

Applicant before: Wuxi Vimicro Co., Ltd.

GR01 Patent grant
GR01 Patent grant