CN106972011B - 用以改善线圈和电感器的噪声隔离的旁路环 - Google Patents

用以改善线圈和电感器的噪声隔离的旁路环 Download PDF

Info

Publication number
CN106972011B
CN106972011B CN201610958193.0A CN201610958193A CN106972011B CN 106972011 B CN106972011 B CN 106972011B CN 201610958193 A CN201610958193 A CN 201610958193A CN 106972011 B CN106972011 B CN 106972011B
Authority
CN
China
Prior art keywords
bypass
sealing ring
coil
wire
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610958193.0A
Other languages
English (en)
Other versions
CN106972011A (zh
Inventor
智-涛·罗伯特·蔡
寇蒂斯·D·罗伯茨
莉莲·G·伦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN106972011A publication Critical patent/CN106972011A/zh
Application granted granted Critical
Publication of CN106972011B publication Critical patent/CN106972011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/408Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/142HF devices
    • H01L2924/1421RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了用以改善线圈和电感器的噪声隔离的旁路环。集成电路(IC)包括多个金属层;密封环,其被安排在IC边界周围并且被包括在多个金属层的至少一部分中;IC中所包括的第一线圈;以及旁路导线,其被包括在多个金属层的至少一个金属层中并且具有电耦合至密封环的至少第一终端和第二终端以在第一线圈周围形成旁路环。

Description

用以改善线圈和电感器的噪声隔离的旁路环
技术领域
实施例是关于设计集成电路。一些实施例是关于减小集成电路管芯(die)中的噪声。
背景技术
电子设备通常包括一个或多个集成电路(IC)管芯。针对增加小型消费品(例如,智能手机和平板电脑驱动器)中功能的需求使得制造商努力减小IC的特征尺寸并且增加电路的复杂度和密度。设计高密度集成电路的一个挑战是电路之间的串扰问题。由于电路在IC管芯上被越来越紧密地布局,因此增加了来自串扰的噪声的可能性。实现载波聚合的挑战是在信道同时操作期间频道之间的串扰问题。因此,一般需要提供IC电路的所期望的功能并且将电路串扰最小化的设备、系统和方法。
发明内容
本发明提供了一种集成电路(IC),包括:多个金属层;密封环,所述密封环被安排在所述IC边界周围并且被布置在所述多个金属层的至少一部分中;所述IC中所包括的第一线圈;以及旁路导线,所述旁路导线被布置于所述多个金属层的至少一个金属层中,并且具有被电耦合至所述密封环的至少第一终端和第二终端以在所述第一线圈周围形成旁路环。
本发明提供了一种射频(RF)通信设备的装置,所述装置包括:包括集成电路(IC)的RF收发机,其中,所述IC包括:多个金属层;密封环,所述密封环被安排在所述IC边界周围的所述多个金属层的至少一部分中;本地振荡器电路,所述本地振荡器电路包括所述密封环内形成的第一电感器线圈,其中,所述RF收发机被配置为使用所述本地振荡器电路的频率来下混合所接收的RF信号;以及旁路导线,所述旁路导线被布置于所述多个金属层的至少一个金属层中,并且具有被电耦合至所述密封环的至少第一终端和第二终端以在所述第一线圈周围形成旁路环。
本发明提供了一种制造集成电路(IC)管芯的方法,所述方法包括:使用所述IC管芯的多个金属层的至少一部分来形成密封环,其中,所述密封环被安排在所述IC管芯的外缘附近的所述IC管芯边界周围;在所述IC管芯中形成第一线圈;以及在所述IC管芯的所述多个金属层的至少一个金属层中形成旁路导线并且具有第一终端和第二终端,其中,所述旁路导线的所述第一终端和所述第二终端被电连接至所述密封环,并且所述旁路导线被安排以形成包括所述密封环的一部分和所述旁路导线的旁路环。
附图说明
图1是根据一些实施例的射频收发机的部分的框图;
图2根据一些实施例示出了包括射频收发机电路的集成电路的示例;
图3根据一些实施例示出了集成电路的示例的一部分以及集成电路的密封环的一部分;
图4是根据一些实施例的来自耦合至噪声敏感线圈的噪声源线圈的噪声的示例的图;
图5是根据一些实施例示出来自耦合至噪声敏感线圈的噪声源线圈的噪声的附加示例的图;
图6是根据一些实施例示出来自耦合至噪声敏感线圈的噪声源线圈的噪声的附加示例的图;
图7是根据一些实施例制造集成电路管芯的方法的流程图。
具体实施方式
下面的说明和附图充分地示出了具体的实施例以使得本领域的技术人员能够实现它们。其他实施例可以结合结构的、逻辑的、电的、处理和其他改变。一些实施例的部分和特征可以被包括在那些其他实施例的部分和特征中或者被其替代。权利要求中所提出的实施例包括那些权利要求的所有可用的等同形式。
针对增加小型电子设备中功能的需求为IC设计者带来了挑战。例如,高频开关电路可能有必要与噪声敏感的电路位于相同的IC管芯(die)上,这可能导致电路之间的串扰问题。
密封环(seal ring)是布局于IC管芯边界的结构。密封环有时被称为边封(edgeseal)并且可以在晶片(wafer)制造过程中被制造。密封环的功能是用以在切割晶片期间保护IC管芯免受伤害,进而防止碎屑并防止裂纹扩展入IC管芯的电路中。密封环可以形成为被安排在IC管芯外部周围的金属层中的连续环。在某些实施例中,制造过程中可用的所有金属层中都包括密封环。密封环的所有环例如通过在诸如沿着环的长度而形成的金属层之间的通孔(via)被电短路到一起。在某些实施例中,密封环可以几乎是连续的并且包括金属层中形成的环中的小缝隙。
在具有被设计用以在高频(例如,RF频率)进行操作的电路的IC中,密封环可以呈现信号完整性的问题。如果作为噪声源的电路(“攻击者(aggressor)”电路)位于密封环附近,则噪声源电路可以引起相当大的噪声电流于所述密封环中,其之后可以沿着密封环传播至IC的其他部分。该噪声电流可能耦合至噪声敏感电路(“受害者(victim)”电路),而引起不想要的噪声。
在电路和密封环之间转移的不想要的信号或噪声的总量可以取决于电路和环之间的磁耦合。噪声源电路元件的一些示例包括电感器线圈、平衡-不平衡变换器(balun)、变压器或者通常包括金属的相似结构。噪声敏感电路可以包括相似电路元件。当这些电路离密封环很近时,在密封环与噪声源和噪声敏感电路之间发生明显的耦合。由于IC增加的电路密度,将这些电路安排在密封环附近可能是不可避免的。
图1是用于RF通信设备的RF收发机120的部分的框图。RF收发机120包括具有RF接收机(RX)和RF发射机(TX)中的一者或两者的IC 100。IC 100包括用于RF接收机和RF发射机中的一者或两者的本地振荡器电路125。一个或多个天线130可以被导电地耦合至RF收发机120。本地振荡器电路125可以生成被用于混合所接收的RF信号(例如通过使用诸如本地振荡器电路的频率来下混频所接收的RF信号)的本地振荡器信号。
图2示出了包括RF收发机电路的IC的示例。IC 200包括被安排在IC 200边界周围的密封环205。密封环205在IC的金属层中形成。在某些实施例中,密封环205被包括在IC的所有金属层中,并且在某些实施例中,密封环205被包括在IC的金属层的一部分中。IC 200包括标记为3-3的区域内所示的线圈310。该线圈可能对噪声敏感。噪声敏感线圈的示例是用于图1的RF接收机的本地振荡器电路的电感器线圈。
IC 200还可以包括作为信号噪声源的电路元件。噪声源的示例是被用于开关电源的第二线圈或第二电感器。噪声的另一示例是IC中形成的平衡-不平衡变换器或变压器。另一示例是传导或载送时钟信号的IC的导电线路(conductive trace)(例如,金属或多晶硅线路)。时钟信号的切换可以耦合至密封环205。在图2的示例中,IC 200包括被安排在密封环205附近的噪声源212。噪声源相对于密封环的位置可能引起噪声与第一线圈310的不想要的耦合。
图3是图2的示例的IC的一部分(在图2中被标记为3-3)和IC的密封环305的一部分的放大图。IC包括具有被电耦合至密封环305的第一终端和第二终端的旁路导线315。旁路导线315可以被包括在IC的一个或多个金属层中。在某些实施例中,旁路导线315被包括在IC的所有金属层中。在某些实施例中,密封环305被包括在IC的金属层的一部分中,并且旁路导线315被包括在不同于包括密封环305的金属层的金属层中。在某些实施例中,旁路导线315被包括在再分配层(RDL)中而不是IC的金属层中。RDL层指代在IC制造工艺之后形成的金属层。例如晶片级芯片尺寸再分配层(WLCSP RDL)的RDL层可以被添加为IC封装的一部分。旁路导线315和密封环305在第一线圈310周围形成旁路环。噪声敏感的第一线圈310位于旁路环内,并且噪声源位于旁路环外部。
在图3中,箭头320指示密封环中的噪声电流。在旁路导线315和密封环305的连接处,噪声电流分流(如箭头322、323所示),以使得噪声电流的一部分流经旁路导线315,并且噪声电流的一部分流经密封环305的一部分。如果旁路导线315的阻抗等于被电耦合至旁路导线的第一终端和第二终端的密封环部分的阻抗,则两个分支中的噪声电流将相等。旁路导线的阻抗可以通过改变旁路导线的金属层的宽度而改变。当旁路导线的阻抗基本上等于旁路环中所包括的密封环部分的阻抗时,将发生较好的匹配。在某些实施例中,旁路导线的阻抗在密封环部分的阻抗的5%至10%内。
如箭头所示,图3中的噪声电流顺时针流过旁路环的密封环部分并且逆时针流过旁路环的旁路部分。这导致由旁路导线的电流所引起的磁场(或H-场)的极性与由密封环部分所引起的磁场的极性相反。因此,这两个场在第一线圈310的区域中抵消并且减小了耦合至第一线圈310的噪声。
图4是示出来自耦合至噪声敏感线圈的噪声源线圈的噪声的示例的图。噪声源线圈和噪声敏感线圈都在密封环附近的IC中形成。图中的波形示出了耦合噪声对频率。波形405示出了在没有旁路环的情况下噪声敏感线圈的噪声水平对频率。波形410示出了当噪声敏感线圈被置于旁路环内时,噪声敏感线圈的噪声对频率。该波形表明,当使用旁路环时,噪声在4千兆赫(4GHz)处减小了大约12分贝(dB)。因此,旁路环可以减小线圈对线圈的噪声耦合。波形包括4千兆赫(4GHz)附近的峰值,这是因为噪声敏感线圈被设计为在该频率处共振并且在共振频率处发生噪声源的峰耦合(peak coupling)。
回到图3,图中的示例示出了位于IC 300拐角中的噪声敏感线圈。旁路“环”基本上为矩形。旁路导线315包括旁路环的两边,并且密封环305包括旁路环的两边。也可以使用其他安排。例如,在其他实施例中,旁路导线315可以包括旁路环的三边,而密封环305包括旁路环的一边。在该安排中,一边的密封环的阻抗可以低于旁路环的三边上的旁路导线的阻抗。对比于两边的安排,当旁路导线315包括旁路环的三边时,旁路导线315可以被设计为具有更低的阻抗。
图5是示出来自耦合至噪声敏感线圈的噪声源线圈的噪声的附加示例的图。波形505示出了在没有旁路环的情况下噪声敏感线圈的噪声水平对频率。其他波形对应于旁路环实施例,其中旁路导线形成了旁路环的三边。波形510、515和520分别对应于宽度为2微米(μm)、4μm和6μm的旁路环的旁路导线。该图表明,3GHz处的噪声耦合得以减小,因为此处的阻抗更紧密地匹配于密封环部分的阻抗以更好地消除磁场。
回到图3,IC的密封环305可以包括至电接地(electrical ground)的多个连接(connection)或连结(tie)。在某些实施例中,密封环的所有金属层都包括至电接地的连接。IC可以被封装在包括被构建至IC封装中的地平面的IC封装中。在某些实施例中,密封环305包括至IC封装的地平面的低阻抗电连接。在某些示例中,IC可以被封装在不包括接地平面的IC封装中,并且密封环305包括至IC的电接地连接的低阻抗电连接。
图6是示出来自耦合至噪声敏感线圈的噪声源线圈的噪声的附加示例的图。波形605示出了在没有旁路环的情况下噪声敏感线圈的噪声水平对频率。波形610示出了当噪声敏感线圈被置于旁路环内时,噪声敏感线圈的噪声对频率。波形615示出了在没有旁路环并且密封环包括至电接地的多个连结的情况下噪声敏感线圈的噪声水平对频率。波形620示出了在具有旁路环并且密封环包括至电接地的多个连结的情况下,噪声敏感线圈的噪声水平对频率。波形620示出了噪声从没有旁路环并且密封环上没有地连结情况下的4GHz处的-42dB减小至使用具有地连结的密封环和旁路环二者时的4GHz处的约-85dB。当至密封环的地连结不可用时,旁路环可以提供噪声保护。
图7是制造IC管芯的方法700的流程图。在705,使用IC管芯的多个金属层的至少一部分来在管芯中形成密封环。密封环可以被安排在IC管芯的外边缘附近的IC管芯的边界周围。在某些实施例中,使用IC管芯的所有金属层来形成密封环。
在710,在IC管芯中形成电子线圈电路元件。在一些实施例中,在IC管芯中形成管芯RF接收机的本地振荡器电路,并且线圈电路元件是本地振荡器电路中所包括的电感器线圈。
在715,在IC管芯的多个金属层的至少一个金属层中形成旁路导线。在一些实施例中,使用IC管芯的所有金属层来形成旁路导线。旁路导线具有被电连接至密封环的第一终端和第二终端。旁路导线被安排以形成包括旁路导线和密封环的一部分的旁路环。在一些实施例中,形成阻抗基本上等于被电耦合在旁路导线的第一终端和第二终端之间的密封环部分的阻抗的旁路导线。
在一些实施例中,产生噪声的一个或多个电路在IC中形成并被置于旁路环的外部,并且第一线圈位于旁路环的内部。在某些实施例中,噪声源电路可以包括第二电感器、平衡-不平衡变换器和变压器中的一个或多个。在某些实施例中,在IC中形成电耦合至时钟电路的导电线路。导电线路位于旁路环外部以及密封环内部。
在某些实施例中,密封环和电接地之间存在多个电连接。电连接可以是至IC封装中所包括的地平面的低阻抗连接(例如,低阻抗通孔),或者是至IC的电路接地(electricalcircuit ground)的低阻抗连接。在某些实施例中,密封环不接地。
使用IC中的旁路环的所描述的设备、系统和方法可以允许减小噪声敏感电路的噪声耦合。尽管一些实施例描述了RF通信设备中所使用的IC,但IC旁路环可以被用于使用微波信号的任意应用中。即使在密封环的电接地在IC制造过程中不可用或者是RF电路设计原因所不想要的情况下,使用旁路环也可以减小由密封环所引起的噪声耦合。
附加说明和示例
示例1可以包括一种诸如IC的主题,该主题包括:
多个金属层;密封环,其被安排在IC边界周围以及被布置在多个金属层的至少一部分中;IC中所包括的第一线圈;以及旁路导线,其被布置在多个金属层的至少一层金属层中,并且具有被电耦合至密封环的至少第一终端和第二终端以在第一线圈周围形成旁路环。
在示例2中,示例1的主题可选地包括:被布置于旁路环外部的第二线圈、平衡-不平衡变换器和变压器中的至少一项,以及被布置于旁路环内部的第一线圈。
在示例3中,示例1和示例2中的一者或两者的主题可选地包括被配置为传导时钟信号的导电线路,其中,导电线路被布置于旁路环外部,并且第一线圈位于旁路环内部。
在示例4中,示例1-3中的一个或任意组合的主题可选地包括第一线圈,该第一线圈为被布置于旁路环内部的第一电感器线圈并且被布置于射频接收机的本地振荡电路中,并且其中,IC包括被布置于旁路环外部和密封环内部的第二电感器线圈。
在示例5中,示例1-4中的一个或任意组合的主题可选地包括IC管芯中的IC,并且其中,密封环被布置于IC的多个金属层的所有金属层中,并且连续围绕着IC管芯的外缘。
在示例6中,示例1-5中的一个或任意组合的主题可选地包括包括至电接地的多个电连接的密封环。
在示例7中,示例1-4和示例6中的一个或任意组合的主题可选地包括IC的金属层中所包括的旁路导线,该金属层不同于包括密封环的金属层。
在示例8中,示例1-7中的一个或任意组合的主题可选地包括旁路导线的阻抗,该阻抗基本上等于被电耦合至旁路导线的第一终端和第二终端的密封环的一部分的阻抗。
在示例9中,示例1-8中的一个或任意组合的主题可选地包括基本上为矩形的旁路环,并且旁路导线包括旁路环的两边,密封环包括旁路环的两边。
在示例10中,示例1-8中的一个或任意组合的主题可选地包括基本上为矩形的旁路环,并且旁路导线包括旁路环的三边,密封环包括旁路环的一边。
示例11可以包括主题(例如,RF通信设备的装置),或者可以与示例1-10中的一个或任意组合的主题相结合以包括该主题,包括包括集成电路(IC)的RF收发机。IC可选地包括:多个金属层;密封环,其被安排在IC边界周围的多个金属层的至少一部分中;包括密封环内所形成的第一电感器线圈的本地振荡器电路,其中,RF收发机被配置为使用本地振荡器的频率来下混合所接收的RF信号;以及旁路导线,其被布置在多个金属层的至少一个金属层中,并且具有被电耦合至密封环的至少第一终端和第二终端以在第一线圈周围形成旁路环。
在示例12中,示例11的主题可选地包括IC,该IC包括:被布置于密封环内部和旁路环外部的第二线圈、平衡-不平衡变换器、以及变压器中的至少一项。
在示例13中,示例11和示例12中的一者或两者的主题可选地包括IC,该IC包括被配置为传导时钟信号的导电线路,所述导电线路被安排在密封环内部和旁路环外部。
在示例14中,示例11-13中的一个或任意组合的主题可选地包括旁路环,该旁路环包括不同于用于形成密封环的金属层的一个或多个金属层。
在示例15中,示例11-14中的一个或任意组合的主题可选地包括旁路导线,该旁路导线的阻抗基本上等于被电耦合至旁路导线的第一终端和第二终端的密封环的一部分的阻抗。
在示例16中,示例11-13和示例15中的一个或任意组合的主题可选地包括布置于多个金属层的所有金属层中的密封环,该密封连续环绕着IC的外缘,并且包括至地平面的多个电连接。
在示例17中,示例11-16中的一个或任意组合的主题可选地包括基本上为矩形的旁路环,并且旁路导线包括旁路环的两边或三边,以及密封环包括旁路环余下的边。
在示例18中,示例11-17中的一个或任意组合的主题可选地包括被导电地耦合至RF收发机的一个或多个天线。
示例19可以包括诸如制备IC管芯的方法的主题管芯,或者可以可选地与示例1-18中的一个或任意组合的主题相结合以包括该主题,包括:
使用IC管芯的多个金属层的至少一部分来形成密封环,其中,密封环被安排在IC管芯的外缘附近的IC管芯边界周围;在IC管芯中形成第一线圈;以及在IC管芯的多个金属层的至少一个金属层中形成旁路导线并且具有第一终端和第二终端,其中,旁路导线的第一终端和第二终端被电连接至密封环,并且旁路导线被安排以形成包括密封环的一部分和旁路导线的旁路环。
在示例20中,示例19的主题可选地包括形成IC管芯的密封环内部和IC管芯的旁路环外部的第二线圈、平衡-不平衡变换器、以及变压器中的至少一项。
在示例21中,示例19和示例20中的一者或两者的主题可选地包括形成用于电耦合至时钟电路的导电线路,该导电线路在IC管芯的密封环内部以及IC管芯的旁路环外部。
在示例22中,示例19-21中的一个或任意组合的主题可选地包括形成IC管芯中的射频接收机的本地振荡器电路,其中,本地振荡器电路包括第一线圈以作为本地振荡器电路中所包括的电感器线圈。
在示例23中,示例19-22中的一个或任意组合的主题可选地包括在多个金属层的所有金属层中形成密封环并且连续围绕着IC管芯的外缘。
在示例24中,示例19-22中的一个或任意组合的主题可选地包括使用一个或多个金属层来形成旁路导线,该金属层不同于被用于形成密封环的金属层。
在示例25中,示例19-24中的一个或任意组合的主题可选地包括形成旁路导线,该旁路导线的阻抗基本上等于被电耦合至旁路导线的第一终端和第二终端的密封环的一部分的阻抗。
在示例26中,示例19-25中的一个或任意组合的主题可选地包括在密封环和电接地之间形成多个电连接。
在示例27中,示例19-26中的一个或任意组合的主题可选地包括形成基本上为矩形的旁路环,以及形成旁路导线以作为旁路环的两边并且形成密封环以作为旁路环的两边。
在示例28中,示例19-26中的一个或任意组合的主题可选地包括形成基本上为矩形的旁路环,以及形成旁路导线以作为旁路环的三边并且形成密封环以作为旁路环的一边。
这些非限制性的示例可以以任意排列或组合进行合并。
摘要被提供为符合37C.F.R 1.72(b)节,该节要求摘要将允许读者确定本技术公开的性质和主旨。摘要是按照不被用于限制或解释权利要求的范围或意义的理解而提交的。所附权利要求因此被合并到详细的描述中,其中每个权利要求自己作为单独的实施例。

Claims (25)

1.一种集成电路(IC),包括:
多个金属层;
密封环,所述密封环被安排在所述IC边界周围并且被布置在所述多个金属层的至少一部分中;
所述IC中所包括的第一线圈;以及
旁路线圈,所述旁路线圈被布置于所述多个金属层的至少一个金属层中,并且具有被电耦合至所述密封环的至少第一终端和第二终端以在所述第一线圈周围形成旁路环。
2.如权利要求1所述的IC,包括以下各项中的至少一项:第二线圈、平衡-不平衡变换器、以及布置于所述旁路环外部的变压器和位于所述旁路环内部的所述第一线圈。
3.如权利要求1所述的IC,包括被配置为传导时钟信号的导电线路,其中,所述导电线路被布置于所述旁路环外部,并且所述第一线圈被布置于所述旁路环内部。
4.如权利要求1-3中的任意一项中所述的IC,其中,所述第一线圈是布置于所述旁路环内部的第一电感器线圈,并且被布置于射频接收机的本地振荡器电路中,并且其中,所述IC包括布置于所述旁路环外部和所述密封环内部的第二电感器线圈。
5.如权利要求3所述的IC,其中,所述IC被包括在IC晶元中,并且其中,所述密封环被布置于所述IC的所述多个金属层的所有金属层中,并且绕着所述IC晶元的外缘。
6.如权利要求3所述的IC,其中,所述密封环包括至电接地的多个电连接。
7.如权利要求3所述的IC,其中,所述旁路导线被包括在与包括所述密封环的金属层不同的金属层中。
8.如权利要求3所述的IC,其中,所述旁路导线的阻抗基本上等于被电耦合至所述旁路导线的第一终端和第二终端的所述密封环部分的阻抗。
9.如权利要求3所述的IC,其中,所述旁路环基本上为矩形,并且所述旁路导线包括所述旁路环的两边,以及所述密封环包括所述旁路环的两边。
10.如权利要求3所述的IC,其中,所述旁路环基本上为矩形,并且所述旁路导线包括所述旁路环的三边,以及所述密封环包括所述旁路环的一边。
11.一种射频(RF)通信设备的装置,所述装置包括:
包括集成电路(IC)的RF收发机,其中,所述IC包括:
多个金属层;
密封环,所述密封环被安排在所述IC边界周围的所述多个金属层的至少一部分中;
本地振荡器电路,所述本地振荡器电路包括所述密封环内形成的第一电感器线圈,其中,所述RF收发机被配置为使用所述本地振荡器电路的频率来下混合所接收的RF信号;以及
旁路线圈,所述旁路线圈被布置于所述多个金属层的至少一个金属层中,并且具有被电耦合至所述密封环的至少第一终端和第二终端以在所述第一电感器线圈周围形成旁路环。
12.如权利要求11所述的装置,其中,所述IC包括以下各项中的至少一项:第二线圈、平衡-不平衡变换器、以及安排于所述密封环内部和所述旁路环外部的变压器。
13.如权利要求11所述的装置,其中,所述IC包括被配置为传导时钟信号的导电线路,所述导电线路被安排于所述密封环内部和所述旁路环外部。
14.如权利要求11所述的装置,其中,所述旁路环包括与用于形成所述密封环的金属层不同的一个或多个金属层。
15.如权利要求11所述的装置,其中,所述旁路导线的阻抗基本上等于被电耦合至所述旁路导线的第一终端和第二终端的所述密封环部分的阻抗。
16.如权利要求11所述的装置,其中,所述密封环被布置于所述多个金属层的所有金属层中,绕着所述IC的外缘,并且包括至地平面的多个电连接。
17.如权利要求11所述的装置,其中,所述旁路环基本上为矩形,并且所述旁路导线包括所述旁路环的两边或三边,以及所述密封环包括所述旁路环余下的边。
18.如权利要求11-17中任意一项所述的装置,包括被导电地耦合至所述RF收发机的一个或多个天线。
19.制造集成电路(IC)晶元的方法,所述方法包括:
使用所述IC晶元的多个金属层的至少一部分来形成密封环,其中,所述密封环被安排在所述IC晶元的外缘附近的所述IC晶元边界周围;
在所述IC晶元中形成第一线圈;以及
在所述IC晶元的所述多个金属层的至少一个金属层中形成旁路导线并且具有第一终端和第二终端,其中,所述旁路导线的所述第一终端和所述第二终端被电连接至所述密封环,并且所述旁路导线被安排以形成包括所述密封环的一部分和所述旁路导线的旁路环。
20.如权利要求19所述的方法,包括形成以下各项中的至少一项:第二线圈、平衡-不平衡变换器、以及所述IC晶元的所述密封环内部和所述IC晶元的所述旁路环外部的变压器。
21.如权利要求19所述的方法,包括形成导电线路,所述导电线路用于电耦合至所述IC晶元的密封环内部以及所述IC晶元的旁路环外部的时钟电路。
22.如权利要求19所述的方法,包括形成所述IC晶元中的射频接收机的本地振荡器电路,其中,所述本地振荡器电路包括所述第一线圈以作为所述本地振荡器电路中所包括的电感器线圈。
23.如权利要求19所述的方法,包括在所述多个金属层的所有金属层中形成所述密封环并且绕着所述IC晶元的外缘。
24.如权利要求19所述的方法,包括使用与用于形成所述密封环的金属层不同的一个或多个金属层来形成所述旁路导线。
25.如权利要求19-24中任意一项所述的方法,包括形成所述旁路导线,所述旁路导线的阻抗基本上等于被电耦合至所述旁路导线的第一终端和第二终端的所述密封环部分的阻抗。
CN201610958193.0A 2015-12-03 2016-10-27 用以改善线圈和电感器的噪声隔离的旁路环 Active CN106972011B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/958,365 2015-12-03
US14/958,365 US9496231B1 (en) 2015-12-03 2015-12-03 Bypass ring to improve noise isolation of coils and inductors

Publications (2)

Publication Number Publication Date
CN106972011A CN106972011A (zh) 2017-07-21
CN106972011B true CN106972011B (zh) 2019-08-27

Family

ID=57235037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610958193.0A Active CN106972011B (zh) 2015-12-03 2016-10-27 用以改善线圈和电感器的噪声隔离的旁路环

Country Status (2)

Country Link
US (1) US9496231B1 (zh)
CN (1) CN106972011B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793227B1 (en) * 2016-04-21 2017-10-17 Peregrine Semiconductor San Diego Switchable die seal connection
WO2019227436A1 (zh) 2018-05-31 2019-12-05 华为技术有限公司 一种倒装芯片的封装结构及电子设备
US11367697B2 (en) * 2020-05-15 2022-06-21 Qualcomm Incorporated High-density flip chip package for wireless transceivers
US20220415827A1 (en) * 2021-06-26 2022-12-29 Ceremorphic, Inc. Chip to Chip Interconnect Beyond Sealring Boundary

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898056B1 (en) * 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819181B2 (en) * 2001-12-21 2004-11-16 Motorola, Inc. Method and structure for integrated circuit interference isolation enhancement
US7923808B2 (en) * 2007-11-20 2011-04-12 International Business Machines Corporation Structure of very high insertion loss of the substrate noise decoupling
US7977762B1 (en) * 2008-12-09 2011-07-12 Alvand Technologies, Inc. Effective shield structure for improving substrate isolation of analog circuits from noisy digital circuits on a system-on-chip (SOC)
JP5947093B2 (ja) * 2012-04-25 2016-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9923101B2 (en) * 2012-09-13 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
JP6076068B2 (ja) * 2012-12-17 2017-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9268637B2 (en) * 2013-03-15 2016-02-23 Silicon Space Technology Corporation Memory circuit incorporating error detection and correction (EDAC), method of operation, and system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898056B1 (en) * 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)

Also Published As

Publication number Publication date
US9496231B1 (en) 2016-11-15
CN106972011A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN106972011B (zh) 用以改善线圈和电感器的噪声隔离的旁路环
JP6300331B2 (ja) ループアンテナ
TWI493893B (zh) 高頻電路模組
CN106537793B (zh) 高频模块
US9019168B2 (en) Frequency stabilization circuit, frequency stabilization device, antenna apparatus and communication terminal equipment, and impedance conversion element
EP2110821A2 (en) Inductor Device
US10516379B2 (en) Coupled resonator on-die filters for WiFi applications
US20110170231A1 (en) Passive Coupler Between Package Substrate and System Board
JP6074747B2 (ja) 共鳴結合器
CN103378055B (zh) 半导体器件
CN104508909B (zh) 天线装置及通信终端装置
US8212630B2 (en) Thin film balun
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US8203396B2 (en) Thin film balun
US11558035B2 (en) Multiplexer
CN108476016A (zh) 高频模块
US11783991B2 (en) Inductor device
US7675397B2 (en) Transformer
US20120081869A1 (en) Printed circuit board for reducing crosstalk
US10008757B2 (en) High-frequency module
US20210057404A1 (en) On-die electrostatic discharge protection
WO2015098240A1 (ja) フィルタ装置およびデュプレクサ
US20200203314A1 (en) Multi-die module with contactless coupler and a coupling loss reduction structure
EP1595330B1 (en) Dual band power amplifier with improved isolation
KR20080078486A (ko) 원칩형 rf 집적모듈

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200422

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.

Effective date of registration: 20200422

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.