JP6332759B2 - ８の字及び双８の字の入れ子構造の変圧器を有する変圧器回路 - Google Patents

Description

［関連出願の相互参照］
本願は、２０１３年９月１７日に出願された米国特許出願第１４／０２８，８３５号の優先権、および、２０１２年９月２０日に出願された米国仮出願第６１／７０３，５７６号の利益を主張する。上記参照された両出願の開示全体は、参照により本明細書に組み込まれる。

本開示は集積回路に関し、より具体的には集積回路に組み込まれたインダクタおよび変圧器の構造に関する。

本明細書にて提供される背景技術の説明は、本開示の背景を概して提供する目的で成される。ここに名を挙げられている発明者らの研究は、背景技術のセクションにおいて説明される範囲において、出願時に従来技術として別途みなし得ない説明の複数の態様とともに、明示的にも暗示的にも本開示に対する従来技術とは認められない。

集積回路（チップ）は限られたスペースの中に位置する多数の回路部品を含む。複数の回路部品は複数のインダクタおよび複数の変圧器を含むことができる。複数の別個のインダクタおよび変圧器は、複数のインダクタと複数の変圧器との間の複数のスペースをまたいで互いに磁気的に結合可能である。磁場を発生する第１のインダクタまたは変圧器を「アグレッサ」という。その磁場を受ける第２のインダクタおよび変圧器を「ビクティム」という。

一般的に、集積回路上の複数のアグレッサと複数のビクティムとの間の磁気結合を最小限に抑えるべく、複数のアグレッサと複数のビクティムとの間の複数の距離は最大限にされる。しかし、チップのサイズが縮小されると、複数のアグレッサおよび複数のビクティムを位置させるために使用可能な面積、および複数のアグレッサと複数のビクティムとの間の複数の距離は減少する。これは磁気結合を最小限にする能力を制限する。

加えて、集積回路は１または複数の送信機を含みうる。複数の送信機の各々は、複数の電力増幅器を有する電力増幅回路を含みうる。電力増幅回路内に複数のインダクタおよび／または複数の変圧器を含有し、かつこれらが近接しているために、電力増幅回路の複数の増幅器間のクロストーク（すなわち干渉）およびフィードバックを経験することがある。さらに局所発振器のプリングを経験することもある。局所発振器のプリングとは、例えば、送信機の送信信号の一部が、電圧制御発振器と結合して戻される場合といってよい。送信信号は変調されているため、電圧制御発振器にも変調をもたらす。

変圧器が設けられ、変圧器は第１の複数のループおよび第２の複数のループを含む。第１の複数のループは第１のセットの入力端子を含む。第１の複数のループは、第１の複数のクロスオーバーによって互いに直列に導電結合された少なくとも３つのループを含む。第２の複数のループは第１のセットの出力端子を含む。第２の複数のループは、第２の複数のクロスオーバーによって互いに直列に導電結合された少なくとも３つのループを含む。第２の複数の導電性ループの各々は、第１の複数の導電性ループのそれぞれのループに誘導結合され、かつ第１の複数の導電性ループのそれぞれのループ内に入れ子になっている。

複数の他の特徴において、変圧器が設けられ、変圧器は１セットの入力端子；第１のセットの出力端子；および複数の巻線を含む。複数の巻線は、第１の巻線および第２の巻線を含む。第１の巻線は８の字構造を有し、１セットの入力端子に導電結合されている。８の字構造は第１のループおよび第２のループを含む。第１のループ及び第２のループはクロスオーバーによって互いに導電結合されている。第２の巻線は８の字構造を有さない。第２の巻線は、第１のセットの出力端子に導電結合されている。第２の巻線は、第１の巻線の第１のループおよび第１の巻線の第２のループのうちの１つのループ中に入れ子になっており、かつ、第１の巻線の第１のループおよび第１の巻線の第２のループのうちの１つのループに誘導結合されている。

複数の他の特徴において、変圧器回路が設けられ、かつ第１の変圧器および第２の変圧器を含む。第１の変圧器は、第１のループを有する第１の巻線と、第２のループを有する第２の巻線と、を含み、第２のループは第１のループ内に入れ子になっている。第２の変圧器は第１の変圧器内に入れ子になっている。第２の変圧器は、８の字構造を有する第３の巻線と、８の字構造を有する第４の巻線と、を含む。第４の巻線の複数のループは、第３の巻線のそれぞれのループ内に入れ子になっている。

詳細な説明、特許請求の範囲、および複数の図面から、本開示の適用性のさらなる領域が明らかとなるであろう。詳細な説明および複数の特定の例は、説明の目的のみを意図しており、本開示の範囲を制限することは意図していない。

本開示による、複数の変圧器を組み込んだ無線通信回路である。

第１の変圧器（またはアグレッサ）と第２の変圧器（またはビクティム）との間の誘導結合を示す、変圧器回路の概略図である。ここでビクティムは、直列に接続された複数のループを備える８の字構造を有する。

第１の変圧器（またはアグレッサ）と第２の変圧器（またはビクティム）との間の誘導結合を示す、変圧器回路の概略図である。ここでビクティムは、並列に接続された複数のループを備える８の字構造を有する。

別の巻線のループ内に入れ子になった巻線を有する変圧器の概略図である。

単一の巻線のそれぞれのループ内に入れ子になった複数の巻線と、対向する入力端子及び出力端子と、を有する変圧器の概略図である。

単一の巻線のそれぞれのループ内に入れ子になった複数の巻線と、対向しない入力端子及び出力端子と、を有する変圧器の概略図である。

変圧器のそれぞれのループ内に入れ子になった８の字構造を有する複数の変圧器を組み込んだ変圧器回路の概略図である。

非８の字構造を有する別の変圧器内に入れ子になった、８の字構造を有する変圧器を組み込んだ変圧器回路の概略図である。

双８の字構造を有する変圧器の概略図である。

非８の字構造を有する別の変圧器内に入れ子になった、双８の字構造を有する変圧器を含む変圧器回路の概略図である。

８の字構造を有し、対向する入力端子および出力端子を有する変圧器のレイアウトを示す、集積回路の上面図である。

８の字構造を有し、対向しない入力端子及び出力端子を有する変圧器のレイアウトを示す、集積回路の上面図である。

８の字構造を有し、鉛直方向にスタックされた複数のループを有する変圧器を示す、集積回路の上面図である。

図１３の集積回路の断面線Ａに沿った側断面図である。 図１３の集積回路の断面線Ｂに沿った側断面図である。 図１３の集積回路の断面線Ｃに沿った側断面図である。 図１３の集積回路の断面線Ｄに沿った側断面図である。 図１３の集積回路の断面線Ｅに沿った側断面図である。 図１３の集積回路の断面線Ｆに沿った側断面図である。 図１３の集積回路の断面線Ｇに沿った側断面図である。 図１３の集積回路の断面線Ｈに沿った側断面図である。 図１３の集積回路の断面線Ｉに沿った側断面図である。 図１３の集積回路の断面線Ｊに沿った側断面図である。 図１３の集積回路の断面線Ｋに沿った側断面図である。

複数の異なる層上に複数のクロスオーバーおよび複数のループを有する８の字構造を備える変圧器を示す、集積回路の上面図である。

図１４の集積回路の断面線Ａ−Ａに沿った側断面図である。

本開示による、複数のインダクタおよび／または複数の変圧器を組み込んだ電力増幅回路の概略図である。

複数の図面中、複数の参照番号は、同様の、および／または同一の要素を同定すべく再使用される。

インダクタのループなどのループを通過する変化する磁場は、そのループ内に電流を誘導する。その誘導された電流は逆向きの磁場を発生する。複数のインダクタおよび複数の変圧器を有する複数の変圧器回路を以下に開示する。複数のインダクタ、複数の変圧器の複数の巻線（または複数のインダクタ）、および複数の変圧器は、８の字および／または双８の字構造を有しうる。これらの構造は、複数の回路要素間の磁気結合、および関連付けられる誘導された電流を最小限に抑える、および／またはキャンセルすべく設計される。

８の字構造を有するインダクタまたは巻線は、クロスオーバーによって互いに導電結合された少なくとも２つのループを含む。その少なくとも２つのループは非同心で、互いに離れており、それらループのうち少なくとも１つがその他のループのうちの１つループ内に位置しない（入れ子にならない）ようになっている。双８の字構造を有するインダクタまたは巻線は、少なくとも３つのクロスオーバーによって互いに導電結合された少なくとも４つのループを含む。双８の字構造を有するインダクタまたは巻線は、クロスオーバーによって導電結合された２つの８の字構造を有する。８の字構造を有する複数のインダクタおよび複数の巻線の複数の例が、少なくとも図２−１２に示されている。

８の字構造を有する変圧器は、８の字構造を有する少なくとも１つの巻線を含む。変圧器は、８の字構造を有する複数の巻線を含み、変圧器の第１の巻線は変圧器の第２の巻線内に入れ子になってもよい。８の字構造を有する複数の変圧器の複数の例が、少なくとも図２−１２に示されている。

本明細書にて開示する複数のインダクタ、複数の巻線、および複数の変圧器の構造によってもたらされる磁場キャンセルによって、複数のインダクタ、複数の巻線、および複数の変圧器を他の複数のインダクタ、複数の巻線、および複数の変圧器内に配置する（入れ子にする）ことが可能となる。これにより、複数のインダクタ、複数の巻線、および複数の変圧器によって使用されるスペースが最小限になる。８の字構造および双８の字構造を有する複数の変圧器を含む、本明細書にて開示する複数の変圧器は、鉛直方向にスタックされた複数の変圧器、同心の複数の変圧器、または他のタイプの複数の変圧器であってよい。鉛直方向にスタックされた変圧器の例が、図１３−１４に示されている。同心の複数の変圧器および／または同心の複数のループを有する複数の変圧器の複数の例が、図２−１２に示されている。

本明細書にて開示する複数の変圧器はバランとして構成および／または用いられてよい。バランは、グランド基準に対して平衡な第１の複数の電気信号を第２の複数の電気信号に変換する複数の電気変圧器を指してよい。第２の複数の電気信号はグランド基準に対して不平衡である。複数のバランは、グランド基準に対して不平衡な複数の電気信号を、グランド基準に対して平行な信号に変換もしうる。

図１は、信号生成器モジュール１２、変換器モジュール１４、変圧器１６、１８、２０及び電力増幅器２２、２４を有する電力増幅回路１５、およびアンテナ２６を含む無線通信回路１０を示している。信号生成器モジュール１２は、アンテナ２６を介して、送信されるべき複数の信号を受信、および／または生成する。変換器モジュール１４は、複数のベースバンド信号を複数の無線周波数（ＲＦ）信号に変換しうる。変換器モジュール１４は、１または複数のミキサ（１つのミキサ２７を図示）、１または複数の発信器（１つの局所発振器２８を図示）、およびフィルターモジュール３０を含みうる。局所発振器２８は発振信号を生成する。ミキサ２７は送信されるべき信号を発振信号とミキシングし、第１の出力信号を生成する。第１の出力信号はフィルターモジュール３０によってフィルタリングされる。

変圧器１６、１８、２０及び電力増幅器２２、２４はそれぞれ、第１の出力信号の電圧を変換および増幅して、アンテナ２６を介して送信される第２の出力信号を生成する。第３の（すなわち最後）の変圧器２０の複数の電圧および／または複数の電流のレベルは、その他の変圧器１６、１８のうちの１または複数のそれより大きくてよく、少なくともこのために、アグレッサと呼ばれてよい。その他の変圧器１６、１８はビクティムと呼ばれてよい。特定の数の変圧器及び電力増幅器が示されているが、それぞれ任意の数が含まれても、および／または、例えば、変換器モジュール１４とアンテナ２６との間に直列で接続されてもよい。変圧器１６、１８、２０の各々は、本明細書にて開示する複数の変圧器のうちの何れかと置換されうる。電力増幅回路１５の代わりに用いられうる電力増幅回路を図１７に示してある。

第１の出力信号および第２の出力信号は差分信号であってよい。変圧器１６、１８、２０および電力増幅器２２、２４は、図示するように、複数の差分信号の送受信のための複数の差分入力及び差分出力を有してよい。第３の変圧器２０は、第１の出力端子３２及び第２の出力端子３４を備える差分出力を有する。第３の変圧器２０の第１の出力端子３２はアンテナ２６に接続される。第３の変圧器２０の第２の出力端子３４はグランド基準３６に接続される。

変圧器１６、１８、２０のうちの１または複数は、複数のインダクタおよび／または複数の変圧器の間の誘導的で磁気的な結合のキャンセルを最大限にし、回路特性を最小限にすべく、８の字構造を有しうる。複数の回路特性は、局所発振器のプリング、複数の回路部品間のクロストーク、および複数の電力増幅器間のフィードバックを含みうる。加えて、変圧器１６、１８、２０は、誘導的で磁気的な結合のキャンセルをさらに最大限にし、回路特性を最小限にすべく、互いに対して予め選択された方向を有してよい。例えば、同一の長さを有する距離が、（ｉ）アグレッサの複数のループの複数の中心と、（ｉｉ）複数のビクティムのうちの１つのビクティムの複数のループの複数の中心との間に存在しうる。これは、（ｉ）アグレッサの複数のループと（ｉｉ）ビクティムの複数のループとの間に、等しい量の誘導的および／または磁気的結合をもたらす。これは図２−３に関してさらに説明される。

図２は、アグレッサ（または第１の変圧器）５２およびビクティム（または第２の変圧器）５４を含む変圧器回路５０を示している。アグレッサ５２は非８の字構造を有し、ビクティム５４は８の字構造を有するように示されているが、アグレッサ５２が８の字構造を有し、ビクティム５４が非８の字構造を有してよい。あるいは、アグレッサ５２及びビクティム５４の両方が共に８の字構造を有してよい。アグレッサ５２は、ループ５７を備える第１（または一次）の巻線５６、および、ループ５９を備える第２（または二次）の巻線５８を含む。図示するように、二次の巻線５８は一次の巻線５６内に入れ子になってよい。一次の巻線５６は複数の入力端子６０を有する。二次の巻線５８は複数の出力端子６２を有する。

ビクティム５４は、第３（または一次）の巻線６４および第４（または二次）の巻線６６を有する。巻線６４、６６の各々は、８の字構造を有する。第３の巻線６４は２つのループ６８、７０を有する。第４の巻線６６は、それぞれループ６８、７０内に入れ子になっている２つのループ７２、７４を有する。第３の巻線６４は複数の入力端子７６を有する。第４の巻線６６は複数の出力端子７８を有する。ループ６８、７２はそれぞれ、複数の入力端子７６と複数の出力端子７８との間で、ループ７０、７４と直列に接続される。ループ６８は、第１のクロスオーバー７９によってループ７０に接続され、ループ７０と導電結合される。ループ７２は、第２のクロスオーバー８１によってループ７４に接続され、ループ７４と導電結合される。クロスオーバー７９、８１の各々は、一対の導体を有する。クロスオーバー７９、８１内の導体の各々は互いに交差して、ループ６８、７０、７２、７４のうちの２つに接続する。

アグレッサ５２のループ５７、５９は、同心であってよく、第１の中心８０を有してよい。第３の巻線６４のループ６８、７０は、第４の巻線６６のそれぞれのループ７２、７４と同心である。ビクティム５４のループ６８、７２は、第２の中心８２を有する。ビクティム５４のループ７０、７４は、第３の中心８４を有する。

アグレッサ５２とビクティム５４との間の磁気結合のキャンセル量は、ループ６８、７０、７２、７４のサイズおよび形状、ならびにループ６８、７０、７２、７４のアグレッサ５２に対する方向に依存する。ループ６８、７０、７２、７４のループは、アグレッサ５２とビクティム５４との間の誘導的および／または磁気的結合から発生した電流のキャンセルを最大限にするサイズにされ、配置される。ループ６８、７０は、垂直方向の軸８３に対して対称であり、同一サイズであり、変圧器５２、巻線５６、５８、ループ５７、５９、および／または中心８０から等距離である。垂直方向の軸８３は中心８０およびクロスオーバー７９、８１を通って延びる。ループ７２、７４は、垂直方向の軸８３に対して対称であり、同一サイズであり、変圧器５２、巻線５６、５８、ループ５７、５９、および／または中心８０から等距離である。中心８０、８２間の第１の距離は、中心８０、８４間の第２の距離と等しい。第２の距離が第１の距離と異なるようなビクティム５４のアグレッサ５２に対する回転は、キャンセル量を減少させる。第１の距離と第２の距離との差が大きくなればなるほど、キャンセル量は小さくなる。磁気結合の減衰および／またはキャンセル量、および／または誘電された電流量がわずかであれば、回路性能は向上する。

動作する間、アグレッサ５２は、シンボル９０で表される第１の方向に向いた第１の磁場を発生する。発生した磁場９０はビクティム５４のループ６８、７０、７２、７４に電流を誘導する。ビクティム５２のループ６８、７０、７２、７４に発生した電流は、シンボル９２、９４で表されるそれぞれの磁場を発生する。磁場９２、９４は第２の方向に向いている。第２の方向は第１の方向の反対である。ループ６８、７２に電磁誘導で発生した電流（実線の矢印で表わされる）は、ループ７０、７４に電磁誘導で発生した電流（破線の矢印で表わされる）をキャンセルする。

変圧器５４は垂直方向の軸８３に沿って、変圧器５２によって発生される干渉、または誘導された電流を相殺する。干渉および誘導された電流は、中心８２、８４を通る水平方向の軸８５に沿ってもキャンセルされる。複数の同様のキャンセルは、本明細書にて開示する複数のその他の変圧器によってもまた提供される。

図３は、アグレッサ（すなわち第１の変圧器）１０２およびビクティム（すなわち第２の変圧器）１０４を含む変圧器回路１００を示している。アグレッサ１０２は非８の字構造を有する。ビクティム１０４は非８の字構造を有する。アグレッサ１０２は、ループ１０７を備える第１（または一次）の巻線１０６、および、ループ１０９を備える第２（または二次）の巻線１０８を含む。図示するように、二次の巻線１０８は一次の巻線１０６内に入れ子になってよい。一次の巻線１０６は複数の入力端子１１０を有する。二次の巻線１０８は複数の出力端子１１２を有する。

ビクティム１０４は、第３（または一次）の巻線１１４、および、第４（または二次）の巻線１１６を有する。巻線１１４、１１６の各々は、非８の字構造を有する。第３の巻線１１４は２つのループ１１８、１２０を有する。第４の巻線１１６は、それぞれループ１１８、１２０内に入れ子になっている２つのループ１２２、１２４を有する。ループ１１８、１２０は複数の並列導体１２１によって互いに接続される。複数の並列導体は複数の入力端子１２６に接続される。ループ１２２、１２４は複数の並列導体１２５によって互いに接続される。複数の並列導体１２５複数の出力端子１２８に接続される。ループ１１８、１２２は、複数の入力端子１２６と複数の出力端子１２８との間で、それぞれループ１２０、１２４に並列に接続される。

アグレッサ１０２のループ１０７、１０９は同心であってよく、第１の中心１３０を有してよい。第３の巻線１１４のループ１１８、１２０は、第４の巻線１１６のそれぞれのループ１２２、１２４と同心である。ビクティム１０４のループ１１８、１２２は第２の中心１３２を有する。ビクティム１０４のループ１２０、１２４は第３の中心１３４を有する。

ループ１１８、１２０は、垂直方向の軸１３５に対して対称であり、同一サイズであり、変圧器１０２、巻線１０６、１０８、ループ１０７、１０９、および／または中心１３０から等距離である。垂直方向の軸１３５は中心１３０を通り、かつループ１１８、１２０間を延びる。ループ１２２、１２４は、垂直方向の軸１３５に対して対称であり、同一サイズであり、変圧器１０２、巻線１０６、１０８、ループ１０７、１０９、および／または中心１３０から等距離である。アグレッサ１０２とビクティム１０４との間の誘導的および／または磁気的結合から発生した電流のキャンセルを最大限にすべく、中心１３０、１３２間の第１の距離は、中心１３０、１３４間の第２の距離と等しくする。第２の距離が第１の距離と異なるようなビクティム１０４のアグレッサ１０２に対する回転は、キャンセル量を減少させる。第１の距離と第２の距離との差が大きくなればなるほど、キャンセル量は小さくなる。

動作する間、アグレッサ１０２はシンボル１４０で表される第１の方向に向いた第１の磁場を発生する。発生した磁場１４０はビクティム１０４のループ１１８、１２０、１２２、１２４に電流を誘導する。ビクティム１０４のループ１１８、１２０、１２２、１２４に発生した電流は、シンボル１４２、１４４で表されるそれぞれの磁場を発生する。磁場１４２、１４４は第２の方向に向いている。第２の方向は第１の方向の反対である。ループ１１８、１２２に電磁誘導で発生した電流（実線の矢印で表される）は、ループ１２０、１２４内に電磁誘導で発生した電流（破線の矢印で表される）をキャンセルする。

図４は、第１の巻線１５２および第２の巻線１５４を有する変圧器１５０を示している。第１の巻線１５２は第２の巻線１５４に磁気的および誘導的に結合される。第１の巻線１５２はループ１５６、１５８およびクロスオーバー１５９を備える８の字構造を有する。第２の巻線１５４は単一のループ１６０を有し、第１の巻線１５２の第２のループ１５８内に入れ子になっている。ループ１６０は第２のループ１５８と同心であってよい。第１の巻線１５２は複数の入力端子１６２を有する。第２の巻線１５４は、複数の入力端子１６２に対向する（すなわち、変圧器１５０の反対側で、向かいの）複数の出力端子１６４を有する。

図５は、第１の巻線１７２、第２の巻線１７４、および第３の巻線１７６を有する変圧器１７０を示している。第１の巻線１７２は、巻線１７４、１７６と磁気的および誘導的に結合される。第１の巻線１７２は、ループ１７８、１８０とクロスオーバー１８２とを備える８の字構造を有する。第２の巻線１７４は単一のループ１８４を有し、第１の巻線１７２の第１のループ１７８内に入れ子になっている。第３の巻線１７６は単一のループ１８６を有し、第１の巻線１７２の第２のループ１８０内に入れ子になっている。第２の巻線１７４のループ１８４は第１のループ１７８と同心であってよい。第３の巻線１７６のループ１８６は第２のループ１８０と同心であってよい。

第１の巻線１７２は複数の入力端子１８８を有する。第２の巻線１７４は、複数の入力端子１８８と対向する複数の第１の出力端子１９０を有する。第３の巻線１７６は、変圧器１７０の、複数の入力端子１８８と対向する側にあり、複数の入力端子１８８の真向かいではない、複数の第２の出力端子１９２を有する。

図６は、第１の巻線２０２、第２の巻線２０４、および第３の巻線２０６を有する変圧器２００を示している。第１の巻線２０２は巻線２０４、２０６と磁気的および誘導的に結合される。第１の巻線２０２は、ループ２０８、２１０とクロスオーバー２１２とを有する８の字構造を有する。第２の巻線２０４は、単一のループ２１４を有し、第１の巻線２０２の第１のループ２０８内に入れ子になっている。第３の巻線２０６は、単一のループ２１６を有し、第１の巻線２０２の第２のループ２１０内に入れ子になっている。第２の巻線２０４のループ２１４は第１のループ２０８と同心であってよい。第３の巻線２０６のループ２１６は第２のループ２１０と同心であってよい。

第１の巻線２０２は複数の入力端子２１８を有する。第２の巻線２０４は、変圧器２００の、複数の入力端子２１８とは異なる側にあり、複数の入力端子２１８とは対向していない複数の第１の出力端子２２０を有する。第３の巻線２０６は、変圧器２００の、複数の入力端子２１８とは異なる側にあり、複数の入力端子２１８とは対向していない複数の第２の出力端子２２２を有する。

本明細書にて開示する複数の入力端子および複数の出力端子は変圧器の特定の側にあるが、複数の入力端子および複数の出力端子は変圧器の他の側にあってもよい。また、本明細書にて開示する各インダクタ、巻線および／または変圧器は、任意の数の入力端子および／または出力端子を有してもよい。

変圧器の８の字構造によってもたらされる磁気キャンセルによって、複数の変圧器が複数の他の変圧器内に、それらの変圧器間の特定の分離度合いを維持しつつ、入れ子になることが可能になる。これは複数の変圧器によって使用されるスペースを最小限にし、複数の変圧器が集積回路（またはチップ）内に実装される場合に特に有益である。

図７は、第１の変圧器２５２、第２の変圧器２５４、および第３の変圧器２５６を含む変圧器回路２５０を示している。変圧器２５２、２５４、２５６の各々は、８の字構造を有する。変圧器２５２、２５４、２５６は、磁気的および誘導的に結合される。しかし、この結合によって発生した電流は、変圧器２５２、２５４、２５６の８の字構造、および変圧器２５２、２５４、２５６の相対的配置のために、最小限に抑制および／またはキャンセルされる。変圧器２５２は巻線２５８、２６０およびクロスオーバー２６２、２６４を有する。巻線２５８、２６０は互いに磁気的および誘導的に結合される。変圧器２５４は巻線２５８、２６０およびクロスオーバー２７０、２７２を有する。巻線２６６、２６８は互いに磁気的および誘導的に結合される。変圧器２５６は巻線２７４、２７６およびクロスオーバー２７８、２８０を有する。巻線２７４、２７６は互いに磁気的および誘導的に結合される。第２の変圧器２５４は第１の変圧器２５２のループ２８２、２８４内に入れ子になっている。第３の変圧器２５６は第１の変圧器２５２のループ２８６、２８８内に入れ子になっている。巻線２５８、２６０、２６６、２６８、２７４、２７６の各々は、８の字構造を有する。

第１の変圧器２５２は複数の入力端子２９０、および、複数の入力端子２９０と対向する複数の出力端子２９２を有する。第２の変圧器２５４は複数の入力端子２９４、および、複数の入力端子２９４と対向する複数の出力端子２９６を有する。第３の変圧器２５６は複数の入力端子２９８、および、複数の入力端子２９８と対向する複数の出力端子３００を有する。端子２９０、２９２は、第１の変圧器２５２の、複数の端子２９４、２９６、２９８、３００とはそれぞれ異なる側にある。端子２９４、２９８は第１の変圧器２５２の同一側にある。

図８は、第１の変圧器３０４および第２の変圧器３０６を有する変圧器回路３０２を示している。第１の変圧器３０４は非８の字構造を有する。第２の変圧器３０６は８の字構造を有し、第１の変圧器３０４内に入れ子になっている。変圧器３０４、３０６は磁気的および誘導的に結合されうる。しかし、この結合によって第２の変圧器３０６に発生した電流は、第２の変圧器３０６の８の字構造、および／または第１の変圧器３０４に対する第２の変圧器３０６の配置によって最小限に抑制および／またはキャンセルされる。

第１の変圧器は第１のループ３０９を備える第１の巻線３０８、および第２のループ３１１を備える第２の巻線３１０を有する。第１の巻線３０８は第２の巻線３１０と磁気的および誘導的に結合される。第２の変圧器３０６は第１の変圧器３０４のループ３０９、３１１内に入れ子になっている。第２の変圧器３０６は第１の巻線３１２および第２の巻線３１４を含む。第１の巻線３１２は第２の巻線３１４と磁気的および誘導的に結合される。巻線３１２、３１４の各々は、８の字構造を有する。第１の巻線３１２はループ３１６、３１８およびクロスオーバー３２０を有する。第２の巻線３１４はループ３２２、３２４およびクロスオーバー３２６を有する。

第１の変圧器３０４は複数の入力端子３２８、および、複数の入力端子３２８と対向する複数の出力端子３３０を有する。第２の変圧器３０６は複数の入力端子３３２、および複数の入力端子３３２と対向する複数の出力端子３３４を有する。端子３２８、３３０は、第１の変圧器３０４の、端子３３２、３３４とはそれぞれ異なる側にある。

ループ３１６、３１８は互いに導電結合される。ループ３１６、３１８は互いに入れ子になっていない。ループ３２２、３２４は互いに導電結合される。ループ３２２、３２４は互いに入れ子になっていない。変圧器３０６の構造は、図７の変圧器２５４、２５６の構造と同様である。よって、変圧器２５４、２５６の巻線２６６、２６８、２７４、２７６の複数のループは、変圧器３０６のループ３１６、３１８、３２２、３２４と同様の関係を有する。

図９は、双８の字構造を有する変圧器３５０を示している。双８の字構造は、磁気キャンセルの、８の字構造の向きに対する依存を軽減する。変圧器３５０は第１の巻線３５２および第２の巻線３５４を含む。第１の巻線３５２は第２の巻線３５４と磁気的および誘導的に結合される。巻線３５２、３５４の各々は、双８の字構造を有する。第１の巻線はループ３５６、３５８、３６０、３６２およびクロスオーバー３５９、３６１、３６３を有する。第２の巻線はループ３６４、３６６、３６８、３７０およびクロスオーバー３６５、３６７、３６９を有する。ループ３６４、３６６、３６８、３７０の各々は、ループ３６４、３６６、３６８、３７０のそれぞれのループと同心であり、および／または、ループ３６４、３６６、３６８、３７０のそれぞれのループ内に入れ子になっている。第１の巻線３５２は複数の入力端子３７２を有する。第２の巻線３５４は複数の出力端子３７４を有する。複数の入力端子３７２は、変圧器３５０の、複数の出力端子３７４と同一側、異なる側、および／または対向する側にあってよい。

第１の巻線３５２の複数のループおよび複数のクロスオーバーは直列に接続されている。第２の巻線３５４の複数のループおよび複数のクロスオーバーは直列に接続されている。巻線３５２、３５４の各々は、４つのループおよび３つのクロスオーバーを有する双８の字構造について示されているが、複数のほかの実装においては、それら巻線の各々は、より少ないループおよびクロスオーバー、または追加のループおよびクロスオーバーを有してよい。より少ないループおよびクロスオーバーが含まれる場合、それに対応する構造は双８の字構造ではない。追加のループおよびクロスオーバーが含まれる場合、複数のループおよびクロスオーバーのレイアウトに応じて、構造は双８の字構造を有してよい。

ループ３５６、３５８、３６０、３６２の一ループは、ループ３５６、３５８、３６０、３６２のほかの何れのループ内にも入れ子になっていない。ループ３５６、３５８、３６０、３６２は互いに導電結合される。ループ３６４、３６６、３６８、３７０一ループは、ループ３６４、３６６、３６８、３７０のほかの何れのループ内にも入れ子になっていない。ループ３６４、３６６、３６８、３７０は互いに導電結合される。双８の字構造は、複数のほかのインダクタおよび／または変圧器に対する変圧器３５０の構造の向きに関わらず、全方向において磁気的に誘導された電流のキャンセルをもたらす。

次に図１０も参照すると、変圧器回路４００が示してある。変圧器回路４００は、別の変圧器４０２内に入れ子になった変圧器３５０を含む。変圧器４０２は、第１のループ４０５を備える第１の巻線４０４、および第２のループ４０７を備える第２の巻線４０６を有する。第１の巻線４０４は第２の巻線４０６と磁気的および誘導的に結合される。第２のループ４０７は、第１のループ４０５内に入れ子になっており、第１のループ４０５と同心であってよい。変圧器３５０は第２のループ４０７内に入れ子になっている。第１の巻線４０４は複数の入力端子４１０を有する。第２の巻線４０６は、複数の入力端子４１０と対向する複数の出力端子４１２を有する。端子４１０、４１２は、変圧器４０２の、変圧器３５０の複数の端子３７２、３７４とはそれぞれ異なる側およびループにある。

図１１は変圧器４３２のレイアウトを図示する集積回路（ＩＣ）４３０を示している。変圧器４３２は８の字構造を有し、複数の出力端子４３６と対向する複数の入力端子４３４を有する。変圧器４３２は第１の巻線４３８および第２の巻線４４０を有する。巻線４３８、４４０の各々は、２つの重なり合う８の字構造を有する。第１の巻線４３８は、８つのセクションＡおよびＡ´を備えた４つのループを有する。第２の巻線４４０は、８つのセクションＢおよびＢ´を備えた４つのループを有する。巻線４３８、４４０の各々は、変圧器４３２の対向する両側にあるクロスオーバー４４４、４４６のそれぞれのクロスオーバーも有する。第１の巻線４３８のクロスオーバー４４４は、変圧器４３２の、複数の入力端子４３４と対向する側にある。クロスオーバー４４６は、変圧器４３２の、複数の出力端子４３６と対向する側にある。

巻線４３８、４４０の複数の部分Ｃ（破線で図示）は、ＩＣ４３０の、巻線４３８、４４０の複数のほかの部分（実線で図示）とは異なる層にある。複数の部分Ｃは第１の層にあってよく、巻線４３８、４４０の複数のその他の部分は第２の層にあってよい。絶縁層が第１の層と第２の層との間に配設されてよい。複数の部分Ｃは、絶縁層中のビアまたは複数のほかの適切な導体によってその他の複数の部分と接続されてよい。これにより、複数の部分Ｃが複数のその他の部分の複数のセクションと接触することなく重なり合うことが可能になり、変圧器４３２によって使用されるスペースを減少させる。

例として、セクションＡ、Ｂは第１の金属層にあってよい。複数のセクションＣは第２の金属層にあってよい。セクションＡ´、Ｂ´は第３の金属層にあってよい。任意の数の絶縁層が、第１の金属層と第２の金属層との間に、および、第２の金属層と第３の金属層との間にあってよい。第２の金属層は第１の金属層と第３の金属層との間に配設されてよい。セクションＡ、Ａ´に関連付けられるクロスオーバー４４４、４４６の複数のセグメントは、セクションＢ、Ｂ´に関連付けられるクロスオーバー４４４、４４６の複数のセグメントとはそれぞれ異なる層にあってよい。

変圧器４３２は、センタータップ４５４、４５６に接続されうるセンタータップ端子４５０、４５２も含んでよい。センタータップ４５４、４５６は巻線４３８、４４０の中点に接続されている。例として、巻線４３８、４４０の中点は、センタータップ端子４５０、４５２によってバイアスされる電圧であってよい。

図１２は変圧器４６２のレイアウトを図示するＩＣ４６０を示している。変圧器４６２は、図１１の変圧器４３２と同様の構造を有する。ただし複数の入力端子４６４、複数の出力端子４６６、センタータップ端子４６８、４６９、およびセンタータップ４７０、４７１の位置は変圧器４３２のそれとは異なる。複数の端子４６４、４６８およびセンタータップ４７０は、変圧器４６２の、複数の端子４６６、４６９およびセンタータップ４７１とは異なる側およびループにあるが、複数の端子４６６、４６９およびセンタータップ４７１と対向してはいない。

図１３および図１４Ａ−Ｋは、８の字構造を有し、鉛直方向にスタックされた複数のループ５０４、５０６および５０８、５０９を有する変圧器５０２を図示するＩＣ５００の上面図および側断面図を示している。図１３および図１４Ａ−Ｋのスタックされた８の字構造は、本明細書にて開示する任意のほかの８の字構造の代替となってよいし、および／または、本明細書にて開示する複数のほかの実施形態は、変圧器５０２と同様の複数のスタックされたループおよび／または複数のクロスオーバーを組み込むべく変更されてもよい。

ＩＣ５００は任意の数の層および回路部品を有してよい。図示するように、ＩＣ５００は、ＩＣ５００の基板上に配設されうる７つの層５１０を有する。変圧器５０２はループ５０４、５０６および複数の入力端子５０７を備える第１の巻線と、ループ５０８、５０９および複数の出力端子５１１を備える第２の巻線と、を有する。ループ５０４はループ５０８の上にスタックされる。ループ５０６はループ５０９の上にスタックされる。

第１の巻線の第１の複数のクロスオーバー５１８は、第１の（または第１の外側）金属層５１３に位置する。ループ５０４、５０６は、第２の（または第１の内側）金属層５１４上に位置する。ループ５０８、５０９は、第３の（または第２の内側）金属層５１６上に位置する。第２の巻線の第２の複数のクロスオーバー５２２は、第４の（または第２の外側）金属層５２３上に位置する。金属層５１４、５１６は金属層５１３、５２３間に配設されて、クロスオーバー５１８、５２２を分離する。絶縁（またはビア）層５２４、５２６、５２８は、金属層５１３、５１４、５１６、５２３間にそれぞれ位置する。ループ５０４はクロスオーバー５１８によってループ５０６に接続される。ループ５０８はクロスオーバー５２２によってループ５０９に接続される。

図１５−１６は、８の字構造を有し、クロスオーバー５３４、５３６およびループ５３８、５４０、５４２、５４４を異なる層上に有する変圧器５３２を図示するＩＣ５３０の上面図および側断面図を示している。図１５−１６の８の字構造は、本明細書にて開示する任意の他の８の字構造の代替となってよいし、および／または、本明細書にて開示する複数のその他の実施形態は、変圧器５３２と同様の複数のループとは異なる層上にある複数のクロスオーバーを含むべく変更されてもよい。

変圧器５３２はループ５３８、５４０およびクロスオーバー５３４を備える第１の巻線と、ループ５４２、５４４およびクロスオーバー５３６を備える第２の巻線と、を有する。ループ５３８、５４０、５４２、５４４は第１の層５５０上にある。クロスオーバー５３６は第２の層５５２上にある。クロスオーバー５３４は第２および第３の層５５４上にある。クロスオーバー５３４、５３６は、両方とも同一層上にあってよいし、それぞれ異なる層上にあってよいし、および／または、複数の層上にあってよい。第１の複数のクロスオーバー５３４は第２の複数のクロスオーバー５３６と導電結合される。

第１の層５５０は第２の層５５２の上に配設されてよい。第２の層５５２は第３の層５５４の上に配設されてよい。第３の層５５４は基板５５６の上に配設されてよい。任意の数の絶縁層（例えば、絶縁層５６０）は、第１の層５５０の上に配設されてよく、および／または、層５５０、５５２、５５４および基板５５６のうちの２つ以上との間に配設されてよい。１または複数の絶縁層５５３は、クロスオーバー５３４、５３６を分離すべく、第２の層５５２と基板５５６との間に配設されてよい。

図１７は電力増幅回路６００を示している。電力増幅回路６００は複数のインダクタおよび複数の変圧器を含む。電力増幅回路６００の複数のインダクタおよび複数の変圧器の何れかは、本明細書にて開示する複数のその他のインダクタおよび変圧器の何れかで置換されてよい。電力増幅回路６００は差動電力増幅器６０２、６０４を含む。電力増幅回路６００は、無線周波数（ＲＦ）信号などの交流（ＡＣ）信号を受信してよく、ＡＣ信号の電力を高めうる。電力増幅回路６００は、モバイルデバイス、携帯電話、コンピュータ（ラップトップコンピュータ、タブレットコンピュータ、など）、およびパーソナルデータアシスタントなどの、種々のデバイスに含まれてよい。電力増幅回路６００は無線通信用に用いられてよい。電力増幅回路６００の出力は、アンテナ６０１を介して送信されてよい。

電力増幅器６０２、６０４は同様の回路、および同様の回路レイアウトを有する。電力増幅器６０２、６０４の各々は、プッシュプルトランジスタ６０６、６０７、６０８、６０９およびトランジスタ６１０、６１２のそれぞれのトランジスタを含む。トランジスタ６１０、６１２はそれぞれ、トランジスタ６０６、６０８と変圧器６１４、６１６の一次の巻線との間に接続される。電力増幅器６０２、６０４は、それぞれがトランジスタ６０７、６０９と変圧器６２４、６２６の二次の巻線との間に接続されたトランジスタ６２０、６２２をさらに含む。トランジスタ６１０、６１２、６２０、６２２はプッシュプルトランジスタであってよい。

トランジスタ６０６、６０８、６１０、６１２は、それぞれの共通ソースおよび共通グランドを備えるそれぞれのカスコード構成であってよい。より詳細には、トランジスタ６１０、６１２のソースは、トランジスタ６０６、６０８のドレインに接続されてよい。トランジスタ６１０、６１２のドレインは、変圧器６１４、６１６の一次の巻線の第１の端部に接続されてよい。変圧器６１４、６１６の一次の巻線の第２の端部は、電圧Ｖｄｄを有する電源端子６３０に接続される。トランジスタ６１０、６１２のゲートは、図示するように、接地されてもよいし、または基準電位若しくは電源端子６３０に接続されてもよい。

トランジスタ６０７、６０９、６２０、６２２は同様に、それぞれの共通ソースおよび共通グランドを備えるそれぞれのカスコード構成をしていてよい。より詳細には、トランジスタ６２０、６２２のソースは、トランジスタ６０７、６０９のそれぞれのドレインに接続されてよい。トランジスタ６２０、６２２のドレインは、変圧器６２４、６２６の一次の巻線のそれぞれの第１の端部に接続されてよい。変圧器６２４、６２６の一次の巻線の第２の端部は、端子６１７に接続される。トランジスタ６２０、６２２のゲートは、接地、または端子６１７に接続されてよい。トランジスタ６０６、６０７、６０８、６０９のゲートは、電力増幅回路６００の入力であってよく、入力信号を受信してよい。

電力増幅器６０２、６０４は、変圧器６１４、６１６、６２４、６２６の一次の巻線を横切ってキャパシタ６４０、６４２、６４４、６４６も含む。キャパシタ６４０、６４２、６４４、６４６は変圧器６１４、６１６、６２４、６２６の一次の巻線の共振周波数に同調させるべく用いられてよい。

第１の出力ノード６５０、６５１は、トランジスタ６１０、６１２と、変圧器６１４、６１６の一次の巻線との間に接続される。トランジスタ６０６、６０８のソースはそれぞれ、インダクタ６５２、６５４の第１の端部に接続されてよい。インダクタ６５２、６５４の第２の端部は端子６１７に接続される。第２の出力６６０、６６１はそれぞれ、トランジスタ６２０、６２２と、変圧器６２４、６２６の一次の巻線との間に接続される。トランジスタ６０７、６０９のソースは、インダクタ６６４、６６８の第１の端部に接続される。インダクタ６６４、６６８の第２の端部は電圧基準端子６３０に接続される。

連結器６７０は、変圧器６１４、６１６、６２４、６２６の二次の巻線を介し、変圧器のインダクタ６１４、６１６、６２４、６２６の一次の巻線を渡って複数の出力ＡＣ信号をアンテナ６０１に誘導結合すべく構成される。変圧器６１４、６１６、６２４、６２６の複数の二次の巻線は互いに接続される。

第１、第２、第３等の用語は、様々なコイル、インダクタ、巻線、端子、変圧器、要素、および／または構成要素を記述すべく本明細書において用いられうるが、これらの項目はこれらの用語によって限定されるべきではない。これらの用語は、１つの項目を別の項目と区別すべく用いられるに過ぎないとしてよい。「第１」、「第２」及び他の数に関する用語などの用語は本明細書において用いられる場合は、文脈によってはっきりと示されない限りは順序または順番を暗示するものではない。したがって、複数の例示的実装の教示から逸脱することなく、以下で議論する第１の項目を第２の項目と呼ぶことができるであろう。

様々な用語が本明細書にて用いられて、複数要素間の物理的関係を記述する。第１の要素が第２の要素「の上にある」、「に係合される」、「に接続される」、または「に結合される」と言われる場合、第１の要素は、第２の要素の上に直接存在し、係合され、接続され、配設され、適用され、または結合されてよく、または、複数の介在要素が存在しうる。それとは対照的に、要素が別の要素「の上に直接ある」、「に直接係合される」、「に直接接続される」、または、「に直接結合される」と言われる場合、介在要素は存在しないとしてよい。複数の要素間の関係を記述すべく用いられる複数の他の単語も同様に解釈されるべきである（例えば、「〜の間」に対する「直接〜の間」、「隣接」に対する「直接隣接」、等）。

本開示において説明される複数の無線通信および複数の無線通信回路は、完全に、または部分的に、ＩＥＥＥ規格８０２．１１−２０１２、ＩＥＥＥ規格８０２．１６−２００９、ＩＥＥＥ規格８０２．２０−２００８、および／または、Ｂｌｕｅｔｏｏｔｈ（登録商標）コア仕様ｖ４．０に準じて行われ得る。様々な実装において、Ｂｌｕｅｔｏｏｔｈ（登録商標）コア仕様ｖ４．０は、Ｂｌｕｅｔｏｏｔｈ（登録商標）コア仕様補遺２、３、または４のうちの１または複数によって変更されてよい。様々な実装において、ＩＥＥＥ８０２．１１−２０１２は、草案ＩＥＥＥ規格８０２．１１ａｃ、草案ＩＥＥＥ規格８０２．１１ａｄ、および／または、草案ＩＥＥＥ規格８０２．１１ａｈによって補われる。

これまでの説明は、本質的に、単に例示的なものであって、決して、本開示、その出願、または使用を制限するように意図してはいない。本開示の幅広い教示は種々の形態で実装され得る。よって、この開示は複数の特定の例を含むが、本開示の真の範囲はそのように限定されるべきではない。なぜなら、複数の他の変更形態が、複数の図面、明細書、および以下の特許請求を検討すれば明らかとなるだろうからである。本明細書にて用いられるように、Ａ、Ｂ、およびＣのうち少なくとも１つ、という成句は、非排他的論理ＯＲを用いた、論理（ＡまたはＢまたはＣ）を意味すると解釈されるべきである。方法内の１または複数のステップが、本開示の複数の原理を変更することなく、異なる順序で（または同時に）実行されてよいことが理解されるべきである。

本願において、以下の複数の定義を含み、モジュールという用語は回路という用語で置換されてよい。モジュールという用語は、特定用途向け集積回路（ＡＳＩＣ）；デジタル、アナログ、またはアナログ／デジタル混合のディスクリート回路；デジタル、アナログまたはアナログ／デジタル混合の集積回路；組み合わせ論理回路；フィールドプログラマブルゲートアレイ（ＦＰＧＡ）；コードを実行するプロセッサ（共有、専用、またはグループ）；プロセッサによって実行されるコードを格納するメモリ（共有、専用、またはグループ）；説明した機能を提供する他の適切なハードウェア構成要素；または、システムオンチップにおけるような、上記のもののうちのいくつかまたは全ての組み合わせ、を指してよく、の一部であってよく、または含んでよい。

上記で用いられるようなコードという用語は、ソフトウェア、ファームウェア、および／またはマイクロコードを含んでよく、プログラム、ルーチン、ファンクション、クラス、および／またはオブジェクトを指してよい。共有プロセッサという用語は、複数のモジュールからの、いくつかまたは全てのコードを実行する単一のプロセッサを包含する。グループプロセッサという用語は、複数の追加のプロセッサと組み合わせて、１または複数のモジュールからの、いくつかまたは全てのコードを実行するプロセッサを包含する。共有メモリという用語は、複数のモジュールからの、いくつかまたは全てのコードを格納する単一のメモリを包含する。グループメモリという用語は、複数の追加のメモリと組み合わせて、１または複数のモジュールからの、いくつかのまたは全てのコードを格納するメモリを包含する。メモリという用語は、コンピューター可読媒体という用語のサブセットであってよい。コンピューター可読媒体という用語は、媒体を通して伝播する一時的な電気信号および電磁信号を包含せず、よって、実体のある、非一時的なものであると考えられうる。非一時的な有形コンピューター可読媒体の複数の非限定的な例として、不揮発性メモリ、揮発性メモリ、磁気記憶装置、および光記憶装置が挙げられる。

本願において説明した複数の装置および複数の方法は、１または複数のプロセッサによって実行される１または複数のコンピュータプログラムによって部分的または完全に実装されてよい。複数のコンピュータプログラムは、少なくとも１つの非一時的な有形コンピューター可読媒体上に格納される、プロセッサが実行可能な複数の命令を含む。コンピュータプログラムはまた、格納されたデータを含み、および／または使用する。
（項目１）
第１のセットの入力端子を備える第１の複数のループと、第１のセットの出力端子を備える第２の複数のループと、を備え、
上記第１の複数のループは、第１の複数のクロスオーバーによって互いに直列に導電結合された少なくとも３つのループを含み、
上記第２の複数のループは、第２の複数のクロスオーバーによって互いに直列に導電結合された少なくとも３つのループを含み、
上記第２の複数の導電性ループの各々は、上記第１の複数の導電性ループのそれぞれのループに誘導結合され、かつ、上記第１の複数の導電性ループのそれぞれのループ内に入れ子になっている、
変圧器。
（項目２）
上記第１の複数のループは非同心であり、
上記第２の複数のループの各々は、上記第１の複数のループのそれぞれのループと同心である、
項目１に記載の変圧器。
（項目３）
上記第１の複数のループおよび上記第２の複数のループは、双８の字構造を与える、
項目１に記載の変圧器。
（項目４）
上記第１の複数のループは４つのループを備え、
上記第２の複数のループは４つのループを備える、
項目1に記載の変圧器。
（項目５）
上記第１のセットの入力端子は、上記第１の複数のループのただ１つのセットの入力端子であり、
上記第１のセットの出力端子は、上記第２の複数のループのただ１つのセットの出力端子である、
項目４に記載の変圧器。
（項目６）
上記第１のセットの入力端子は、上記変圧器のただ１つのセットの入力端子であり、
上記第１のセットの出力端子は、上記変圧器のただ１つのセットの出力端子である、
項目４に記載の変圧器。
（項目７）
上記第１のセットの入力端子は、上記第１の複数のループのうちの第１のループに接続され、
上記第１のセットの出力端子は、上記第１の複数のループのうちの第２のループに接続される、
項目１に記載の変圧器。
（項目８）
上記第２のループは上記第１のループ内に入れ子になっている、
項目７に記載の変圧器。
（項目９）
上記第１のループおよび上記第２のループは非同心であり、
上記第１のセットの入力端子は、上記変圧器の、上記第１のセットの出力端子とは異なる側にある、
項目７に記載の変圧器。
（項目１０）
上記第１のループおよび上記第２のループは非同心であり、
上記第１のセットの入力端子は、上記変圧器の、上記第１のセットの出力端子と同一側にある、
項目７に記載の変圧器。
（項目１１）
第１の変圧器および第２の変圧器を備え、
項目1の上記変圧器は上記第１の変圧器であり、
上記第２の変圧器は、第３の複数のループと、第２のセットの入力端子と、第２のセットの出力端子と、を備え、
上記第１の変圧器は上記第３の複数のループ内に入れ子になっている、
回路。
（項目１２）
上記第２の変圧器は非８の字構造を有する、
項目１１に記載の回路。
（項目１３）
上記第２の変圧器は第４の複数のループを備え、
上記第３の複数のループおよび上記第４の複数のループは８の字構造を与え、
上記第４の複数のループの各々は、上記第３の複数のループのそれぞれのループ内に入れ子になっており、
上記第１の変圧器は、上記第３の複数のループのうちの１つのループ内に入れ子になっている、
項目１１に記載の回路。
（項目１４）
１セットの入力端子と、
第１のセットの出力端子と、
第１の巻線および第２の巻線を含む複数の巻線と、を備え、
上記第１の巻線は８の字構造を有し、かつ上記１セットの入力端子に導電結合され、
上記８の字構造は、第１のループおよび第２のループを含み、上記第１のループおよび上記第２のループはクロスオーバーによって互いに導電結合され、
上記第２の巻線は８の字構造を有さず、上記第２の巻線は上記第１のセットの出力端子に導電結合され、
上記第２の巻線は、上記第１の巻線の上記第１のループおよび上記第１の巻線の上記第２のループのうちの１つのループ内に入れ子になっており、かつ上記第１の巻線の上記第１のループおよび上記第１の巻線の上記第２のループのうちの１つのループに誘導結合される、
変圧器。
（項目１５）
上記第１の巻線および上記第２の巻線のうちの一方は一次の巻線であり、上記第１の巻線および上記第２の巻線のうちの他方は二次の巻線である、
項目１４に記載の変圧器。
（項目１６）
上記第１の巻線は一次の巻線であり、
上記第２の巻線は二次の巻線である、
項目１４に記載の変圧器。
（項目１７）
第３の巻線さらに備え、
上記第２の巻線は、上記第１の巻線の上記第１のループ内に入れ子になっており、かつ上記第１の巻線の上記第１のループに誘導結合され、
上記第３の巻線は、上記第１の巻線の上記第２のループ内に入れ子になっており、かつ上記第１の巻線の上記第２のループに誘導結合され、
上記第３の巻線は第２のセットの出力端子を有する、
項目１４に記載の変圧器。
（項目１８）
第１の変圧器、および上記第１の変圧器内に入れ子になった第２の変圧器を備え、
上記第１の変圧器は、第１のループを有する第１の巻線、および、
第２のループを有する第２の巻線を備え、上記第２のループは上記第１のループ内に入れ子になっており、
上記第２の変圧器は、
８の字構造を有する第３の巻線、および、
８の字構造を有する第４の巻線を備え、上記第４の巻線の複数のループは、上記第３の巻線のぞれぞれのループ内に入れ子になっている、
変圧器回路。
（項目１９）
上記第１の変圧器の上記第１の巻線は８の字構造を有し、上記第１の変圧器の上記第２の巻線は８の字構造を有し、上記第２の巻線の複数のループは、上記第１の巻線のそれぞれのループ内に入れ子になっている、
項目１８に記載の変圧器回路。
（項目２０）
第３の変圧器をさらに備え、
上記第２の変圧器は、上記第１の変圧器の上記第１のループ内に入れ子になっており、上記第３の変圧器は、上記第１の変圧器の上記第２のループ内に入れ子になっている、
項目１８に記載の変圧器回路。
（項目２１）
上記第３の変圧器は８の字構造を有し、
上記第３の変圧器は、８の字構造を有する第５の巻線、および、
８の字構造を有する第６の巻線を備え、上記第６の巻線の複数のループは、上記第５の巻線のそれぞれのループ内に入れ子になっている、
項目２０に記載の変圧器回路。
（項目２２）
上記第２の変圧器は双８の字構造を有する、
項目１８に記載の変圧器回路。

Claims (11)

1. 変圧器であって、
   第１のセットの入力端子を備える第１の複数のループと、第１のセットの出力端子を備える第２の複数のループと、を備え、
   前記第１の複数のループは、第１の複数のクロスオーバーによって互いに直列に導電結合された少なくとも３つのループを含み、
   前記第２の複数のループは、第２の複数のクロスオーバーによって互いに直列に導電結合された少なくとも３つのループを含み、
   前記第２の複数のループの各々は、前記第１の複数のループのそれぞれのループに誘導結合され、かつ、前記第１の複数のループのそれぞれのループ内に入れ子になっており、
   前記第１の複数のループに含まれる前記少なくとも３つのループは、第１のループ、第２のループ、及び第３のループを含み、前記変圧器は、前記第１のループの入力を介して電流を受け、前記第１のループの前記入力は、前記第１のセットの入力端子を含み、
   前記第１の複数のクロスオーバーは、第１の対の導体及び第２の対の導体を含み、前記第１の対の導体は互いに交差して前記第１のループ及び前記第２のループを接続し、前記第２の対の導体は、互いに交差して前記第２のループ及び第３のループを接続し、
   前記第２の複数のループに含まれる前記少なくとも３つのループは、第４のループ、第５のループ、及び第６のループを含み、前記第４のループは、前記第１のループ内に入れ子になっており、前記第５のループは、前記第１の複数のループのうちの直列内の最後のループに入れ子になっており、前記最後のループは、前記第１のループ及び前記第２のループ以外の前記第１の複数のループのうちのループであり、
   前記第２の複数のクロスオーバーは、第３の対の導体及び第４の対の導体を含み、前記第３の対の導体は、互いに交差して前記第４のループ及び前記第５のループを接続し、前記第４の対の導体は、互いに交差して前記第６のループを前記第４のループ又は前記第５のループに接続する、
   変圧器。
2. 前記第１の複数のループは、平面内で互いから離れた中心を有し、
   前記第２の複数のループの各々は、入れ子になった前記第１の複数のループのそれぞれのループと同心である
   請求項１に記載の変圧器。
3. 前記第１の複数のループは、４つのループを備え、
   前記第２の複数のループは、４つのループを備え、
   前記第１の複数のループは、双８の字構造内に配され、
   前記第２の複数のループは、双８の字構造内に配される、
   請求項１または２に記載の変圧器。
4. 前記第１のセットの入力端子は、前記第１の複数のループのただ１つのセットの入力端子であり、
   前記第１のセットの出力端子は、前記第２の複数のループのただ１つのセットの出力端子である
   請求項３に記載の変圧器。
5. 前記第１のセットの入力端子は、前記変圧器のただ１つのセットの入力端子であり、
   前記第１のセットの出力端子は、前記変圧器のただ１つのセットの出力端子である
   請求項３または４に記載の変圧器。
6. 前記第１のセットの入力端子は、前記第１の複数のループのうちのいずれかのループに接続され、
   前記第１のセットの出力端子は、前記第２の複数のループのうちのいずれかのループに接続される
   請求項１から５の何れか一項に記載の変圧器。
7. 前記第１の複数のループのうちの１つのループ及び前記第２の複数のループのうちの１つのループは、平面内で互いから離れた中心を有し、前記第１の複数のループのうちの前記１つのループは前記第１のセットの入力端子に接続され、前記第２の複数のループのうちの前記１つのループは前記第１のセットの出力端子に接続され、
   前記第１のセットの入力端子は、前記変圧器の、前記第１のセットの出力端子とは異なる側にある
   請求項６に記載の変圧器。
8. 前記第１の複数のループのうちの１つのループ及び前記第２の複数のループのうちの１つのループは、平面内で互いから離れた中心を有し、前記第１の複数のループのうちの前記１つのループは前記第１のセットの入力端子に接続され、前記第２の複数のループのうちの前記１つのループは前記第１のセットの出力端子に接続され、
   前記第１のセットの入力端子は、前記変圧器の、前記第１のセットの出力端子と同一側にある
   請求項６に記載の変圧器。
9. 第１の変圧器および第２の変圧器を備え、
   請求項1の変圧器は前記第１の変圧器であり、
   前記第２の変圧器は、第３の複数のループと、第２のセットの入力端子と、第２のセットの出力端子と、を備え、
   前記第１の変圧器は前記第３の複数のループ内に入れ子になっている
   回路。
10. 第１の変圧器および第２の変圧器を備え、
    前記第１の変圧器は、
    少なくとも１つのループを有する第１の巻線、および
    少なくとも１つのループを有する第２の巻線を備え、前記第２の巻線の前記少なくとも１つのループは前記第１の巻線の前記少なくとも１つのループ内に入れ子になっており、
    前記第２の変圧器は、
    前記第１の変圧器の前記第１の巻線の前記少なくとも１つのループ内に入れ子になっており、
    ８の字構造を有する第３の巻線、
    ８の字構造を有する第４の巻線、および
    第１の対の導体を有する第１の複数のクロスオーバーを備え、
    前記第４の巻線の複数のループは、前記第３の巻線のぞれぞれのループ内に入れ子になっており、
    前記第３の巻線は、第１のループ及び第２のループを含み、
    前記第１のループの入力は、前記第２の変圧器の入力であり、
    前記第２のループは、前記第３の巻線のうちの一連のループ内の最後のループであり、
    前記第４の巻線は、第３のループおよび第４のループを含み、
    前記第３のループは、前記第１のループ内に入れ子になっており、
    前記第４のループは、前記第２のループ内に入れ子になっており、
    前記第１の対の導体は互いに交差して前記第３のループおよび前記第４のループを接続する、
    変圧器回路。
11. 前記第２の変圧器は双８の字構造を有する
    請求項１０に記載の変圧器回路。

Images