CN118098937A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN118098937A CN118098937A CN202211501429.XA CN202211501429A CN118098937A CN 118098937 A CN118098937 A CN 118098937A CN 202211501429 A CN202211501429 A CN 202211501429A CN 118098937 A CN118098937 A CN 118098937A
- Authority
- CN
- China
- Prior art keywords
- layer
- core
- material layer
- forming
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 143
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 364
- 239000012792 core layer Substances 0.000 claims abstract description 189
- 239000011162 core material Substances 0.000 claims abstract description 161
- 238000000059 patterning Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 51
- 239000013077 target material Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 108
- 239000011241 protective layer Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 14
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 description 15
- 230000002349 favourable effect Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002360 preparation method Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000006117 anti-reflective coating Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- -1 copper nitride Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法,包括:提供基底,包括目标材料层,基底上形成有第二核心材料层以及第一核心材料层,基底包括第一区以及第二区;图形化第一核心材料层形成第一核心层;形成覆盖第一侧墙;对第二区的第二核心材料层进行改性处理,将多个部分宽度的第二核心材料层转变为与第二核心材料层具有刻蚀选择比的第三核心层;以第一侧墙为掩膜图形化第一区的第二核心材料层,形成第二核心层;形成第二侧墙;以第二侧墙和第三核心层为掩膜图形化目标材料层,形成第一目标结构以及第二目标结构,相邻第一目标结构的间距小于相邻第二目标结构的间距。本发明提高图形化工艺中的设计自由度。
Description
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高集成度的方向发展。光刻(Photolithography)技术是常用的一种图形化方法,是半导体制造工艺中最为关键的生产技术。随着图形特征尺寸(Critical dimension,CD)的不断缩小,自对准双重图形化(self-aligned double patterning,SADP)已无法满足现在的工艺需求,自对准四重图形化(Self-aligned quadruple patterning,SAQP)方法应运而生。
然而,传统的自对准四重图形化方法有一些局限性,在同一区域中,后段图形化需要兼顾更小的间距(pitch)与设计的自由度,然而在没有EUV(extreme ultra violet,极紫外光)进行曝光处理的情况下是相对比较困难的,这对于各类型器件的生产也存在很大的局限性。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法,提高图形化工艺中的设计自由度。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底,包括衬底和位于衬底上的目标材料层,基底上形成有第二核心材料层、以及位于第二核心层上的第一核心材料层,基底包括第一区以及第二区;图形化第一核心材料层,形成分立于第一区的第一核心层;形成覆盖第一核心层侧壁的第一侧墙;形成第一侧墙后,去除第一核心层;去除第一核心层后,对第二区的第二核心材料层进行改性处理,将多个部分宽度的第二核心材料层转变为与第二核心材料层具有刻蚀选择比的第三核心层,第三核心层和剩余第二核心材料层交替分布;形成第三核心层后,以第一侧墙为掩膜图形化第一区的第二核心材料层,形成分立于第一区的第二核心层;形成第二核心层后,去除第一侧墙;形成覆盖第二核心层侧壁的第二侧墙;形成第二侧墙后,去除第二核心层;形成第二侧墙后,去除剩余第二核心材料层;以第二侧墙和第三核心层为掩膜图形化目标材料层,形成位于第一区的第一目标结构、以及位于第二区的第二目标结构,相邻第一目标结构的间距小于相邻第二目标结构的间距。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的形成方法中,基底包括第一区以及第二区,以第二侧墙和第三核心层为掩膜图形化目标材料层,形成位于第一区的第一目标结构、以及位于第二区的第二目标结构,相邻第一目标结构的间距小于相邻第二目标结构的间距;本发明实施例中,对于第一区,形成覆盖第一核心层侧壁的第一侧墙,形成第一侧墙后,去除第一核心层,以第一侧墙为掩膜图形化第一区的第二核心材料层,形成分立于第一区的第二核心层,形成覆盖第二核心层侧壁的第二侧墙,形成第二侧墙后,去除第二核心层,以第二侧墙为掩膜图形化目标材料层,为采用SAQP工艺形成间距较小的第一目标结构,对于第二区,对第二区的第二核心材料层进行改性处理,将多个部分宽度的第二核心材料层转变为与第二核心材料层具有刻蚀选择比的第三核心层,第三核心层和剩余第二核心材料层交替分布,形成第二侧墙后,去除剩余第二核心材料层,以第二侧墙和第三核心层为掩膜图形化目标材料层,为采用普通光刻工艺形成间距较大的第二目标结构,也就是说,本发明实施例能够将SAQP工艺和普通刻蚀工艺较好地整合,在同一个基底上既能够形成间距较小的第一目标结构,又能够形成间距较大的第二目标结构,有利于通过工艺整合,满足更多的半导体工艺需求,提高图形化工艺中的设计自由度。
附图说明
图1至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,目前半导体结构在同一区域中,后段图形化难以兼顾更小的间距(pitch)与设计的自由度,难以满足更多的半导体工艺需求,相应难以提高图形化工艺中的设计自由度。
为了解决所述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底,包括衬底和位于衬底上的目标材料层,基底上形成有第二核心材料层、以及位于第二核心层上的第一核心材料层,基底包括第一区以及第二区;图形化第一核心材料层,形成分立于第一区的第一核心层;形成覆盖第一核心层侧壁的第一侧墙;形成第一侧墙后,去除第一核心层;去除第一核心层后,对第二区的第二核心材料层进行改性处理,将多个部分宽度的第二核心材料层转变为与第二核心材料层具有刻蚀选择比的第三核心层,第三核心层和剩余第二核心材料层交替分布;形成第三核心层后,以第一侧墙为掩膜图形化第一区的第二核心材料层,形成分立于第一区的第二核心层;形成第二核心层后,去除第一侧墙;形成覆盖第二核心层侧壁的第二侧墙;形成第二侧墙后,去除第二核心层;形成第二侧墙后,去除剩余第二核心材料层;以第二侧墙和第三核心层为掩膜图形化目标材料层,形成位于第一区的第一目标结构、以及位于第二区的第二目标结构,相邻第一目标结构的间距小于相邻第二目标结构的间距。
本发明实施例中,对于第一区,形成覆盖第一核心层侧壁的第一侧墙,形成第一侧墙后,去除第一核心层,以第一侧墙为掩膜图形化第一区的第二核心材料层,形成分立于第一区的第二核心层,形成覆盖第二核心层侧壁的第二侧墙,形成第二侧墙后,去除第二核心层,以第二侧墙为掩膜图形化目标材料层,为采用SAQP工艺形成间距较小的第一目标结构,对于第二区,对第二区的第二核心材料层进行改性处理,将多个部分宽度的第二核心材料层转变为与第二核心材料层具有刻蚀选择比的第三核心层,第三核心层和剩余第二核心材料层交替分布,形成第二侧墙后,去除剩余第二核心材料层,以第二侧墙和第三核心层为掩膜图形化目标材料层,为采用普通刻蚀工艺形成间距较大的第二目标结构,也就是说,本发明实施例能够将SAQP工艺和普通光刻工艺较好地整合,在同一个基底上既能够形成间距较小的第一目标结构,又能够形成间距较大的第二目标结构,有利于通过工艺整合,满足更多的半导体工艺需求,提高图形化工艺中的设计自由度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1,提供基底100,包括衬底(未标示)和位于衬底上的目标材料层170,基底100上形成有第二核心材料层200、以及位于第二核心材料层200上的第一核心材料层400,基底100包括第一区100a以及第二区100b。
基底100为半导体结构的形成工艺提供工艺操作基础。其中,半导体结构包括金属互连线等。
本实施例中,衬底的材料为硅,在其他实施例中,衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料,衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中,基底100包括第一区100a以及第二区100b,第一区100a用于形成多个第一目标结构,第二区100b用于形成多个第二目标结构。
其中,相邻第一目标结构的间距小于相邻所述第二目标结构的间距。
需要说明的是,在半导体结构的形成过程中,需要形成较密集的第一目标结构、以及形成较稀疏的第二目标结构,也就是说,相邻第一目标结构的间距小于相邻所述第二目标结构的间距,例如,第一区100a为逻辑区,第二区100b为外围区域,然而,采用SAQP工艺能够形成较密集的目标结构,但是难以形成较稀疏的目标结构,且目标结构之间的间距(pitch)较为固定难以调整,采用光刻(LE,litho etch)工艺能够根据版图定义目标结构之间的间距,且间距易于调整,但是难以形成较密集的目标结构,因此,本实施例中,基底包括用于形成多个第一目标结构的第一区100a、以及用于形成多个第二目标结构的第二区100b,指的是,本实施例能够在同一基底(例如:同一片晶圆)上同时形成LE工艺难以形成的间距较小的第一目标结构、以及形成SAQP工艺难以形成的间距较大的第二目标结构,且提高了图形化的设计自由度。
本实施例中,相邻第一目标结构的间距为27nm至36nm;相邻第二目标结构的间距为80nm至90nm。
由此可见,能够采用SAQP工艺形成第一目标结构,采用LE工艺形成第二目标结构,在同一基底100中形成间距为27nm至36nm的第一目标结构、以及间距为80nm至90nm的第二目标结构。
目标材料层170用于为形成第一目标结构和第二目标结构提供工艺平台。
本实施例中,提供基底100的步骤中,目标材料层170为介质层,第一目标结构为第一沟槽,第二目标结构为第二沟槽。
第一沟槽和第二沟槽为后续制程提供空间位置,目标材料层170为介质层,用于隔离在第一沟槽和第二沟槽中形成的结构。
本实施例中,介质层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中,提供基底100的步骤中,目标材料层170和第二核心材料层200之间还形成有第二掩膜材料层110。
第二掩膜材料层110用于后续形成第三掩膜层。
具体的,本实施例中,第二掩膜材料层110为叠层结构,包括氮化钛层以及位于氮化钛层上的氧化硅层。
第二核心材料层200用于后续形成第二核心层。
本实施例中,后续形成第二核心层后,后续还会去除第二核心层,因此,第二核心材料层200的材料为易于被去除的材料,从而降低去除第二核心材料层200的难度,并减小对位于第二核心材料层200下方的其他膜层的损伤。因此,第二核心材料层200的材料包括无定形硅、多晶硅、单晶硅、氧化硅、先进图膜(advanced patterning film,APF)材料、旋涂碳(spin on carbon,SOC)和碳化硅中的一种或多种。本实施例中,第二核心材料层200的材料为无定形硅(a-Si)。
本实施例中,提供基底100的步骤中,第一核心材料层200和第二核心材料层400之间还形成有第一掩膜材料层300。
第一掩膜材料层300用于后续形成第二掩膜层,第一掩膜材料层300还用于在后续图形化第一核心材料层400时保护第二核心材料层200,避免第二核心材料层200受到损伤。
本实施例中,第一掩膜材料层300的材料氧化硅、氮化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝和氮化钨中的一种或多种。本实施例中,第一掩膜材料层300的材料为氧化硅。
第一核心材料层400用于后续形成第一核心层。
本实施例中,后续形成第二核心层后,后续还会去除第一核心层,因此,第一核心材料层400的材料为易于被去除的材料,从而降低去除第一核心材料层400的难度,并减小对位于第一核心材料层400下方的其他膜层的损伤。因此,第一核心材料层400的材料包括无定形硅、多晶硅、单晶硅、氧化硅、先进图膜(advanced patterning film,APF)材料、旋涂碳(spin on carbon,SOC)和碳化硅中的一种或多种。本实施例中,第一核心材料层400的材料为无定形硅(a-Si)。
参考图2,图形化第一核心材料层400,形成分立于第一区100a的第一核心层410。
第一核心层410用于为后续形成第一侧墙提供支撑。
本实施例中,采用干法刻蚀工艺图形化第一核心材料层400。
干法刻蚀工艺为具有各向异性刻蚀特性的干法刻蚀工艺,其纵向刻蚀速率远远大于横向刻蚀速率,因此通过选取所述干法刻蚀工艺,有利于提高图形传递精度,同时,干法刻蚀更具刻蚀方向性,有利于提高第一核心层410的侧壁形貌质量和尺寸精度。
相应的,本实施例中,第一核心层410的材料为无定形硅(a-Si),使得在图形化第一核心材料层400的过程中,减少对第一掩膜材料层300的损伤,在图形化第一核心材料层400之后,仍使第一掩膜材料层300保持较好的尺寸和形貌精度,且第一核心层410选用易于去除的材料,且后续去除第一核心层410的过程对第一掩膜材料层300影响较小。
本实施例中,图形化第一核心材料层400的步骤包括:形成分立于第一区100a的第一核心材料层400上的第一掩膜层(未示出)。
第一掩膜层用于作为图形化第一核心材料层400的刻蚀掩膜。
本实施例中,第一掩膜层包括抗反射涂层(Si-ARC)、以及位于抗反射涂层(Si-ARC)上的光刻胶层。
本实施例中,沿第一掩膜层图形化第一核心材料层400,形成分立于第一区100a的第一核心层410。
本实施例中,形成第一核心层410后,还包括:去除第一掩膜层。
去除第一掩膜层,为后续形成第一侧墙做准备。
结合参考图3和图4,形成覆盖第一核心层410侧壁的第一侧墙510。
第一侧墙510用于作为后续图形化第二核心材料层200的刻蚀掩膜。
本实施例中,第一侧墙510的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅能够与第一核心层410构成较好的刻蚀选择比,从而后续去除第一核心层410的步骤中减少对第一侧墙510的损伤。
具体地,参考图3,形成覆盖第一核心层410侧壁的第一侧墙510的步骤包括:形成覆盖第一核心层410的侧壁和顶部、以及第二核心材料层200顶部的第一侧墙材料层500。
第一侧墙材料层500用于直接形成第一侧墙510,相应的,第一侧墙材料层500的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
本实施例中,采用原子层沉积工艺形成覆盖第一核心层410的侧壁和顶部、以及第二核心材料层200顶部的第一侧墙材料层500。
采用原子层沉积工艺形成的第一侧墙材料层500的厚度均匀性好,且具有良好的台阶覆盖(step coverage)能力,使得第一侧墙材料层500能够很好的保形覆盖第一核心层410的侧壁和顶部、以及第二核心材料层200顶部。
参考图4,去除位于第一核心层410顶部和第二核心材料层200顶部的第一侧墙材料层500,保留位于第一核心层410侧壁的第一侧墙材料层500作为第一侧墙510。
本实施例中,采用干法刻蚀工艺去除第一核心层410顶部和第二核心材料层200顶部的第一侧墙材料层500。
干法刻蚀工艺为各向异性刻蚀的干法刻蚀工艺,因此通过选取所述干法刻蚀工艺,有利于减小对第一核心层410和第二核心材料层200的损伤,同时,干法刻蚀更具刻蚀方向性,有利于提高第一侧墙510的侧壁形貌质量和尺寸精度。
参考图5,形成第一侧墙510后,去除第一核心层510。
去除第一核心层510,为后续以第一侧墙510为掩膜图形化第二核心材料层200做准备。
本实施例中,采用湿法刻蚀工艺去除第一核心层510。
湿法刻蚀工艺具有各向同性刻蚀的特性,有利于将第一核心层510去除干净,而且,湿法刻蚀工艺的成本相对较低,且操作步骤简单,还能够实现较大的刻蚀选择比,有利于在去除第一核心层510的过程中,减小对第一侧墙510的损伤。
结合参考图6至图8,去除第一核心层510后,对第二区100b的第二核心材料层200进行改性处理,将多个部分宽度的第二核心材料层200转变为与第二核心材料层200具有刻蚀选择比的第三核心层210,第三核心层210和剩余第二核心材料层200交替分布。
对第二区100b的第二核心材料层200进行改性处理,获得与第二核心材料层200具有刻蚀选择比的第三核心层210,使得后续易于去除剩余第二核心材料层200,同时在去除剩余第二核心材料层200的过程中,减小对第三核心层210的损伤,第三核心层210用于后续作为图形化第二区100b的目标材料层170的刻蚀掩膜。
而且,在第二区100b中,采用改性处理获得图形化第二区100b的目标材料层170的刻蚀掩膜第三核心层210,改性处理的工艺灵活性较高,使得第三核心层210的宽度尺寸和间距易于调整,从而能够在第二区100b中获得间距较大的第二目标结构,且提高图形化的设计自由度。
具体地,参考图6,对第二区100b的第二核心材料层200进行改性处理的步骤包括:形成覆盖第二核心材料层200和第一侧墙510的第一保护材料层600。
第一保护材料层600用于后续形成第一保护层。
本实施例中,第一保护材料层600为平坦化层,第一保护材料层600的材料包括旋涂碳(spin on carbon,SOC)材料。旋涂碳通过旋涂工艺所形成,工艺成本较低;而且,通过采用旋涂碳,有利于提高第一保护材料层600的顶面平整度,从而为第一保护层的形成提供良好的界面。
本实施例中,第一保护材料层600上还形成有第四掩膜层(未标示),第四掩膜层覆盖第一区100a的第一保护材料层600、且分立于第二区100b的第一保护材料层600上。
第四掩膜层用于图形化第一保护材料层600。
本实施例中,第四掩膜层包括抗反射涂层(Si-ARC)、以及位于抗反射涂层(Si-ARC)上的光刻胶层。
参考图7,图形化位于第二区100b的第一保护材料层600,形成分立于第二区100b的第一保护层610、以及保留位于第一区100a的第二核心材料层600共同作为第一保护层610。
第一区100a的第一保护层610用于遮盖第一区100a,保护第一区100a的第一侧墙510和第二核心材料层200不受损伤,第二区100b的第一保护层610用于作为后续对第二区100b的第二核心材料层200进行离子注入处理的注入掩膜。
具体地,本实施例中,以第四掩膜层为刻蚀掩膜图形化第一保护材料层600。
相应的,本实施例中,第一保护层610的材料包括旋涂碳(spin on carbon,SOC)材料。
本实施例中,图形化位于第二区100b的第一保护材料层600后,还包括:去除第四掩膜层。
参考图8,以第一保护层610为掩膜对第二核心材料层200进行离子注入处理,形成与第二核心材料层200具有刻蚀选择比的第三核心层210。
离子注入工艺具有均匀的大面积注入离子、更准确地控制离子掺杂深度和可重复性高等特点,采用离子注入处理获得第三核心层210,有利于精确控制第三核心层210的掺杂浓度和分布、以及对第二核心材料层200的穿透深度,使得第三核心层210中离子分布较为均匀。
本实施例中,以第一保护层610为掩膜对第二核心材料层200进行离子注入处理的步骤中,离子注入处理注入的离子包括硼、磷或砷。
本实施例中,第二核心材料层200的材料为无定形硅,对第二核心材料层200注入硼、磷或砷离子,能够将无定形硅转性为与硅具有较高的刻蚀选择比的材料,从而获得与第二核心材料层200具有较高刻蚀选择比的第三核心层210。
参考图9,形成第三核心层210后,还包括:去除第一保护层610。
去除第一保护层610,为后续形成第二保护层做准备。
本实施例中,采用刻蚀工艺去除第一保护层610。
本实施例中,采用各向同性或各向异性的刻蚀工艺均可,只需要保障刻蚀工艺的刻蚀选择比,使刻蚀工艺对第一保护层610和第一侧墙510的刻蚀选择比较大,从而在去除第一保护层610的过程中,减小对第一侧墙510的损伤。
结合参考图10至图12,形成第三核心层210后,以第一侧墙510为掩膜图形化第一区100a的第二核心材料层200,形成分立于第一区100a的第二核心层220。
第二核心层220用于作为后续图形化第一区100a的目标材料层170的刻蚀掩膜。
相应的,本实施例中,第二核心层220的材料为无定形硅(a-Si)。
具体的,参考图10,形成分立于第一区100a的第二核心层220的步骤包括:形成覆盖第二核心材料层200、第三核心层210和第一侧墙510的第二保护材料层700。
第二保护材料层700用于后续形成第二保护层。
本实施例中,第二保护材料层700为平坦化层,第二保护材料层700的材料包括旋涂碳(spin on carbon,SOC)材料。旋涂碳通过旋涂工艺所形成,工艺成本较低;而且,通过采用旋涂碳,有利于提高第二保护材料层700的顶面平整度,从而为第二保护层的形成提供良好的界面。
本实施例中,第二保护材料层700上还形成有第五掩膜层(未标示),第五掩膜层覆盖第二区100b的第二保护材料层700。
第五掩膜层用于图形化第一保护材料层600。
本实施例中,第四五掩膜层包括抗反射涂层(Si-ARC)、以及位于抗反射涂层(Si-ARC)上的光刻胶层。
参考图11,图形化第二保护材料层700,形成露出第一区100a的第二核心材料层200和第一侧墙510的第二保护层710。
第二保护层710用于遮盖第二区100b,减少后续图形化第一区100a的第二核心材料层200对第二区100b的影响,在后续制程中对第二区100b起到保护作用。
具体地,本实施例中,以第五掩膜层为刻蚀掩膜图形化第二保护材料层700。
相应的,本实施例中,第二保护层710的材料包括旋涂碳(spin on carbon,SOC)材料。
本实施例中,图形化第二保护材料层700后,还包括:去除第五掩膜层。
参考图12,以第一侧墙510和第二保护层710为掩膜图形化第二核心材料层200,形成分立于第一区100a的第二核心层220。
第二保护层710覆盖第二区100b,则以第一侧墙510和第二保护层710为掩膜图形化第二核心材料层200的步骤中,仅将第一侧墙510的图形传递至第一区100a的第二核心材料层200中。
第二核心层220用于为后续形成第二侧墙提供支撑。
具体的,本实施例中,以第一侧墙510和第二保护层710为掩膜图形化第二核心材料层200的步骤包括:以第一侧墙510为掩膜图形化第一区100a的第一掩膜材料层300,形成第二掩膜层310。
第二掩膜层310用于作为图形化第一区100a的第二核心材料层200的刻蚀掩膜。
本实施例中,以第二掩膜层310为掩膜图形化第一区100a的第二核心材料层200,形成第二核心层220。
通过第二掩膜层310将第一侧墙510的图形传递至第二核心材料层200中,有利于提高图形传递精度,获得尺寸精度较为精准的第二核心层220。
参考图13,形成第二核心层220后,还包括:去除第二保护层710。
去除第二保护层710,为后续去除剩余第二核心材料层200做准备。
本实施例中,采用刻蚀工艺去除第二保护层710。
本实施例中,采用各向同性或各向异性的刻蚀工艺均可,只需要保障刻蚀工艺的刻蚀选择比,使刻蚀工艺对第二保护层710和第一侧墙510的刻蚀选择比较大,从而在去除第二保护层710的过程中,减小对第一侧墙510的损伤。
参考图14,形成第二核心层220后,去除第一侧墙510。
去除第一侧墙510,为后续形成第二侧墙做准备。
本实施例中,采用湿法刻蚀工艺去除第一侧墙510。
湿法刻蚀工艺具有各向同性刻蚀的特性,有利于将第一侧墙510去除干净,而且,湿法刻蚀工艺的成本相对较低,且操作步骤简单,还能够实现较大的刻蚀选择比,有利于在去除第一侧墙510的过程中,减小对第二核心层220的损伤。
继续参考图14,去除第一侧墙510后,后续形成覆盖所第二核心层220侧壁的第二侧墙之前,还包括:去除第二掩膜层310。
去除第二掩膜层310,为后续去除剩余第二核心材料层200做准备。
本实施例中,采用湿法刻蚀工艺去除第二掩膜层310。
湿法刻蚀工艺具有各向同性刻蚀的特性,有利于将第二掩膜层310去除干净,而且,湿法刻蚀工艺的成本相对较低,且操作步骤简单,还能够实现较大的刻蚀选择比,有利于在去除第二掩膜层310的过程中,减小对第二核心层220、第三核心层210和剩余第二核心材料层200的损伤。
本实施例中,在同一步骤中,去除第一侧墙510和第二掩膜层310,简化工艺流程,提高工艺效率。
结合参考图15和图16,形成覆盖第二核心层220侧壁的第二侧墙810。
第二侧墙810用于作为后续图形化第一区100a的目标材料层170的刻蚀掩膜。
本实施例中,第二侧墙810的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅能够与第二核心层810构成较好的刻蚀选择比,从而后续去除第二核心层810的步骤中减少对第二侧墙810的损伤。
具体地,参考图15,形成覆盖第二核心层220侧壁的第二侧墙810的步骤包括:形成覆盖第二核心层220的侧壁和顶部、基底100顶部、第三核心层210顶部、以及剩余第二核心材料层200顶部的第二侧墙材料层800。
第二侧墙材料层800用于直接形成第二侧墙810,相应的,第二侧墙材料层800的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
本实施例中,采用原子层沉积工艺形成覆盖第二核心层220的侧壁和顶部、基底100顶部、第三核心层210顶部、以及剩余第二核心材料层200顶部的第二侧墙材料层800。
采用原子层沉积工艺形成的第二侧墙材料层800的厚度均匀性好,且具有良好的台阶覆盖(step coverage)能力,使得第二侧墙材料层800能够很好的保形覆盖第二核心层220的侧壁和顶部、基底100顶部、第三核心层210顶部、以及剩余第二核心材料层200顶部。
参考图16,去除位于第二核心层220顶部、基底100顶部、第三核心层210顶部、以及剩余第二核心材料层200顶部的第二侧墙材料层800,保留位于第二核心层220侧壁的第二侧墙材料层800作为第二侧墙810。
本实施例中,采用干法刻蚀工艺去除第一核心层410顶部和第二核心材料层200顶部的第一侧墙材料层500。
干法刻蚀工艺为各向异性刻蚀的干法刻蚀工艺,因此通过选取所述干法刻蚀工艺,有利于减小对第一核心层410和第二核心材料层200的损伤,同时,干法刻蚀更具刻蚀方向性,有利于提高第一侧墙510的侧壁形貌质量和尺寸精度。
参考图17,形成第二侧墙810后,去除第二核心层220。
去除第二核心层220,为后续以第二侧墙810为掩膜图形化第一区100a的目标材料层170做准备。
本实施例中,采用湿法刻蚀工艺去除第二核心层220。
湿法刻蚀工艺具有各向同性刻蚀的特性,有利于将第二核心层220去除干净,而且,湿法刻蚀工艺的成本相对较低,且操作步骤简单,还能够实现较大的刻蚀选择比,有利于在去除第二核心层220的过程中,减小对第二侧墙810的损伤。
继续参考图17,形成第二侧墙810后,去除剩余第二核心材料层200。
去除剩余第二核心材料层200,为后续以第三核心层210为掩膜图形化第二区100b的目标材料层170做准备。
本实施例中,采用湿法刻蚀工艺去除剩余第二核心材料层2000。
湿法刻蚀工艺具有各向同性刻蚀的特性,有利于将剩余第二核心材料层200去除干净,而且,湿法刻蚀工艺的成本相对较低,且操作步骤简单,还能够实现较大的刻蚀选择比,有利于在去除剩余第二核心材料层200的过程中,减小对第三核心层210的损伤。
本实施例中,第二核心层220和剩余第二核心材料层200材料相同,形成第二侧墙810后,在同一步骤中去除第二核心层220、以及去除剩余第二核心材料层200,有利于简化工艺流程,提高工艺效率。
相应的,本实施例中,采用湿法刻蚀工艺在同一步骤中去除第二核心层220、以及去除剩余第二核心材料层200。
结合参考图18和图19,以第二侧墙810和第三核心层210为掩膜图形化目标材料层170,形成位于第一区100a的第一目标结构、以及位于第二区100b的第二目标结构,相邻第一目标结构的间距小于相邻第二目标结构的间距。
本实施例中,对于第一区100a,形成覆盖第一核心层410侧壁的第一侧墙510,形成第一侧墙510后,去除第一核心层410,以第一侧墙510为掩膜图形化第一区100a的第二核心材料层200,形成分立于第一区100a的第二核心层220,形成覆盖第二核心层220侧壁的第二侧墙810,形成第二侧墙810后,去除第二核心层220,以第二侧墙810为掩膜图形化目标材料层170,为采用SAQP工艺形成间距较小的第一目标结构,对于第二区100b,对第二区100b的第二核心材料层200进行改性处理,将多个部分宽度的第二核心材料层200转变为与第二核心材料层200具有刻蚀选择比的第三核心层220,第三核心层220和剩余第二核心材料层200交替分布,形成第二侧墙810后,去除剩余第二核心材料层200,以第二侧墙810和第三核心层210为掩膜图形化目标材料层170,为采用普通光刻工艺形成间距较大的第二目标结构,也就是说,本实施例能够将SAQP工艺和普通刻蚀工艺较好地整合,在同一个基底100上既能够形成间距较小的第一目标结构,又能够形成间距较大的第二目标结构,有利于通过工艺整合,满足更多的半导体工艺需求,提高图形化工艺中的设计自由度。
本实施例中,以第二侧墙810和第三核心层210为掩膜图形化目标材料层170的步骤中,以第二侧墙810和第三核心层210为掩膜图形化介质层,形成位于介质层中的第一沟槽130和第二沟槽140。
第一沟槽130为后续形成第一金属线提供空间位置,第二沟槽140为后续形成第二金属线提供空间位置。
参考图18,以第二侧墙810和第三核心层210为掩膜图形化目标材料层170的步骤包括:以第二侧墙810和第三核心层210为掩膜图形化第二掩膜材料层110,形成第三掩膜层120。
第三掩膜层120用于作为图形化目标材料层170的刻蚀掩膜。
本实施例中,形成第三掩膜层120后,后续以第三掩膜层120为掩膜图形化目标材料层170之前,还包括:去除第二侧墙810和第三核心层210,为后续以第三掩膜层120为掩膜图形化目标材料层170做准备。
参考图19,以第三掩膜层120为掩膜图形化目标材料层170。
通过第三掩膜层120将第二侧墙810和第三核心层210的图形传递至目标材料层170中,有利于提高图形传递精度,使得第一目标结构和第二目标结构的尺寸精度较高。
需要说明的是,采用刻蚀工艺以第三掩膜层120为掩膜图形化目标材料层170,从而在图形化目标材料层170的步骤中将第三掩膜层120减薄,例如将第三掩膜层120中的氧化硅层去除。
参考图20,形成第一目标结构和第二目标结构之后,还包括:去除第三掩膜层120。
去除第三掩膜层120,为后续形成第一金属线和第二金属线做准备。
继续参考图20,形成位于第一区100a的第一目标结构、以及位于第二区100b的第二目标结构后,形成方法还包括:在第一沟槽130中形成第一金属线150;在第二沟槽140中形成第二金属线160。
第一金属线150和第二金属线160为后段工艺制程中的金属互连线。
介质层为金属层间介质(inter metal dielectric,IMD)层,介质层用于实现后段(back end of line,BEOL)制程中金属互连线之间的电隔离。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,包括衬底和位于所述衬底上的目标材料层,所述基底上形成有第二核心材料层、以及位于第二核心层上的第一核心材料层,所述基底包括第一区以及第二区;
图形化所述第一核心材料层,形成分立于所述第一区的第一核心层;
形成覆盖所述第一核心层侧壁的第一侧墙;
形成所述第一侧墙后,去除所述第一核心层;
去除所述第一核心层后,对所述第二区的第二核心材料层进行改性处理,将多个部分宽度的第二核心材料层转变为与第二核心材料层具有刻蚀选择比的第三核心层,所述第三核心层和剩余第二核心材料层交替分布;
形成第三核心层后,以所述第一侧墙为掩膜图形化所述第一区的第二核心材料层,形成分立于第一区的第二核心层;
形成第二核心层后,去除所述第一侧墙;
形成覆盖所述第二核心层侧壁的第二侧墙;
形成所述第二侧墙后,去除所述第二核心层;
形成所述第二侧墙后,去除剩余所述第二核心材料层;
以所述第二侧墙和第三核心层为掩膜图形化所述目标材料层,形成位于所述第一区的第一目标结构、以及位于第二区的第二目标结构,相邻所述第一目标结构的间距小于相邻所述第二目标结构的间距。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,提供所述基底的步骤中,所述目标材料层为介质层,所述第一目标结构为第一沟槽,所述第二目标结构为第二沟槽;
以所述第二侧墙和第三核心层为掩膜图形化所述目标材料层的步骤中,以所述第二侧墙和第三核心层为掩膜图形化所述介质层,形成位于所述介质层中的第一沟槽和第二沟槽;
形成位于所述第一区的第一目标结构、以及位于第二区的第二目标结构后,所述形成方法还包括:在所述第一沟槽中形成第一金属线;在所述第二沟槽中形成第二金属线。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,在所述第一沟槽中形成第一金属线、以及在所述第二沟槽中形成第二金属线的步骤包括:形成覆盖所述基底顶部并填充所述第一沟槽和第二沟槽的金属材料层;
去除高于所述基底顶部的金属材料层,保留位于第一沟槽中的金属材料层作为所述第一金属线,保留位于所述第二沟槽中的金属材料层作为所述第二金属线。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,相邻所述第一目标结构的间距为27nm至36nm;相邻所述第二目标结构的间距为80nm至90nm。
5.如权利要求1所述的半导体结构的形成方法,其特征在于,图形化所述第一核心材料层的步骤包括:形成分立于第一区的第一核心材料层上的第一掩膜层;
沿所述第一掩膜层图形化所述第一核心材料层,形成分立于所述第一区的第一核心层;
形成所述第一核心层后,还包括:去除所述第一掩膜层。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,形成覆盖所述第一核心层侧壁的第一侧墙的步骤包括:形成覆盖所述第一核心层的侧壁和顶部、以及所述第二核心材料层顶部的第一侧墙材料层;
去除位于所述第一核心层顶部和第二核心材料层顶部的第一侧墙材料层,保留位于所述第一核心层侧壁的第一侧墙材料层作为所述第一侧墙。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,对所述第二区的第二核心材料层进行改性处理的步骤包括:形成覆盖所述第二核心材料层和第一侧墙的第一保护材料层,
图形化位于所述第二区的第一保护材料层,形成分立于第二区的第一保护层、以及保留位于第一区的第二核心材料层共同作为所述第一保护层;
以所述第一保护层为掩膜对所述第二核心材料层进行离子注入处理,形成与所述第二核心材料层具有刻蚀选择比的第三核心层;
形成所述第三核心层后,还包括:去除所述第一保护层。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,提供所述基底的步骤中,所述第二核心材料层的材料包括无定形硅、多晶硅、单晶硅、氧化硅、先进图膜材料、旋涂碳和碳化硅中的一种或多种;
以所述第一保护层为掩膜对所述第二核心材料层进行离子注入处理的步骤中,所述离子注入处理注入的离子包括硼、磷或砷。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,形成分立于第一区的第二核心层的步骤包括:形成覆盖所述第二核心材料层、第三核心层和第一侧墙的第二保护材料层;
图形化所述第二保护材料层,形成露出第一区的第二核心材料层和第一侧墙的第二保护层;
以所述第一侧墙和第二保护层为掩膜图形化所述第二核心材料层,形成分立于第一区的第二核心层;
形成所述第二核心层后,还包括:去除所述第二保护层。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,提供所述基底的步骤中,所述第一核心材料层和第二核心材料层之间还形成有第一掩膜材料层;
以所述第一侧墙为掩膜图形化所述第一区的第二核心材料层的步骤包括:以所述第一侧墙为掩膜图形化所述第一区的第一掩膜材料层,形成第二掩膜层;
以所述第二掩膜层为掩膜图形化所述第一区的第二核心材料层,形成所述第二核心层;
去除所述第一侧墙后,形成覆盖所述第二核心层侧壁的第二侧墙之前,还包括:去除所述第二掩膜层。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,形成覆盖所述第二核心层侧壁的第二侧墙的步骤包括:形成覆盖所述第二核心层的侧壁和顶部、所述基底顶部、所述第三核心层顶部、以及剩余所述第二核心材料层顶部的第二侧墙材料层;
去除位于所述第二核心层顶部、基底顶部、第三核心层顶部、以及剩余第二核心材料层顶部的第二侧墙材料层,保留位于所述第二核心层侧壁的第二侧墙材料层作为所述第二侧墙。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第二侧墙后,在同一步骤中去除所述第二核心层、以及去除剩余所述第二核心材料层。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺在同一步骤中去除所述第二核心层、以及去除剩余所述第二核心材料层。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,提供所述基底的步骤中,所述目标材料层和第二核心材料层之间还形成有第二掩膜材料层;
以所述第二侧墙和第三核心层为掩膜图形化所述目标材料层的步骤包括:以所述第二侧墙和第三核心层为掩膜图形化所述第二掩膜材料层,形成第三掩膜层;
以所述第三掩膜层为掩膜图形化所述目标材料层;
形成所述第一目标结构和第二目标结构之后,还包括:去除所述第三掩膜层。
15.如权利要求14所述的半导体结构的形成方法,其特征在于,形成所述第三掩膜层之后,以所述第三掩膜层为掩膜图形化所述目标材料层之前,还包括:
去除所述第二侧墙和第三核心层。
16.如权利要求1所述的半导体结构的形成方法,其特征在于,提供所述基底的步骤中,所述第一核心层的材料包括无定形硅、多晶硅、单晶硅、氧化硅、先进图膜材料、旋涂碳和碳化硅中的一种或多种。
17.如权利要求1所述的半导体结构的形成方法,其特征在于,形成覆盖所述第一核心层侧壁的第一侧墙的步骤中,所述第一侧墙的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
18.如权利要求1所述的半导体结构的形成方法,其特征在于,形成覆盖所述第二核心层侧壁的第二侧墙的步骤中,所述第二侧墙的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211501429.XA CN118098937A (zh) | 2022-11-28 | 2022-11-28 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211501429.XA CN118098937A (zh) | 2022-11-28 | 2022-11-28 | 半导体结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118098937A true CN118098937A (zh) | 2024-05-28 |
Family
ID=91153640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211501429.XA Pending CN118098937A (zh) | 2022-11-28 | 2022-11-28 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118098937A (zh) |
-
2022
- 2022-11-28 CN CN202211501429.XA patent/CN118098937A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945740B2 (ja) | フォトリソグラフィー構造よりも狭いピッチを有するパターン | |
US8343875B2 (en) | Methods of forming an integrated circuit with self-aligned trench formation | |
CN112309838B (zh) | 半导体结构及其形成方法 | |
CN111524794A (zh) | 半导体结构及其形成方法 | |
WO2009017982A2 (en) | Methods for device fabrication using pitch reduction and associated structures | |
CN112151608B (zh) | 半导体结构及其形成方法 | |
US11404273B2 (en) | Semiconductor structure and forming method thereof | |
CN112768344B (zh) | 半导体结构及其形成方法 | |
US7666800B2 (en) | Feature patterning methods | |
CN111524855A (zh) | 半导体结构及其形成方法 | |
CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
US11769672B2 (en) | Semiconductor structure and forming method thereof | |
US20100001402A1 (en) | Multiple Patterning Method | |
CN112951720B (zh) | 半导体结构的形成方法、半导体器件 | |
US11810787B2 (en) | Semiconductor structure formation method and mask | |
CN112885714B (zh) | 半导体结构及其形成方法 | |
CN118098937A (zh) | 半导体结构的形成方法 | |
CN115346913A (zh) | 半导体结构的形成方法 | |
CN113948462B (zh) | 半导体结构及其形成方法 | |
CN113782488B (zh) | 半导体结构及其形成方法 | |
US11791163B1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
CN115223927A (zh) | 半导体结构的形成方法 | |
CN114639603A (zh) | 半导体结构的形成方法 | |
CN114171451A (zh) | 半导体结构及其形成方法 | |
CN115132571A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |