CN110767634B - 一种凹陷螺旋电感结构及其制作方法 - Google Patents

一种凹陷螺旋电感结构及其制作方法 Download PDF

Info

Publication number
CN110767634B
CN110767634B CN201910962107.7A CN201910962107A CN110767634B CN 110767634 B CN110767634 B CN 110767634B CN 201910962107 A CN201910962107 A CN 201910962107A CN 110767634 B CN110767634 B CN 110767634B
Authority
CN
China
Prior art keywords
photoresist
groove
inductor structure
spiral inductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910962107.7A
Other languages
English (en)
Other versions
CN110767634A (zh
Inventor
徐智文
温春兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniCompound Semiconductor Corp
Original Assignee
UniCompound Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniCompound Semiconductor Corp filed Critical UniCompound Semiconductor Corp
Priority to CN201910962107.7A priority Critical patent/CN110767634B/zh
Publication of CN110767634A publication Critical patent/CN110767634A/zh
Application granted granted Critical
Publication of CN110767634B publication Critical patent/CN110767634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开一种凹陷螺旋电感结构及其制作方法，其中方法包括如下步骤：在半导体衬底上刻蚀出凹槽，然后沉积底层金属线圈、顶层金属线圈，形成一个凹陷螺旋电感结构。其将电感顶层金属线圈与底层金属线圈改为气隙，以空气为介质的设计，将大幅提高Q(品质因数)值，同时还提高了自我共振频率，从而提升电感值，减小功率损耗，使电感的性能更好。同时基于这种凹陷螺旋电感结构，其将大大减小半导体衬底上的寄生电容。

Description

一种凹陷螺旋电感结构及其制作方法
技术领域
本发明涉及芯片领域，尤其涉及一种凹陷螺旋电感结构及其制作方法。
背景技术
电感在半导体电路制造中有着重要的地位，而现如今随着社会的进步众多领域都离不开半导体电路。例如当下的5G无线通信、GPS这些对高性能射频电路、无源器件的要求也越来越高，其中电感的Q(品质因数)值对高性能射频电路的性能有着重要影响，Q(品质因数)值越大电感值越高，这也就意味着性能越好。目前半导体电路电感最接近的现有技术主要是平面螺旋型结构，在早期因为电源器件所需的电感值比较小，所以具有可观的可选择性和性能。但是随着硅科技的飞速发展，现代技术提供的都是高性能且具有高工作频率的有源器件，这些有源器件需要的是大电感值。由于现有的电感均属于平面结构，其必然导致了在芯片制造及其使用过程中存在占用较大的面积，成本高，电感值小，功率损失，电源集成等问题。由于是平面结构，螺旋电感对衬底产生较大的寄生电容。所以业界都在探寻一种更为高效的电感结构及其制作方法。
发明内容
为此，需要提供一种凹陷螺旋电感结构及其制作方法，以解决平面电感结构在芯片制造及其使用过程中存在占用面积大，成本高，电感值小，功率损失，电源集成等问题。
为实现上述目的，发明人提供了一种凹陷螺旋电感结构的制作方法，包括如下步骤：
在半导体衬底上涂覆第一光刻胶，于待做凹槽处显影；
蚀刻半导体衬底制得凹槽，并去除第一光刻胶；
涂覆第二光刻胶，并于凹槽处显影；
沉积金属于凹槽内，形成包含多个底层金属段的底层金属线圈，并去除第二光刻胶以及所沉积于第二光刻胶上的多余金属；
填充第三光刻胶于所述凹槽内；
覆盖第四光刻胶，并于所述底层金属线圈正上方处显影；
沉积金属，形成包含多个顶层金属段的顶层金属线圈，顶层金属段与底层金属段依次首尾连接，并去除所述第三、第四光刻胶，得到凹陷螺旋电感结构。
进一步地，显影第一光刻胶后，还包括步骤：
烘烤第一光刻胶。
进一步地，所述凹槽通过湿法各向异性刻蚀法制得。
进一步地，填充第三光刻胶后，还包括步骤：
烘烤第三光刻胶，所述第三光刻胶形成表面平滑的拱形结构。
进一步地，在覆盖光刻胶之前，还包括步骤：
涂覆六甲基二硅胺。
本发明提供一种凹陷螺旋电感结构，所述凹陷螺旋电感结构由本发明实施例任意一项所述的凹陷螺旋电感结构的制作方法制得。
本发明还提供一种凹陷螺旋电感结构，包括半导体衬底、单方向绕行的金属线圈；
所述半导体衬底表面设置有凹槽，底层金属线圈包含多个底层金属段，顶层金属线圈包含多个顶层金属段，所述底层金属线圈置于所述凹槽内，所述底层金属段与顶层金属段依次首尾连接，形成中空单向多圈绕行的螺旋金属线圈。
进一步地，所述顶层金属线圈为若干个平行走向的金属段；所述底层金属线圈为若干个平行走向的金属段；
所述底层金属线圈与顶层金属线圈呈交叉设置。
进一步地，所述凹槽的宽度由开口向底部逐渐变小。
区别于现有技术，上述技术方案在实施过程中，于半导体衬底上涂覆第一光刻胶，于待做凹槽处显影。蚀刻制得凹槽，并去除第一光刻胶。涂覆第二光刻胶，并于凹槽处显影。沉积金属于凹槽内，形成底层金属线圈，并去除第二光刻胶以及所沉积于第二光刻胶上的多余金属。覆盖第三光刻胶，并于所述底层金属线圈正上方以外区域显影。覆盖第四光刻胶，并于所述底层金属线圈正上方处显影。沉积金属，形成顶层金属线圈，并去除所述第三、第四光刻胶，得到凹陷螺旋电感结构。所述凹陷螺旋电感结构其将原本平面的电感结构，通过刻蚀出凹槽，然后电镀上底层金属线圈和顶层金属线圈，形成一个凹陷三维结构电感。其将减小传统电感结构对半导体衬底上横向空间的浪费，同时通过纵向的拓展不但提高了单位面积内半导体衬底上的使用率，还通过改变电感结构提升电感结构的整体性能。其将电感顶层金属线圈与半导体衬底改为气隙，以空气为介质的设计，将大幅提高Q(品质因数)值，同时还提高了自我共振频率，从而提升电感值，减小功率损耗，使电感的性能更好。同时基于这种凹陷螺旋电感结构，其将大大减小半导体衬底上的寄生电容。
附图说明
图1为具体实施方式所述制作第一光刻胶的结构图；
图2为具体实施方式所述烘烤第一光刻胶的结构图；
图3为具体实施方式所述蚀刻半导体衬底制得凹槽的结构图；
图4为具体实施方式所述去除第一光刻胶的结构图；
图5为具体实施方式制作第二光刻胶的结构图；
图6为具体实施方式所述制作底层金属线圈的结构图；
图7为具体实施方式所述去除第二光刻胶的结构图；
图8为具体实施方式所述制作第三光刻胶的结构图；
图9为具体实施方式所述烘烤第三光刻胶的结构图；
图10为具体实施方式所述制作第四光刻胶的结构图；
图11为具体实施方式所述制作顶层金属线圈的结构图；
图12为具体实施方式所述去除第三、第四光刻胶的结构图；
图13为具体实施方式所述蚀刻硅衬底的流程图；
图14为具体实施方式所述凹陷螺旋电感结构的结构图。
附图标记说明：
1、半导体衬底；
2、第一光刻胶；
3、凹槽；
4、第二光刻胶；
5、底层金属线圈；
6、第三光刻胶；
7、第四光刻胶；
8、顶层金属线圈；
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图14，本实施例提供一种凹陷螺旋电感结构的制作方法，本制作方法可以在半导体衬底1上制作。包括如下步骤：涂覆第一光刻胶2，于待做凹槽3处曝光、显影，制得一个位于待做凹槽3上方的开口。在半导体衬底1上用蚀刻出一个凹槽3，并去除半导体衬底1上多余的第一光刻胶2。涂覆第二光刻胶4，并于凹槽3处曝光、显影，制得一个大于凹槽3口径的窗口。然后进行金属镀膜，溅镀金属于凹槽3内，形成包含多个底层金属段的底层金属线圈5，并去除第二光刻胶4以及所沉积于第二光刻胶4上的多余金属。由于要形成多个互不连接的底层金属段，第二光刻胶显影时候要在凹槽表面形成多个开口，每个开口用于沉积一个底层金属段。填充第三光刻胶6于所述凹槽3内，为顶层金属线圈8的沉积提供支撑。覆盖第四光刻胶7，并于所述底层金属线圈5正上方处曝光、显影。通过电镀亦或是蒸镀金属的方式，将金属沉积到第三光刻胶6上，形成包含多个顶层金属段的顶层金属线圈8，并去除所述第三、第四光刻胶7以及多余的金属，制得所述的凹陷螺旋电感结构。由于要形成多个互不连接的顶层金属段，第四光刻胶显影时候要在第三光刻胶表面形成多个开口，每个开口用于沉积一个顶层金属段。所述凹陷螺旋电感结构改变了现有的平面电感结构，通过刻蚀出凹槽3等方式，将底层金属线圈5的底层金属段和顶层金属线圈8的顶层金属段依次首尾连接沉积于凹槽3中，制得所述的凹陷螺旋电感结构。凹陷螺旋电感结构中的依次首尾连接，具体为：以底层金属段左端为首端、右端为尾端，以顶层金属段右端为首端、左端为尾端，一个底层金属段的首端与一个顶层金属段的尾端连接，该顶层金属段的首端与下一个底层金属段的尾端连接，该底层金属段的首端又与下一个顶层金属段的尾端连接，依次这样首尾连接，形成一个凹陷三维结构电感。本发明的凹陷三维结构电感减小传统电感结构对半导体衬底1上横向空间的浪费，同时通过纵向的拓展，提高了单位面积内半导体衬底1上的使用率，还通过改变电感结构提升电感结构的整体性能。其将电感顶层金属线圈8与半导体衬底1改为气隙，以空气为介质的设计，将大幅提高Q(品质因数)值，同时还提高了自我共振频率，从而提升电感值，减小功率损耗。基于这种凹陷螺旋电感结构，还将解决传统半导体衬底1上的电容大量寄生问题。
请参阅图2，在某些实施例中，还可以在显影第一光刻胶2后，对第一光刻胶2进行烘烤，烘烤后的所述第一光刻胶2形成平滑的表面以及圆滑的边角。通过对第一光刻胶2的烘烤使第一光刻胶2边角比较圆滑和固化，有利于后期湿法各向异性蚀刻出的凹槽3侧壁与凹槽顶面呈现一定角度。
请参阅图3，在某些实施例中，对所述凹槽3的蚀刻通过湿法各向异性刻蚀法制得。所述湿法各向异性刻蚀法将在半导体衬底1上蚀刻出一个宽度由开口向底部逐渐变小的倒置梯台状的凹槽3。以硅衬底为例，如图13所示，在所述的硅衬底上，以曝光、显影后的第一光刻胶2作为湿法蚀刻的掩膜窗口，通过湿法各向异性刻蚀硅片制得凹槽3，所述凹槽3的一侧与半导体衬底1上表面呈54.74°的夹角。
请参阅图9，在某些实施例中，还可以在填充第三光刻胶6后，对第三光刻胶6进行烘烤。对第三光刻胶6光刻胶进行修形，利用一定的时间和温度让光刻胶固化，以达到我们所需的图形；或者用干法刻蚀光刻胶来得到我们所需图形；制得表面平滑且两侧弧形的结构。表面平滑且两侧弧形的结构有利于顶层金属线圈8的沉积。
在某些实施例中，在覆盖所有上述的光刻胶(如第一到第四光刻胶)之前，还包括步骤：覆盖HMDS(六甲基二硅胺)。所述的六甲基二硅胺通过提高上述光刻胶的粘性，提高光刻胶的粘附能力，将所述光刻胶牢固地粘附于半导体衬底1上。
本发明提供了一种凹陷螺旋电感结构，所述凹陷螺旋电感结构由本发明实施例中任意一项所述的制作凹陷螺旋电感结构的制作方法制得。本实施例制得的凹陷螺旋电感结构将减小传统电感结构对半导体衬底上横向空间的浪费，同时通过纵向的拓展不但提高了单位面积内半导体衬底上的使用率，还通过改变电感结构提升电感结构的整体性能。
本发明还提供了一种凹陷螺旋电感结构，包括半导体衬底1、单方向绕行的金属线圈。所述半导体衬底1表面设置有凹槽3，所述底层金属线圈置于所述凹槽3内。这种凹陷螺旋电感结构通过蚀刻制得成一定角度的凹槽3，并与其上沉积两层金属线圈制得凹陷螺旋电感结构。所述凹陷螺旋电感结构其将原本平面电感结构，改为一个凹陷螺旋电感结构。其将减小传统电感结构对半导体衬底1上横向空间的浪费，同时通过纵向的拓展，提高了单位面积内半导体衬底1上的使用率，还通过改变电感结构提升电感结构的整体性能。同时通过凹陷螺旋电感结构提升了电感值，相较与传统平面电感结构减小了功率损耗。基于这种凹陷螺旋电感结构，还将解决传统半导体衬底1上的电容大量寄生问题。
请参阅图14，在本实施例中，所述顶层金属线圈8为若干个平行走向的金属段；所述底层金属线圈5为若干个平行走向的金属段。所述底层金属线圈5与顶层金属线圈8呈交叉设置，所述底层金属线圈5、顶层金属线圈8以底层金属段左端为首端、右端为尾端，以顶层金属段右端为首端、左端为尾端，一个底层金属段的首端与一个顶层金属段的尾端连接，该顶层金属段的首端与下一个底层金属段的尾端连接，该底层金属段的首端又与下一个顶层金属段的尾端连接，依次这样首尾连接。三维电感结构将电感顶层金属线圈8与半导体衬底1改为气隙，以空气为介质的设计，将大幅提高Q(品质因数)值。同时还提高了自我共振频率，从而提升电感值，减小功率损耗。基于这种凹陷螺旋电感结构，还将解决传统半导体衬底1上的电容大量寄生问题。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (3)

1.一种凹陷螺旋电感结构的制作方法，其特征在于，包括如下步骤：
在半导体衬底上涂覆第一光刻胶，烘烤第一光刻胶, 烘烤后的所述第一光刻胶形成圆滑的边角,于待做凹槽处显影；
蚀刻半导体衬底制得凹槽，所述凹槽通过湿法各向异性刻蚀法制得，所述凹槽的宽度由开口向底部逐渐变小，并去除第一光刻胶；
涂覆第二光刻胶，并于凹槽处显影；
沉积金属于凹槽内，形成包含多个底层金属段的底层金属线圈，并去除第二光刻胶以及所沉积于第二光刻胶上的多余金属；
填充第三光刻胶于所述凹槽内，烘烤第三光刻胶，所述第三光刻胶形成表面平滑的拱形结构；
覆盖第四光刻胶，并于所述底层金属线圈正上方处显影；第四光刻胶显影时在第三光刻胶表面形成多个开口，每个开口用于沉积一个顶层金属段；
沉积金属，形成包含多个顶层金属段的顶层金属线圈，所述顶层金属段为拱形结构；顶层金属段与底层金属段依次首尾连接，并去除所述第三、第四光刻胶，得到凹陷螺旋电感结构。
2.根据权利要求1所述的一种凹陷螺旋电感结构的制作方法，其特征在于，在覆盖每层光刻胶之前，还包括步骤：
涂覆六甲基二硅胺。
3.一种凹陷螺旋电感结构，其特征在于，所述凹陷螺旋电感结构由权利要求1到2任意一项所述的凹陷螺旋电感结构的制作方法制得。
CN201910962107.7A 2019-10-11 2019-10-11 一种凹陷螺旋电感结构及其制作方法 Active CN110767634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910962107.7A CN110767634B (zh) 2019-10-11 2019-10-11 一种凹陷螺旋电感结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910962107.7A CN110767634B (zh) 2019-10-11 2019-10-11 一种凹陷螺旋电感结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110767634A CN110767634A (zh) 2020-02-07
CN110767634B true CN110767634B (zh) 2021-12-10

Family

ID=69331832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910962107.7A Active CN110767634B (zh) 2019-10-11 2019-10-11 一种凹陷螺旋电感结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110767634B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382477B (zh) * 2020-10-21 2023-04-07 惠州市明大精密电子有限公司 一种5g整形线圈及其整形工艺
CN114999813B (zh) * 2022-06-14 2023-03-21 成都斯普奥汀科技有限公司 一种用于改善无线充电系统中电感的设计方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233237B1 (ko) * 1997-09-10 1999-12-01 정선종 삼차원 코일 구조 미세 인덕터 및 그 형성 방법
CN100405543C (zh) * 2006-07-21 2008-07-23 中国科学院上海微系统与信息技术研究所 一种cmos工艺兼容的嵌入悬浮螺管结构电感或互感的制作方法
US8742539B2 (en) * 2012-07-27 2014-06-03 Infineon Technologies Austria Ag Semiconductor component and method for producing a semiconductor component
CN110277376B (zh) * 2019-05-07 2020-12-11 福建省福联集成电路有限公司 一种空气桥集成电感及其制作方法

Also Published As

Publication number Publication date
CN110767634A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN110767634B (zh) 一种凹陷螺旋电感结构及其制作方法
CN106783120B (zh) 一种电子元件电极的制作方法及电子元件
JP7267641B2 (ja) Ｍｅｍｓソレノイドインダクタ及びその製造方法
CN110277376B (zh) 一种空气桥集成电感及其制作方法
US12002745B2 (en) High performance integrated RF passives using dual lithography process
US20060192267A1 (en) Inductor fabricated with dry film resist and cavity and method of fabricating the inductor
CN110752207B (zh) 一种背面电容结构及制作方法
CN110783458A (zh) 一种三维螺旋电感结构及其制造方法
CN111034136B (zh) 电感器结构及其制造方法
JP2004319571A (ja) 平面コイルとその製造方法
CN112201662B (zh) 一种nand阶梯结构的形成方法
CN111129305B (zh) 一种增加电感量的电感制程方法及电感结构
CN102969235A (zh) 一种小尺寸线端间距的形成方法
US7232749B2 (en) Integrated circuit inductane and the fabrication method thereof
CN111081451A (zh) 玻璃集成电感及制备方法
CN106229255B (zh) 自对准双重曝光显影工艺的方法以及半导体器件
US20240177918A1 (en) Glass embedded true air core inductors
CN118231264A (zh) 一种高密度rdl制造工艺
CN111834339A (zh) 一种用于集成电路的电感结构及制作方法
CN107946323B (zh) 一种偏置器及制作方法
CN216435932U (zh) 嵌入式电容结构
KR100249211B1 (ko) 박막인덕터의 제조방법
KR100487364B1 (ko) 박막인덕터제조방법
CN209804598U (zh) 半导体结构
JP2003330161A (ja) 電子部品の製造方法およびその製造方法を用いた電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant