CN209804598U - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN209804598U CN209804598U CN201920148747.XU CN201920148747U CN209804598U CN 209804598 U CN209804598 U CN 209804598U CN 201920148747 U CN201920148747 U CN 201920148747U CN 209804598 U CN209804598 U CN 209804598U
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- groove
- metal layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种半导体结构,半导体结构包括基底及位于基底上表面的重新布线层;重新布线层包括金属柱;介质层,介质层包覆金属柱,且介质层中包括沟槽,沟槽的宽度小于金属柱的宽度,通过沟槽显露金属柱的上表面;金属种子层,金属种子层覆盖介质层的上表面以及沟槽的底部及侧壁;金属层,金属层填满沟槽并覆盖位于介质层上的金属种子层。本实用新型通过金属柱,以降低介质层中沟槽填充的深宽比,可提高重新布线层的平坦度,避免在形成的重新布线层中产生凹槽,从而有利于后续制程工艺,并降低多层叠加的工艺风险,降低工艺难度及成本。
Description
技术领域
本实用新型属于半导体制造领域,涉及半导体结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高,以及新型集成电路的出现,封装技术在集成电路产品中扮演着越来越重要的角色,在整个电子系统的价值中所占的比例越来越大。同时,随着集成电路特征尺寸达到纳米级,晶体管向更高的密度、更高的时钟频率发展,封装也向更高密度的方向发展。
晶圆级封装(WLP)技术由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点,因此,已成为高要求的移动/无线网络等电子设备的重要的封装方法,是目前最具发展前景的封装技术之一。
重新布线层(RDL),一般包括介质层及金属层;其可对芯片的焊盘的焊区位置进行重新布局,使新焊区满足对焊料球最小间距的要求,并使新焊区按照阵列排布。在现有WLP工艺中,RDL的制造部分是整个WLP流程中较复杂、较昂贵的部分。一般,根据需要,RDL介质层与金属层之间常常存在较大的厚度差,如在某些实际应用中RDL的可能设计为PI(光敏性聚酰亚胺)介质层的厚度大约为10μm,而Cu金属层的厚度大约为1.0μm。
在现有技术中,对于具有较高的I/O芯片封装结构而言,由于常常需要RDL具有多层金属层,以在有限的外形形状及封装尺寸下,得到较多的供电轨道,因此常常需要形成具有堆叠结构的RDL。由于RDL介质层与金属层之间存在较大的厚度差,在形成具有堆叠结构的RDL制程中,RDL介质层与金属层之间厚度差也会进行叠加,从而增加了制备堆叠结构的RDL工艺的难度,且在最终形成的RDL产品中,会在RDL中形成较深的凹槽,如在形成具有3层堆叠结构的RDL时,RDL中大约会形成深度为27μm或更深的凹槽。这些较深的凹槽的存在会对后续制程造成极大的挑战,如后续在RDL上制备介质层、光刻胶的涂布、曝光、显影及V-IC(金属焊接)工艺等。
因此,提供一种新型的半导体结构,以提高重新布线层的平坦化,已成为本领域亟待解决的问题。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体结构,用于解决现有技术中,制备RDL工艺复杂、耗时长、成本高的问题,以及制备的RDL中具有较深的凹槽所带来的上述一系列的制程问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体结构,所述半导体结构包括:
基底;
重新布线层,所述重新布线层位于所述基底的上表面;其中,所述重新布线层包括:
金属柱,所述金属柱位于所述基底的上表面;
介质层,所述介质层位于所述基底的上表面,所述介质层包覆所述金属柱,且所述介质层中包括沟槽,所述沟槽的宽度小于所述金属柱的宽度,通过所述沟槽显露所述金属柱的上表面;
金属种子层,所述金属种子层覆盖所述介质层的上表面以及所述沟槽的底部及侧壁;
金属层,所述金属层填满所述沟槽并覆盖位于所述介质层上的所述金属种子层。
可选地,所述基底上包括多层所述重新布线层。
可选地,所述沟槽深宽比的范围包括0.01~1。
可选地,所述金属柱的宽度范围包括20μm~200μm。
可选地,所述金属层包括填满所述沟槽的第一子金属层及覆盖位于所述介质层上的所述金属种子层的第二子金属层;其中,所述第二子金属层的宽度范围包括5μm~500μm,所述第二子金属层的厚度范围包括0.5μm~5μm。
可选地,所述金属柱与所述金属层所构成的截面形貌包括工字形貌。
可选地,所述介质层的厚度范围包括5μm~30μm。
可选地,所述金属柱包括铜金属柱、铝金属柱、银金属柱、铬金属柱、钛金属柱、钽金属柱、钼金属柱及钕金属柱中的一种或组合;所述金属层包括铜金属层、铝金属层、银金属层、铬金属层、钛金属层、钽金属层、钼金属层及钕金属层中的一种或组合。
可选地,所述金属柱与所述金属层采用相同材料。
可选地,所述介质层包括光敏性聚酰亚胺(PI)聚合物薄膜、聚苯并噁(PBO)聚合物薄膜、苯并环丁烯(BCB)聚合物薄膜、环氧树脂(EMC)、硅胶、氧化硅、磷硅玻璃及含氟玻璃中的一种或组合。
如上所述,本实用新型的半导体结构,通过金属柱,以降低介质层中沟槽填充的深宽比,可提高重新布线层的平坦度,避免在形成的重新布线层中产生凹槽,从而有利于后续制程工艺,并降低多层叠加的工艺风险,降低工艺难度及成本。
附图说明
图1显示为实施例一中的重新布线层的制备方法的流程示意图。
图2~图7a显示为实施例一中的重新布线层的制备方法各步骤所呈现的结构示意图,其中,图7a还显示为实施例二中的半导体结构的结构示意图。
图7b显示为实施例一及实施例二中具有2层重新布线层的半导体结构的结构示意图。
元件标号说明
101 基底
201 金属柱
301 介质层
302 沟槽
401 金属种子层
501 掩膜层
502 窗口
601 第一子金属层
602 第二子金属层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1~图7b。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
如图1,本实施例提供一种重新布线层的制备方法,包括以下步骤:
提供基底,于所述基底的上表面形成金属柱;
于所述基底的上表面形成介质层,所述介质层包覆所述金属柱;
图形化所述介质层,以在所述介质层中形成沟槽,所述沟槽的宽度小于所述金属柱的宽度,通过所述沟槽显露所述金属柱的上表面;
形成金属种子层,所述金属种子层覆盖所述介质层的上表面以及所述沟槽的底部及侧壁;
形成掩膜层,并图形化所述掩膜层,以在所述掩膜层中形成窗口,所述窗口显露位于所述沟槽的底部及侧壁的所述金属种子层及自所述沟槽的侧壁向外延伸的位于所述介质层上的所述金属种子层;
基于所述窗口,形成金属层,所述金属层填满所述沟槽并覆盖位于所述介质层上的所述金属种子层;
去除所述掩膜层及位于所述掩膜层下方的所述金属种子层,以在所述基底上形成所述重新布线层。
本实施例通过制作前期金属柱,以降低介质层中沟槽填充的深宽比,而后再制作金属层,可提高重新布线层的平坦度,避免在形成的重新布线层中产生凹槽,从而有利于后续制程工艺,降低工艺难度及成本。
具体的,参阅图2~图7a,示意了形成所述重新布线层各步骤所呈现的结构示意图。
如图2,首先提供基底101,所述基底101包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种,可根据需要进行选择,此处不作限制。于所述基底101的上表面形成金属柱201,形成所述金属柱201的方法包括电镀法、回流焊、粘合法中的一种或组合,所述金属柱201包括铜金属柱、铝金属柱、银金属柱、铬金属柱、钛金属柱、钽金属柱、钼金属柱及钕金属柱中的一种或组合,所述金属柱201的宽度范围包括20μm~200μm,所述金属柱201的制备方法、种类及宽度可根据需要进行选择,此处不作限制。
如图3,于所述基底101的上表面形成介质层301,所述介质层301包覆所述金属柱201。
作为该实施例的进一步实施例,所述介质层301的厚度范围包括5μm~30μm。
具体的,所述介质层301包括光敏性聚酰亚胺(PI)聚合物薄膜、聚苯并噁(PBO)聚合物薄膜、苯并环丁烯(BCB)聚合物薄膜、环氧树脂(EMC)、硅胶、氧化硅、磷硅玻璃及含氟玻璃中的一种或组合。所述介质层301的厚度范围包括5μm~30μm,且所述介质层301的厚度大于所述金属柱201的厚度,因此所述介质层301可覆盖所述金属柱201的上表面,所述介质层301的厚度范围可根据具体的制程需要进行设定,并不局限于此,本实施例中,所述介质层301的厚度采用较为常用的规格,即所述介质层301的厚度采用10μm。
图形化所述介质层301,以在所述介质层301中形成沟槽302,所述沟槽302的宽度小于所述金属柱201的宽度,通过所述沟槽302显露所述金属柱201的上表面。
作为该实施例的进一步实施例,所述沟槽302深宽比的范围包括0.01~1。
具体的,图形化所述介质层301的方法可采用常规的刻蚀方法,此处不作限制。所述沟槽302位于所述金属柱201的上表面,且显露所述金属柱201的上表面,由于所述金属柱201具有一定的厚度,如1μm~10μm,因此通过所述金属柱201,可减小所述沟槽302的深宽比,如所述沟槽302的深宽比的范围包括0.01~1,从而可降低后续填充所述沟槽302的工艺难度,提高重新布线层的平坦度,避免在形成的重新布线层中产生凹槽。所述沟槽302的宽度范围包括5μm~50μm,具体根据需要进行设定。
如图4,形成金属种子层401,所述金属种子层401覆盖所述介质层301的上表面以及所述沟槽302的底部及侧壁。
具体的,所述金属种子层401的材料包括钛金属及铜金属中的一种或组合,但并不局限于此,制备所述金属种子层401的方法包括蒸镀法、水镀法及溅镀法中的一种,可根据需要进行选择,本实施中所述金属种子层401采用较为常用的铜金属。
如图5,形成掩膜层501,并图形化所述掩膜层501,以在所述掩膜层501中形成窗口502,所述窗口502显露位于所述沟槽302的底部及侧壁的所述金属种子层401及自所述沟槽302的侧壁向外延伸的位于所述介质层301上的所述金属种子层401。
具体的,所述掩膜层501作为后续形成金属层的掩膜,其材质包括光刻胶,但并不局限于此,所述掩膜层501的材质只要是可满足图案制作,并且后续可去除即可。本实施例中采用较为常用的光刻胶作为所述掩膜层501,图形化所述掩膜层501的方法可采用常规的图形化方法,此处不作限制。
如图6,基于所述窗口502,形成所述金属层,所述金属层填满所述沟槽302并覆盖位于所述介质层301上的所述金属种子层401。
作为该实施例的进一步实施例,所述金属层包括填满所述沟槽302的第一子金属层601及覆盖位于所述介质层301上的所述金属种子层401的第二子金属层602;所述第二子金属层602的厚度范围包括0.5μm~5μm;所述第二子金属层602的宽度范围包括5μm~500μm。
具体的,形成所述金属层的方法包括电镀法及化学镀法中的一种或组合。在形成所述金属层时,基于所述窗口502及显露的所述金属种子层401,从而可采用电镀法形成所述金属层。所述金属层可通过一步电镀的方法以形成具有整体结构的所述金属层,所述金属层也可通过分步电镀的方法以形成具有相同或不同材料的所述金属层。其中,所述第二子金属层602的厚度及宽度范围可根据具体的制程需要进行设定,本实施例中,所述第二子金属层602的厚度及宽度采用较为常用的规格,即所述第二子金属层602的厚度采用1.0μm,宽度采用80μm。所述金属层中的所述第二子金属层602的宽度可大于所述金属柱201的宽度,以在有限的外形形状及封装尺寸下,扩大所述重新布线层的有效面积,以减小封装尺寸,提高供电轨道数量但并不局限于此。
作为该实施例的进一步实施例,所述金属层包括铜金属层、铝金属层、银金属层、铬金属层、钛金属层、钽金属层、钼金属层及钕金属层中的一种或组合,本实施例中,采用较为常用的铜金属层,但并不局限于此。
如图7a,去除所述掩膜层501,及位于所述掩膜层501下方的所述金属种子层401,以在所述基底101上形成所述重新布线层。在制备所述重新布线层后,还可包括去除所述基底101的步骤,此处不作限制。
作为该实施例的进一步实施例,所述金属柱201与所述金属层采用相同材料。
具体的,由于所述金属种子层401采用铜金属,当所述金属柱201、第一子金属层601及第二子金属层602采用相同材料时,可增强材料间的结合力,避免由于热膨胀等材料的物化性能,所造成的界面分层、开裂等现象。本实施例中,所述金属层采用工艺较为简单的一步电镀的方法,以形成具有整体结构的所述金属层,且所述金属层及金属柱201均采用与所述金属种子层401相同的铜金属,但并不局限于此。
作为该实施例的进一步实施例,所述基底101上包括多层所述重新布线层。
具体的,由于所述金属柱201及所述金属层的存在,可制备无凹槽的所述重新布线层,从而可降低后续制备堆叠的所述重新布线层的工艺难度,并降低多层叠加的工艺风险,因此可在所述基底101上制备多层所述重新布线层。如图7b,本实施例中,示意了包含2层所述重新布线层的半导体结构,但并不局限于此。在形成与所述基底101相接触的所述重新布线层后,以所述重新布线层作为基底,继续重复上述形成所述重新布线层的步骤,以形成堆叠设置的2层所述重新布线层。堆叠设置的所述重新布线层的具体层数可根据需要进行选择,如3层、5层等,此处不作限制,通过堆叠设置的所述重新布线层可在有限的外形形状及封装尺寸下,进一步得到较多的供电轨道。
作为该实施例的进一步实施例,所述金属柱201与所述金属层所构成的截面形貌包括工字形貌。
具体的,优选所述金属柱201与所述金属层所构成的截面形貌呈轴对称的工字形貌,当所述金属柱201与所述金属层所构成的截面形貌呈轴对称的工字形貌,且所述金属柱201的宽度大于所述第一子金属层601的宽度时,所述金属柱201与所述金属层所构成的截面形貌呈轴对称的工字形貌,以形成牢固的卡扣式金属结构,从而进一步增强形成的金属结构的稳定性。
实施例二
如图7a,本实施例还提供一种半导体结构,所述半导体结构包括:基底101及重新布线层,所述重新布线层位于所述基底101的上表面。其中,所述重新布线层包括:金属柱201,所述金属柱201位于所述基底101的上表面;介质层301,所述介质层301位于所述基底101的上表面,所述介质层301包覆所述金属柱201,且所述介质层301中包括沟槽302,所述沟槽302的宽度小于所述金属柱201的宽度,通过所述沟槽302显露所述金属柱201的上表面;金属种子层401,所述金属种子层401覆盖所述介质层301的上表面以及所述沟槽302的底部及侧壁;金属层,所述金属层填满所述沟槽302并覆盖位于所述介质层301上的所述金属种子层401。
本实施例通过所述金属柱201,以降低所述介质层301中所述沟槽302填充的深宽比,,可提高所述重新布线层的平坦度,避免在形成的所述重新布线层中产生凹槽,从而有利于后续制程工艺,降低工艺难度及成本。
具体的,图7b还示意了包含2层所述重新布线层的半导体结构。
本实施例中的所述重新布线层的制备方法可采用实施例一中的所述重新布线层的制备方法,但并不局限于此。所述基底101、所述重新布线层中的所述金属柱201、介质层301、金属种子层401及金属层的形貌、材质以及所述重新布线层的结构,可同实施例一,此处不再赘述。
综上所述,本实用新型的半导体结构,通过制作前期金属柱,以降低介质层中沟槽填充的深宽比,而后再制作金属层,可提高重新布线层的平坦度,避免在形成的重新布线层中产生凹槽,从而有利于后续制程工艺,并降低多层叠加的工艺风险,降低工艺难度及成本。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (10)
1.一种半导体结构,其特征在于,所述半导体结构包括:
基底;
重新布线层,所述重新布线层位于所述基底的上表面;其中,所述重新布线层包括:
金属柱,所述金属柱位于所述基底的上表面;
介质层,所述介质层位于所述基底的上表面,所述介质层包覆所述金属柱,且所述介质层中包括沟槽,所述沟槽的宽度小于所述金属柱的宽度,通过所述沟槽显露所述金属柱的上表面;
金属种子层,所述金属种子层覆盖所述介质层的上表面以及所述沟槽的底部及侧壁;
金属层,所述金属层填满所述沟槽并覆盖位于所述介质层上的所述金属种子层。
2.根据权利要求1所述的半导体结构,其特征在于:所述基底上包括多层所述重新布线层。
3.根据权利要求1所述的半导体结构,其特征在于:所述沟槽深宽比的范围包括0.01~1。
4.根据权利要求1所述的半导体结构,其特征在于:所述金属柱的宽度范围包括20μm~200μm。
5.根据权利要求1所述的半导体结构,其特征在于:所述金属层包括填满所述沟槽的第一子金属层及覆盖位于所述介质层上的所述金属种子层的第二子金属层;其中,所述第二子金属层的宽度范围包括5μm~500μm,所述第二子金属层的厚度范围包括0.5μm~5μm。
6.根据权利要求1所述的半导体结构,其特征在于:所述金属柱与所述金属层所构成的截面形貌包括工字形貌。
7.根据权利要求1所述的半导体结构,其特征在于:所述介质层的厚度范围包括5μm~30μm。
8.根据权利要求1所述的半导体结构,其特征在于:所述金属柱包括铜金属柱、铝金属柱、银金属柱、铬金属柱、钛金属柱、钽金属柱、钼金属柱及钕金属柱中的一种或组合;所述金属层包括铜金属层、铝金属层、银金属层、铬金属层、钛金属层、钽金属层、钼金属层及钕金属层中的一种或组合。
9.根据权利要求1所述的半导体结构,其特征在于:所述金属柱与所述金属层采用相同材料。
10.根据权利要求1所述的半导体结构,其特征在于:所述介质层包括光敏性聚酰亚胺(PI)聚合物薄膜、聚苯并噁(PBO)聚合物薄膜、苯并环丁烯(BCB)聚合物薄膜、环氧树脂(EMC)薄膜、硅胶薄膜、氧化硅薄膜、磷硅玻璃薄膜及含氟玻璃薄膜中的一种或组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920148747.XU CN209804598U (zh) | 2019-01-28 | 2019-01-28 | 半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920148747.XU CN209804598U (zh) | 2019-01-28 | 2019-01-28 | 半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209804598U true CN209804598U (zh) | 2019-12-17 |
Family
ID=68821265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920148747.XU Active CN209804598U (zh) | 2019-01-28 | 2019-01-28 | 半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209804598U (zh) |
-
2019
- 2019-01-28 CN CN201920148747.XU patent/CN209804598U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059107B2 (en) | Packaging methods and packaged devices | |
US9418969B2 (en) | Packaged semiconductor devices and packaging methods | |
US10553569B2 (en) | Multi-die structure and method for forming same | |
TW201739008A (zh) | 半導體元件、半導體封裝及其製造方法 | |
TWI674635B (zh) | 包含單元特定對齊及單元特定佈線之多晶粒封裝 | |
US9583365B2 (en) | Method of forming interconnects for three dimensional integrated circuit | |
US9847315B2 (en) | Packages, packaging methods, and packaged semiconductor devices | |
US20220068896A1 (en) | Semiconductor package including a redistribution structure | |
US8723319B2 (en) | BGA package structure and method for fabricating the same | |
US9059004B2 (en) | Method for chip scale package and package structure thereof | |
TWI761117B (zh) | 電感器、半導體元件及其製造方法 | |
CN111489979A (zh) | 重新布线层的制备方法及半导体结构 | |
CN212084995U (zh) | 晶圆级封装结构 | |
CN209804649U (zh) | 半导体结构 | |
CN209804598U (zh) | 半导体结构 | |
CN209804599U (zh) | 半导体结构 | |
CN111490004A (zh) | 重新布线层的制备方法及半导体结构 | |
US9269610B2 (en) | Pattern between pattern for low profile substrate | |
US11728158B2 (en) | Semiconductor structure and method for preparing the same | |
CN111489978A (zh) | 重新布线层的制备方法及半导体结构 | |
CN212257389U (zh) | 半导体结构 | |
CN212570982U (zh) | 半导体结构 | |
CN114141698A (zh) | 半导体结构及其制备方法 | |
US20230047504A1 (en) | Unit specific variable or adaptive metal fill and system and method for the same | |
US20240222193A1 (en) | Unit specific variable or adaptive metal fill and system and method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Patentee before: SJ Semiconductor (Jiangyin) Corp. |
|
CP03 | Change of name, title or address |