CN110752207B - 一种背面电容结构及制作方法 - Google Patents

一种背面电容结构及制作方法 Download PDF

Info

Publication number
CN110752207B
CN110752207B CN201910852659.2A CN201910852659A CN110752207B CN 110752207 B CN110752207 B CN 110752207B CN 201910852659 A CN201910852659 A CN 201910852659A CN 110752207 B CN110752207 B CN 110752207B
Authority
CN
China
Prior art keywords
hole
semiconductor substrate
layer
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910852659.2A
Other languages
English (en)
Other versions
CN110752207A (zh
Inventor
吴淑芳
陈智广
李立中
黄光伟
吴靖
马跃辉
庄永淳
林伟铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniCompound Semiconductor Corp
Original Assignee
UniCompound Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniCompound Semiconductor Corp filed Critical UniCompound Semiconductor Corp
Priority to CN201910852659.2A priority Critical patent/CN110752207B/zh
Publication of CN110752207A publication Critical patent/CN110752207A/zh
Application granted granted Critical
Publication of CN110752207B publication Critical patent/CN110752207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

本发明公开一种背面电容结构及制作方法，其中方法包括如下：在半导体衬底的正面设有氮化物层，在半导体衬底的背面正对氮化物层设置有孔，所述孔底为氮化物层：在孔内壁和半导体衬底的背面上设置有第一金属层；在孔内壁和半导体衬底的背面上设置有介质层，介质层覆盖第一金属层；在半导体衬底的第一金属层上的介质层设置有通孔；在半导体衬底的背面上制作孔，制作孔内的电容结构可以大大提高电容面积，提高了外延结构的面积利用率；占用的平面空间更小，有利于缩小器件尺寸；不改变原有的制程工艺上，制作出背面电容，节省工艺成本。

Description

一种背面电容结构及制作方法
技术领域
本发明涉及半导体器件上电容制作领域，尤其涉及一种背面电容结构及制作方法。
背景技术
电容的制作是由第一金属层和第二金属层及其之间的介质所形成的，结构如图1所示。一般在半导体器件的正面制作被动元件电容，为了节省半导体器件面积，传统的平面电容结构面积S较低，电容值较低。一般情况下介质层材料一确定，最小间距即被确定，要增大电容一般是增大极板的面积，但这大大占用了芯片面积，不利于集成化。
发明内容
为此，需要提供一种背面电容结构及制作方法，解决传统平面电容占用半导体器件面积大的问题。
为实现上述目的，发明人提供了一种背面电容结构的制作方法，包括如下步骤：
在半导体衬底的正面沉积氮化物层，在半导体衬底的背面正对氮化物层处制作孔，所述孔底为所述氮化物层；
在半导体衬底的背面上沉积金属，在孔内壁和半导体衬底的背面上制作第一金属层；
沉积氮化物层，在孔内壁和半导体衬底的背面上形成覆盖第一金属层的介质层；
涂布第一光阻层，在半导体衬底的第一金属层上显影出通孔，蚀刻去除通孔内的氮化物层。
涂布第二光阻层，显影保留通孔处的第二光阻层；
沉积金属，制作覆盖介质层的第二金属层。
进一步地，在正面沉积氮化物层时，还包括如下步骤：
正面上蜡，再上一层蓝宝石，翻转到背面。
进一步地，还包括如下步骤；
制作与通孔内的第一金属层连接的金属连线。
进一步地，还包括如下步骤：
在半导体衬底上制作绝缘区域。
进一步地，所述半导体衬底为砷化镓衬底。
本发明提供了一种背面电容结构，包括：
在半导体衬底的正面设有氮化物层，在半导体衬底的背面正对氮化物层设置有孔，所述孔底为氮化物层：
在孔内壁和半导体衬底的背面上设置有第一金属层；
在孔内壁和半导体衬底的背面上设置有介质层，介质层覆盖第一金属层；
在半导体衬底的第一金属层上的介质层设置有通孔；
第二金属层覆盖在介质层上并暴露出通孔。
进一步地，所述通孔内设置有连接第一金属层的金属连线。
进一步地，所述半导体衬底上设置有绝缘区域。
进一步地，所述半导体衬底为砷化镓衬底。
区别于现有技术，上述技术方案在半导体衬底的背面上制作孔，制作孔内的电容结构可以大大提高电容面积，提高了外延结构的面积利用率；占用的平面空间更小，有利于缩小器件尺寸；不改变原有的制程工艺上，制作出背面电容，节省工艺成本。
附图说明
图1为背景技术所述电容的结构示意图。
图2为本发明在半导体器件上制作绝缘区域的结构示意图；
图3为本发明在衬底正面保护元器件的结构示意图；
图4为本发明在绝缘区域上制作孔的结构示意图；
图5为本发明在绝缘区域孔内制作第一金属层的剖面结构示意图；
图6为本发明在绝缘区域孔内制作介质层的剖面结构示意图；
图7为本发明在介质层上制作通孔的剖面结构示意图；
图8为本发明在绝缘区域上显影光阻的剖面结构示意图；
图9为本发明在绝缘区域上制作第二金属层的剖面结构示意图；
附图标记说明：
1、衬底；
A、衬底的正面；
B、衬底的背面；
11、孔；
2、氮化物层；
3、第一金属层；
4、介质层；
41、通孔；
5、第一光阻层；
6、第二光阻层；
7、第二金属层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图2至图9，本实施例提供了一种背面电容的制作方法，本制作方法可以在半导体衬底上进行，半导体如晶圆或者芯片等，半导体衬底为砷化镓衬底或者硅衬底。半导体器件衬底1的正面A上制作了许多元器件，为了减少电容结构在正面A的占用，在完成衬底1的正面A器件保护之后，翻至衬底1的背面B，在半导体器件衬底的背面B进行孔11的制作。包括如下步骤：在衬底正面A沉积氮化物层2，可以是氮化硅材料，在正面A继续上蜡及粘合蓝宝石来保护正面A的元器件，结构如图2所示。在后续的制孔工艺中，氮化物层2作为孔11的孔底。
在某些实施例中，可能还涉及到在半导体器件的表面制作绝缘区域；绝缘区域的制作方式可以通过离子植入的方式，首先在半导体衬底上涂布光阻，而后曝光显影在要绝缘的区域开口，最后采用离子植入的方式隔离出无缘区，形成绝缘区域。
在衬底1的背面B上正对氮化物层2的区域制作孔11；在衬底1上涂抹光阻，图形化光阻，曝光显影使得衬底1的背面B上正对氮化物层2的光阻部位开口，以光阻为掩模蚀刻衬底1形成孔11，蚀刻的方式可以是ICP离子束刻蚀，孔11制作完成后清除光阻，得到的结构如图3所示。
孔11制作完毕后，在半导体衬底1的背面B和孔11内壁上制作第一金属层3；第一金属层3形成电容极板一，具体的工艺可以通过在衬底1上涂抹一层光阻，图形化光阻，即对衬底1的背面B和孔11内壁的区域进行曝光显影，使得要沉积金属的部位开口，然后沉积金属，金属举离和去胶清洗得到第一金属层3，即电容极板一，得到的结构如图4所示。这里的图形化要保留孔11内的第一金属层3和衬底的背面B上的第一金属层3。
之后在孔11内壁制作介质层4；介质层4的作用是为了避免第一金属层3与第二金属层7的电连接，则在制作介质层4时，要在衬底1的背面B和孔11内壁上制作覆盖第一金属层3的介质层4，从而实现第一金属层3与第二金属层7的隔离。介质层4可以是绝缘的材料，如氮化物(氮化硅等)或者其它介质材料，在衬底1上采用化学气相沉积法镀上介质材料，然后进行光刻图形化，以光阻为掩模进行蚀刻得到所需要介质层4，得到的结构如图5所示。
在介质层4上制作连接第一金属层3的通孔41；具体步骤为在介质层4上涂布第一光阻层5，对半导体衬底1的第一金属层上3的区域进行曝光显影，曝光显影后第一光阻层5的结构如图6所示，之后以光阻为掩模蚀刻介质层4至第一金属层3，清洗光阻后得到通孔41的结构如图7所示，外部电路可以通过通孔41和第一金属层3进行连接。
然后制作第二金属层7，即电容极板二；在衬底1的背面的介质层4上涂布第二光阻层6，对通孔41的区域进行曝光显影，显影后保留通孔41处的第二光阻层6，使得通孔31不在后续金属的沉积范围内，此时显影后的第二光阻层6的结构如图8所示，然后沉积金属，形成覆盖介质层4的第二金属层7，金属举离并去胶清洗后得到的结构如图9所示。
在某些实施例中，为了实现对电容结构的连接，在通孔41处制作与通孔41内的第一金属层3连接的金属连线。具体的工艺：在衬底1上涂布光阻，图形化光阻，对通孔41上的部位进行开口，然后沉积金属，金属举离和去胶清洗得到金属连线。
在半导体器件衬底1的背面B制作孔，孔11内的第一金属层3(极板一)和第二金属层7(极板二)作为电容器的两个极板，介质层4在两极板的中间，即为电容结构的介电层，从而在孔11内形成电容结构。孔11中内壁的结构可以大大提高电容极板面积，提高电容容值，减少了正面的面积占用。将正面电容移动至背面制作，提高了外延结构的面积利用率。电容结构处在绝缘区域内部，降低了对半导体器件的寄生电容影响。并且在不改变原有的制程工艺上，制作出背面电容，节省工艺成本。
本发明提供了一种背面电容结构，如图2至图9所示，本实施例的电容结构可以根据上面的方法制得。背面电容结构包括：半导体衬底1的正面A上设置有氮化物层2，氮化物层2用来保护正面元器件，半导体衬底1的背面B正对氮化物层2的区域设置有孔11，孔11的底部为氮化物层2；在孔11内壁和衬底1的背面B上设置有第一金属层3；孔11内壁和半导体衬底1的背面B上设置有介质层4，介质层4覆盖第一金属层3；在半导体衬底1的第一金属层3上的介质层4设置有通孔41，第二金属层7覆盖介质层4并暴露出通孔41。
在某些实施例中，半导体衬底1上设置有绝缘区域，方便制作电容结构。在某些实施例中，半导体衬底1为砷化镓衬底。在某些实施例中，通孔41内设置有与第一金属层3连接的金属连线，金属连线的引出可以实现外部连接到孔内电容的一个极板，从而方便外部电路结构的连接。
在半导体器件衬底1的背面B设置有孔，孔11内的第一金属层3(极板一)和第二金属层7(极板二)作为电容器的两个极板，介质层4作为介电层隔离第一金属层3和第二金属层7，起到避免第一金属层3与第二金属层7的电连接的作用，从而在孔11内形成电容结构。孔11中内壁的结构可以大大提高电容极板面积，提高电容容值，减少了正面的面积占用。将正面电容移动至背面制作，提高了外延结构的面积利用率。电容结构处在绝缘区域内部，降低了对半导体器件的寄生电容影响。并且在不改变原有的制程工艺上，制作出背面电容，节省工艺成本。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (7)

1.一种背面电容结构的制作方法，其特征在于，包括如下步骤：
在半导体衬底的正面沉积氮化物层，氮化物层紧贴在半导体衬底正面，在半导体衬底的背面正对氮化物层处制作孔，所述孔底为所述氮化物层；
在半导体器件的表面通过离子植入的方式制作绝缘区域，所述绝缘区域处在半导体衬底内；
在半导体衬底的背面上沉积金属，在孔内壁和半导体衬底的背面上制作第一金属层；
沉积氮化物层，在孔内壁和半导体衬底的背面上形成覆盖第一金属层的介质层；
涂布第一光阻层，在半导体衬底的第一金属层上显影出通孔，蚀刻去除通孔内的氮化物层；
涂布第二光阻层，显影保留通孔处的第二光阻层；
沉积金属，制作覆盖介质层的第二金属层，形成电容结构，电容结构处在绝缘区域内部。
2.根据权利要求1所述的一种背面电容结构的制作方法，其特征在于，在正面沉积氮化物层时，还包括如下步骤：
正面上蜡，再上一层蓝宝石，翻转到背面。
3.根据权利要求1所述的一种背面电容结构的制作方法，其特征在于，还包括如下步骤；
制作与通孔内的第一金属层连接的金属连线。
4.根据权利要求1到3任意一项所述的一种背面电容结构的制作方法，其特征在于，所述半导体衬底为砷化镓衬底。
5.一种背面电容结构，其特征在于，包括：
所述电容结构处在通过离子植入的方式制作的绝缘区域内部，所述绝缘区域处在半导体衬底内；
在半导体衬底的正面设有氮化物层，氮化物层紧贴在半导体衬底正面，在半导体衬底的背面正对氮化物层设置有孔，所述孔底为氮化物层：
在孔内壁和半导体衬底的背面上设置有第一金属层；
在孔内壁和半导体衬底的背面上设置有介质层，介质层覆盖第一金属层；
在半导体衬底的第一金属层上的介质层设置有通孔；
第二金属层覆盖在介质层上并暴露出通孔。
6.根据权利要求5所述的一种电容结构，其特征在于，所述通孔内设置有连接第一金属层的金属连线。
7.根据权利要求5到6任意一项所述的一种电容结构，其特征在于，所述半导体衬底为砷化镓衬底。
CN201910852659.2A 2019-09-10 2019-09-10 一种背面电容结构及制作方法 Active CN110752207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910852659.2A CN110752207B (zh) 2019-09-10 2019-09-10 一种背面电容结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910852659.2A CN110752207B (zh) 2019-09-10 2019-09-10 一种背面电容结构及制作方法

Publications (2)

Publication Number Publication Date
CN110752207A CN110752207A (zh) 2020-02-04
CN110752207B true CN110752207B (zh) 2021-04-30

Family

ID=69276224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910852659.2A Active CN110752207B (zh) 2019-09-10 2019-09-10 一种背面电容结构及制作方法

Country Status (1)

Country Link
CN (1) CN110752207B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864063A (zh) * 2020-07-09 2020-10-30 复旦大学 三维电容制备方法
CN112466852A (zh) * 2021-01-28 2021-03-09 成都市克莱微波科技有限公司 旁路电容的制造方法及旁路电容

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253127A (zh) * 2013-06-25 2014-12-31 台湾积体电路制造股份有限公司 具有降低衬底翘曲的背面结构的集成电路
CN105280727A (zh) * 2015-11-06 2016-01-27 中国电子科技集团公司第十三研究所 微波内匹配功率晶体管匹配电容及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397617C (zh) * 2002-10-16 2008-06-25 联华电子股份有限公司 制作一高密度电容的方法
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US9123735B2 (en) * 2013-07-31 2015-09-01 Infineon Technologies Austria Ag Semiconductor device with combined passive device on chip back side
CN107275315A (zh) * 2017-05-27 2017-10-20 厦门市三安集成电路有限公司 一种化合物半导体背金电容的结构及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253127A (zh) * 2013-06-25 2014-12-31 台湾积体电路制造股份有限公司 具有降低衬底翘曲的背面结构的集成电路
CN105280727A (zh) * 2015-11-06 2016-01-27 中国电子科技集团公司第十三研究所 微波内匹配功率晶体管匹配电容及其制作方法

Also Published As

Publication number Publication date
CN110752207A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
US9093419B2 (en) Semiconductor device containing MIM capacitor and fabrication method
TWI674685B (zh) 半導體結構及方法
KR100438160B1 (ko) 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
CN110752207B (zh) 一种背面电容结构及制作方法
US6518141B2 (en) Method for manufacturing a radio frequency integrated circuit on epitaxial silicon
CN110223970B (zh) 一种孔槽式的电容结构及制作方法
US9859205B2 (en) Semiconductor device having an airbridge and method of fabricating the same
CN110473861B (zh) 一种环柱电容结构及制作方法
US11574880B2 (en) Electronic device with an integral filtering component
CN110767633A (zh) 一种不同深度的电容结构及制作方法
KR20180037878A (ko) 반도체 소자 및 이의 제조 방법
CN112530939B (zh) 集成电容器及其制造方法，射频电路
US6777284B2 (en) Method of manufacturing an electronic device
KR20040007155A (ko) Ｍｉｍ 구조의 커패시터 제조방법
CN110233147B (zh) 一种叠状电感及制作方法
CN110767632A (zh) 一种电容结构及制作方法
US11538751B2 (en) Inductor capacitor filter in far back end of line and integration schemes
KR100591170B1 (ko) 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법
KR100800934B1 (ko) 반도체 소자 및 그 제조방법
KR100688700B1 (ko) 반도체 소자 제조 방법
TW202349563A (zh) 一種去除在閘極結構上方的階梯高度的方法
CN111834339A (zh) 一种用于集成电路的电感结构及制作方法
KR0157975B1 (ko) 집적회로의 스택트 캐패시터 제조방법
KR100925092B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant