CN118231264A - 一种高密度rdl制造工艺 - Google Patents
一种高密度rdl制造工艺 Download PDFInfo
- Publication number
- CN118231264A CN118231264A CN202410277624.1A CN202410277624A CN118231264A CN 118231264 A CN118231264 A CN 118231264A CN 202410277624 A CN202410277624 A CN 202410277624A CN 118231264 A CN118231264 A CN 118231264A
- Authority
- CN
- China
- Prior art keywords
- seed layer
- pid material
- substrate
- pid
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000010949 copper Substances 0.000 claims abstract description 31
- 229910052802 copper Inorganic materials 0.000 claims abstract description 30
- 238000001259 photo etching Methods 0.000 claims abstract description 21
- 238000009713 electroplating Methods 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 3
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract description 2
- 239000000654 additive Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开一种高密度RDL制造工艺，属于印刷电路的技术领域。该工艺包括以下制作过程：将PID材料附着在基板上；光刻PID材料形成用于布线的沟槽；制作覆盖沟槽和光刻后剩余PID材料顶部的种子层；在种子层上电镀铜；通过化学机械抛光或飞切去除光刻后剩余PID材料顶部多余的铜和种子层。该工艺在PID材料底部形成的种子层不会造成电路短路，克服常见RDL制造工艺在刻蚀种子层的过程中刻蚀已制造好布线的缺陷，用PID材料代替光刻胶形成精细的特征图案，降低了制作超细布线的复杂程度，具有实用价值。
Description
技术领域
本发明涉及一种制作RDL层技术，具体来说，是公开一种高密度RDL制造工艺，属于印刷电路的技术领域。
背景技术
在芯片封装工艺中，RDL(Redistribution Layer,重新布线层)层起到对I/O口重新布局的作用。高互联密度的需求需要多层RDL层，同时也需要RDL金属线的线宽和间距向着更小的方向发展。半加成法是当前制造RDL层的常用方法，其步骤如下：先在基底上沉积一薄层钛和铜作为种子层，然后在种子层上层压或旋涂光刻胶，进行光刻、显影后形成所需的图案沟槽，电镀铜后将光刻胶去除，并用干法刻蚀或湿法刻蚀去除多余的种子层，最后覆盖上介电材料并进行抛光处理。然而，半加成法工艺自身的缺点限制了其制作超细布线的最小宽度。半加成法工艺自身的缺点有以下五个方面：第一，半加成法需要对种子层进行刻蚀，这会去除侧壁和制作好的布线顶部的部分铜，不利于制作超细线，且制备而成的布线容易脱落；第二，由于聚合物电介质的脱模作用，其表面变得粗糙，导致铜与聚合物无法充分粘合；第三，在种子层蚀刻过程中，化学试剂难以进入沟槽，导致种子层蚀刻不完全或蚀刻时间过长；第四，随着制作线宽的缩小，导线与基底的接触面积也会缩小，这样小的接触面积加上高纵横比设计会使结合强度低，从而产生机械问题；第五，铜电镀后形成的铜线表面高度不均匀。以上五方面因素使当前半加成法工艺制作的常见最小线宽限制在5微米左右。
专利CN117276233A提出一种嵌入式高密度布线制备技术，其需要蚀刻玻璃基板表面制作凹槽，再向凹槽内填充金属，这对基板材料性能及凹槽加工工艺提出较大要求，加工成本较高，使用场景得到限制。
综上，如何在芯片封装工艺中实现超细布线是目前亟待解决的问题。
发明内容
本发明的发明目的是针对上述背景技术的不足，提供一种制作超细布线的方法，通过简单RDL工艺实现超细布线并提高布线附着可靠性的发明目的，解决半加成法工艺制作的最小线宽存在局限性的技术问题。
本发明为实现上述发明目的采用如下技术方案：
一种高密度RDL制造工艺，该生产工艺包括以下步骤：
步骤一，将PID(Photosensitive Imaging Dielectric，光敏成像电介质)材料附着在基板上；
步骤二，光刻附着在基板上的PID材料，形成用于布线的沟槽；
步骤三，在步骤二形成沟槽的基板表面，制作覆盖沟槽和光刻后剩余PID材料顶部的种子层；
步骤四，在步骤三制作的种子层上电镀铜；
步骤五，去除光刻后剩余PID材料顶部多余的铜和种子层。
作为一种高密度RDL制造工艺的进一步优化方案，PID材料是一种光敏介质薄膜，其薄膜形态为液体或干膜。PID材料为液体状态光敏介质薄膜时，步骤一采用旋涂的方式附着于基板上；PID材料为干膜状态光敏介质薄膜时，步骤一采用层压的方式附着于基板上。
作为一种高密度RDL制造工艺的进一步优化方案，步骤一中PID材料的附着厚度为2~6微米。
作为一种高密度RDL制造工艺的进一步优化方案，种子层材料为Cu和Ti的一种。
作为一种高密度RDL制造工艺的进一步优化方案，步骤三采用物理气相沉积法制作覆盖沟槽和光刻后剩余PID材料顶部的种子层。
作为一种高密度RDL制造工艺的进一步优化方案，步骤五通过化学机械抛光或飞切工艺去除光刻后剩余PID材料顶部多余的铜和种子层。
本发明采用上述技术方案，具有以下有益效果：
（1）本发明所提RDL工艺，通过光刻附着于基板表面的PID材料，在基板表面图案化形成用于超细布线的嵌入式沟槽，通过制作覆盖嵌入式沟槽和光刻剩余PID材料顶部的种子层后镀铜的方式在不同平面形成铜金属层，仅需去除光刻剩余PID材料上顶部多余的铜，完整保留形成于嵌入式沟槽中的RDL层，经实验测得，本发明所提RDL工艺制作的最小线宽为1~2μm，突破半加成法工艺布线的最小线宽制约，具有工艺简单以及能够制作线宽更小的超细布线的技术优势以及在相同封装结构下实现更高密度布线的技术优势。
（2）相较于半加成法工艺，本发明所提RDL工艺在PID材料顶部和嵌入式沟槽两个高度平面制作种子层，因此在镀铜工艺后无需刻蚀覆盖沟槽的种子层，仅需去除PID材料顶部形成的种子层以免造成电路短路，解决半加成法工艺刻蚀侧壁的问题，减少了加工工序，用PID材料代替光刻胶形成精细的特征图案，降低了制作超细布线的复杂程度。
（3）相较于半加成法工艺，本发明所提RDL工艺所制得的布线有更好的线型完整性，能制作更高纵横比的布线。
（4）相较于半加成法工艺，由于本发明所提RDL工艺在光刻PID材料图案化沟槽后的基板表面制作种子层，RDL层与基板的接触面积不随线宽的缩小而减小，PID材料为镀铜提供机械支撑，避免了现有工艺的机械问题，克服半加成法工艺制备而得的布线容易脱落的缺陷，提高布线附着可靠性。
（5）相较于半加成法工艺，由于本发明所提RDL工艺去除光刻剩余PID材料顶部多余的铜和种子层，通过图案化的RDL层的方式实现嵌入式沟槽内超细布线，防止短路并确保了RDL层表面的平整性，制得的铜线表面的高度具有一致性。
附图说明
图1为本发明所提RDL工艺附着PID材料后的基板的结构图。
图2为本发明所提RDL工艺光刻PID材料后的基板的结构图。
图3为本发明所提RDL工艺制作种子层后的基板的结构图。
图4为本发明所提RDL工艺在种子层上电镀铜后的基本的结构图。
图5为本发明所提RDL工艺去除PID材料顶部多余铜和种子层的基板的结构图。
图6为本发明所提RDL工艺的流程图。
图中标号说明：1、基板，2、PID材料，3、沟槽，4、种子层，5、铜。
具体实施方式
下面结合附图对发明的技术方案进行详细说明。
针对加成法工艺自身缺点限制其制作超细布线最小宽度的这一现状，本发明提出一种改进型RDL工艺。该工艺，首先，通过图案化附着在基板上的PID材料形成用于超细布线的嵌入式沟槽；接着，通过在制备沟槽结构的基板上沉积金属的方式在基板不同平面制作种子层并镀铜；最后，去除PID材料顶部多余的铜和种子层，完整保留形成于嵌入式沟槽的RDL层。
如图6所示，一种用嵌入式沟槽实现超细布线的RDL工艺，包括以下五个步骤。
步骤一，将PID材料附着在基板上
如图1所示，将PID材料2层压在基板1上。本实施中，选择TOK公司生产的5微米超薄光敏干膜介电聚合物IF4605材料，其介电常数为3.8，用真空层压机层压到玻璃基板上，其温度为90℃，时间为30s。
步骤二，光刻附着在基板上的PID材料
如图2所示，光刻基板1上附着的PID材料2，形成用于布线的沟槽3。本实施例中，光刻PID材料的具体方法为：用投影式光刻机UX-44101进行光刻，其设置参数为600mj/cm2；将光刻PID材料后的基板置于90℃烤箱中烘烤20分钟；对烘烤后的基板，用PGMEA材料进行浸入式显影90s；将显影后的基板置于200℃烤箱中固化60分钟。
步骤三，制作覆盖沟槽和光刻后剩余PID材料顶部的种子层
如图3所示，在步骤二形成沟槽的基板表面，制作覆盖沟槽3和光刻后剩余PID材料2顶部的种子层4。本实施例中，用物理气相沉积法制作厚度为200nm的Cu种子层。
步骤四，在步骤三制作的种子层上电镀铜
如图4所示，在种子层3上电镀铜5。
步骤五，去除光刻后剩余PID材料顶部多余的铜和种子层
本实施例中通过飞切工艺去除光刻后剩余PID材料顶部多余的铜和种子层，完成RDL层制作的基板如图5所示。
以上显示和描述了本发明的基本原理、主要特征和优点。本领域的技术人员应该了解，本发明不受上述具体实施例的限制，上述具体实施例和说明书中的描述只是为了进一步说明本发明的原理和制备效果，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，例如，可以用玻璃基板或有机基板实现本发明的RDL工艺，这些变化和改进都落入本发明要求保护的范围内。本发明要求保护的范围由权利要求书及其等效物界定。
Claims (7)
1.一种高密度RDL制造工艺，其特征在于，包括：
步骤一，将PID材料附着在基板上；
步骤二，光刻附着在基板上的PID材料，形成用于布线的沟槽；
步骤三，在所述步骤二形成沟槽的基板表面，制作覆盖沟槽和光刻后剩余PID材料顶部的种子层；
步骤四，在所述步骤三制作的种子层上电镀铜；
步骤五，去除光刻后剩余PID材料顶部多余的铜和种子层。
2.根据权利要求1所述一种高密度RDL制造工艺，其特征在于，所述PID材料为液体状态光敏介质薄膜时，步骤一采用旋涂的方式将PID材料附着于基板上。
3.根据权利要求1所述一种高密度RDL制造工艺，其特征在于，所述PID材料为干膜状态光敏介质薄膜时，步骤一采用层压的方式将PID材料附着于基板上。
4.根据权利要求1所述一种高密度RDL制造工艺，其特征在于，所述步骤一中，PID材料的附着厚度为2~6微米。
5.根据权利要求1所述一种高密度RDL制造工艺，其特征在于，所述步骤三制作的种子层为薄层铜或薄层钛。
6.根据权利要求1所述一种高密度RDL制造工艺，其特征在于，所述步骤三采用物理气相沉积法制作覆盖沟槽和光刻后剩余PID材料顶部的种子层。
7.根据权利要求1所述一种高密度RDL制造工艺，其特征在于，所述步骤五通过化学机械抛光或飞切工艺去除光刻后剩余PID材料顶部多余的铜和种子层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410277624.1A CN118231264A (zh) | 2024-03-12 | 2024-03-12 | 一种高密度rdl制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410277624.1A CN118231264A (zh) | 2024-03-12 | 2024-03-12 | 一种高密度rdl制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118231264A true CN118231264A (zh) | 2024-06-21 |
Family
ID=91503249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410277624.1A Pending CN118231264A (zh) | 2024-03-12 | 2024-03-12 | 一种高密度rdl制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118231264A (zh) |
-
2024
- 2024-03-12 CN CN202410277624.1A patent/CN118231264A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5118385A (en) | Multilayer electrical interconnect fabrication with few process steps | |
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US5112448A (en) | Self-aligned process for fabrication of interconnect structures in semiconductor applications | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| KR100941691B1 (ko) | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| EP0190490B1 (en) | Thin-film electrical connections for integrated circuits | |
| JPH03136243A (ja) | 集積回路構造の形成方法 | |
| US9684237B2 (en) | Circuit board formation using organic substrates | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| CN101981655B (zh) | 用于在c4焊盘之间制造线/间隔布线的方法 | |
| CN104582321A (zh) | 印刷电路板及其制备方法 | |
| WO2024120422A1 (zh) | 具有转接板功能的新型封装基板及其制作方法 | |
| CN114496809A (zh) | Htcc基板薄膜多层布线的制作方法 | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| US10332850B2 (en) | Method for producing contact areas on a semiconductor substrate | |
| CN210040131U (zh) | 一种重新布线层 | |
| JPH0653660A (ja) | 配線層の平坦化方法 | |
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| CN210467823U (zh) | 一种重新布线层 | |
| JP2004247549A (ja) | 配線基板の作製方法および多層配線基板の作製方法 | |
| JP5640667B2 (ja) | 回路基板の製造方法 | |
| CN118231264A (zh) | 一种高密度rdl制造工艺 | |
| CN116469832A (zh) | 板级封装方法 | |
| CN112259465A (zh) | 一种重新布线层及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |