CN103943559B - 金属硬掩膜结构、制造方法及铜互连结构制造方法 - Google Patents

金属硬掩膜结构、制造方法及铜互连结构制造方法 Download PDF

Info

Publication number
CN103943559B
CN103943559B CN201410192846.XA CN201410192846A CN103943559B CN 103943559 B CN103943559 B CN 103943559B CN 201410192846 A CN201410192846 A CN 201410192846A CN 103943559 B CN103943559 B CN 103943559B
Authority
CN
China
Prior art keywords
hard mask
metal hard
mask layer
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410192846.XA
Other languages
English (en)
Other versions
CN103943559A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410192846.XA priority Critical patent/CN103943559B/zh
Publication of CN103943559A publication Critical patent/CN103943559A/zh
Application granted granted Critical
Publication of CN103943559B publication Critical patent/CN103943559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属硬掩膜结构、制造方法及铜互连结构制造方法，通过在现有的金属硬掩膜层的内侧壁上形成刻蚀选择比不同的内墙金属掩膜层，使得后续刻蚀工艺中可以利用两种金属硬掩膜层分别对其下方的层结构的刻蚀选择比的不同，来改善刻蚀形成结构的形貌，增加了刻蚀形成结构的顶端开口的关键尺寸，从而为后续的填充工艺提供更大的工艺窗口，有效降低了填充缺陷，提高了产品性能。

Description

金属硬掩膜结构、制造方法及铜互连结构制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属硬掩膜结构、制造方法及铜互连结构制造方法。
背景技术
随着半导体器件的关键尺寸的不断缩小，铜互连的无孔洞填充变得愈发困难。单纯依靠阻挡籽晶层(barrier&seed)和电镀铜(ECP)的工艺进步已经很难满足要求，这就需要其它制程为barrier&seed和ECP提供更大的工艺窗口。
为了降低铜互连的RC延时(delay)，多孔低介电材料被引入，但随之而来的就是剥落损伤(strip damage)变得不可忽略。为了克服引入多孔低介电材料所但来的一系列挑战，工艺整合上采用了氮化钛(TiN)金属硬掩膜(metal hardmask，MHM)工艺，即利用TiN与低介电常数材料层(LK)和光刻胶层(PR)之间的高刻蚀选择性，通过部分刻蚀通孔(partial via etch)的方法来形成双大马士革结构，请参考图1和图2，具体包括：
S11，在一半导体衬底上形成阻挡层和低K介质层；
S12，在所述介质层上形成TiN硬掩膜层以及图案化的光刻胶层；
S13，光刻并刻蚀所述TiN硬掩膜层以将所述光刻胶层的图案转移到TiN硬掩膜层，移除所述光刻胶层；
S14，以所述TiN硬掩膜层为掩膜，部分刻蚀所述低K介质层形成通孔；
S15，继续以所述TiN硬掩膜层为掩膜，继续刻蚀所述低K介质层以及阻挡层至所述衬底表面形成沟槽；
S16，湿法清洗器件后，在所述通孔和沟槽中形成阻挡籽晶层；
S17，采用电镀铜工艺继续在所述通孔和沟槽中填充铜。
上述过程的步骤S13中TiN硬掩膜层的使用可以明显减小在步骤S15形成的沟槽的开口顶角的平面，使沟槽的上半部分的侧壁比较直(图2虚线框100所示)。然而，这种比较直的沟槽形貌对沟槽后续的互连铜的直接填充是一个很大的挑战，容易产生空洞(gap)等填充缺陷，进而造成填充的铜从沟槽中剥落(strip damage)，使得铜互连结构失效或者性能降低。
因此，需要一种新的金属硬掩膜结构、制造方法及铜互连结构制造方法，以避免上述缺陷。
发明内容
本发明的目的在于提供一种金属硬掩膜结构、制造方法及铜互连结构制造方法，能够利于互连铜在沟槽中的填充，减少填充缺陷。
为解决上述问题，本发明提出一种金属硬掩膜结构，包括：位于衬底上的图案化金属硬掩膜层以及形成于所述图案化金属硬掩膜层两内侧壁上的内侧墙金属硬掩膜层，所述内侧墙金属硬掩膜层与所述图案化金属硬掩膜层的刻蚀选择比不同。
进一步的，所述图案化金属掩膜层为氮化钛。
进一步的，所述内侧墙金属掩膜层为氮化硅或氮氧化硅。
进一步的，所述内侧墙金属掩膜层的宽度小于10nm。
本发明还提供一种金属硬掩膜结构的制造方法，包括：
提供一半导体衬底，在所述半导体衬底上依次形成阻挡层和低K介质层；
在所述低K介质层上形成第一金属硬掩膜层以及图案化的光刻胶层；
光刻并刻蚀所述第一金属硬掩膜层以将所述光刻胶层的图案转移到第一金属硬掩膜层以形成图案化金属硬掩膜层；
移除所述光刻胶层；
在所述图案化金属硬掩膜层和低K介质层表面沉积第二金属硬掩膜层，刻蚀所述第二金属硬掩膜层以形成所述图案化金属硬掩膜层两内侧壁上的内侧墙金属硬掩膜层，所述内侧墙金属硬掩膜层与所述图案化金属硬掩膜层的刻蚀选择比不同。
进一步的，采用干法刻蚀工艺，刻蚀所述第二金属硬掩膜层以形成所述内侧墙金属硬掩膜层。
本发明还提供一种铜互连结构的形成方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次形成阻挡层和低K介质层；
在所述低K介质层上形成上述之一的金属硬掩膜结构，所述金属硬掩膜结构包括位于所述低K介质层上的图案化金属硬掩膜层以及形成于所述图案化金属硬掩膜层两内侧壁上的内侧墙金属硬掩膜层，所述内侧墙金属硬掩膜层与所述图案化金属硬掩膜层的刻蚀选择比不同；
以所述图案化金属硬掩膜层和内侧墙金属硬掩膜层为掩膜，对所述低K介质层进行用于铜互连的通孔的光刻和刻蚀，形成浅沟槽；
以所述图案化金属硬掩膜层为掩膜，刻蚀所述浅沟槽处的内侧墙金属硬掩膜层、低K介质层以及阻挡层，形成用于铜互连的通孔和沟槽；
在所述通孔和沟槽中形成阻挡籽晶层；
采用电镀铜工艺继续在所述通孔和沟槽中填充铜；
机械平坦化去除所述图案化金属硬掩膜层以形成铜互连结构。
进一步的，刻蚀所述浅沟槽处的内侧墙金属硬掩膜层、低K介质层以及阻挡层，形成用于铜互连的通孔和沟槽时，内侧墙金属掩膜层被刻蚀去除且内侧墙金属掩膜层位置下方的低K介质层形成有一段倾斜角相对较大的侧壁以及所述倾斜角相对较大的侧壁向沟槽底部延伸的一段倾斜角相对较小的侧壁。
进一步的，所述倾斜角相对较大的侧壁的垂直高度大于10nm。
与现有技术相比，本发明提供的金属硬掩膜结构、制造方法及铜互连结构制造方法，通过在现有的金属硬掩膜层的内侧壁上形成刻蚀选择比不同的内墙金属掩膜层，使得后续刻蚀工艺中可以利用两种金属硬掩膜层分别对其下方的层结构的刻蚀选择比的不同，来改善刻蚀形成结构的形貌，增加了刻蚀形成结构的顶端开口的关键尺寸，从而为后续的填充工艺提供更大的工艺窗口，有效降低了填充缺陷，提高了产品性能。
附图说明
图1是现有技术中铜互连结构的制造方法流程图；
图2是现有技术中通孔和沟槽刻蚀后的器件结构示意图；
图3是本发明具体实施例的金属硬掩膜结构的示意图；
图4是本发明具体实施例的金属硬掩膜结构的制造方法流程图；
图5是本发明具体实施例的铜互连结构的制造方法流程图；
图6A至6E是图5所示的制造流程中的器件结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。
请参考图3，本发明提出一种金属硬掩膜结构，包括：位于衬底30上的图案化金属硬掩膜层31以及形成于所述图案化金属硬掩膜层31两内侧壁上的内侧墙金属硬掩膜层32(spacer)，所述内侧墙金属硬掩膜层32与所述图案化金属硬掩膜层31的刻蚀选择比不同。
其中，所述图案化金属掩膜层31可以为氮化钛TiN(MHM)，利用TiN与低K介质层31(LK)和刻蚀所用的光刻胶层(PR)之间具有高刻蚀选择性；所述内侧墙金属掩膜层32可以为氮化硅(SiN)或氮氧化硅(SiON)或氧化硅((SiO2))或三者中两种或三种的组合，即可以是单层结构，也可以是复合层结构，例如氮化硅-氧化硅，氮化硅-氮氧化硅，氧化硅-氮氧化硅，氧化硅-氮化硅-氧化硅，其宽度W小于10nm，例如9nm，8nm，7nm，6nm，5nm，4nm，3nm，2nm，优选5nm。
请参考图4，本发明还提供一种金属硬掩膜结构的制造方法，包括：
S41，提供一半导体衬底，在所述半导体衬底上依次形成阻挡层和低K介质层；
S42，在所述低K介质层上形成第一金属硬掩膜层以及图案化的光刻胶层；
S43，光刻并刻蚀所述第一金属硬掩膜层以将所述光刻胶层的图案转移到第一金属硬掩膜层以形成图案化金属硬掩膜层；
S44，移除所述光刻胶层；
S45，在所述图案化金属硬掩膜层和低K介质层表面沉积第二金属硬掩膜层，刻蚀所述第二金属硬掩膜层以形成所述图案化金属硬掩膜层两内侧壁上的内侧墙金属硬掩膜层，所述内侧墙金属硬掩膜层与所述图案化金属硬掩膜层的刻蚀选择比不同。
进一步的，采用干法刻蚀工艺，刻蚀所述第二金属硬掩膜层以形成所述内侧墙金属硬掩膜层。
请参考图5，本发明还提供一种铜互连结构的形成方法，包括以下步骤：
S51，提供一半导体衬底，在所述半导体衬底上依次形成阻挡层和低K介质层；
S52，在所述低K介质层上形成上述的金属硬掩膜结构，所述金属硬掩膜结构包括位于所述低K介质层上的图案化金属硬掩膜层以及形成于所述图案化金属硬掩膜层两内侧壁上的内侧墙金属硬掩膜层，所述内侧墙金属硬掩膜层与所述图案化金属硬掩膜层的刻蚀选择比不同；
S53，以所述图案化金属硬掩膜层和内侧墙金属硬掩膜层为掩膜，对所述低K介质层进行用于铜互连的通孔的光刻和刻蚀，形成浅沟槽；
S54，以所述图案化金属硬掩膜层为掩膜，刻蚀所述浅沟槽处的内侧墙金属硬掩膜层、低K介质层以及阻挡层，形成用于铜互连的通孔和沟槽；
S55，在所述通孔和沟槽中形成阻挡籽晶层；
S56，采用电镀铜工艺继续在所述通孔和沟槽中填充铜；
S57，机械平坦化去除所述图案化金属硬掩膜层以形成铜互连结构。
请参考图6A，在步骤S51中提供的半导体衬底60为形成有第一层铜互连层的衬底或者形成有上一层铜互连层的衬底，在半导体衬底60上依次形成用于保护半导体衬底60在后续刻蚀工艺中不受损伤的阻挡层61以及用于形成和隔离相邻两层铜互连层的低K介质层(也可以是超低K介质层)62。
请参考图6B，在步骤S52中，可以借助图4所示的金属硬掩膜结构的制造方法在低K介质层62上形成金属硬掩膜结构，在此不再赘述。所述金属硬掩膜结构包括位于所述低K介质层62上的图案化金属硬掩膜层63以及形成于所述图案化金属硬掩膜层63两内侧壁上的内侧墙金属硬掩膜层64，所述内侧墙金属硬掩膜层64与所述图案化金属硬掩膜层63对低K介质层62的刻蚀选择比不同。其中，所述图案化金属掩膜层63可以为氮化钛；所述内侧墙金属掩膜层64可以为氮化硅(SiN)或氮氧化硅(SiON)或氧化硅((SiO2))或三者中两种或三种的组合，即可以是单层结构，也可以是复合层结构，例如氮化硅-氧化硅，氮化硅-氮氧化硅，氧化硅-氮氧化硅，氧化硅-氮化硅-氧化硅，其宽度W小于10nm。
请参考图6C，在步骤S53中，可以先在所述图案化金属硬掩膜层63和内侧墙金属硬掩膜层64上形成图案化光刻胶层65；然后以所述图案化光刻胶层65、所述图案化金属硬掩膜层63和内侧墙金属硬掩膜层64为掩膜，对所述低K介质层62进行用于铜互连的通孔的光刻和刻蚀，将图案化光刻胶层65上的图案转移到低K介质层62上，形成浅沟槽66。
请参考图6D，在步骤S54中，可以先移除图案化光刻胶层，然后以所述图案化金属硬掩膜层63为掩膜，干法刻蚀所述浅沟槽处的内侧墙金属硬掩膜层、低K介质层62以及阻挡层61，形成用于铜互连的通孔67和沟槽68，该过程中内侧墙金属硬掩膜层完全被刻蚀掉，通孔67暴露出衬底60的上表面，且在原来的浅沟槽66顶端开口处形成了一段倾斜角相对较大的侧壁，使得沟槽侧壁不在呈现垂直形貌，而是类似三级台阶样式的形貌(double slope)，即在刻蚀所述浅沟槽处的内侧墙金属硬掩膜层、低K介质层以及阻挡层，形成用于铜互连的通孔和沟槽时，由于图案化金属硬掩膜层63和内侧墙金属硬掩膜层相对于低K介质层62的刻蚀选择比不同，所以内侧墙金属掩膜层会一同被刻蚀去除，且内侧墙金属掩膜层位置下方的低K介质层形成有一段倾斜角相对较大的侧壁以及所述倾斜角相对较大的侧壁向沟槽底部延伸的一段倾斜角相对较小的侧壁，所述倾斜角相对较大的侧壁的垂直高度H大于10nm，该高度H可以通过刻蚀工艺来调节。为了进一步的增大后续工艺的工艺窗口，可以在上述的浅沟槽处的内侧墙金属硬掩膜层、低K介质层62以及阻挡层61刻蚀完毕后，进行图案化金属硬掩膜层的回刻蚀来进一步增大后续工艺的工艺窗口。
请继续参考图6D，步骤S55中，在刻蚀形成的通孔67和沟槽68中先形成一层阻挡籽晶层(未图示)，以利用后续的铜电镀工艺(ECP)的顺利进行。在步骤S56中，向通孔67和沟槽68中电镀填充铜，形成互连层69。
请参考图6E，步骤S56中，通过化学机械平坦化工艺(CMP)对填满铜的器件顶面进行平坦化，直至去除图案化的金属硬掩膜层以及低K介质层62的倾斜角相对较大的一段侧壁，以保证沟槽中填充的铜的线宽。
综上所述，本发明提供的金属硬掩膜结构、制造方法及铜互连结构制造方法，通过在现有的金属硬掩膜层的内侧壁上形成刻蚀选择比不同的内墙金属掩膜层，使得后续刻蚀工艺中可以利用两种金属硬掩膜层分别对其下方的层结构的刻蚀选择比的不同，来改善刻蚀形成结构的形貌，增加了刻蚀形成结构的顶端开口的关键尺寸，从而为后续的填充工艺提供更大的工艺窗口，有效降低了填充缺陷，提高了产品性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种铜互连结构的形成方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底上依次形成阻挡层和低K介质层；
提供金属硬掩膜结构，所述金属硬掩膜结构包括位于所述低K介质层上的图案化金属硬掩膜层以及形成于所述图案化金属硬掩膜层两内侧壁上的内侧墙金属硬掩膜层，所述内侧墙金属硬掩膜层与所述图案化金属硬掩膜层的刻蚀选择比不同；
以所述图案化金属硬掩膜层和内侧墙金属硬掩膜层为掩膜，对所述低K介质层进行用于铜互连的通孔的光刻和刻蚀，形成浅沟槽；
以所述图案化金属硬掩膜层为掩膜，刻蚀所述浅沟槽处的内侧墙金属硬掩膜层、低K介质层以及阻挡层，所述内侧墙金属硬掩膜层被刻蚀去除且所述内侧墙金属硬掩膜层位置下方的所述低K介质层形成有一段倾斜角相对较大的侧壁以及所述倾斜角相对较大的侧壁向沟槽底部延伸的一段倾斜角相对较小的侧壁，形成用于铜互连的通孔和沟槽；
在所述通孔和沟槽中形成阻挡籽晶层；
采用电镀铜工艺继续在所述通孔和沟槽中填充铜；
机械平坦化去除所述图案化金属硬掩膜层以形成铜互连结构。
2.如权利要求1所述的铜互连结构的形成方法，其特征在于，所述倾斜角相对较大的侧壁的垂直高度大于10nm。
3.如权利要求1所述的铜互连结构的形成方法，其特征在于，采用干法刻蚀工艺形成所述内侧墙金属硬掩膜层。
4.如权利要求1所述的铜互连结构的形成方法，其特征在于，所述图案化金属硬掩膜层为氮化钛。
5.如权利要求1所述的铜互连结构的形成方法，其特征在于，所述内侧墙金属硬掩膜层为氮化硅或氮氧化硅或氧化硅或三者中两种或三种的组合。
CN201410192846.XA 2014-05-08 2014-05-08 金属硬掩膜结构、制造方法及铜互连结构制造方法 Active CN103943559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410192846.XA CN103943559B (zh) 2014-05-08 2014-05-08 金属硬掩膜结构、制造方法及铜互连结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410192846.XA CN103943559B (zh) 2014-05-08 2014-05-08 金属硬掩膜结构、制造方法及铜互连结构制造方法

Publications (2)

Publication Number Publication Date
CN103943559A CN103943559A (zh) 2014-07-23
CN103943559B true CN103943559B (zh) 2016-09-07

Family

ID=51191163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410192846.XA Active CN103943559B (zh) 2014-05-08 2014-05-08 金属硬掩膜结构、制造方法及铜互连结构制造方法

Country Status (1)

Country Link
CN (1) CN103943559B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425089B2 (en) * 2014-06-30 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive element structure and method
CN111435651B (zh) * 2019-01-11 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849541B1 (en) * 2003-12-19 2005-02-01 United Microelectronics Corp. Method of fabricating a dual damascene copper wire
CN102938392A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN103337476A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法
CN103346119A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849541B1 (en) * 2003-12-19 2005-02-01 United Microelectronics Corp. Method of fabricating a dual damascene copper wire
CN102938392A (zh) * 2012-11-02 2013-02-20 上海华力微电子有限公司 一种铜互联线的制作工艺
CN103337476A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法
CN103346119A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 一种减小铜互连沟槽关键尺寸的方法

Also Published As

Publication number Publication date
CN103943559A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
US9478462B1 (en) SAV using selective SAQP/SADP
TWI575604B (zh) 半導體裝置及其製造方法
US7863180B2 (en) Through substrate via including variable sidewall profile
US9607883B2 (en) Trench formation using rounded hard mask
US8404580B2 (en) Methods for fabricating semiconductor devices
US10361120B2 (en) Conductive feature formation and structure
US7419896B2 (en) Method for forming landing plug contact in semiconductor device
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US7615494B2 (en) Method for fabricating semiconductor device including plug
TWI441281B (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
US20140349464A1 (en) Method for forming dual sti structure
US20190295898A1 (en) Contacts formed with self-aligned cuts
US10685874B1 (en) Self-aligned cuts in an interconnect structure
US8105942B2 (en) CMP-first damascene process scheme
US20170294535A1 (en) Semiconductor device and fabrication method thereof
CN103943559B (zh) 金属硬掩膜结构、制造方法及铜互连结构制造方法
US9859150B2 (en) Method for manufacturing dual damascene structure
US20060240673A1 (en) Method of forming bit line in semiconductor device
TWI578440B (zh) 導體插塞及其製造方法
US10002785B2 (en) Air-gap assisted etch self-aligned dual Damascene
US10395978B2 (en) Method of patterning target layer
CN107301948A (zh) 一种用于金属cmp的集成工艺的方法
US8853048B2 (en) Streamlined process for vertical semiconductor devices
JP2002319617A (ja) 半導体装置及びその製造方法
TWI588938B (zh) 全部在一整合蝕刻中的金屬硬遮罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant