CN102315158A - 形成半导体器件的接触孔的方法 - Google Patents

形成半导体器件的接触孔的方法 Download PDF

Info

Publication number
CN102315158A
CN102315158A CN2010106042809A CN201010604280A CN102315158A CN 102315158 A CN102315158 A CN 102315158A CN 2010106042809 A CN2010106042809 A CN 2010106042809A CN 201010604280 A CN201010604280 A CN 201010604280A CN 102315158 A CN102315158 A CN 102315158A
Authority
CN
China
Prior art keywords
pattern
layer
etching
line
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106042809A
Other languages
English (en)
Inventor
李圣权
卜喆圭
宣俊劦
李视英
方钟植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102315158A publication Critical patent/CN102315158A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

一种形成半导体器件的接触孔的方法，包括以下步骤：在刻蚀目标层之上形成硬掩模；在硬掩模之上形成第一线图案；在硬掩模与第一线图案之上沿着与第一线图案相交叉的方向形成第二线图案；使用第一和第二线图案作为刻蚀阻挡层来刻蚀硬掩模而形成网状硬掩模图案；以及使用网状硬掩模图案作为刻蚀阻挡层来对刻蚀目标层进行刻蚀而形成接触孔。

Description

形成半导体器件的接触孔的方法
相关申请的交叉引用
本申请要求2010年7月6日提交的韩国专利申请No.10-2010-0064952的优先权，其全部内容通过引用合并在本文中。
技术领域
本发明的示例性实施例涉及制造半导体器件的技术，更具体而言涉及形成半导体器件的接触孔的方法。
背景技术
随着半导体器件变得越来越高度集成，图案线宽变得越来越窄。这里，图案线宽指的是被间隔所分隔开的平行线状结构的宽度。尤其地，当线宽为约30nm时，由于曝光设备的分辨率的限制，难以执行只使用光致抗蚀剂层的图案化工艺。
为克服这一问题，已经提出了通过对光致抗蚀剂层执行回流(reflow)工艺或者对光致抗蚀剂层执行化学微影辅助分辨率增强光刻(RELACS，Resolution Enhancement Lithography Assisted by Chemical Shrink)工艺来减小接触孔的直径的方法。
回流工艺是这样一种方法：使用光致抗蚀剂层形成接触孔图案、在不低于玻璃态转变温度(glass transition temperature)的温度下执行烘焙工艺、并利用光致抗蚀剂层膨胀的特性来减小接触孔的直径。RELACS工艺是这样一种方法：使用光致抗蚀剂层形成接触孔图案、用RELACS材料涂敷光致抗蚀剂层的上部部分、以及执行烘烤工艺以便凭借光致抗蚀剂层与RELACS材料之间的反应来形成新的层，从而减小接触孔的直径。
虽然回流工艺和RELACS工艺都可以减小接触孔图案的直径，但是它们并不会减小图案的节距。因此，回流工艺和RELACS工艺均无法减小半导体芯片本身的大小。另外，由于极紫外(EUV，extreme ultraviolet)曝光技术需要昂贵的设备，因此使用这种技术可能较不经济。
因此，有必要发展一种用于形成半导体器件的接触孔的方法，其可以克服光致抗蚀剂层图案的限制，实现器件集成化的目标并形成接触孔。
发明内容
本发明的示例性实施例涉及一种形成半导体器件的接触孔的方法。
根据本发明的一个示例性实施例，一种形成半导体器件的接触孔的方法包括以下步骤：在刻蚀目标层之上形成硬掩模；在硬掩模之上形成第一线图案；在硬掩模和第一线图案之上沿着与第一线图案相交叉的方向形成第二线图案；使用第一线图案和第二线图案作为刻蚀阻挡层来刻蚀硬掩模而形成网状硬掩模图案；以及使用网状硬掩模图案作为刻蚀阻挡层来对刻蚀目标层进行刻蚀而形成接触孔。
硬掩模可以具有第一多晶硅层与第一氧氮化硅(silicon oxynitride)层的层叠结构。硬掩模还可以包括处于第一多晶硅层与第一氧氮化硅层之间的氧化物层、非晶碳层或者氧化物层与非晶碳层的叠层。
形成第一线图案的步骤可以包括以下步骤：在硬掩模之上形成第一线掩模；在第一线掩模之上形成第一牺牲层图案；在第一牺牲层图案的侧壁上形成第一间隔件图案；去除第一牺牲层图案；使用第一间隔件图案作为刻蚀阻挡层来刻蚀第一线掩模而形成第一线图案；以及去除第一间隔件图案。
形成第一牺牲层图案的步骤可以包括以下步骤：在第一线掩模之上形成第一牺牲层；在第一牺牲层之上形成第二氧氮化硅层；在第二氧氮化硅层之上形成第一抗反射层；在第一抗反射层之上形成具有线状图案的第一光致抗蚀剂层图案；使用第一光致抗蚀剂层图案作为刻蚀阻挡层来刻蚀第一抗反射层和第二氧氮化硅层；去除第一光致抗蚀剂层图案和第一抗反射层；以及使用被刻蚀了的第二氧氮化硅层作为刻蚀阻挡层来刻蚀第一牺牲层而形成第一牺牲层图案。
形成第一间隔件图案的步骤可以包括以下步骤：在第一线掩模和第一牺牲层图案之上形成间隔件形成用绝缘层；以及以使所述间隔件形成用绝缘层保留在第一牺牲层图案的侧壁上的方式来刻蚀所述间隔件形成用绝缘层。
第一牺牲层图案可以相对于第一间隔件图案具有刻蚀选择性。第一间隔件图案可以相对于第一线掩模具有刻蚀选择性。第一线掩模可以是多晶硅层。第一牺牲层图案可以是旋涂碳(SOC，spin-on carbon)层。第一间隔件图案可以是超低温氧化物(ULTO，ultra low temperature oxide)层。
去除第一牺牲层图案的步骤可以通过氧剥离工艺来执行。
形成第二线图案的步骤可以包括以下步骤：在硬掩模和第一线图案之上形成第二线掩模；在第二线掩模之上形成第二牺牲层图案；在第二牺牲层图案的侧壁之上形成第二间隔件图案；去除第二牺牲层图案；以及使用第二间隔件图案作为刻蚀阻挡层来刻蚀第二线掩模而形成第二线图案。
第二牺牲层图案可以具有第二抗反射层与第二光致抗蚀剂层图案的层叠结构。形成第二线图案的步骤还可以包括以下步骤：在形成第二牺牲层图案之前，在第二线掩模之上形成第三氧氮化硅层。
第二线图案可以由相对于第一线图案具有刻蚀选择性的材料所形成。第二间隔件图案可以由相对于第二线掩模具有刻蚀选择性的材料所形成。
第二线掩模可以是旋涂碳(SOC)层。第二间隔件图案可以是超低温氧化物(ULTO)层。
根据本发明的另一个示例性实施例，一种形成半导体器件的接触孔的方法可以包括以下步骤：在刻蚀目标层之上形成硬掩模；在硬掩模之上形成第一线掩模；在第一线掩模之上形成第一间隔件图案；使用第一间隔件图案作为刻蚀阻挡层来刻蚀第一线掩模而形成第一线图案；去除第一间隔件图案；在硬掩模和第一线图案之上形成第二线掩模；在第二线掩模之上沿着与第一线图案相交叉的方向形成第二间隔件图案；使用第二间隔件图案作为刻蚀阻挡层来刻蚀第二线掩模而形成第二线图案；去除第二间隔件图案；刻蚀硬掩模而形成网状硬掩模图案；以及使用网状硬掩模图案作为刻蚀阻挡层来对刻蚀目标层进行刻蚀而形成接触孔。
所述方法还可以包括以下步骤：在硬掩模与第一线掩模之间形成第一硬掩模；在第一硬掩模与第一线掩模之间形成第二硬掩模；使用第一线图案和第二线图案作为刻蚀阻挡层来刻蚀第二硬掩模；以及使用被刻蚀了的第二硬掩模作为刻蚀阻挡层来刻蚀第一硬掩模，其中刻蚀硬掩模而形成网状硬掩模图案的步骤是使用被刻蚀了的第一硬掩模和第二硬掩模作为刻蚀阻挡层来进行的。
附图说明
图1A至1P是说明根据本发明的一个示例性实施例的形成半导体器件的接触孔的方法的立体图。
具体实施方式
下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使得本说明书将是清楚且完整的，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
附图并非按比例绘制，且在一些实例中，为了清晰地图示实施例的特征，可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或衬底上的情况，而且还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
图1A至1P是说明根据本发明的一个示例性实施例的形成半导体器件的接触孔的方法的立体图。
参见图1A，在刻蚀目标层(未图示)之上层叠第一多晶硅层10、非晶碳层11和第一氧氮化硅层12。刻蚀目标层(未图示)可以是用于形成储存节点的绝缘层。第一多晶硅层10用作用于刻蚀所述刻蚀目标层(未图示)的硬掩模，且非晶碳层11用作用于刻蚀第一多晶硅层10的硬掩模。另外，第一氧氮化硅层12用作用于刻蚀非晶碳层11的硬掩模。
最后，利用至少由多晶硅层10所形成的网状硬掩模对刻蚀目标层(未图示)进行刻蚀，来形成接触孔。
回到图1A，在第一氧氮化硅层12之上层叠第二多晶硅层13、第一旋涂碳(SOC)层14、第二氧氮化硅层15、以及第一抗反射层16。第二多晶硅层13是要在后续工艺期间形成第一线图案的层。第一SOC层14用作用于刻蚀第二多晶硅层13的硬掩模，并且第一SOC层14在后续形成第一间隔件图案时用作牺牲层。第二氧氮化硅层15用作用于刻蚀第一SOC层14的硬掩模，且第一抗反射层16用作用于在后续形成第一光致抗蚀剂层图案17的曝光工艺期间防止发生反射的层。第二氧氮化硅层15可以与第一抗反射层16一起用作抗反射层。
随后，在第一抗反射层16之上形成第一光致抗蚀剂层图案17。第一光致抗蚀剂层图案17是线状图案，其特征在于被间隔所分隔开的多个平行的线状结构。可以考虑到随后要形成的间隔件图案来控制第一光致抗蚀剂层图案之间的间隔。
参见图1B，使用第一光致抗蚀剂层图案17作为刻蚀阻挡层来刻蚀第一抗反射层16(参见图1A)和第二氧氮化硅层15(参见图1A)。
在下文中，被刻蚀了的第一抗反射层16(参见图1A)和被刻蚀了的第二氧氮化硅层15(参见图1A)被称为第一抗反射层图案16A和第二氧氮化硅层图案15A。
参见图1C，去除第一光致抗蚀剂层图案17(参见图1B)和第一抗反射层图案16A(参见图1B)。可以通过干法刻蚀工艺来去除第一光致抗蚀剂层图案17(参见图1B)和第一抗反射层图案16A(参见图1B)，这种干法刻蚀工艺可以是氧剥离工艺。
随后，使用第二氧氮化硅层图案15A作为刻蚀阻挡层来刻蚀第一SOC层14(参见图1B)。被刻蚀了的第一SOC层14(参见图1B)被称作为第一SOC层图案14A。
参见图1D，在第二多晶硅层13、第一SOC层图案14A和第二氧氮化硅层图案15A之上形成第一间隔件形成用绝缘层18，所述第一间隔件形成用绝缘层18是用于形成间隔件的绝缘层。可以以覆盖第一SOC层图案14A和第二氧氮化硅层图案15A的侧壁的方式来形成第一间隔件形成用绝缘层18。为此目的，可以使用具有良好的台阶覆盖性的材料。例如，第一间隔件形成用绝缘层18可以是超低温氧化物(ULTO)层。
参见图1E，通过刻蚀第一间隔件形成用绝缘层18(参见图1D)来形成保留在第一SOC层图案14A(参见图1D)和第二氧氮化硅层图案15A(参见图1D)的侧壁上的第一间隔件图案18A。可以使用各种刻蚀工艺(例如各向同性刻蚀)来形成第一间隔件图案18A。
随后，去除第一SOC层图案14A(参见图1D)和第二氧氮化硅层图案15A(参见图1D)。可以通过与用于形成第一间隔件图案18A相同的刻蚀工艺来去除第二氧氮化硅层图案15A(参见图1D)。可以通过干法刻蚀工艺来去除第一SOC层图案14A(参见图1D)。例如，这种干刻蚀工艺可以是氧剥离工艺。
结果，只有第一间隔件图案18A保留在第二多晶硅层13之上。
参见图1F，使用第一间隔件图案18A作为刻蚀阻挡层刻蚀第二多晶硅层13(参见图1F)，来形成第一线图案13A。第一线图案13A与稍后形成的第二线图案相交叉，并在用于形成接触孔的网状硬掩模图案的形成期间用作刻蚀掩模。
参见图1G，去除第一间隔件图案18A(参见图1F)。因为第一间隔件图案18A(参见图1F)具有非对称结构，所述非对称结构的上表面的高度是不同的，因此如果在不去除第一间隔件图案18A(参见图1F)的情况下刻蚀下面的层，则第一间隔件图案18A(参见图1F)的非对称结构可能会被转录(transcribe)，并在用于形成接触孔的后续工艺期间造成困难，例如无法完全地使接触孔开放。
因此，可以通过提前去除第一间隔件图案18A(参见图1F)来防止非对称结构在刻蚀下面的层的后续工艺期间被转录。
参见图1H，在第一氧氮化硅层12和第一线图案13A之上层叠第二SOC层19、第三氧氮化硅层20和第二抗反射层21。第二SOC层19可以被形成为具有大于第一线图案13A的高度的厚度。第二SOC层19是用于形成第二线图案的层。第二SOC层19与第一线图案13A一起在刻蚀下面的层时用作硬掩模。第三氧氮化硅层20在刻蚀第二SOC层19时用作硬掩模。第三氧氮化硅层20与第二抗反射层21一起防止在形成第二光致抗蚀剂层图案22时在曝光工艺中发生反射。第二抗反射层21在形成第二光致抗蚀剂层图案22时不仅在曝光工艺期间用作抗反射层，且还在用于形成第二间隔件图案的后续工艺中用作牺牲层。
随后，在第二抗反射层21之上形成第二光致抗蚀剂层图案22。第二光致抗蚀剂层图案22是线状图案。尤其地，可以以使第二光致抗蚀剂层图案22的突出部与第一线图案13A相交叉(即，如果第二光致抗蚀剂层图案22与第一线图案13A位于同一平面上，则它们会相交)的方式来形成第二光致抗蚀剂层图案22。另外，考虑到稍后要形成的间隔件图案，第二光致抗蚀剂层图案22被形成为在其结构之间具有间隔。第二光致抗蚀剂层图案22可以被形成为具有与第一光致抗蚀剂层图案17(参见图1A)相似的图案特征。即，第二光致抗蚀剂层图案22可以具有与第一光致抗蚀剂层图案17相同的线宽和其间的间隔的线状结构。
参见图1I，使用第二光致抗蚀剂层图案22作为刻蚀阻挡层来刻蚀第二抗反射层21(参见图1H)。被刻蚀了的第二抗反射层21(参见图1H)被称作为第二抗反射层图案21A。
第二抗反射层图案21A和第二光致抗蚀剂层图案22用作用于形成稍后形成的间隔件图案的牺牲层。
参见图1J，在第三氧氮化硅层20、第二抗反射层图案21A、以及第二光致抗蚀剂层图案22之上形成第二间隔件形成用绝缘层23。可以以覆盖第二抗反射层图案21A和第二光致抗蚀剂层图案22的侧壁的方式来形成第二间隔件形成用绝缘层23。为此，可以使用具有良好的台阶覆盖性的材料。例如，第二间隔件形成用绝缘层23可以是超低温氧化物(ULTO)层。
参见图1K，通过刻蚀第二间隔件形成用绝缘层23(参见图1J)来形成保留在第二抗反射层图案21A(参见图1J)和第二光致抗蚀剂层图案22(参见图1J)的侧壁上的第二间隔件图案23A。可以使用各种刻蚀工艺(例如，各向同性刻蚀)来形成第二间隔件图案23A。
随后，去除第二抗反射层图案21A(参见图1J)和第二光致抗蚀剂层图案22(参见图1J)。可以通过干法刻蚀工艺来去除第二抗反射层图案21A(参见图1J)和第二光致抗蚀剂层图案22(参见图1J)。例如，这种干法刻蚀工艺可以是氧剥离工艺。
结果，只有第二间隔件图案23A保留在第三氧氮化硅层20之上。
参见图1L，使用第二间隔件图案23A作为刻蚀阻挡层来刻蚀第三氧氮化硅层20(参见图1K)。被刻蚀了的第三氧氮化硅层20(参见图1K)在下文中被称作为第三氧氮化硅层图案20A。
参见图1M，使用第二间隔件图案23A和第三氧氮化硅层图案20A作为刻蚀阻挡层来刻蚀第二SOC层19(参见图1L)。被刻蚀了的第二SOC层19(参见图1L)在下文中被称作为第二线图案19A。
在刻蚀第二SOC层19后保留并被部分地暴露的第二线图案19A与第一线图案13A相交叉。第一线图案13A和第二线图案19A在用于形成接触孔的网状硬掩模被形成时一起用作刻蚀掩模。
第一线图案13A在形成第二线图案19A的工艺期间会因其相对于第二SOC层19的刻蚀选择性而不会被刻蚀。
参见图1N，去除第二间隔件图案23A(参见图1M)和第三氧氮化硅层图案20A(参见图1M)。
因为第二间隔件图案23A(参见图1M)具有非对称结构，所述非对称结构上表面的高度是不相同的，所以如果在不去除第二间隔件图案23A(参见图1M)的情况下刻蚀下面的层，则第二间隔件图案23A(参见图1M)的非对称结构可能会被转录，并在用于形成接触孔的后续工艺期间造成困难，例如无法完全地使接触孔开放。
因此，可以通过提前去除第二间隔件图案23A(参见图1M)来防止非对称结构被转录。
随后，使用第一线图案13A和第二线图案19A作为刻蚀阻挡层来刻蚀第一氧氮化硅层12(参见图1M)。被刻蚀了的第一氧氮化硅层12(参见图1M)在下文中被称作为第一氧氮化硅层图案12A。
因为第一线图案13A在形成第二线图案19A时保留且第一线图案13A和第二线图案19A这两种图案是相交叉的，所以第一氧氮化硅层图案12A可以被刻蚀以形成网状图案，所述网状图案具有使下方的非晶碳层11的部分暴露的开口。
参见图1O，去除第一线图案13A(参见图1N)和第二线图案19A。
第一线图案13A(参见图1N)和第二线图案19A可能具有不同的图案高度，这可能导致刻蚀的不均匀性。因此，如果在进一步刻蚀之前将它们去除，则可以防止刻蚀的不均匀性。
使用第一氧氮化硅层图案12A作为刻蚀阻挡层来刻蚀非晶碳层11(参见图1N)。被刻蚀了的非晶碳层11(参见图1N)在下文中被称作为非晶碳层图案11A。
参见图1P，使用第一氧氮化硅层图案12A(参见图1O)和非晶碳层图案11A(参见图1O)作为刻蚀阻挡层来刻蚀第一多晶硅层10(参见图1O)。结果，形成网状硬掩模图案10A。
随后，去除第一氧氮化硅层图案12A(参见图1O)及非晶碳层图案11A(参见图1O)。
随后，使用硬掩模图案10A作为刻蚀阻挡层来对刻蚀目标层(未图示)进行刻蚀，以形成接触孔。在图1P中，硬掩模图案10A被形成为方形网状图案。然而，网的开口可以被形成为各种形状。此外，还可以利用方形网状硬掩模图案10A来对刻蚀目标层(未图示)进行刻蚀，以形成圆形(circular)的接触孔，这是由于刻蚀工艺的使边缘被平滑地倒圆的特性而引起的。
如上所述，在本发明的本实施例中，用于形成间隔件图案的间隔件图案技术(SPT，space pattern technology)工艺被执行两次而形成具有相交叉方向的线状图案以便形成网状硬掩模图案。尤其地，通过在刻蚀下面的层之前去除具有非对称结构的间隔件图案，可以防止可能因非对称结构所造成的刻蚀不均匀性和图案不均匀性。
另外，SPT工艺克服了在光致抗蚀剂层图案的分辨率方面的限制。
虽然已经参照具体的实施例描述了本发明，但对于本领域技术人员而言将明显的是，在不脱离所附权利要求书所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (20)

1.一种形成半导体器件的接触孔的方法，包括以下步骤：
在刻蚀目标层之上形成硬掩模；
在所述硬掩模之上形成第一线图案；
在所述硬掩模和所述第一线图案之上沿着与所述第一线图案相交叉的方向形成第二线图案；
使用所述第一线图案和所述第二线图案作为刻蚀阻挡层来刻蚀所述硬掩模而形成网状硬掩模图案；以及
使用所述网状硬掩模图案作为刻蚀阻挡层来刻蚀所述刻蚀目标层而形成接触孔。
2.如权利要求1所述的方法，其中，所述硬掩模具有第一多晶硅层与第一氧氮化硅层的层叠结构。
3.如权利要求2所述的方法，其中，所述硬掩模还包括处于所述第一多晶硅层与所述第一氧氮化硅层之间的氧化物层、非晶碳层，或者氧化物层与非晶碳层的叠层。
4.如权利要求1所述的方法，其中，形成第一线图案的步骤包括以下步骤：
在所述硬掩模之上形成第一线掩模；
在所述第一线掩模之上形成第一牺牲层图案；
在所述第一牺牲层图案的侧壁上形成第一间隔件图案；
去除所述第一牺牲层图案；
使用所述第一间隔件图案作为刻蚀阻挡层来刻蚀所述第一线掩模而形成所述第一线图案；以及
去除所述第一间隔件图案。
5.如权利要求4所述的方法，其中，形成第一牺牲层图案的步骤包括以下步骤：
在所述第一线掩模之上形成第一牺牲层；
在所述第一牺牲层之上形成第二氧氮化硅层；
在所述第二氧氮化硅层之上形成第一抗反射层；
在所述第一抗反射层之上形成具有线状图案的第一光致抗蚀剂层图案；
使用所述第一光致抗蚀剂层图案作为刻蚀阻挡层来刻蚀所述第一抗反射层和所述第二氧氮化硅层；
去除所述第一光致抗蚀剂层图案和所述第一抗反射层；以及
使用被刻蚀了的所述第二氧氮化硅层作为刻蚀阻挡层来刻蚀所述第一牺牲层而形成所述第一牺牲层图案。
6.如权利要求4所述的方法，其中，形成第一间隔件图案的步骤包括以下步骤：
在所述第一线掩模和所述第一牺牲层图案之上形成间隔件形成用绝缘层；以及
以使所述间隔件形成用绝缘层保留在所述第一牺牲层图案的侧壁上的方式来刻蚀所述间隔件形成用绝缘层。
7.如权利要求4所述的方法，其中，所述第一牺牲层图案相对于所述第一间隔件图案具有刻蚀选择性。
8.如权利要求4所述的方法，其中，所述第一间隔件图案相对于所述第一线掩模具有刻蚀选择性。
9.如权利要求4所述的方法，其中，所述第一线掩模是多晶硅层。
10.如权利要求4所述的方法，其中，所述第一牺牲层图案是旋涂碳层。
11.如权利要求4所述的方法，其中，所述第一间隔件图案是超低温氧化物层。
12.如权利要求1所述的方法，其中，形成第二线图案的步骤包括以下步骤：
在所述硬掩模和所述第一线图案之上形成第二线掩模；
在所述第二线掩模之上形成第二牺牲层图案；
在所述第二牺牲层图案的侧壁上形成第二间隔件图案；
去除所述第二牺牲层图案；以及
使用所述第二间隔件图案作为刻蚀阻挡层来刻蚀所述第二线掩模而形成所述第二线图案。
13.如权利要求12所述的方法，其中，所述第二牺牲层图案具有第二抗反射层与第二光致抗蚀剂层图案的层叠结构。
14.如权利要求12所述的方法，还包括以下步骤：
在形成所述第二牺牲层图案之前，在所述第二线掩模之上形成第三氧氮化硅层。
15.如权利要求12所述的方法，其中，所述第二线图案由相对于所述第一线图案具有刻蚀选择性的材料形成。
16.如权利要求12所述的方法，其中，所述第二间隔件图案由相对于所述第二线掩模具有刻蚀选择性的材料形成。
17.如权利要求12所述的方法，其中，所述第二线掩模是旋涂碳层。
18.如权利要求12所述的方法，其中，所述第二间隔件图案是超低温氧化物层。
19.一种形成半导体器件的接触孔的方法，包括以下步骤：
在刻蚀目标层之上形成硬掩模；
在所述硬掩模之上形成第一线掩模；
在所述第一线掩模之上形成第一间隔件图案；
使用所述第一间隔件图案作为刻蚀阻挡层来刻蚀所述第一线掩模而形成第一线图案；
去除所述第一间隔件图案；
在所述硬掩模和所述第一线图案之上形成第二线掩模；
在所述第二线掩模之上沿着与所述第一线图案相交叉的方向形成第二间隔件图案；
使用所述第二间隔件图案作为刻蚀阻挡层来刻蚀所述第二线掩模而形成所述第二线图案；
去除所述第二间隔件图案；
刻蚀所述硬掩模而形成网状硬掩模图案；以及
使用所述网状硬掩模图案作为刻蚀阻挡层来刻蚀所述刻蚀目标层而形成接触孔。
20.如权利要求19所述的方法，还包括以下步骤：
在所述硬掩模与所述第一线掩模之间形成第一硬掩模；
在所述第一硬掩模与所述第一线掩模之间形成第二硬掩模；
使用所述第一线图案和所述第二线图案作为刻蚀阻挡层来刻蚀所述第二硬掩模；以及
使用被刻蚀了的所述第二硬掩模作为刻蚀阻挡层来刻蚀所述第一硬掩模，
其中，刻蚀所述硬掩模而形成网状硬掩模图案的步骤使用被刻蚀了的所述第一硬掩模和所述第二硬掩模作为刻蚀阻挡层。
CN2010106042809A 2010-07-06 2010-12-24 形成半导体器件的接触孔的方法 Pending CN102315158A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100064952A KR101145335B1 (ko) 2010-07-06 2010-07-06 반도체 장치의 콘택 홀 제조 방법
KR10-2010-0064952 2010-07-06

Publications (1)

Publication Number Publication Date
CN102315158A true CN102315158A (zh) 2012-01-11

Family

ID=45428182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106042809A Pending CN102315158A (zh) 2010-07-06 2010-12-24 形成半导体器件的接触孔的方法

Country Status (4)

Country Link
US (1) US20120009523A1 (zh)
KR (1) KR101145335B1 (zh)
CN (1) CN102315158A (zh)
TW (1) TW201203311A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522370A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的形成方法
CN102881648A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 金属互连结构的制作方法
CN103578923A (zh) * 2012-08-06 2014-02-12 台湾积体电路制造股份有限公司 用于图案化形成的自组装单层
CN104201097A (zh) * 2014-09-02 2014-12-10 上海华力微电子有限公司 小尺寸图形的制作方法
CN108281413A (zh) * 2017-01-06 2018-07-13 联华电子股份有限公司 制作电容器的方法
CN112670245A (zh) * 2019-10-15 2021-04-16 长鑫存储技术有限公司 半导体元件的制作方法
CN112786437A (zh) * 2019-11-11 2021-05-11 夏泰鑫半导体(青岛)有限公司 半导体器件的制造方法
CN113173553A (zh) * 2021-03-12 2021-07-27 中国科学院微电子研究所 一种纳米网的制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449839B2 (en) 2012-08-06 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
KR20140129787A (ko) 2013-04-30 2014-11-07 에스케이하이닉스 주식회사 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate
KR102337410B1 (ko) 2015-04-06 2021-12-10 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102387944B1 (ko) 2015-12-24 2022-04-18 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR20200105247A (ko) * 2019-02-28 2020-09-07 에스케이하이닉스 주식회사 패턴 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056936A (ko) * 1999-12-17 2001-07-04 박종섭 반도체 소자의 미세 콘택홀 형성방법
KR20080060023A (ko) * 2006-12-26 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 미세 콘택홀 패턴 형성 방법
KR20080088929A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100944348B1 (ko) * 2008-05-16 2010-03-02 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7879727B2 (en) * 2009-01-15 2011-02-01 Infineon Technologies Ag Method of fabricating a semiconductor device including a pattern of line segments

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522370A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的形成方法
CN103578923A (zh) * 2012-08-06 2014-02-12 台湾积体电路制造股份有限公司 用于图案化形成的自组装单层
CN102881648A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 金属互连结构的制作方法
CN102881648B (zh) * 2012-10-17 2016-09-14 上海华虹宏力半导体制造有限公司 金属互连结构的制作方法
CN104201097A (zh) * 2014-09-02 2014-12-10 上海华力微电子有限公司 小尺寸图形的制作方法
CN108281413A (zh) * 2017-01-06 2018-07-13 联华电子股份有限公司 制作电容器的方法
CN108281413B (zh) * 2017-01-06 2019-09-17 联华电子股份有限公司 制作电容器的方法
CN112670245A (zh) * 2019-10-15 2021-04-16 长鑫存储技术有限公司 半导体元件的制作方法
CN112786437A (zh) * 2019-11-11 2021-05-11 夏泰鑫半导体(青岛)有限公司 半导体器件的制造方法
CN112786437B (zh) * 2019-11-11 2022-12-02 夏泰鑫半导体(青岛)有限公司 半导体器件的制造方法
CN113173553A (zh) * 2021-03-12 2021-07-27 中国科学院微电子研究所 一种纳米网的制备方法

Also Published As

Publication number Publication date
KR20120004217A (ko) 2012-01-12
KR101145335B1 (ko) 2012-05-14
TW201203311A (en) 2012-01-16
US20120009523A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
CN102315158A (zh) 形成半导体器件的接触孔的方法
US8278223B2 (en) Method for forming hole pattern
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
KR100858877B1 (ko) 반도체 소자 제조 방법
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
CN104733291A (zh) 用于集成电路图案化的方法
US8835314B2 (en) Method for fabricating semiconductor memory device
TW201142984A (en) Method for forming contact holes in semiconductor device
US20150155176A1 (en) Sidewall height nonuniformity reduction for sidewall image transfer processes
US20150243513A1 (en) Fin density control of multigate devices through sidewall image transfer processes
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
KR20130082333A (ko) 반도체 장치의 제조 방법
CN103839783A (zh) 自对准双重图形的形成方法
US8835322B2 (en) Method for reducing a minimum line width in a spacer-defined double patterning process
CN108574010B (zh) 半导体结构及其形成方法
US9564342B2 (en) Method for controlling etching in pitch doubling
US20150357196A1 (en) Reducing Defects in Patterning Processes
CN108573865B (zh) 半导体器件及其形成方法
CN101335184B (zh) 形成半导体器件的微图案的方法
US9741567B2 (en) Method of forming multiple patterning spacer structures
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
US20150140796A1 (en) Formation of contact/via hole with self-alignment
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US20080081479A1 (en) Method for fabricating fine pattern in semiconductor device
US9281209B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111

WD01 Invention patent application deemed withdrawn after publication