CN113173553A - 一种纳米网的制备方法 - Google Patents

一种纳米网的制备方法 Download PDF

Info

Publication number
CN113173553A
CN113173553A CN202110270117.1A CN202110270117A CN113173553A CN 113173553 A CN113173553 A CN 113173553A CN 202110270117 A CN202110270117 A CN 202110270117A CN 113173553 A CN113173553 A CN 113173553A
Authority
CN
China
Prior art keywords
layer
nano
etching
sacrificial layer
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110270117.1A
Other languages
English (en)
Inventor
张青竹
田佳佳
李俊杰
吴次南
张兆浩
殷华湘
刘战峰
毛淑娟
张静
王文武
屠海令
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110270117.1A priority Critical patent/CN113173553A/zh
Publication of CN113173553A publication Critical patent/CN113173553A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种垂直纳米网的制备方法，采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与氮化硅，形成氮化硅纳米网阵列，再以SiNx纳米网阵列为掩膜刻蚀衬底硅，形成垂直纳米纳米网阵列，最后通过酸性溶液腐蚀残留的氮化硅和氧化硅，制备出高纯度、无损伤、有序垂直排列的硅纳米网阵列。

Description

一种纳米网的制备方法
技术领域
本发明涉及半导体集成技术领域，尤其涉及一种纳米网的制备方法。
背景技术
纳米网格(nano mesh)是制造传感器晶体管、微型机电系统、光学传感器和硅基电池的重要材料，特别是在新兴的柔性传感器具有重要的优势。垂直排列硅纳米线(VA-SiNW)阵列是一种特别的硅纳米结构，在下一代光伏、光催化、传感器件等方面表现出了巨大的潜力。
但是，目前制备纳米网格主要通过电子束曝光和刻蚀方案得到，制备效率低成本高，不能用于大规模制备和应用。
发明内容
为了克服上述技术问题，本发明提出一种新型的垂直纳米网结构的制备方法。采用两次侧墙转移技术，形成氮化硅纳米网阵列，再以氮化硅纳米网阵列为掩膜图像刻蚀硅衬底，最后形成垂直排列的纳米网阵列。
一种垂直纳米网的制备方法，其特征在于：
提供衬底；
依次生长第一牺牲层、第二牺牲层，使得第二牺牲层形成多个第一长条图案；
形成第一掩膜层；
刻蚀所述多个第一长条图案上表面的第一掩膜层，使得所述多个第一长条图案两侧的第一掩膜层形成第一侧墙；
刻蚀掉第二牺牲层形成多个第一长条图案；
依次生长第三牺牲层、第四牺牲层，使得第四牺牲层形成多个第二长条图案，所述第二长条图案与所示第一长条图案垂直；
形成第二掩膜层；
刻蚀所述多个第二长条图案上表面的第二掩膜层，使得所述多个第二长条图案两侧的第二掩膜层形成第二侧墙；
刻蚀掉第四牺牲层形成的多个第二长条图案；
以第一侧墙和第二侧墙形成的纳米网为掩膜；刻蚀第一牺牲层和衬底，形成纳米网阵列。
本发明主要采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与氮化硅，形成氮化硅纳米网阵列，再以SiNx纳米网阵列为掩膜刻蚀衬底硅，形成垂直纳米网阵列，最后通过酸性溶液腐蚀残留的氮化硅和氧化硅，制备出高纯度、无损伤、有序垂直排列的硅纳米网阵列。
与现有技术相比，本发明有益的技术效果为：本发明提供的纳米网的制备方法可以得到纳米网阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米网制备，可以控制硅纳网线阵列的有序分布，可获得较高、较纯的纳米网结构，对阵列几何形状的精确控制，制备效率高。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为本发明衬底上依次生长第一牺牲层、第一刻蚀阻挡层和第一核心层的剖面示意图。
图2为本发明依次刻蚀第一核心层和第一刻蚀阻挡层形成顶模和芯模沿X方向的剖面示意图。
图3为本发明去掉顶模沿X方向的剖面示意图。
图4为本发明形成第一掩膜层沿X方向的剖面示意图。
图5为本发明形成第一侧墙沿X方向的剖面示意图。
图6为本发明依次生长第二牺牲层、第二刻蚀阻挡层和第二核心层沿X方向的剖面示意图。
图7为本发明形成第二顶模的俯视图。
图8为本发明形成第二芯模的俯视图。
图9A-B为本发明形成第二掩膜层沿Y、X方向的剖面示意图。
图10A-B为本发明形成第二侧墙沿Y、X方向的剖面示意图。
图11A-B为本发明去掉第二芯模沿Y、X方向的剖面示意图。
图12A为本发明去掉第二芯模沿Y方向的剖面示意图，图12B为去掉第二芯模沿X方向且在第一侧墙和第二侧墙交叉的剖面示意图。
图13为本发明为沿X方向第一侧墙和第二侧墙交叉处“门”型掩膜的剖面示意图。
图14A-B为本发明依次形成纳米网掩膜、并依次为掩膜刻蚀衬底的示意图。
图15为本发明形成的纳米网的俯视图。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在本实施例中，提供一种用于垂直纳米线的制备方法,包括：
提供衬底101；
衬底101是适合于形成一个或多个IC器件的半导体晶圆的部分，例如可以采用硅(Si)衬底、绝缘体上硅(SOI)、SiGe外延衬底；
纳米网的制备从衬底101开始，衬底101为硅(Si)衬底、绝缘体上硅(SOI)或锗化硅(SiGe)。采用热氧化、化学气相沉积、溅射(sputtering)等工艺在衬底101上依次沉积第一牺牲层102、第一刻蚀阻挡层103和第一核心层104，在一个实施例中，第一牺牲层102为二氧化硅(SiO2)、第一刻蚀阻挡层103为非晶硅(a-si)层、第一核心层104为氮化硅(Si3N4)层，如图1所示。
刻蚀第一核心层104形成多个顶模104-a，第一顶模104-a的长度方式为X方向，相邻第一顶模104-a之间露出第一刻蚀阻挡层103的表面，在一个实施例中，第一顶模104-a为多个等间隔的长条。以第一顶模104-a为掩膜继续刻蚀第一刻蚀阻挡层103，使得第一刻蚀阻挡层103形成与第一顶模104-a形状相同的第一芯模103-a，多个第一芯模103-a之间露出牺牲层102，如图2所示。
然后采用定向刻蚀，去掉多个第一顶模104-a，露出第一芯模103-a上表面。采用沉积工艺形成第一掩膜层105覆盖第一芯模103-a和暴露出的第一牺牲层102的表面。然后采用定向刻蚀工艺，刻蚀第一芯模103-a上表面和第一牺牲层102表面的第一掩膜层105，第一芯模103-a两侧剩余的第一掩膜层105形成第一侧墙105-a，且相邻第一芯模103-a的第一侧墙105-a之间还露出第一牺牲层102的表面，如图3、4所示。
采用刻蚀工艺，去除第一芯模103-a，第一侧墙105-a作为后续刻蚀的掩膜，在一个实施例中采用湿法刻蚀，且采用相比第一牺牲层102和第一芯模103-a具有较大的刻蚀选择比的刻蚀剂，可以在刻蚀去除第一芯模103-a时，不会刻蚀掉第一牺牲层102，且可以避免第一侧墙105-a发生底切而导致第一侧墙倒塌的现象，如图5所示，至此实现了第一次自对准的侧墙转移(SIT)工艺。
在第一侧墙105-a和暴露出第一牺牲层102表面采用热氧化、化学气相沉积、溅射(sputtering)等工艺依次沉积第二牺牲层102’、第二刻蚀阻挡层103’和第二核心层104’，在一个实施例中，第二牺牲层102’为二氧化硅(SiO2)、第二刻蚀阻挡层103’为非晶硅(a-si)层、第二核心层104’为氮化硅(Si3N4)层，如图6所示。
刻蚀第二核心层104’形成多个第二顶模104’-a，第二顶模104’-a的长度方式为Y方向，Y方向在平面内垂直于X方向。相邻第二顶模104’-a之间暴露出第二刻蚀阻挡层103’的表面，在一个实施例中，第二顶模104’-a为多个等间隔的长条。以第二顶模104’-a为掩膜继续刻蚀第二刻蚀阻挡层103’，使得第二刻蚀阻挡层103’形成与第二顶模104’-a形状相同的第二芯模103’-a，多个第二芯模103’-a之间暴露出第二牺牲层102’，如图7-8所示。
然后采用定向刻蚀，去掉多个第二顶模104’-a，露出第二芯模103’-a上表面。采用沉积工艺形成第二掩膜层105’覆盖第二芯模103’-a和暴露出的第二牺牲层102’的表面。采用定向刻蚀工艺，刻蚀第二芯模103’-a上表面和第二牺牲层102’表面的第二掩膜层105’，第二芯模103’-a两侧剩余的第二掩膜层形成第二侧墙105’-a，且相邻第二芯模103’-a的第二侧墙105’-a之间暴露出第二牺牲层102’的表面，如图9-10所示。
采用刻蚀工艺，去除第二芯模103’-a，在一个实施例中采用湿法刻蚀，且采用相比第二牺牲层102’和第二芯模103’-a具有较大的刻蚀选择比的刻蚀剂，可以在刻蚀去除第二芯模103’-a时，不会刻蚀掉第二牺牲层102’，且可以避免第二侧墙105’-a发生底切而导致第二侧墙105’-a倒塌的现象。第二侧墙105’-a与覆盖着第二牺牲层102’的第一侧墙105-a相垂直，如图11A-B所示，至此实现了第二次自对准的侧墙转移(SIT)工艺。
采用刻蚀工艺刻蚀掉暴露出的第二牺牲层102’，继续刻蚀第一牺牲层102，暴露处衬底101，第二侧墙105’-a与第一侧墙105-a垂直交叉设置形成纳米网掩膜。在一个实施例中刻蚀工艺为反应离子刻蚀(RIE)刻蚀，利用氧化硅与氮化硅的选择比及二次侧墙阵列交叉位置的高度差的反应离子刻蚀(RIE)刻蚀，形成垂直纳米网。
采用刻蚀工艺，以纳米网掩膜为掩膜继续刻蚀衬底101，从而在衬底101上形成纳米网，去掉纳米网掩膜，即可在衬底101上形成纳米网，如图15所示。
形成的纳米网宽度为180A/±10A，长度60-80nm，高度1000A/±30A，垂直度60°-90°，纳米网之间的间距10-500μm。
以绝缘体上硅(SOI)衬底和SiGe外延沉底制备的纳米网，工艺如上所述，在此不再赘述。其中以SiGe外延沉底制备的纳米网上为SiGe段和Si段的叠层。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本发明主要采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用氧化硅与氮化硅的选择比及二次侧墙阵列交叉位置的高度差的反应离子刻蚀(RIE)刻蚀，形成氮化硅纳米点阵列，再以氮化硅点阵列为掩膜刻蚀衬底硅，形成纳米网，最后通过酸性溶液腐蚀残留的氮化硅和氧化硅，制备出高纯度、无损伤、有序垂直排列的硅纳米线。提供的纳米网的制备方法可以得到纳米线阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米线制备，可以控制硅纳米线阵列的有序分布，可获得较高、较纯的纳米线结构，对阵列几何形状的精确控制，制备效率高。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (7)

1.一种垂直纳米网的制备方法，其特征在于：
提供衬底；
依次生长第一牺牲层、第二牺牲层，使得第二牺牲层形成多个第一长条图案；
形成第一掩膜层；
刻蚀所述多个第一长条图案上表面的第一掩膜层，使得所述多个第一长条图案两侧的第一掩膜层形成第一侧墙；
刻蚀掉第二牺牲层形成多个第一长条图案；
依次生长第三牺牲层、第四牺牲层，使得第四牺牲层形成多个第二长条图案，所述第二长条图案与所示第一长条图案垂直；
形成第二掩膜层；
刻蚀所述多个第二长条图案上表面的第二掩膜层，使得所述多个第二长条图案两侧的第二掩膜层形成第二侧墙；
刻蚀掉第四牺牲层形成的多个第二长条图案；
以第一侧墙和第二侧墙形成的纳米网为掩膜；刻蚀第一牺牲层和衬底，形成纳米网阵列。
2.根据权利要求1所述的方法，其特征在于：所述衬底为硅(Si)衬底、绝缘体上硅(SOI)、SiGe外延衬底。
3.根据权利要求2所述的方法，其特征在于：所述第二牺牲层、第四牺牲层分别包括刻蚀阻挡层和核心层。
4.根据权利要求3所述的方法，其特征在于：先在核心层上形成多个第一长条图案的顶模，再在刻蚀阻挡层形成多个第一长条图案的芯模。
5.根据权利要求3所述的方法，其特征在于：刻蚀阻挡层和核心层分别为非晶硅(a-si)层、氮化硅(Si3N4)层。
6.根据权利要求3所述的方法，其特征在于：纳米网宽度为180A/±10A，长度60-80nm，高度1000A/±30A，垂直度60°-90°，纳米网之间的间距间距10-500μm。。
7.根据权利要求1所述的方法，其特征在于：第一、二掩膜层为氮化硅(Si3N4)层。
CN202110270117.1A 2021-03-12 2021-03-12 一种纳米网的制备方法 Pending CN113173553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110270117.1A CN113173553A (zh) 2021-03-12 2021-03-12 一种纳米网的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110270117.1A CN113173553A (zh) 2021-03-12 2021-03-12 一种纳米网的制备方法

Publications (1)

Publication Number Publication Date
CN113173553A true CN113173553A (zh) 2021-07-27

Family

ID=76921990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110270117.1A Pending CN113173553A (zh) 2021-03-12 2021-03-12 一种纳米网的制备方法

Country Status (1)

Country Link
CN (1) CN113173553A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040087161A1 (en) * 2002-11-05 2004-05-06 Macronix International Co., Ltd. Code implantation process
US20100130011A1 (en) * 2008-11-26 2010-05-27 Tokyo Electron Limited Semiconductor device fabrication method
US20110227213A1 (en) * 2010-03-17 2011-09-22 National Chung-Hsing University Method for fabricating semiconductor devices and a semiconductor device made therefrom
CN102315158A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 形成半导体器件的接触孔的方法
US20130161710A1 (en) * 2011-12-27 2013-06-27 Yun-Hyuck Ji Semiconductor device having buried bit line and method for fabricating the same
US20140162461A1 (en) * 2012-12-06 2014-06-12 Nam-Gun Kim Methods for forming a semiconductor device including fine patterns
US20150348848A1 (en) * 2014-05-28 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned nanowire formation using double patterning
CN109904062A (zh) * 2019-02-03 2019-06-18 中国科学院微电子研究所 纳米结构的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040087161A1 (en) * 2002-11-05 2004-05-06 Macronix International Co., Ltd. Code implantation process
US20100130011A1 (en) * 2008-11-26 2010-05-27 Tokyo Electron Limited Semiconductor device fabrication method
US20110227213A1 (en) * 2010-03-17 2011-09-22 National Chung-Hsing University Method for fabricating semiconductor devices and a semiconductor device made therefrom
CN102315158A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 形成半导体器件的接触孔的方法
US20130161710A1 (en) * 2011-12-27 2013-06-27 Yun-Hyuck Ji Semiconductor device having buried bit line and method for fabricating the same
US20140162461A1 (en) * 2012-12-06 2014-06-12 Nam-Gun Kim Methods for forming a semiconductor device including fine patterns
US20150348848A1 (en) * 2014-05-28 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned nanowire formation using double patterning
CN109904062A (zh) * 2019-02-03 2019-06-18 中国科学院微电子研究所 纳米结构的制备方法

Similar Documents

Publication Publication Date Title
US7368395B2 (en) Method for fabricating a nano-imprinting mold
CN102105963B (zh) 生长薄膜的方法以及形成结构的方法和器件
US20100012180A1 (en) Encapsulating and transferring low dimensional structures
US8203137B2 (en) Photonic structure
CN101830430B (zh) 一种大面积、高度均匀有序量子点阵列制造方法
CN102437017B (zh) 一种在（111）型硅片表面制备纳米结构的方法
CN102290435B (zh) 一种大面积量子点及其阵列制造方法
WO2005069050A1 (en) Imprinting method for making photonic structures
CN103715097B (zh) 利用外延工艺制备垂直沟道的围栅型mosfet的方法
CN106340442A (zh) 石墨烯纳米图案的形成方法、装置及装置的制造方法
CN104016294A (zh) 一种硅基iii-v族纳米管与微米管及其制备方法
CN102427023A (zh) 一种硅纳米线的制备方法
CN109941962A (zh) 一种电学连接高密度坡面台阶纳米线的方法
CN113173557A (zh) 一种垂直纳米线阵列的制备方法
JP2001074954A (ja) ３次元フォトニック結晶構造体の作製方法
CN102398893A (zh) 一种在（110）型硅片表面自上而下制备纳米结构的方法
CN107871666B (zh) 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法
CN104843628B (zh) 一种硅悬臂梁结构及其制备方法
CN113173553A (zh) 一种纳米网的制备方法
KR101566313B1 (ko) 반도체 장치의 제조방법
CN113173555B (zh) 一种纳米线mim阵列器件及制备方法
US20100203712A1 (en) Process for forming a wire portion in an integrated electronic circuit
WO2014086105A1 (zh) 一种单晶硅纳米线网状阵列结构的制作方法
CN104392917B (zh) 一种全包围栅结构的形成方法
Zhao et al. Multi-silicon ridge nanofabrication by repeated edge lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination