CN113173555B - 一种纳米线mim阵列器件及制备方法 - Google Patents
一种纳米线mim阵列器件及制备方法 Download PDFInfo
- Publication number
- CN113173555B CN113173555B CN202110267683.7A CN202110267683A CN113173555B CN 113173555 B CN113173555 B CN 113173555B CN 202110267683 A CN202110267683 A CN 202110267683A CN 113173555 B CN113173555 B CN 113173555B
- Authority
- CN
- China
- Prior art keywords
- layer
- mim
- etching
- sacrificial layer
- strip patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 105
- 238000005530 etching Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012792 core layer Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 238000001020 plasma etching Methods 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000012546 transfer Methods 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/04—Networks or arrays of similar microstructural devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种纳米线MIM阵列器件的制备方法，采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与金属层，形成金属层纳米线MIM阵列器件阵列，再做金属接触互联工艺，最后制备出高纯度、无损伤、有序垂直排列的纳米线MIM阵列。与现有技术相比，本发明有益的技术效果为：本发明提供的纳米MIM阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米MIM制备，可以控制硅纳米MIM阵列的有序分布，可获得较高、较纯的纳米MIM结构，对纳米MIM阵列几何形状的精确控制，制备效率高。
Description
技术领域
本发明涉及半导体集成技术领域，尤其涉及一种纳米线MIM阵列器件及制备方法。
背景技术
阻变储存器、铁电存储器、FTJ需要采用交差MIM陈列的结构，并且随着技术发展，对于形成小尺寸的交差MIM陈列可以缩小器件尺寸、提高器件集成度，降低器件更好以及改善的均匀性。但是目前是制造的重要交差纳米MIM阵列主要通过电子束曝光和刻蚀方案获得，制备效率低、成本高，不能用于大规模制备和应用。
但是目前是制造的重要交差纳米MIM阵列主要通过电子束曝光和刻蚀方案获得，制备效率低、成本高，不能用于大规模制备和应用。
发明内容
为了克服上述技术问题，本发明因此，我们提出一种新型的垂直纳米MIM阵列的制备方法。采用两次侧墙转移技术，形成纳米MIM阵列，再做金属接触，最后获得垂直排列的纳米MIM阵列器件阵列。
一种纳米线MIM阵列器件，其特征在于：其包括：
衬底，衬底上设置有第一绝缘层；
绝缘层上设置有第一侧墙阵列，每条第一侧墙被第二绝缘层覆盖，第二侧墙整列与第一侧墙相互交叉垂直，第二绝缘层介于第一侧墙与第二侧墙之间；
多个电极电连接第一侧墙与第二侧墙的端部。
一种纳米线MIM阵列器件的制备方法，其特征在于：
提供衬底；
依次生长第一牺牲层、第二牺牲层，使得第二牺牲层形成多个第一长条图案；
形成第一金属层；
刻蚀所述多个第一长条图案上表面的第一金属层，使得所述多个第一长条图案四周的第一金属层形成第一侧墙；
刻蚀掉第二牺牲层形成多个第一长条图案；
依次生长第三牺牲层、第四牺牲层，使得第四牺牲层形成多个第二长条图案，所述第二长条图案与所示第一长条图案垂直；
形成第二金属层；
刻蚀所述多个第二长条图案上表面的第二金属层，使得所述多个第二长条图案四周的第二金属层形成第二侧墙；
刻蚀掉第四牺牲层形成的多个第二长条图案；
刻蚀掉部分第三牺牲层，暴露出第一侧墙的端部，继续测试，刻蚀掉暴露的第一侧墙的端部和第二侧墙的端部；
在上述第一侧墙的端部和第二侧墙的端部形成金属电极，形成纳米线MIM阵列器件阵列。
本发明主要采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与金属层，形成金属层纳米线MIM阵列器件阵列，再做金属接触互联工艺，最后制备出高纯度、无损伤、有序垂直排列的纳米线MIM阵列。
与现有技术相比，本发明有益的技术效果为：本发明提供的纳米MIM阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米MIM制备，可以控制硅纳米MIM阵列的有序分布，可获得较高、较纯的纳米MIM结构，对纳米MIM阵列几何形状的精确控制，制备效率高。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为本发明衬底上依次生长第一牺牲层、第一刻蚀阻挡层和第一核心层的剖面示意图。
图2A、B为本发明依次刻蚀第一核心层和第一刻蚀阻挡层形成顶模和芯模的俯视图和沿X方向的剖面示意图。
图3A、B为本发明去掉顶模后形成金属膜和形成金属膜侧墙示意图。
图4A-C为本发明形成金属膜侧墙的俯视图、去掉芯模后的俯视图、沿X方向的剖面示意图。
图5为本发明依次生长第二牺牲层、第二刻蚀阻挡层和第二核心层剖面示意图。
图6A-C为本发明依次刻蚀第二核心层和第二刻蚀阻挡层形成顶模和芯模、去掉顶模的俯视图。
图7A、B为本发明形成第二侧墙、去掉芯模的俯视图。
图8A-C为本发明刻蚀端部第二牺牲层露出第一侧墙、去掉露出的第一侧墙、形成金属电极的俯视图。
图9为本发明图8中沿Y线的剖面示意图。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在本实施例中，提供一种用于垂直纳米线的制备方法。结合图1-9为本发明的纳米线MIM阵列器件的制备工艺示意图，制备包括：
提供衬底101；
衬底101是适合于形成一个或多个IC器件的半导体晶圆的部分，例如可以采用硅(Si)衬底。
纳米线MIM阵列器件的制备从衬底101开始，衬底101为硅(Si)衬底。采用热氧化、化学气相沉积、溅射(sputtering)等工艺在衬底101上依次沉积第一牺牲层102、第一刻蚀阻挡层103和第一核心层104，在一个实施例中，第一牺牲层102为二氧化硅(SiO2)、第一刻蚀阻挡层103为非晶硅(a-si)层、第一核心层104为氮化硅(SiNX)层，如图1所示。
刻蚀第一核心层104形成多个顶模104-a，第一顶模104-a的长度方式为A方向，第一顶模的长、宽尺寸均小于衬底的长宽尺寸，相邻第一顶模104-a之间露出第一刻蚀阻挡层103的表面，在一个实施例中，第一顶模104-a为多个等间隔的长条。以第一顶模104-a为掩膜继续刻蚀第一刻蚀阻挡层103，使得第一刻蚀阻挡层103形成与第一顶模104-a形状相同的第一芯模103-a，多个第一芯模103-a之间露出牺牲层102，如图2所示。
然后采用定向刻蚀，去掉多个第一顶模104-a，露出第一芯模103-a上表面。采用沉积工艺形成第一金属层105覆盖第一芯模103-a和暴露出的第一牺牲层102的表面。然后采用定向刻蚀工艺，刻蚀第一芯模103-a上表面和第一牺牲层102表面的第一金属层105，第一芯模103-a四周剩余的第一金属层105形成第一侧墙105-a，且相邻第一芯模103-a的第一侧墙105-a之间还露出第一牺牲层102的表面，如图3、4所示。
采用刻蚀工艺，去除第一芯模103-a，第一侧墙105-a作为后续刻蚀的掩膜，在一个实施例中采用湿法刻蚀，且采用相比第一牺牲层102和第一芯模103-a具有较大的刻蚀选择比的刻蚀剂，可以在刻蚀去除第一芯模103-a时，不会刻蚀掉第一牺牲层102，且可以避免第一侧墙105-a发生底切而导致第一侧墙倒塌的现象，如图3、4所示，至此实现了第一次自对准的侧墙转移(STL)工艺。在一个实施例中刻蚀工艺为反应离子刻蚀(RIE)刻蚀，利用氧化硅与氮化硅的选择比及二次侧墙阵列交叉位置的高度差的反应离子刻蚀(RIE)刻蚀。
在第一侧墙105-a和暴露出第一牺牲层102表面采用热氧化、化学气相沉积、溅射(sputtering)等工艺依次沉积第二牺牲层102’、第二刻蚀阻挡层103’和第二核心层104’，在一个实施例中，第二牺牲层102’为二氧化硅(SiO2)、第二刻蚀阻挡层103’为非晶硅(a-si)层、第二核心层104’为氮化硅(Si3N4)层，如图5所示。
刻蚀第二核心层104’形成多个第二顶模104’-a，第二顶模104’-a的长度方式为B方向，B方向在平面内垂直于A方向。相邻第二顶模104’-a之间暴露出第二刻蚀阻挡层103’的表面，在一个实施例中，第二顶模104’-a为多个等间隔的长条，第一顶模的长、宽尺寸均小于衬底的长宽尺寸。以第二顶模104’-a为掩膜继续刻蚀第二刻蚀阻挡层103’，使得第二刻蚀阻挡层103’形成与第二顶模104’-a形状相同的第二芯模103’-a，多个第二芯模103’-a之间暴露出第二牺牲层102’，如图6所示。
然后采用定向刻蚀，去掉多个第二顶模104’-a，露出第二芯模103’-a上表面。采用沉积工艺形成第二金属层105’覆盖第二芯模103’-a和暴露出的第二牺牲层102’的表面。采用定向刻蚀工艺，刻蚀第二芯模103’-a上表面和第二牺牲层102’表面的第二金属层105’，第二芯模103’-a四周剩余的第二金属层形成第二侧墙105’-a，且相邻第二芯模103’-a的第二侧墙105’-a之间暴露出第二牺牲层102’的表面，如图7A所示。
采用刻蚀工艺，去除第二芯模103’-a，在一个实施例中采用湿法刻蚀，且采用相比第二牺牲层102’和第二芯模103’-a具有较大的刻蚀选择比的刻蚀剂，可以在刻蚀去除第二芯模103’-a时，不会刻蚀掉第二牺牲层102’，且可以避免第二侧墙105’-a发生底切而导致第二侧墙105’-a倒塌的现象。第二侧墙105’-a与覆盖着第二牺牲层102’的第一侧墙105-a相垂直，如图7B所示，至此实现了第二次自对准的侧墙转移(STL)工艺。在一个实施例中刻蚀工艺为反应离子刻蚀(RIE)刻蚀，利用氧化硅与氮化硅的选择比及二次侧墙阵列交叉位置的高度差的反应离子刻蚀(RIE)刻蚀。
采用刻蚀工艺刻蚀掉暴露出的第一侧墙105-a端部上的第二牺牲层102’，暴露出部分第一侧墙105-a，继续刻蚀掉暴露出de部分第一侧墙105-a及端部的第二侧墙105’-a，沿图8中Y线的剖面细节图件图9。然后采用化学气相沉积、溅射(sputtering)等工艺在第一侧墙105-a及第二侧墙105’-a的端部形成金属电极106，使得至第一侧墙105-a及第二侧墙105’-a与金属电极106电连接，此形成纳米线MIM阵列器件掩膜。
形成的纳米线MIM阵列器件宽度180A/±10A，长度60-80nm，高度1000A/±30A，垂直度60°-90°，间距10-500μm。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本发明主要采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与金属层，形成金属层纳米线MIM阵列器件阵列，再做金属接触互联工艺，最后制备出高纯度、无损伤、有序垂直排列的纳米线MIM阵列。本发明提供的纳米MIM阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米MIM制备，可以控制硅纳米MIM阵列的有序分布，可获得较高、较纯的纳米MIM结构，对纳米MIM阵列几何形状的精确控制，制备效率高。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
Claims (6)
1.一种纳米线MIM阵列器件的制备方法，其特征在于：
提供衬底；
依次生长第一牺牲层、第二牺牲层，使得第二牺牲层形成多个第一长条图案；
形成第一金属层；
刻蚀所述多个第一长条图案上表面的第一金属层，使得所述多个第一长条图案四周的第一金属层形成第一侧墙；
刻蚀掉第二牺牲层形成的多个第一长条图案；
依次生长第三牺牲层、第四牺牲层，使得第四牺牲层形成多个第二长条图案，所述第二长条图案与所述第一长条图案垂直；
形成第二金属层；
刻蚀所述多个第二长条图案上表面的第二金属层，使得所述多个第二长条图案四周的第二金属层形成第二侧墙；
刻蚀掉第四牺牲层形成的多个第二长条图案；
刻蚀掉部分第三牺牲层，暴露出第一侧墙的端部，继续测试，刻蚀掉暴露的第一侧墙的端部和第二侧墙的端部；
在上述第一侧墙的端部和第二侧墙的端部形成金属电极，形成纳米线MIM阵列器件阵列。
2.根据权利要求1所述的方法，其特征在于：所述衬底为硅衬底、绝缘体上硅、SiGe外延衬底。
3.根据权利要求1所述的方法，其特征在于：所述第二牺牲层、第四牺牲层分别包括刻蚀阻挡层和核心层。
4.根据权利要求3所述的方法，其特征在于：先在核心层上形成多个第一长条图案的顶模，再在刻蚀阻挡层形成多个第一长条图案的芯模。
5.根据权利要求3所述的方法，其特征在于：刻蚀阻挡层和核心层分别为非晶硅层、氮化硅层。
6.根据权利要求3所述的方法，其特征在于：纳米线MIM阵列器件宽度
长度60-80nm，高度
垂直度60°-90°，间距10-500μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110267683.7A CN113173555B (zh) | 2021-03-12 | 2021-03-12 | 一种纳米线mim阵列器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110267683.7A CN113173555B (zh) | 2021-03-12 | 2021-03-12 | 一种纳米线mim阵列器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113173555A CN113173555A (zh) | 2021-07-27 |
| CN113173555B true CN113173555B (zh) | 2022-10-04 |
Family
ID=76921958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110267683.7A Active CN113173555B (zh) | 2021-03-12 | 2021-03-12 | 一种纳米线mim阵列器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113173555B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385295B2 (en) * | 2004-06-24 | 2008-06-10 | California Institute Of Technology | Fabrication of nano-gap electrode arrays by the construction and selective chemical etching of nano-crosswire stacks |
| US8349663B2 (en) * | 2007-09-28 | 2013-01-08 | Sandisk 3D Llc | Vertical diode based memory cells having a lowered programming voltage and methods of forming the same |
| KR101658492B1 (ko) * | 2010-08-13 | 2016-09-21 | 삼성전자주식회사 | 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| KR20130046664A (ko) * | 2011-10-28 | 2013-05-08 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| US9633907B2 (en) * | 2014-05-28 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned nanowire formation using double patterning |
| KR102173083B1 (ko) * | 2014-06-11 | 2020-11-02 | 삼성전자주식회사 | 높은 종횡비를 갖는 반도체 소자 형성 방법 및 관련된 소자 |
| CN109904062A (zh) * | 2019-02-03 | 2019-06-18 | 中国科学院微电子研究所 | 纳米结构的制备方法 |
| CN111275177B (zh) * | 2020-01-16 | 2022-10-21 | 北京大学 | 一种全忆阻器神经网络及其制备方法和应用 |
-
2021
- 2021-03-12 CN CN202110267683.7A patent/CN113173555B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113173555A (zh) | 2021-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140099792A1 (en) | Single fin cut employing angled processing methods | |
| US8203137B2 (en) | Photonic structure | |
| US9406790B2 (en) | Suspended ring-shaped nanowire structure | |
| CN103999202A (zh) | 稀土氧化物隔离的半导体鳍 | |
| US20120282751A1 (en) | Methods of fabricating semiconductor devices including fine patterns | |
| US20220416049A1 (en) | Semiconductor structure and fabrication method thereof | |
| GB2392311A (en) | DRAM storage capacitor electrodes | |
| JP2011523376A (ja) | 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング） | |
| WO2022226236A1 (en) | Three-dimensional dynamic random-access memory (3d dram) gate all-around (gaa) design using stacked si/sige | |
| TWI780251B (zh) | 半導體裝置結構及其製作方法 | |
| WO2023216396A1 (zh) | 半导体结构及其形成方法 | |
| US20210233767A1 (en) | Formation of Stacked Lateral Semiconductor Devices and the Resulting Structures | |
| EP1837924A2 (en) | Post structure, semiconductor device and light emitting device using the structure, and method for forming the same | |
| CN112141999A (zh) | 一种mems器件的制造方法及mems器件 | |
| CN113173555B (zh) | 一种纳米线mim阵列器件及制备方法 | |
| US20240130137A1 (en) | Three-dimensional memory device containing self-aligned ferroelectric memory elements and method of making the same | |
| CN113173557A (zh) | 一种垂直纳米线阵列的制备方法 | |
| CN112701079B (zh) | Son结构及其制备方法 | |
| CN110620033B (zh) | 一种金属纳米线或片的制作方法及纳米线或片 | |
| CN113173553A (zh) | 一种纳米网的制备方法 | |
| CN110364480A (zh) | 存储单元的制备方法及其存储单元 | |
| CN111900162B (zh) | 一种量子点器件及其制备方法 | |
| WO2023155632A1 (zh) | 半导体结构及其制造方法 | |
| CN216288431U (zh) | 半导体存储装置 | |
| WO2024087538A1 (zh) | 半导体结构及其制备方法、存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |