CN110364480A - 存储单元的制备方法及其存储单元 - Google Patents
存储单元的制备方法及其存储单元 Download PDFInfo
- Publication number
- CN110364480A CN110364480A CN201910577012.3A CN201910577012A CN110364480A CN 110364480 A CN110364480 A CN 110364480A CN 201910577012 A CN201910577012 A CN 201910577012A CN 110364480 A CN110364480 A CN 110364480A
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- silicon nitride
- silicon
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
公开了一种存储单元的制备方法及其存储单元,方法包括提供基底,基底在预定压力下外延多个间隔排列的鳍片层,沿着鳍片层的排列方向在基底上交替地层叠氮化硅层和锗化硅层,且最上方的氮化硅层形成绝缘层,沿着鳍片层的排列方向在绝缘层、氮化硅层、锗化硅层和基底中形成第一槽道,在第一槽道侧壁上外延形成锗化硅隔层,在锗化硅隔层之间电化学镀膜形成金属层,湿法刻蚀去除锗化硅隔层以形成气隙,第二槽道侧壁上形成存储层,去除所述锗化硅层且经由导电材料填充形成预定导电图像层,在鳍片层上方的绝缘层、氮化硅层与预定导电图像层上打孔形成连接所述预定导电图案层的端子孔,金属端子形成于所述端子孔中。
Description
技术领域
本发明涉及存储设备技术领域,特别是一种存储单元的制备方法及其存储单元。
背景技术
目前对于减小存储设备的尺寸和制造更小的结构,存在着强烈的发展势头。存储设备尺寸的减小通常允许存储设备更便宜,性能更高,功耗降低且给定尺寸内包括更多的元件。
通常,存储设备的制备需要几个常常必须彼此以接近或甚至超过最小特征尺寸的精度对准的图像层。现有技术中,在辊对辊环境中,基底平整性差,由于景深限制和其它光学象差而引起能够进行光学对准的精度方面的困难。一个图形化层相对于下一个的这些收缩或膨胀,可能使大面积的对准成为不可能为了改善存储器件的密度。为了改善存储器件的密度,随着存储设备的存储器单元尺寸持续缩减,信号冲突和干扰会显著增大以及随着存储设备尺寸越来越小,相邻的金属层之间的距离变得越来越小,导致相邻金属层间产生的电容越来越大,不仅影响存储单元的运行速度,也对存储单元的可靠性有严重影响,此外,还存在导电端子难以达到导电层,其连接的工艺的难度增加,可靠性差等问题。
在背景技术部分中公开的上述信息仅仅用于增强对本发明背景的理解,因此可能包含不构成在本国中本领域普通技术人员公知的现有技术的信息。
发明内容
鉴于上述问题,本发明提供一种存储单元的制备方法及存储单元,本发明的制备方法能够精确印刷定位形成导电图像层,提高印制备精度,通过鳍片层、氮化硅层、锗化硅层的高度配合使得端子更容易连接导电图像层,降低连接工艺难度,提高可靠性,外延形成锗化硅隔层,在所述锗化硅隔层之间电化学镀膜形成金属层,避免残留空气气泡,且通过湿法刻蚀去除所述锗化硅隔层以形成气隙,显著减小存储单元的有效k值,改善存储单元的电阻电容延迟差,提高存储单元的运行速度,具有优良的稳定性能。
本发明的目的是通过以下技术方案予以实现。
一种存储单元的制备方法包括如下步骤:
提供基底,所述基底在预定压力下外延多个间隔排列的鳍片层,每个鳍片层具有第一高度,
沿着所述鳍片层的排列方向在所述基底上交替地层叠氮化硅层和锗化硅层,且最上方的氮化硅层形成绝缘层,其中,锗化硅层经由印刷形成预定图像,
沿着所述鳍片层的排列方向在绝缘层、氮化硅层、锗化硅层和基底中形成第一槽道,在所述第一槽道侧壁上外延形成锗化硅隔层,在所述锗化硅隔层之间电化学镀膜形成金属层,湿法刻蚀去除所述锗化硅隔层以形成气隙,
在所述锗鳍片层之外的绝缘层、氮化硅层和锗化硅层上形成第二槽道,所述第二槽道侧壁上形成存储层,
去除所述锗化硅层且经由导电材料填充形成预定导电图像层,
在鳍片层上方的绝缘层、氮化硅层与预定导电图像层上打孔形成连接所述预定导电图案层的端子孔,金属端子形成于所述端子孔中。
在所述的方法中,覆盖所述鳍片层的所述氮化硅层的第二高度大于设置在所述鳍片层之间所述氮化硅层的第三高度,以及覆盖所述鳍片层的所述锗化硅层的第四高度大于设置在所述鳍片层之间的所述锗化硅层的第五高度。
在所述的方法中,多个鳍片层具有不同的第一高度,多个鳍片层上层叠的氮化硅层和锗化硅层的层数不同。
在所述的方法中,沿着所述鳍片层的排列方向的氮化硅层和锗化硅层长度不同,大致垂直基底的端部呈阶梯状。
在所述的方法中,通过CF4气体刻蚀形成第一槽道,刻蚀压强为50-70豪托,所述气隙的宽度正相关于所述锗化硅隔层的厚度。
在所述的方法中,湿法刻蚀的刻蚀溶液为质量比1:400-1:500的氢溴酸和去离子水的混合溶液。
在所述的方法中,第二槽道包括矩形槽道或圆形槽道,部分第二槽道中填充多晶硅。
在所述的方法中,存储层上设置阻隔层。
在所述的方法中,所述第三高度和/或第五高度大于第一高度,所述第四高度大于所述第二高度。
根据本发明的另一方面,存储单元经所述的方法制备。
本发明的有益效果
本发明制备方法中,基底在预定压力下外延多个间隔排列的鳍片层,沿着所述鳍片层的排列方向在所述基底上交替地层叠氮化硅层和锗化硅层,鳍片层区域形成高度高于其他层的端子区,通过鳍片层、氮化硅层、锗化硅层的高度配合使得端子更容易连接导电图像层,降低连接工艺难度,提高可靠性,锗化硅层经由印刷形成预定图像,能够精确印刷定位形成导电图像层,提高印制备精度,外延形成锗化硅隔层,在所述锗化硅隔层之间电化学镀膜形成金属层,避免残留空气气泡,且通过湿法刻蚀去除所述锗化硅隔层以形成气隙,显著减小存储单元的有效k值,改善存储单元的电阻电容延迟差,提高存储单元的运行速度,具有优良的稳定性能。本发明制备方法加工的存储单元的性能和精度得到了显著提升且降低了加工成本。
上述说明仅是本发明技术方案的概述,为了能够使得本发明的技术手段更加清楚明白,达到本领域技术人员可依照说明书的内容予以实施的程度,并且为了能够让本发明的上述和其它目的、特征和优点能够更明显易懂,下面以本发明的具体实施方式进行举例说明。
附图说明
通过阅读下文优选的具体实施方式中的详细描述,本发明各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。而且在整个附图中,用相同的附图标记表示相同的部件。
在附图中:
图1是根据本发明一个实施例的存储单元的制备方法的步骤示意图。
图2是根据本发明一个实施例的存储单元的制备方法的结构示意图。
图3是根据本发明一个实施例的存储单元的制备方法的结构示意图。
以下结合附图和实施例对本发明作进一步的解释。
具体实施方式
下面将参照附图更详细地描述本发明的具体实施例。虽然附图中显示了本发明的具体实施例,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
需要说明的是,在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解,技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语,故应解释成“包含但不限定于”。说明书后续描述为实施本发明的较佳实施方式,然所述描述乃以说明书的一般原则为目的,并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。
为便于对本发明实施例的理解,下面将结合附图以具体实施例为例做进一步的解释说明,且各个附图并不构成对本发明实施例的限定。
为了更好地理解,图1为根据本发明一个实施例的存储单元的制备方法的步骤示意图,如图1所示,一种存储单元的制备方法包括如下步骤:
一种存储单元的制备方法包括如下步骤:
提供基底1,所述基底1在预定压力下外延多个间隔排列的鳍片层2,每个鳍片层2具有第一高度,
沿着所述鳍片层2的排列方向在所述基底1上交替地层叠氮化硅层3和锗化硅层4,且最上方的氮化硅层3形成绝缘层5,其中,锗化硅层4经由印刷形成预定图像,
沿着所述鳍片层2的排列方向在绝缘层5、氮化硅层3、锗化硅层4和基底1中形成第一槽道6,在所述第一槽道6侧壁上外延形成锗化硅隔层7,在所述锗化硅隔层7之间电化学镀膜形成金属层8,湿法刻蚀去除所述锗化硅隔层8以形成气隙9,
在所述锗鳍片层2之外的绝缘层5、氮化硅层3和锗化硅层4上形成第二槽道,所述第二槽道侧壁上形成存储层,
去除所述锗化硅层4且经由导电材料填充形成预定导电图像层,
在鳍片层2上方的绝缘层5、氮化硅层3与预定导电图像层上打孔形成连接所述预定导电图案层的端子孔10,金属端子形成于所述端子孔10中。
为了进一步理解本发明,在一个实施例中,如图2所示,鳍片层2被布置成在基底1中彼此间隔开。另外,鳍片层2可以沿着一个方向用线形图案化。鳍片层2被形成为提供基底1上且可以由绝缘材料或导电材料形成。
在一个实施例中,氮化硅层3和锗化硅层4的端部在基底1中形成阶梯状。阶梯状结构的每个阶梯可以包括至少一个氮化硅层3和至少一个锗化硅层4。包括在阶梯状结构的每个阶梯中的氮化硅层3和锗化硅层4可以被布置成彼此相邻。鳍片层2被布置在阶梯状结构的阶梯的下部中。因此,在基底1中阶梯状结构的每个阶梯可以向上弯曲。
在所述的方法的优选实施方式中,覆盖所述鳍片层2的所述氮化硅层3的第二高度大于设置在所述鳍片层2之间所述氮化硅层3的第三高度,以及覆盖所述鳍片层2的所述锗化硅层4的第四高度大于设置在所述鳍片层2之间的所述锗化硅层4的第五高度。
在一个实施例中,氮化硅层3和锗化硅层4被第一槽道6穿过。每个第一槽道6的侧壁可以被薄层包围,所述薄层包括隧道绝缘层、存储层以及阻隔层中的至少一个。
在所述的方法的优选实施方式中,所述第三高度和/或第五高度大于第一高度,所述第四高度大于所述第二高度。
在本发明的一个实施例中,由于锗化硅层4的弯曲区域可以弯曲,并且锗化硅层4的弯曲区域可以具有比锗化硅层4的平面区域的厚度大的厚度,所以本发明可以减小接触缺陷,并且金属端子可以易于连接至锗化硅层4。
在一个实施例中,通过调整鳍片层2的宽度和高度,氮化硅层3的弯曲区域的厚度和可以比氮化硅层3的平面区域的厚度大,并且锗化硅层4的弯曲区域的厚度可以比锗化硅层4的平面区域的厚度的大。因此,在敞开锗化硅层4的弯曲区域以形成金属端子的刻蚀工艺中,由于被端子孔敞开的锗化硅层4的厚度大,所以可以保证充足的刻蚀余量。
另外,与锗化硅层4被均匀地形成而没有弯曲区域的情况相比,由于锗化硅层4包括弯曲区域,所以锗化硅层4的接触区域增大,即使金属端子由于工艺错误而移位,金属端子与锗化硅层4之间的覆盖裕度也因金属端子连接至锗化硅层4的弯曲区域而得到保证。
在一个实施例中,在金属端子被布置成连接至锗化硅层4的弯曲区域的边缘时,可以最大地保证在形成端子孔的工艺中的刻蚀余量。
在所述的方法的优选实施方式中,多个鳍片层2具有不同的第一高度,多个鳍片层2上层叠的氮化硅层3和锗化硅层4的层数不同。
在一个实施例中,鳍片层2形成在基底1上。缘于在基底1上形成鳍片层2的工艺的中间所得材料具有有阶梯差的表面。因此,顺序沉积的氮化硅层3和锗化硅层4可以弯曲。同时,鳍片层2之间的间隔距离可以被设定成适用于氮化硅层3和锗化硅层4的总的沉积厚度,使得氮化硅层3和锗化硅层4中的每个被形成为弯曲。另外,鳍片层2的每个的宽度和高度被设定成适用于工艺条件,使得氮化硅层3和锗化硅层4中的每个的覆盖鳍片层2的弯曲区域的厚度大于形成在未形成有鳍片层2的基底1上的氮化硅层3和锗化硅层4中的每个的平面区域的厚度。
在所述的方法的优选实施方式中,沿着所述鳍片层的排列方向的氮化硅层和锗化硅层长度不同,大致垂直基底的端部呈阶梯状。
在一个实施例中,氮化硅层3和锗化硅层4包括弯曲区域和平面区域。弯曲区域沿着鳍片层2的表面形成并且向上弯曲。弯曲区域覆盖鳍片层2。平面区域沿着经由鳍片层2暴露出的基底1的表面形成。即,平面区域位于鳍片层2之间。氮化硅层3和锗化硅层4的弯曲区域的厚度可以比氮化硅层3和锗化硅层4的平面区域的厚度大。
氮化硅层3和锗化硅层4可以由各种材料形成。
在一个实施例中,在氮化硅层3和锗化硅层4上形成光致抗蚀剂图案,以及利用光致抗蚀剂图案作为刻蚀阻挡层通过刻蚀工艺按形成阶梯状结构,每当氮化硅层3和锗化硅层4被刻蚀并且刻蚀区域的下部层被暴露出时,在减小光致抗蚀剂图案的尺寸的同时,重复执行氮化硅层3的刻蚀和锗化硅层4的刻蚀。光致抗蚀剂图案可以在形成阶梯状结构之后被去除。
在一个实施例中,所述基底1的材料为硅、锗、锗化硅、碳化硅或砷化镓;所述基底1也可以为绝缘体上的硅或绝缘体上的锗;所述基底1内还可以形成晶体管、电容和电感。
本实施例中,沿所述第一槽道6刻蚀基底1,所述第一槽道6用于后续形成气隙和金属层,第一槽道6的宽度可以根据实际工艺需要而确定,也就是说,第一槽道6的宽度可以根据实际工艺需要而确定。
在一个实施例中,采用干法刻蚀工艺形成所述第一槽道6。作为一个实施例,所述干法刻蚀工艺为反应离子刻蚀,所刻蚀气体包括CF4和CHF3,刻蚀腔室偏压为10V至100V,刻蚀腔室压强为30毫托至120毫托。
在一个实施例中,如图3所示,采用选择性外延工艺形成覆盖所述第一槽道6侧壁的锗化硅隔层7,且刻蚀工艺对所述锗化硅隔层7的刻蚀速率大于对基底1的刻蚀速率。
所述锗化硅隔层7的作用为后续在去除形成的锗化硅隔层7后形成的空隙为气隙。
在一个实施例中,采用选择性外延工艺形成所述锗化硅隔层7,锗化硅隔层7与第一槽道6侧壁紧密接触,且由于选择性外延工艺的特性,锗化硅隔层7沿着晶格的方向生长,形成的锗化硅隔层7均匀性和方向性好,锗化硅隔层7的宽度均一性强,并且易于控制锗化硅隔层7的宽度;由于锗化硅隔层7沿着第一槽道6侧壁暴露出的硅晶格的方向生长,因此在锗化硅隔层7与第一槽道6侧壁紧密接触,避免在锗化硅隔层7所在区域出现空气气泡,利于后续形成具有良好形貌的气隙,防止后续形成金属层时金属层填充空气气泡所在的区域,进而提高存储单元的可靠性;且避免金属层进入空气气泡区域而造成的存储单元有效k值增加的问题,降低存储单元的有效k值,提高存储单元的运行速度。
作为一个实施例,所述湿法刻蚀工艺的刻蚀液体为磷酸溶液,其中,溶液温度为150度至180度,磷酸质量百分比为75%至80%。
所述金属层的材料为铜、铝、银或它们的合金。采用原子层沉积工艺形成所述金属层。
在所述的方法的优选实施方式中,通过CF4气体刻蚀形成第一槽道,刻蚀压强为50-70豪托,所述气隙的宽度正相关于所述锗化硅隔层的厚度。
本实施例中,采用选择性外延在第一槽道6侧壁形成锗化硅隔层7的均匀性和致密性好,且选择性外延工艺是沿晶格延伸方向进行生长而形成锗化硅隔层7,在形成金属层时,金属层仅在期望区域形成,使得形成的金属层具有良好的形貌,提高存储单元的导通性能,避免在不期望区域发生电连接,提高存储单元的可靠性,提高存储单元的运行速度。
在一个实施例中,金属层表面、锗化硅隔层7表面以及基底1表面齐平。
作为一个实施例,采用化学机械抛光工艺去除高于基底1表面的金属层,使得剩余的金属层顶部与基底1顶部齐平。
在所述的方法的优选实施方式中,湿法刻蚀的刻蚀溶液为质量比1:400-1:500的氢溴酸和去离子水的混合溶液。
采用湿法刻蚀工艺去除所述锗化硅隔层7。本实施例中,要求湿法刻蚀工艺对锗化硅隔层7的刻蚀速率大,而对基底1的刻蚀速率小,从而避免去除锗化硅隔层7的工艺对基底1造成不必要的损伤。
在一个实施例中,在将氮化硅层3和锗化硅层4图案化成阶梯状结构之后,执行形成存储器单元的工艺。例如,形成穿过氮化硅层3和锗化硅层4的第二槽道,第二槽道的截面可以具有诸如圆形、椭圆形、多边形等的各种形状。第二槽道可以通过用半导体材料来填充形成、或者沿着第二槽道的侧壁形成。第二槽道可以形成为各种结构。例如,第二槽道可以形成为沿着相对于基底1的表面的垂直方向穿过氮化硅层3和锗化硅层4的直线结构。在另一个实例中,第二槽道包括沿着相对于基底1的表面的垂直方向的至少两个直线区域和沿着相对于基底1的表面的水平方向的连接直线区域的管道区域。
在所述的方法的优选实施方式中,第二槽道包括矩形槽道或圆形槽道,部分第二槽道中填充多晶硅。
在一个实施例中,在形成第二槽道之前,在孔的侧壁上形成薄层。薄层可以包括阻隔层、数据存储层以及绝缘层中的至少一种。
在一个实施例中,形成覆盖被图案化成阶梯状结构的氮化硅层3和锗化硅层4的绝缘层。
在所述的方法的优选实施方式中,存储层上设置阻隔层。
在一个实施例中,端子孔形成在鳍片层2上,使得金属端子与沿着鳍片层2的导电图像层的弯曲区域连接。端子孔以锯齿形交替地布置。
在一个实施例中,端子孔被形成为根据导电图像层的高度而具有不同的深度。因此,在刻蚀端子孔的工艺中,端子孔可能会不能达到被端子孔作为目标的相应导电图案位于的相应深度。如果执行过刻蚀以防止刻蚀端子孔的工艺中的这种问题,则设置在被端子孔作为目标的导电图案之下的导电图案而不是被端子孔作为目标的导电图案可以被暴露出。根据本发明的一个实施例,由于端子孔被布置成暴露出导电图像层的弯曲区域并且导电图像层的弯曲区域被形成为相比于其他的部分具有较大的厚度,所以即使执行过刻蚀也可以保证刻蚀余量。因此,本发明可以减小导电图像层的穿孔缺陷。
根据本发明的另一方面,存储单元经所述的方法制备。
工业实用性
本发明的存储单元制备方法及其存储单元可以在存储设备领域制造并使用。
以上结合具体实施例描述了本申请的基本原理,但是,需要指出的是,在本申请中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本申请为必须采用上述具体的细节来实现。
如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”,且可与其互换使用。
还需要指出的是,在本申请的方法中,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的,并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此,本申请不意图被限制到在此示出的方面,而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (10)
1.一种存储单元的制备方法,其包括如下步骤:
提供基底,所述基底在预定压力下外延多个间隔排列的鳍片层,每个鳍片层具有第一高度,
沿着所述鳍片层的排列方向在所述基底上交替地层叠氮化硅层和锗化硅层,且最上方的氮化硅层形成绝缘层,其中,锗化硅层经由印刷形成预定图像,
沿着所述鳍片层的排列方向在绝缘层、氮化硅层、锗化硅层和基底中形成第一槽道,在所述第一槽道侧壁上外延形成锗化硅隔层,在所述锗化硅隔层之间电化学镀膜形成金属层,湿法刻蚀去除所述锗化硅隔层以形成气隙,
在所述锗鳍片层之外的绝缘层、氮化硅层和锗化硅层上形成多个第二槽道,所述第二槽道侧壁上形成存储层,
去除所述锗化硅层且经由导电材料填充形成预定导电图像层,
在鳍片层上方的绝缘层、氮化硅层与预定导电图像层上打孔形成连接所述预定导电图案层的端子孔,金属端子形成于所述端子孔中。
2.如权利要求1所述的方法,其中,覆盖所述鳍片层的所述氮化硅层的第二高度大于设置在所述鳍片层之间所述氮化硅层的第三高度,以及覆盖所述鳍片层的所述锗化硅层的第四高度大于设置在所述鳍片层之间的所述锗化硅层的第五高度。
3.如权利要求1所述的方法,其中,多个鳍片层具有不同的第一高度,多个鳍片层上层叠的氮化硅层和锗化硅层的层数不同。
4.如权利要求1所述的方法,其中,沿着所述鳍片层的排列方向的氮化硅层和锗化硅层长度不同,大致垂直基底的端部呈阶梯状。
5.如权利要求1所述的方法,其中,通过CF4气体刻蚀形成第一槽道,刻蚀压强为50-70豪托,所述气隙的宽度正相关于所述锗化硅隔层的厚度。
6.如权利要求1所述的方法,其中,湿法刻蚀的刻蚀溶液为质量比1:400-1:500的氢溴酸和去离子水的混合溶液。
7.如权利要求1所述的方法,其中,第二槽道包括矩形槽道或圆形槽道,部分第二槽道中填充多晶硅。
8.权利要求1所述的方法,其中,存储层上设置阻隔层。
9.如权利要求2所述的方法,其中,所述第三高度和/或第五高度大于第一高度,所述第四高度大于所述第二高度。
10.一种存储单元,其特征在于,所述存储单元经由权利要求1-9中任一项所述的方法制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910577012.3A CN110364480A (zh) | 2019-06-28 | 2019-06-28 | 存储单元的制备方法及其存储单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910577012.3A CN110364480A (zh) | 2019-06-28 | 2019-06-28 | 存储单元的制备方法及其存储单元 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110364480A true CN110364480A (zh) | 2019-10-22 |
Family
ID=68217384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910577012.3A Withdrawn CN110364480A (zh) | 2019-06-28 | 2019-06-28 | 存储单元的制备方法及其存储单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110364480A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11145380B1 (en) | 2020-04-29 | 2021-10-12 | International Business Machines Corporation | Analog nonvolatile memory cells using dopant activation |
-
2019
- 2019-06-28 CN CN201910577012.3A patent/CN110364480A/zh not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11145380B1 (en) | 2020-04-29 | 2021-10-12 | International Business Machines Corporation | Analog nonvolatile memory cells using dopant activation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11903195B2 (en) | Openings layout of three-dimensional memory device | |
CN113241350B (zh) | 存储器装置的阶梯结构 | |
US11211255B2 (en) | Semiconductor structure | |
CN100573849C (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
US11545388B2 (en) | Staircase formation in three-dimensional memory device | |
TWI741696B (zh) | 立體記憶體元件中的階梯結構,以及用於形成立體記憶體元件中的階梯結構的方法 | |
US20190304909A1 (en) | Semiconductor memory device | |
JP2006303488A (ja) | 微細コンタクトを備える半導体素子及びその製造方法 | |
CN110100307A (zh) | 三维存储器件及其制作方法 | |
TWI793433B (zh) | 三維記憶體元件中的階梯結構及其形成方法 | |
EP3188225A2 (en) | Semiconductor device with local interconnect structure and manufacturing method thereof | |
CN110364480A (zh) | 存储单元的制备方法及其存储单元 | |
CN109671716B (zh) | 三维存储器及其制作方法及半导体器件的制作方法 | |
CN109524403A (zh) | 存储单元的制备方法及其存储单元 | |
CN106206585B (zh) | 自对准埋入式字线隔离结构的形成方法 | |
EP3840034B1 (en) | Method for producing nanoscaled electrically conductive lines for semiconductor devices | |
KR100328557B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
CN111146087A (zh) | 半导体器件的形成方法、双沟道刻蚀方法及半导体器件 | |
CN115036266A (zh) | 存储器器件的制造方法、存储器器件和存储器系统 | |
KR0140729B1 (ko) | 미세콘택 형성방법 | |
CN115064547A (zh) | 一种存储结构及其制备方法、存储器及存储系统 | |
KR20000066809A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191022 |
|
WW01 | Invention patent application withdrawn after publication |