CN111275177B - 一种全忆阻器神经网络及其制备方法和应用 - Google Patents
一种全忆阻器神经网络及其制备方法和应用 Download PDFInfo
- Publication number
- CN111275177B CN111275177B CN202010045509.3A CN202010045509A CN111275177B CN 111275177 B CN111275177 B CN 111275177B CN 202010045509 A CN202010045509 A CN 202010045509A CN 111275177 B CN111275177 B CN 111275177B
- Authority
- CN
- China
- Prior art keywords
- functional layer
- neural network
- synapse
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000002346 layers by function Substances 0.000 claims abstract description 65
- 210000000225 synapse Anatomy 0.000 claims abstract description 51
- 230000001537 neural effect Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000000946 synaptic effect Effects 0.000 claims abstract description 17
- 230000006870 function Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 42
- 210000002569 neuron Anatomy 0.000 claims description 25
- 210000005036 nerve Anatomy 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000012549 training Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 230000000638 stimulation Effects 0.000 claims description 3
- -1 transition metal nitride Chemical class 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 229910052723 transition metal Inorganic materials 0.000 claims description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000004549 pulsed laser deposition Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000003909 pattern recognition Methods 0.000 abstract description 6
- 230000000295 complement effect Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 4
- 150000004706 metal oxides Chemical class 0.000 abstract description 4
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 210000004556 brain Anatomy 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 102000004310 Ion Channels Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000002364 input neuron Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 210000004205 output neuron Anatomy 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001242 postsynaptic effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Theoretical Computer Science (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种全忆阻器神经网络及其制备方法和应用。所述的全忆阻器神经网络通过底电极、第一功能层和中间电极形成忆阻突触器件，之后再覆盖第二功能层，在第二功能层上覆盖顶电极形成忆阻神经元器件，从而构建成全忆阻器神经网络。通过改变突触器件的权重，全忆阻器神经网络可以实现模式识别和监督学习等功能。所发明的全忆阻器神经网络具有高的集成度和可微缩性，并且与传统硅基CMOS工艺兼容，适合大规模生产，对于未来最终实现大规模类脑计算硬件具有重要的意义。
Description
技术领域
本发明涉及半导体和新型计算技术领域，具体涉及一种适用于类脑计算的全忆阻器神经网络及其制备方法和应用。
背景技术
传统计算机由于采用分离的存储、计算单元，面临性能、功耗等多重挑战。随着半导体产业的迅猛发展，传统的冯·诺依曼计算架构已经无法满足对于更高计算能力、更低功耗的需求，亟需开发颠覆性的计算架构。受人类大脑结构和原理的启发，神经形态计算在下一代计算技术中具有巨大的潜力，具有大规模并行性和高效率，从而克服冯·诺依曼结构的瓶颈，最终实现人的智能水平。
近年来，AlphaGo等机器人的出现，表明在传统计算平台上实现的人工智能可以独立学习，并在某些特定类别的问题上有超越人类的技能。然而，传统的CMOS(互补金属氧化物半导体)设备和电路执行脑力计算方法效率非常低下，AlphaGo等机器人进行工作时要比人脑消耗更多的能量(例如，AlphaGo使用64个图形处理单元和19个中央处理单元进行训练，并使用4个处理单元进行推理)，人类的大脑由极其密集的计算元素(神经元)网络和多功能的记忆元素(突触)组成，所有这些元素都在极低的能量水平下运行，仅使用20个fJ/op。因此，设计行为更像突触和神经元的设备来构建一个更高效、更低功耗的神经网络就非常有必要。目前氧化还原记忆存储器、相变记忆存储器、有机晶体管和传统CMOS电路作为突触权值模拟突触的硬件和网络建设都取得了一定的进展。然而，在所有这些人工神经网络中，信号处理功能要么通过CMOS电路(大约10个晶体管或更多)实现，要么通过在处理器上运行的软件来模拟神经元，这限制了网络的可扩展性、可堆叠性和能源效率的进一步提高。而目前尚有工作报道结合突触和神经元的全神经形态器件网络，既有突触权重学习又有神经元的信号处理，因此亟需开发具有高的集成度和可微缩性的全神经形态器件网络。
发明内容
为了解决以上现有技术中存在的问题，本发明提出了一种全忆阻器神经网络。
本发明的全忆阻器神经网络包括：衬底、多个底电极、第一功能层、多个中间电极、第二功能层和多个顶电极；其中底电极、第一功能层和中间电极在衬底上形成MIM纳米堆垛结构，作为忆阻突触器件；所述中间电极一部分位于第一功能层上，另一部分在第一功能层之外，直接位于衬底上；在直接位于衬底上的中间电极部分再覆盖第二功能层，在第二功能层上覆盖顶电极，形成忆阻神经元器件；从而构建成由多个忆阻突触器件和多个忆阻神经元器件组成的全忆阻器神经网络。
通过改变忆阻突触器件的权重(通过改变各个忆阻突触器件的阻态来实现)，全忆阻器神经网络可以实现模式识别和监督学习等功能。本发明的全忆阻器神经网络具有高的集成度和可微缩性，并且与传统硅基CMOS工艺兼容，适合大规模生产，对于未来最终实现大规模类脑计算硬件具有重要的意义。
上述全忆阻器神经网络中，衬底可以为硅基衬底或柔性有机材料衬底。
顶电极、底电极和中间电极由金属等电极材料通过半导体CMOS工艺实现。顶电极、底电极和中间电极可采用多种金属材料和过渡金属氮化物材料，如Ti、Ta、Hf、Al、Au、W、Pt和TiN；厚度为10nm～200nm。
第一功能层采用过渡金属氧化物，例如Ta2O5、HfO2、TiO2、WO3等中的一种或多种，厚度在5nm～100nm之间；所述第一功能层的电导用于模拟突触权重，需要在外加电压刺激下器件具有非易失特性。
第二功能层采用莫特相变型化合物，例如NbO2、VO2等具有莫特相变的材料，厚度在5nm～100nm之间。所述第二功能层模拟位于神经元躯体附近的离子通道的动力学，需要在外加电压刺激下器件具有易失特性。
上述全忆阻器神经网络中，底电极、第一功能层和中间电极组成的器件表示突触，中间电极、第二功能层和顶电极组成的器件表示输出神经元。
本发明还提供上述全忆阻器神经网络的制备方法，包括以下步骤：
1)提供衬底；
2)在衬底上光刻定义出底电极的图形，沉积形成底电极，然后剥离光刻胶；
3)在底电极上光刻定义出第一功能层的图形，沉积形成第一功能层，然后剥离光刻胶；
4)在第一功能层和衬底上光刻定义出中间电极的图形，沉积形成中间电极，然后剥离光刻胶，所述中间电极的一部分位于第一功能层上，另一部分则在第一功能层之外，直接位于衬底上；
5)在直接位于衬底之上的中间电极的部分光刻定义出第二功能层的图形，沉积形成第二功能层，然后剥离光刻胶；
6)在第二功能层上光刻定义出顶电极的图形，沉积形成顶电极，然后剥离光刻胶，完成本发明全忆阻器神经网络的制备。
其中，在步骤1)中，对于硅基衬底，采用半导体CMOS工艺，如低压化学气相沉积、等离子体增强化学气相沉积、热氧化等方式，在衬底上生长100nm～1000nm厚的半导体氧化物薄膜，从而保证与地面衬底绝缘。
在步骤2)中，采用物理气相沉积(PVD)或电子束蒸发的方法制备底电极；底电极的材料优选采用Ti、Ta、Hf、Al、Au、W、Pt和TiN中的一种或多种。
在步骤3)采用反应溅射、磁控溅射或者原子层沉积(ALD)的方法制备第一功能层；第一功能层的材料优选采用Ta2O5、HfO2、TiO2和WO3等中的一种，厚度在5nm～100nm之间。
在步骤4)采用PVD或电子束蒸发的方法淀积中间电极，中间电极材料优选采用Ti、Ta、Hf、Al、Au、W、Pt和TiN中的一种或多种，厚度为10nm～100nm。
在步骤5)中，采用反应溅射、磁控溅射或者脉冲激光沉积的方法制备第二功能层；第二功能层的材料优选采用NbO2、VO2等中的一种，厚度为5nm～100nm。
在步骤6)中，采用PVD或电子束蒸发的方法淀积顶电极，顶电极材料优选采用Ti、Ta、Hf、Al、Au、W、Pt和TiN中的一种或多种，厚度为10nm～200nm。
本发明还提供了所述全忆阻器神经网络的应用。
通过改变突触器件的权重，全忆阻器神经网络可以实现模式识别和监督学习等功能。
利用所述全忆阻器神经网络实现模式识别功能的方法包括以下操作(选用由n个忆阻突触器件和m个忆阻神经元器件组成的n×m的神经网络结构来说明)：
1、若神经元器件1能识别的信号为“10101010……”，需要将连接神经元器件1的n个突触器件的电导状态变为“10101010……”，即对代表电导状态“1”的突触器件施加set电压(正电压)使之变成高电导态，对代表电导状态“0”的突触器件施加reset电压(负电压)使之变成低电导态。
2、若神经元器件2能识别的信号为“01010101……”，需要将连接神经元器件2的n个突触器件的电导状态变为“01010101……”，即对代表电导状态“1”的突触器件施加set电压(正电压)使之变成高电导态，对代表电导状态“0”的突触器件施加reset电压(负电压)使之变成低电导态。
3、当输入端输入“10101010……”的信号时(“1”为施加一定幅值、一定频率的电压脉冲序列，“0”为不施加电压脉冲序列)，神经元器件1由于连接的突触状态与输入信号一致，神经元器件1的发放频率很高，而神经元器件2由于连接的突触状态与输入信号不一致，神经元器件2的发放频率会较低，从而可以比较神经元器件1和2的发放情况便可以知道输入信号。
4、将m个神经元器件对应的n个突触器件的电导状态固定，使得每个神经元器件可以固定识别一种信号，当输入未知信号时，便可以通过神经元器件的发放情况来判断输入信号，从而实现模式识别。
利用所述全忆阻器神经网络实现监督学习功能的方法包括以下操作(选用由n个忆阻突触器件和m个忆阻神经元器件组成的n×m的神经网络结构来说明)：
1、若让某神经元器件学习到能识别信号“10101010……”，首先在训练过程中每个周期都对连接该神经元器件的n个突触器件施加“10101010……”的信号(其中“1”为施加一定幅值、一定频率的电压脉冲序列，“0”为不施加电压脉冲序列)；信号施加后观察该神经元器件的发放频率，与预定神经元器件学习该信号的发放频率f相比较，如果大于频率f，则说明该神经元器件学习到了“10101010……”，便可以识别“10101010……”信号；如果小于f，那么对输入信号“1”的突触器件施加正电压，使该突触器件的电导增加，对输入信号“0”的突触器件施加负电压，使该突触器件的电导减小；最后通过多次周期的训练，所述神经元器件便可以学习到能识别信号“10101010……”，从而实现了监督学习的功能。
2、m个神经元器件可以通过上述方式来调节所连接的n个突触器件的电导值，从而使每个神经元器件都可以学习到识别某个信号。
本发明的优点：
本发明通过底电极、第一功能层和中间电极形成忆阻突触器件，之后再覆盖第二功能层，在第二功能层上覆盖顶电极形成忆阻神经元器件，从而构建成全忆阻器神经网络。通过改变突触器件的权重，全忆阻器神经网络可以实现模式识别和监督学习等功能。所发明的全忆阻器神经网络具有高的集成度和可微缩性，并且与传统硅基CMOS工艺兼容，适合大规模生产，对于未来最终实现大规模类脑计算硬件具有重要的意义。
附图说明
图1至图6为本发明的全忆阻器神经网络的制备方法的流程图，其中：图1是提供衬底步骤；图2在衬底上形成底电极步骤；图3是在底电极上形成第一功能层步骤；图4是在第一功能层上形成中间电极，得到MIM纳米堆垛结构的步骤；图5是在衬底和MIM纳米堆垛结构上覆盖第二功能层的步骤；图6是在第二功能层上覆盖顶电极形成忆阻神经元器件的步骤。
图7为本发明一个实施例制备得到的全忆阻器神经网络的俯视图。
图8为本发明一个实施例得到的全忆阻器神经网络实现模式识别的电路示意图。
图9为本发明一个实施例得到的全忆阻器神经网络识别“0101”图像的结果。
图10为本发明一个实施例得到的全忆阻器神经网络实现监督学习的流程图。
图11为本发明一个实施例得到的全忆阻器神经网络实现监督学习中神经元发放的结果。
图12为本发明一个实施例得到的全忆阻器神经网络实现监督学习中突触权重变化的结果。
具体实施方式
下面结合附图，通过具体实例，进一步阐述本发明，但不以任何方式限制本发明。
如图6所示，本实施例的全忆阻器神经网络包括：衬底1、底电极2、第一功能层3、中间电极4、第二功能层5和顶电极6；其中，在衬底1上定义出第一电极2的图形，在衬底上依次形成底电极2、第一功能层3和中间电极4，形成MIM纳米堆垛结构作为忆阻突触器件；在衬底1和MIM纳米堆垛结构上再覆盖第二功能层5，在第二功能层上覆盖顶电极6形成忆阻神经元器件，从而构建成全忆阻器神经网络。
本实施例的全忆阻器神经网络的制备方法，包括以下步骤：
1)提供衬底：
采用Si基底，在Si基底上进一步生长二氧化硅，从而与地面彻底绝缘，作为全忆阻器神经网络的衬底1，如图1所示；
2)在衬底1上旋涂光刻胶，通过光刻在光刻胶上定义出底电极2的图形，在衬底上的底电极图形上依次淀积厚度10nm的Ti形成粘附层、厚度30nm的Pt形成底电极2，然后剥离光刻胶，如图2所示；
3)通过光刻在光刻胶上定义出第一功能层3的图形，沉积厚度30nm的Ta2O5形成第一功能层3，然后剥离光刻胶，如图3所示；
4)通过光刻在光刻胶上定义出中间电极4的图形，沉积厚度10nm的Ti和30nm的Pt形成中间电极5，然后剥离光刻胶，如图4所示；
5)通过光刻在光刻胶上定义出第二功能层5的图形，沉积厚度30nm的NbO2形成第二功能层5，然后剥离光刻胶，如图5所示；
6)通过光刻在光刻胶上定义出顶电极6的图形，沉积厚度10nm的Ti和30nm的Pt形成顶电极6，然后剥离光刻胶，如图6所示；得到的全忆阻器神经网络的俯视图如图7所示。
通过本实施例的方法制备的全忆阻器神经网络，为了验证其功能性，我们采用由四个忆阻突触器件连接到一个输出神经元器件组成的电路，如图8所示。其中的电容可以是外部电容器，也可以是神经元器件的固有电容。将神经元的权重设置为“0101”模式，这意味着第一和第三突触(W1和W3)处于高电导状态，而第二和第四突触(W2和W4)处于低电导状态，指示神经元仅识别“0101”。在图9中，根据输入模式绘制突触后神经元输出。可以清楚地看到，神经元得到了成功的训练，并且从神经元的输出中，很容易确定网络识别出了“0101”模式。因此本实施例制备的全忆阻器神经网络已经可以解决简单的图像识别任务。通过增加输入神经元的数量和神经元的数量，可以使用相同的基本方法来处理更复杂的图像，并且可以解决更困难的任务，例如数字识别或语言识别。
利用全忆阻器神经网络进行监督学习测试。在这种情况下，网络的突触权重由外部管理员设置。此处，向网络显示了一组由输入模式和预期神经元输出触发频率(>1MHz)组成的训练数据。根据预期输出与实际输出之间的偏差，在优化过程中调整突触权重，直到最佳解近似并且对网络进行相似的训练为止，我们利用图10所示的流程展出了监督学习的示例。图11显示了在单个神经元的监督学习过程中，四个突触权重随时间的发展。最初，所有突触都处于高电阻状态(低电导状态)。当重复输入模式“1010”时，通过不断调整突触的权重，神经元会随着时间的推移适应它，直到最终神经元学会了该模式。图12所示，可以清楚地看到神经元已被成功训练，并且神经网络通过训练可以识别“1010”，这表明我们的神经形态系统可以解决简单的图像识别任务。以上结果证明根据本发明的技术方案所制备的全忆阻器神经网络能够实现在模式识别和监督学习方面的应用，对于未来最终实现大规模类脑计算硬件具有重要的意义。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种全忆阻器神经网络，包括衬底、多个底电极、第一功能层、多个中间电极、第二功能层和多个顶电极，其中：底电极、第一功能层和中间电极在衬底上形成MIM纳米堆垛结构，作为忆阻突触器件；所述中间电极一部分位于第一功能层上，另一部分在第一功能层之外，直接位于衬底上；在直接位于衬底上的中间电极部分再覆盖第二功能层，在第二功能层上覆盖顶电极，形成忆阻神经元器件；由多个所述忆阻突触器件和多个所述忆阻神经元器件组成所述全忆阻器神经网络。
2.如权利要求1所述的全忆阻器神经网络，其特征在于，所述忆阻突触器件在外加电压刺激下具有非易失特性；所述忆阻神经元器件在外加电压刺激下具有易失特性。
3.如权利要求2所述的全忆阻器神经网络，其特征在于，所述第一功能层采用过渡金属氧化物；所述第二功能层采用莫特相变型化合物。
4.如权利要求3所述的全忆阻器神经网络，其特征在于，所述第一功能层的材料选自Ta2O5、HfO2、TiO2和WO3中的一种或多种，厚度为5nm～100nm；所述第二功能层的材料为NbO2或VO2，厚度为5nm～100nm。
5.如权利要求1所述的全忆阻器神经网络，其特征在于，所述衬底为硅基衬底或柔性有机材料衬底；所述顶电极、底电极和中间电极的材料为金属或过渡金属氮化物。
6.权利要求1～5任一所述全忆阻器神经网络的制备方法，包括以下步骤：
1)提供衬底；
2)在衬底上光刻定义出底电极的图形，沉积形成底电极，然后剥离光刻胶；
3)在底电极上光刻定义出第一功能层的图形，沉积形成第一功能层，然后剥离光刻胶；
4)在第一功能层和衬底上光刻定义出中间电极的图形，沉积形成中间电极，然后剥离光刻胶，所述中间电极的一部分位于第一功能层上，另一部分则在第一功能层之外，直接位于衬底上；
5)在直接位于衬底之上的中间电极部分光刻定义出第二功能层的图形，沉积形成第二功能层，然后剥离光刻胶；
6)在第二功能层上光刻定义出顶电极的图形，沉积形成顶电极，然后剥离光刻胶，完成全忆阻器神经网络的制备。
7.如权利要求6所述的制备方法，其特征在于，步骤1)中，对于硅基衬底，在所述衬底上生长100nm～1000nm厚的半导体氧化物薄膜，再在其上进行底电极的制备；步骤2)中所述底电极、步骤4)中所述中间电极和步骤6)中所述顶电极采用物理气相沉积或电子束蒸发的方法制备，材料选自Ti、Ta、Hf、Al、Au、W、Pt和TiN中的一种或多种。
8.如权利要求6所述的制备方法，其特征在于，步骤3)中所述第一功能层和步骤5)中所述第二功能层采用反应溅射、磁控溅射或者脉冲激光沉积的方法制备。
9.利用权利要求1～5任一所述全忆阻器神经网络实现模式识别功能的方法，对于由n个忆阻突触器件和m个忆阻神经元器件组成的n×m的神经网络，包括以下操作：
1)若神经元器件1能识别的信号为“10101010……”，需要将连接神经元器件1的n个突触器件的电导状态变为“10101010……”，即对代表电导状态“1”的突触器件施加set电压使之变成高电导态，对代表电导状态“0”的突触器件施加reset电压使之变成低电导态；
2)若神经元器件2能识别的信号为“01010101……”，需要将连接神经元器件2的n个突触器件的电导状态变为“01010101……”，即对代表电导状态“1”的突触器件施加set电压使之变成高电导态，对代表电导状态“0”的突触器件施加reset电压使之变成低电导态；
3)当输入端输入“10101010……”的信号时，其中“1”为施加一定幅值、一定频率的电压脉冲序列，“0”为不施加电压脉冲序列，神经元器件1由于连接的突触状态与输入信号一致，神经元器件1的发放频率很高，而神经元器件2由于连接的突触状态与输入信号不一致，神经元器件2的发放频率较低，从而通过比较神经元器件1和2的发放情况便可知输入信号；
4)将m个神经元器件对应的n个突触器件的电导状态固定，使得每个神经元器件固定识别一种信号，当输入未知信号时，通过神经元器件的发放情况来判断输入信号，从而实现模式识别。
10.利用权利要求1～5任一所述全忆阻器神经网络实现监督学习功能的方法，对于由n个忆阻突触器件和m个忆阻神经元器件组成的n×m的神经网络，包括以下操作：
1)若让某神经元器件学习到能识别信号“10101010……”，首先在训练过程中每个周期都对连接该神经元器件的n个突触器件施加“10101010……”的信号，其中“1”为施加一定幅值、一定频率的电压脉冲序列，“0”为不施加电压脉冲序列；信号施加后观察该神经元器件的发放频率，与预定神经元器件学习该信号的发放频率f相比较，如果大于频率f，则说明该神经元器件学习到了“10101010……”，可以识别“10101010……”信号；如果小于f，那么对输入信号“1”的突触器件施加正电压，使该突触器件的电导增加，对输入信号“0”的突触器件施加负电压，使该突触器件的电导减小；最后通过多次周期的训练，所述神经元器件便可以学习到能识别信号“10101010……”，实现监督学习的功能；
2)m个神经元器件都通过1)中所述方式来调节所连接的n个突触器件的电导值，从而使每个神经元器件都学习到识别某个信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010045509.3A CN111275177B (zh) | 2020-01-16 | 2020-01-16 | 一种全忆阻器神经网络及其制备方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010045509.3A CN111275177B (zh) | 2020-01-16 | 2020-01-16 | 一种全忆阻器神经网络及其制备方法和应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111275177A CN111275177A (zh) | 2020-06-12 |
| CN111275177B true CN111275177B (zh) | 2022-10-21 |
Family
ID=71001073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010045509.3A Active CN111275177B (zh) | 2020-01-16 | 2020-01-16 | 一种全忆阻器神经网络及其制备方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111275177B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517391B (zh) * | 2020-09-24 | 2024-02-02 | 中国科学院微电子研究所 | 全忆阻器基的神经形态计算芯片及制备方法 |
| US11361821B2 (en) | 2020-11-10 | 2022-06-14 | International Business Machines Corporation | Drift and noise corrected memristive device |
| US11397544B2 (en) | 2020-11-10 | 2022-07-26 | International Business Machines Corporation | Multi-terminal neuromorphic device |
| CN113161479A (zh) * | 2021-03-08 | 2021-07-23 | 复旦大学 | 一种剥离式自支撑的神经突触仿生器件的制备方法 |
| CN113173555B (zh) * | 2021-03-12 | 2022-10-04 | 中国科学院微电子研究所 | 一种纳米线mim阵列器件及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014101344A1 (zh) * | 2012-12-25 | 2014-07-03 | 华中科技大学 | 一种具备多阻态特性的二阶忆阻器及其调制方法 |
| CN106845634A (zh) * | 2016-12-28 | 2017-06-13 | 华中科技大学 | 一种基于忆阻器件的神经元电路 |
| CN108664735A (zh) * | 2018-05-11 | 2018-10-16 | 华中科技大学 | 基于多值忆阻器的stdp脉冲设计方法和多样化stdp的实现方法 |
| CN109461813A (zh) * | 2018-10-09 | 2019-03-12 | 河北大学 | 一种基于硫化钨纳米片的阻变存储器及其制备方法 |
| CN109659434A (zh) * | 2018-12-12 | 2019-04-19 | 深圳先进技术研究院 | 忆阻器及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110137B (zh) * | 2017-12-14 | 2019-10-08 | 电子科技大学 | 基于SiOxNy的光读取神经突触器件及其制备方法 |
-
2020
- 2020-01-16 CN CN202010045509.3A patent/CN111275177B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014101344A1 (zh) * | 2012-12-25 | 2014-07-03 | 华中科技大学 | 一种具备多阻态特性的二阶忆阻器及其调制方法 |
| CN106845634A (zh) * | 2016-12-28 | 2017-06-13 | 华中科技大学 | 一种基于忆阻器件的神经元电路 |
| CN108664735A (zh) * | 2018-05-11 | 2018-10-16 | 华中科技大学 | 基于多值忆阻器的stdp脉冲设计方法和多样化stdp的实现方法 |
| CN109461813A (zh) * | 2018-10-09 | 2019-03-12 | 河北大学 | 一种基于硫化钨纳米片的阻变存储器及其制备方法 |
| CN109659434A (zh) * | 2018-12-12 | 2019-04-19 | 深圳先进技术研究院 | 忆阻器及其制作方法 |
Non-Patent Citations (4)
| Title |
|---|
| Design of Multilayer Perceptron Network Based on Metal-Oxide Memristive Devices;Sergey Danilin etc.;《2019 Developments in eSystems Engineering (DeSE)》;20191230;全文 * |
| Fully memristive neural networks for pattern classification with unsupervised learning;Zhongrui Wang etc.;《Nature Electronics》;20181230;全文 * |
| 基于忆阻器的神经网络应用研究;陈佳等;《微纳电子与智能制造》;20191215(第04期);全文 * |
| 神经形态器件研究进展与未来趋势;王洋昊等;《科学通报》;20191226;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111275177A (zh) | 2020-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111275177B (zh) | 一种全忆阻器神经网络及其制备方法和应用 | |
| US10164179B2 (en) | Memristive device based on alkali-doping of transitional metal oxides | |
| Kaneko et al. | Ferroelectric artificial synapses for recognition of a multishaded image | |
| US20130311414A1 (en) | Learning method of neural network circuit | |
| US20130311415A1 (en) | Learning method of neural network circuit | |
| Mikhaylov et al. | One-board design and simulation of double-layer perceptron based on metal-oxide memristive nanostructures | |
| Deng et al. | Complex learning in bio-plausible memristive networks | |
| US11488001B2 (en) | Neuromorphic devices using layers of ion reservoirs and ion conductivity electrolyte | |
| CN111753976B (zh) | 面向神经形态脉冲神经网络的电子传入神经元及实现方法 | |
| Andreeva et al. | Memristive logic design of multifunctional spiking neural network with unsupervised learning | |
| US11586899B2 (en) | Neuromorphic device with oxygen scavenging gate | |
| US11121259B2 (en) | Metal-oxide-based neuromorphic device | |
| Li et al. | Reduction 93.7% time and power consumption using a memristor-based imprecise gradient update algorithm | |
| Wang et al. | Emerging memristive devices for brain-inspired computing and artificial perception | |
| Hosseini et al. | An organic synaptic circuit: toward flexible and biocompatible organic neuromorphic processing | |
| Donahue et al. | Design and analysis of neuromemristive echo state networks with limited-precision synapses | |
| CN111244270B (zh) | 一种模拟生物神经元功能的电子器件及方法 | |
| US20190251430A1 (en) | Mixed signal cmos rpu with digital weight storage | |
| Huang et al. | Adaptive SRM neuron based on NbOx memristive device for neuromorphic computing | |
| Chen | Brain‐Inspired Synaptic Resistor Circuits for Self‐Programming Intelligent Systems | |
| Mulaosmanovic et al. | FeFETs for neuromorphic systems | |
| Abunahla et al. | Tunable non-volatile analog resistive memory and its application in AI | |
| Bobylev et al. | Manufacture and testing of a pulsed hardware neural network with memristor synapses for a biomorphic neuroprocessor | |
| Bianchi et al. | Combining accuracy and plasticity in convolutional neural networks based on resistive memory arrays for autonomous learning | |
| CN118228784A (zh) | 一种基于双栅晶体管的吸引子神经网络设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |