CN118228784A - 一种基于双栅晶体管的吸引子神经网络设备 - Google Patents

一种基于双栅晶体管的吸引子神经网络设备 Download PDF

Info

Publication number
CN118228784A
CN118228784A CN202410358522.2A CN202410358522A CN118228784A CN 118228784 A CN118228784 A CN 118228784A CN 202410358522 A CN202410358522 A CN 202410358522A CN 118228784 A CN118228784 A CN 118228784A
Authority
CN
China
Prior art keywords
neuron
neurons
double
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410358522.2A
Other languages
English (en)
Inventor
叶镭
童磊
孟潇涵
余翔翔
黄鑫宇
徐浪浪
彭追日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202410358522.2A priority Critical patent/CN118228784A/zh
Publication of CN118228784A publication Critical patent/CN118228784A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供了一种基于双栅结构晶体管的吸引子神经网络设备,属于二维半导体器件,其中,将双栅结构晶体管作为两个神经元之间的突触;双栅结构晶体管包括第一栅极、第二栅极、源极和漏极;源极接收一个神经元的输出信号;漏极将一个神经元的输出信号传递到另一神经元;第一栅极接收另一神经元的输出信号;第二栅极在第一栅极接收到另一神经元的输出信号后,更新代表两个神经元之间连接强度的突触信号;其中,两个神经元之间的连接强度更新依赖于Hebb学习法则。晶体管所构成的阵列中,所有输出端口的输出信号,共同决定计算结果,从而拟合神经元集合的动态激活模式。本申请采用双栅结构的晶体管作为突触,能够真实拟合神经元的工作方式。

Description

一种基于双栅晶体管的吸引子神经网络设备
技术领域
本申请属于二维半导体器件领域,更具体地,涉及一种基于双栅晶体管的吸引子神经网络设备。
背景技术
作为处理器,人脑在保证低功耗的同时能够实现庞大的信息处理与决策制定,因此,神经形态计算一直是研究热点之一。随着人工智能的不断发展,如今对神经形态计算的性能需要比以往更加迫切,促使新型半导体材料的研发、新型器件结构的设计以及新型集成硬件的制造。目前已经有很多神经网络的硬件实现的实例,或是对单一神经元的模拟或者基于反向传播算法对神经网络的权重实现更新。
模拟大脑中的神经生理学回路和基本处理原理是神经形态计算硬件的重点。基于硅或新兴材料开发的多种神经形态硬件可以嵌入神经网络以实现复杂任务,如回归、分类和对象识别。然而,由于硬件和大脑之间计算原理的差异,尤其是在设计与外部环境实时交互的认知行为和自适应决策方面,当前的硬件还有不足之处。
首先,忆阻器在生物神经网络的硬件化方面由于其较为简单的结构以及存储特性常被选择,但作为一个双端器件,忆阻器的工作方式较为单一,无法真实的拟合神经元的工作方式。更为具体地,采用忆阻器作为突触器件,对于单个忆阻器而言,它的工作方式是在一端施加电压,然后从另一端得到电流,可以把忆阻器的电导作为神经元之间的连接强度,但是忆阻器电导的更新是以反向传播的方式进行,并不是类似于神经元连接强度更新所依赖的STDP法则。
其次,生物的认知反应几乎与环境变化是同步的,但目前的硬件计算往往是逐层进行,信息的传输和处理较为复杂,在环境干扰和神经元回路噪声存在的情况下,大脑能够维持准确计算,因为大脑基于神经元集合的动态激活模式作为计算原理;但在硬件中通常基于矢量矩阵积的计算原理,器件的本征波动引发误差和噪声的逐层积累效应,导致计算精度受损甚至导致错误结果。此外,生物对环境的认知是由神经元之间的连接决定的,当前硬件中常用的反向传播依赖于标签对神经网络的更新,与大脑认知行为也不相符。
发明内容
针对现有技术的缺陷,本申请的目的在于一种基于双栅结构晶体管的吸引子神经网络设备,旨在解决当前技术采用忆阻器作为突触器件,其工作方式是一端施加电压,另一端得到电流,将忆阻器的电导作为神经元之间的连接强度,但是忆阻器的电导更新是以反向传播的方式进行,与神经元之间的连接强度更新依赖于STDP法则差异性较大,导致无法真实拟合神经元工作方式的问题。
为实现上述目的,本申请提供了一种基于双栅结构晶体管的吸引子神经网络设备,将双栅结构晶体管作为两个神经元之间的突触;所述双栅结构晶体管包括第一栅极、第二栅极、源极和漏极;所述源极用于接收一个神经元的输出信号;漏极用于将一个神经元的输出信号传递到另一神经元;所述第一栅极用于接收另一神经元的输出信号;所述第二栅极用于在第一栅极接收到另一神经元的输出信号后,更新代表两个神经元之间连接强度的突触信号;
其中,两个神经元之间的连接强度更新采用Hebb学习法则。
这里需指出,一般两个神经元之间的连接强度更新依赖于STDP法则,是一个时序非对称形式的Hebb学习法则。
这里需说明,由于双栅结构晶体管是单向导通器件,因此,神经元信号传输方向为从连接源极的神经元到漏极连接的神经元。
为了解决现有人工神经网络的硬件计算为逐层方式,基于矢量矩阵积的计算原理,硬件本征波动引发误差和噪声的逐层积累效应,导致的计算精度受损,本申请在两个神经元之间连接两个双栅结构晶体管,进而实现两个神经元之间双向信息传导模式,通过构建基于双栅结构晶体管阵列,所有漏电极列线的输出信号,共同决定神经元集合的激活模式,可以直接得出计算结果,从而规避现有人工神经网络硬件逐层方式计算的问题。更为具体的技术方案描述如下:
每两个神经元之间设置有两个双栅结构晶体管,构建对角线缺失形状的晶体管阵列,以便单个神经元具有双向传递信号的特征;
其中,神经元Ni与神经元Nj之间的一个双栅结构晶体管的源极用于接收神经元Ni的输出信号,漏极用于将神经元Ni的输出信号传递到神经元Nj;第一栅极用于接收神经元Nj的输出信号;第二栅极用于在第一栅极接收到神经元Nj的传递信号后,更新代表两个神经元之间连接强度的突触信号;
神经元Ni与神经元Nj之间的另一个双栅结构晶体管的源极接收神经元Nj的输出信号,漏极用于将神经元Nj的输出信号传递到神经Ni;第一栅极用于接收神经元Ni的输出信号;第二栅极用于在第一栅极接收到神经元Ni的传递信号后,更新代表两个神经元之间连接强度的突触信号。
更为具体地,在实际应用中,两个神经元的输出信号通常为脉冲电压信号,突触信号也为脉冲电压信号;这里并不限定脉冲信号是周期性脉冲信号。
更为具体地,双栅结构晶体管为基于二维半导体材料的晶体管;通常二维半导体材料为二维硫化物材料,但是不限于二维硫化物材料,本申请支持所有的二维半导体材料。
本申请选择双栅结构晶体管作为两个神经元之间的突触,其中,第一栅极用于接收另一神经元的输出信号,第二栅极用于在第一栅极接收到另一神经元的输出信号后,更新代表两个神经元之间连接强度的突触信号,上述双栅结构的第一栅极以及第二栅极的功能是实现两个神经元之间连接强度更新依赖于Hebb学习法则的基础;而Hebb学习规则的核心是利用两个神经元到达激活状态存在的延迟(即延迟相关输出信号尖峰响应),以更新连接强度;基于上述分析,本申请提供了一种基于上述吸引子神经网络设备的神经元激活方法,包括以下步骤:
将激活信号施加至两个神经元中的一个神经元,当被施加激活信号的神经元对应的积分电压超过神经元激活阈值电压时,被施加激活信号的神经元被激活,将被施加激活信号的神经元的输出信号尖峰作为突触前尖峰信号被传输到另一个神经元;
当另一神经元对应的积分电压超过神经元激活阈值电压时,另一神经元被激活,并更新两个神经元之间的连接强度。
最后,本申请提供了吸引子神经网络设备中双栅结构晶体管的制备方法,包括以下步骤:
S1:在晶圆衬底上旋涂光刻胶,对栅电极进行图案化后沉积金属电极;
S2:通过原子层沉积法沉积介电层,并对介电层进行图案化处理及蚀刻,以制备漏电极线的过孔;
S3:将通过二维半导体材料通过湿法转移法转移到刻蚀后的介电层上;
S4:将二维半导体材料图案化并刻蚀;
S5:对源电极和漏电极进行图案化,并沉积金属电极。
进一步说明,S1和S5中的金属电极均采用电子束蒸发方法或磁控溅射方法沉积;S2和S4中的刻蚀采用电感等离子体进行刻蚀;S3中的二维半导体材料采用化学气相沉积生长。
进一步说明,S1和S5中的金属电极为厚度可以为10nm/50nm的铬和金;
S2中的介电层可以为金属氧化物介电层;S3中的二维半导体材料可以为二硫化钼。
这里需指出,在晶体管制备过程中,可以添加对准标记。
总体而言,通过本申请所构思的以上技术方案与现有技术相比,具有以下有益效果:
忆阻器作为突触器件,忆阻器的工作方式是在一端施加电压,从另一端得到电流,将忆阻器的电导作为神经元之间的连接强度,但是忆阻器电导的更新是以反向传播的方式进行,与神经元连接强度更新所依赖的STDP法则存在较大差异,基于上述问题,本申请提供了一种基于双栅晶体管的吸引子神经网络设备,其中,采用双栅结构晶体管作为两个神经元之间的突触,源极用于接收前端神经元的输出信号;漏极用于将前端神经元的输出信号传递到后端神经元;这一设置给出了两个神经元之间的传输方向以及传输结构;其中,第一栅极用于接收后端神经元的输出信号;第二栅极用于接收代表两个神经元之间连接强度的突触信号;这一设置是基于两个神经元激活后,后端神经元会传递输出信号至前端神经元,此时更新两个神经元之间连接强度的突触信号,拟合了神经元之间连接强度的更新依赖的STDP法则,是大脑学习和信息存储的基础,真实拟合了神经元的工作方式。
本申请提供了一种基于双栅晶体管的吸引子神经网络设备的神经元激活方法,即将激活信号施加至两个神经元中的一个神经元,当被施加激活信号的神经元对应的积分电压超过神经元激活阈值电压时,被施加激活信号的神经元被激活,将被施加激活信号的神经元的输出信号尖峰作为突触前尖峰信号被传输到另一个神经元;当另一神经元对应的积分电压超过神经元激活阈值电压时,另一神经元被激活,此时更新两个神经元之间的连接强度。从中可以看出,本申请是采用延迟依赖的可塑性编码方法以更新突触前端的神经元Nj和突触后端Ni的神经元之间的连接强度,进而说明本申请将双栅结构晶体管作为突触,拟合吸引子神经网络具有很好的可靠性。
本申请提供了一种基于双栅晶体管的吸引子神经网络设备,其中,每两个神经元之间设置两个双栅结构晶体管,构建对角线缺失形状的晶体管阵列,从中可以看出本申请设置的晶体管阵列能够实现同一神经元的双向传递,通过所有漏电极列线的输出信号,共同决定神经元集合的激活模式,从而直接得出计算结果;与以往硬件的单向逐层传递相比,更契合生物神经元行为,能够实现实时交互,降低了计算消耗时间;很合理地拟合了吸引子神经网络的神经元与其他神经元之间全连接而与自身不连接的形态,更好地使硬件与神经网络对应,避免了逐层传递所引起的误差与噪声积累。
本申请提供了一种基于双栅晶体管的吸引子神经网络设备,其中,实现双栅结构晶体管阵列时,加上对准标记,在制备大规模阵列时能够更好地保证成功率,有助于大规模集成制造,乃至三维堆叠集成制造。
附图说明
图1是本申请实施例提供的双栅晶体管结构示意图;
图2是本申请实施例提供的双栅晶体管阵列示意图;
图3是本申请实施例提供的制备二硫化钼晶体管的流程图;
图4是本申请实施例提供的实现的循环神经网络示意图;
图5(a)是本申请实施例提供的神经元Nj的相关电学图像;
图5(b)是本申请实施例提供的神经元Ni的相关电学图像;
图5(c)是本申请实施例提供的神经元Ni和神经元Nj之间连接强度的更新图像。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
神经元之间的信息传递与信息本身以及两个神经元之间的连接强度有关系,神经元之间连接强度的更新依赖于STDP法则(一种时序非对称形式的Hebb学习法则),普遍认为它是大脑学习和信息存储的基础,也是大脑发育过程中神经元回路的发展基础。
目前大部分神经网络的硬件化实现落脚于忆阻器神经网络,采用忆阻器作为突触器件,对于单个忆阻器而言,它的工作方式是在一端施加电压,然后从另一端得到电流,把忆阻器电导作为神经元的连接强度,但是忆阻器电导的更新是以反向传播的方式对权重进行更新,并不是类似于神经元连接强度更新所依赖的STDP法则。通过反向传播更新权重的神经网络不仅与大脑实际工作方式不符。同时现有忆阻器作为突触器件,神经网络的计算方法为逐层计算,面临着计算精度与噪声积累带来的影响。
基于上述问题,如图1所示,本申请提供了一种基于双栅结构晶体管的吸引子神经网络设备,支持真实空间和状态空间的实时映射;根据吸引子神经网络的循环连接结构、神经元脉冲的传递特征以及神经元之间的连接更新方法,本申请将双栅结构晶体管作为吸引子神经网络中神经元之间的突触结构,更为具体地,每个晶体管从源极接收突触前的神经元Nj的传输信号,从漏极将神经元Nj的传输信号传递到突触后的神经元Ni;从第一栅极接收突触后的神经元Ni的传输信号;第二栅极更新代表神经元Nj和神经元Ni之间连接强度的突触电压;
其中,连接强度控制网络的循环动力学,两个神经元之间的连接强度更新依赖于Hebb学习法则;
这里需指出Hebb学习法则为当突触两端的神经元均处于激发状态时,采用延迟依赖的可靠性编码方法更新两个神经元之间的连接强度;更为具体地,当两个神经元通过抑制性突触连接时,在两个神经元处于激活状态期间,通过减小突触信号幅值削弱两个神经元之间的连接强度;当两个神经元通过兴奋性突触连接时,在两个神经元处于激活状态期间,通过增加突触信号幅值增强两个神经元之间的连接强度。
需指出,这里的输出信号和突触信号一般为脉冲电压信号;
以双栅结构晶体管为阵列单元,构建如图2所示的双栅结构晶体管阵列,即阵列设计为对角线缺失形状,两两神经元之间两个双栅结构晶体管,通过所有漏电极列线的输出信号,共同决定神经元集合的激活模式,从而直接得出计算结果,本申请的吸引子神经网络设备能够实现实时交互,降低了计算消耗时间;通过阵列的端口连接,构成吸引子神经网络的循环连接结构,满足大脑的实时认知行为需求;而且由于依靠神经元之间的连接强度进行认知,因此可以预定义连接结构,以避免与训练相关的问题和设备差异引起的错误。吸引子网络由双栅结构晶体管中的延迟相关的输出信号尖峰响应所形成,并通过Hebb学习法则实现连接强度的更新。
这里需指出,现有硬件阵列的信号传递方式为单向逐层传递,除了不符合神经元之间相互作用这一工作机制以外,还会使得噪声与误差会积累,本申请设计的阵列能够实现同一神经元的双向传递,与以往硬件的单向逐层传递相比,更契合生物神经元行为。如图2所示,本申请提供的晶体管阵列设计为对角线缺失形状,很合理地拟合了吸引子神经网络的神经元与其他神经元间全连接而与自身不连接的形态,且阵列的输出信号结果直接拟合神经元集合的动态激活模式,更好地使硬件与神经网络对应,避免了逐层传递所引起的误差与噪声积累。
进一步优选地,实现双栅结构晶体管阵列时,加上对准标记,在制备大规模阵列时能够更好地保证成功率,有助于大规模集成制造,乃至三维堆叠集成制造。
为了实现上述目的,本申请利用外场易调控的二维材料MoS2,设计双栅调制的晶体管基本结构,构建符合吸引子神经网络工作动态的阵列集成架构,以下结合具体实施例,对本申请的工艺流程和工作实现做具体阐述。
实施例1
如图3所示,本申请提供了一种基于二维材料MoS2器件阵列的吸引子神经网络的制备方法,包括以下步骤:
背栅电极的制备:首先在SiO2/Si(300nm/500μm)衬底上旋涂光刻胶,对栅电极进行图案化;接着通过电子束蒸发沉积10nm/50nm的Cr/Au金属;
金属氧化层的制备及刻蚀:通过原子层沉积法沉积Al2O3介电层(厚度30nm);接着,对介电层进行图案化,并通过电感耦合等离子体(气体:Ar/SF6 20/20sccm,时间:95s)对介电层进行图案化和蚀刻,以制备漏电极线的过孔;
二维材料的转移及刻蚀:将在蓝宝石上通过化学气相沉积生长的MoS2通过湿法转移法转移到刻蚀后的介电层上;将聚甲基丙烯酸甲酯薄膜旋涂在MoS2薄膜上(速度为2000r/s,时间为60s),然后在150℃下烘烤10分钟;通过毛细管作用将PMMA/MoS2膜直接在去离子水上剥离;转移后,在N,N-二甲基甲酰胺中去除PMMA膜8小时,并用酒精和去离子水清洗表面;之后将MoS2膜图案化,并通过电感耦合等离子体(气体:Ar/SF6 20/20sccm,时间:30s)进行刻蚀;
源漏电极的制备:对源漏电极进行图案化,接着通过电子束蒸发沉积10nm/50nm的Cr/Au金属。
实施例2
通过阵列的端口连接,构成吸引子神经网络的循环连接结构。
(1)吸引子网络结构:图4为吸引子网络的结构示意图,神经元之间全连接,能够实现实时认知任务;
(2)吸引子网络的硬件实现:通过图2所示的方法制备硬件阵列,硬件源端代表了神经元Nj的突触前端,漏电极用于输出到神经元Ni的支路电流;第一栅极代表神经元Ni的突触后端,第二栅极代表神经元之间的连接强度;构成了图4所示的全连接结构;
(3)硬件动态工作机理与连接强度更新:根据施加到突触前端和突触后端的电压尖峰之间的延迟,实现对信号的编码以及神经元间连接强度的更新;图5(a)~图5(c)为制备的阵列实现Hebb学习的示意图,其中,和/>分别为来自神经元Ni输入到晶体管的源极电压和第一栅极电压;/>和/>分别为来自神经元Nj输入到晶体管的源极电压和第一栅极电压;需指出,在两个神经元被激活的过程中,外部电流脉冲信号为激活信号,并不是传输信号,两个神经元的信号传输与两个神经元的激活过程是两个过程;假设将周期性外部电流脉冲/>施加到神经元Ni,并且积分电压/>超过神经元激活阈值电压Vth,在时间t0激发神经元Ni;然后来自神经元Ni的输出尖峰作为突触前尖峰信号/>被传输到神经元Nj;神经元Nj的积分电压/>在尖峰信号Tspike=t1-t0的周期间动态变化;在时间t1,/>低于神经元激活阈值电压Vth,神经元Nj不被激发,神经元Ni和神经元Nj之间的连接强度将不更新;在周期性的外部刺激下,神经元Ni周期性地激发以逐渐增加/>在时间t3,/>超过神经元激活阈值电压Vth以激发神经元Nj,并且神经元Ni开始接收来自神经元Nj的输出信号尖峰以逐渐更新其积分电压/>
这里需指出,两个神经元的激活过程并不是限定为一定先让神经元Ni激活再让神经元Nj激活,也可以先神经元Nj激活再让神经元Ni激活。
两个神经元在时间t3和t4之间都处于激发状态,并且基于延迟依赖的可塑性编码方法(STDP)来更新神经元Ni和神经元Nj之间的连接强度(电压信号和/>);对于吸引子来说该过程可以使得同一阵列中的所有神经元同时工作;依照上述描述,本申请能够很好地发挥双栅结构晶体管的调控优势,使其更加符合神经元的工作机理(更为具体地,两个神经元之间信号传递的方式为:神经元Nj向突触发出电信号,电脉冲到达突触小体时,突触小体会释放神经递质到达神经元Ni,使得信息得以传输;在两神经元同时激活时更新神经元间的连接强度。本申请中双栅结构的晶体管类似突触,晶体管接收神经元Nj(Ni)发出的电信号后产生的电流可以看作神经递质,输入到神经元Ni(Nj)使信号得以传递,而当两神经元同时激活时会改变晶体管中代表连接强度的栅极电压。因此,本申请中将双栅结构晶体管应用在吸引子神经网络中更接近神经元之间的工作原理),同时本申请提到的吸引子神经网络实现了信号的双向传输,并且很好地避免了信号在传递过程中的误差积累,使得本申请提供的硬件网络有着较好的抗噪能力和鲁棒性。
(4)输出特征描述:阵列中每个单元的输出电流与神经元间连接强度以及突触后尖峰信号呈正相关,同时也与突触前尖峰信号呈正相关。
应当理解的是,可以在本申请中使用的诸如“包括”以及“可以包括”之类的表述表示所公开的功能、操作或构成要素的存在性,并且并不限制一个或多个附加功能、操作和构成要素。
此外,在本申请中,表述“和/或”包括关联列出的词语中的任意和所有组合。例如,表述“A和/或B”可以包括A,可以包括B,或者可以包括A和B这二者。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“连接”应做广义理解。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种基于双栅结构晶体管的吸引子神经网络设备,其特征在于,将双栅结构晶体管作为两个神经元之间的突触;所述双栅结构晶体管包括第一栅极、第二栅极、源极和漏极;所述源极用于接收一个神经元的输出信号;所述漏极用于将一个神经元的输出信号传递到另一神经元;所述第一栅极用于接收另一神经元的输出信号;所述第二栅极用于在第一栅极接收到另一神经元的输出信号后,更新代表两个神经元之间连接强度的突触信号;
其中,两个神经元之间的连接强度更新采用Hebb学习法则。
2.根据权利要求1所述的吸引子神经网络设备,其特征在于,每两个神经元之间设置有两个双栅结构晶体管,构建对角线缺失形状的晶体管阵列,以便单个神经元具有双向传递信号的特征;
其中,神经元Ni与神经元Nj之间的一个双栅结构晶体管的源极用于接收神经元Ni的输出信号,漏极用于将神经元Ni的输出信号传递到神经元Nj;第一栅极用于接收神经元Nj的输出信号;第二栅极用于在第一栅极接收到神经元Nj的传递信号后,更新代表两个神经元之间连接强度的突触信号;
神经元Ni与神经元Nj之间的另一个双栅结构晶体管的源极接收神经元Nj的输出信号,漏极用于将神经元Nj的输出信号传递到神经Ni;第一栅极用于接收神经元Ni的输出信号;第二栅极用于在第一栅极接收到神经元Ni的传递信号后,更新代表两个神经元之间连接强度的突触信号。
3.根据权利要求1或2所述的吸引子神经网络设备,其特征在于,两个神经元的输出信号为脉冲电压信号;突触信号也为脉冲电压信号。
4.根据权利要求1或2所述的吸引子神经网络设备,其特征在于,双栅结构晶体管为基于二维半导体材料的晶体管。
5.一种基于如权利要求1至4任一所述的吸引子神经网络设备的神经元激活方法,其特征在于,包括以下步骤:
将激活信号施加至两个神经元中的一个神经元,当被施加激活信号的神经元对应的积分电压超过神经元激活阈值电压时,被施加激活信号的神经元被激活,将被施加激活信号的神经元的输出信号尖峰作为突触前尖峰信号被传输到另一个神经元;
当另一神经元对应的积分电压超过神经元激活阈值电压时,另一神经元被激活,并更新两个神经元之间的连接强度。
6.一种基于如权利要求1至4任一所述的吸引子神经网络设备中双栅结构晶体管的制备方法,其特征在于,包括以下步骤:
S1:在晶圆衬底上旋涂光刻胶,对栅电极进行图案化后沉积金属电极;
S2:通过原子层沉积法沉积介电层,并对介电层进行图案化处理及蚀刻,以制备漏电极线的过孔;
S3:将通过二维半导体材料通过湿法转移法转移到刻蚀后的介电层上;
S4:将二维半导体材料图案化并刻蚀;
S5:对源电极和漏电极进行图案化,并沉积金属电极。
7.根据权利要求6所述的制备方法,其特征在于,S1和S5中的金属电极均采用电子束蒸发方法或磁控溅射方法沉积;S2和S4中的刻蚀采用电感等离子体进行刻蚀;S3中的二维半导体材料采用化学气相沉积生长。
8.根据权利要求6所述的制备方法,其特征在于,S1和S5中的金属电极为厚度为10nm/50nm的铬和金;
S2中的介电层为金属氧化物介电层;S3中的二维半导体材料为二硫化钼。
CN202410358522.2A 2024-03-27 2024-03-27 一种基于双栅晶体管的吸引子神经网络设备 Pending CN118228784A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410358522.2A CN118228784A (zh) 2024-03-27 2024-03-27 一种基于双栅晶体管的吸引子神经网络设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410358522.2A CN118228784A (zh) 2024-03-27 2024-03-27 一种基于双栅晶体管的吸引子神经网络设备

Publications (1)

Publication Number Publication Date
CN118228784A true CN118228784A (zh) 2024-06-21

Family

ID=91506136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410358522.2A Pending CN118228784A (zh) 2024-03-27 2024-03-27 一种基于双栅晶体管的吸引子神经网络设备

Country Status (1)

Country Link
CN (1) CN118228784A (zh)

Similar Documents

Publication Publication Date Title
Li et al. Event-triggered exponential synchronization for complex-valued memristive neural networks with time-varying delays
CN111275177B (zh) 一种全忆阻器神经网络及其制备方法和应用
CN110289317B (zh) 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法
JP6921961B2 (ja) メモリスティブ・デバイスおよびその形成方法
CN110416312B (zh) 一种低功耗神经突触薄膜晶体管及其制备方法
WO2015001697A1 (ja) ニューラルネットワーク回路、およびその学習方法
CN110739393B (zh) 一种仿生突触器件及其制作方法及其应用
JP2015195011A (ja) ニューラルネットワーク回路およびその学習方法
CN112542515A (zh) 一种光电调控神经突触晶体管及其制备方法
KR20210050966A (ko) 적층형 뉴로모픽 장치 및 뉴로모픽 컴퓨팅 장치
Gupta et al. Low power, CMOS-MoS2 memtransistor based neuromorphic hybrid architecture for wake-up systems
US20220245437A1 (en) Three-dimensional neuromorphic device having multiple synapses per neuron
Kumar et al. Y 2 O 3-based crossbar array for analog and neuromorphic computation
Li et al. Reduction 93.7% time and power consumption using a memristor-based imprecise gradient update algorithm
US11586899B2 (en) Neuromorphic device with oxygen scavenging gate
Hu et al. Neuromorphic implementation of logic functions based on parallel dual-gate thin-film transistors
Hosseini et al. An organic synaptic circuit: toward flexible and biocompatible organic neuromorphic processing
CN118228784A (zh) 一种基于双栅晶体管的吸引子神经网络设备
Yu et al. Comparative study of optimization intelligent models in wastewater quality prediction
US20190251430A1 (en) Mixed signal cmos rpu with digital weight storage
KR102490774B1 (ko) 신경망 훈련이 가능한 시냅스 모방 소자
CN113964121A (zh) 一种跨导可变场效应晶体管阵列及应用
US20220207340A1 (en) Synapse-mimetic device capable of neural network training
Zhao et al. Solution-processed synaptic transistors utilizing MXenes as floating gate
KR102322131B1 (ko) 확률 가변 멤리스티브 인공 시냅스 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination