CN109904062A - 纳米结构的制备方法 - Google Patents
纳米结构的制备方法 Download PDFInfo
- Publication number
- CN109904062A CN109904062A CN201910108832.8A CN201910108832A CN109904062A CN 109904062 A CN109904062 A CN 109904062A CN 201910108832 A CN201910108832 A CN 201910108832A CN 109904062 A CN109904062 A CN 109904062A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- side wall
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 63
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000001259 photo etching Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000012827 research and development Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
本发明提供了一种纳米结构的制备方法。该制备方法包括以下步骤：S1，在衬底上形成牺牲层以及覆盖牺牲层侧面的侧墙；S2，去除牺牲层，并形成位于侧墙一侧或覆盖侧墙的掩膜预备层；S3，采用光刻工艺刻蚀位于侧墙一侧的掩膜预备层，或采用光刻工艺刻蚀覆盖侧墙的掩膜预备层以使至少一侧的侧墙裸露，形成图形化结构层；S4，以裸露的侧墙和图形化结构层为掩膜刻蚀衬底，得到纳米结构。该制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形。
Description
技术领域
本发明涉及光刻技术领域，具体而言，涉及一种纳米结构的制备方法。
背景技术
市场对集成电路芯片性价比的持续要求，推动了集成电路技术的持续发展，同时使器件尺寸不断缩小。22纳米及以下技术节点对目前使用的光学光刻技术提出了很大的挑战，因为版图中除了有纳米尺度的图形外，还会有较粗的线条和面积较大的图形。
现有技术中纳米级细栅线条的制作方法通常包括以下技术：1、传统的光刻技术以及各种类光刻技术，如深紫外光刻、软X射线光刻、电子束直写等；2、图形转移技术，如等离子体灰化、侧墙转移等。
然而，在上述传统的光刻技术中，电子束直写技术产出率低、成本高、难应用于工业生产，且不易制作20nm以下的线条；深紫外光刻所采用的EUV设备昂贵，约1亿美金/台，且供货周期长，通常超过4年。
虽然，图形转移技术对设备要求比较低，可以在常规工艺线上实现纳米尺度栅线条，成本较低，制备也比较方便，然而，现有技术中的侧墙图形转移技术难以实现较大图形曝光。
因此，亟需开发一种能够同时形成纳米线条以及大面积图形的光刻技术。
发明内容
本发明的主要目的在于提供一种纳米结构的制备方法，以提供一种能够同时形成纳米线条以及大面积图形的光刻技术。
为了实现上述目的，根据本发明的一个方面，提供了一种纳米结构的制备方法，包括以下步骤：S1，在衬底上形成牺牲层以及覆盖牺牲层侧面的侧墙；S2，去除牺牲层，并形成位于侧墙一侧或覆盖侧墙的掩膜预备层；S3，采用光刻工艺刻蚀位于侧墙一侧的掩膜预备层，或采用光刻工艺刻蚀覆盖侧墙的掩膜预备层以使至少一侧的侧墙裸露，形成图形化结构层；S4，以裸露的侧墙和图形化结构层为掩膜刻蚀衬底，得到纳米结构。
进一步地，步骤S1包括以下步骤：S11，在衬底上顺序形成牺牲材料层和掩膜材料层；S12，采用光刻工艺刻蚀掩膜材料层和牺牲材料层，以形成牺牲层和掩膜层；S13，在衬底上沉积侧墙材料并对掩膜层和侧墙材料进行刻蚀，以形成覆盖于牺牲层侧面的侧墙。
进一步地，衬底与掩膜材料层之间还形成有刻蚀阻挡层，在步骤S12中，刻蚀掩膜材料层和牺牲材料层，以在衬底上形成台阶结构，台阶结构包括沿远离衬底的方向顺序层叠的牺牲层和掩膜层。
进一步地，形成掩膜材料层的材料与侧墙材料相同。
进一步地，形成掩膜预备层的步骤包括：在衬底上顺序形成层叠的第一氧化硅层、氮化硅层和第二氧化层，第一氧化硅层、氮化硅层和第二氧化层位于侧墙一侧，或第一氧化硅层完全覆盖侧墙设置。
进一步地，在步骤S3中，顺序刻蚀掩膜预备层和刻蚀阻挡层，以形成包括掩膜层和图形化阻挡层的图形化结构层。
进一步地，在步骤S1之前，制备方法还包括在衬底上形成第一对位标记的步骤，在步骤S3中，根据第一对位标记设置第一光刻板以进行光刻工艺。
进一步地，对衬底进行刻蚀以形成第一凹槽，以将第一凹槽作为第一对位标记。
进一步地，在步骤S1之前，制备方法还包括在衬底上形成第二对位标记的步骤，在步骤S12中，根据第二对位标记设置第二光刻板以进行光刻工艺。
进一步地，对衬底进行刻蚀以形成第二凹槽，以将第二凹槽作为第二对位标记。
应用本发明的技术方案，提供了一种纳米结构的制备方法，先进行侧墙转移工艺形成位于衬底上的侧墙，再形成位于衬底上的图形化结构，从而以侧墙和图形化结构为掩膜进行刻蚀形成纳米结构，使纳米结构同时具有与侧墙对应的纳米线条以及与图形化结构相对应的大面积图形。该制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形，为探索在8～12英寸大硅片上采用侧墙图形转移技术以及普通光学光刻结合的混合光刻技术研发纳米器件、MEMS、传感器和电路的工艺可制造性问题创造了有利条件。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的纳米结构的制备方法中，在衬底上顺序形成刻蚀阻挡层、牺牲材料层和掩膜材料层后的基体立体结构示意图；
图2示出了刻蚀图1所示的掩膜材料层和牺牲材料层后的基体立体结构示意图；
图3示出了形成覆盖图2所示的牺牲层侧面的侧墙后的基体立体结构示意图；
图4示出了去除图3所示的牺牲层后的基体立体结构示意图；
图5示出了在图4所示的衬底上顺序形成层叠的第一氧化硅层、氮化硅层和第二氧化层后的基体立体结构示意图；
图6示出了在图5所示的掩膜预备层上形成图形化光刻胶后的基体立体结构示意图；
图7示出了顺序刻蚀图6所示的掩膜预备层和刻蚀阻挡层以形成图形化结构层后的基体立体结构示意图；
图8示出了以图7所示的裸露的侧墙和图形化结构层为掩膜刻蚀衬底以得到纳米结构后的基体立体结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、图形化阻挡层；210、刻蚀阻挡层；30、牺牲层；310、牺牲材料层；40、掩膜层；410、掩膜材料层；50、侧墙；60、图形化结构层；601、第一氧化硅层；602、氮化硅层；603、第二氧化层；610、掩膜预备层；70、图形化光刻胶；80、纳米结构。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中亟需开发一种能够同时形成纳米线条以及大面积图形的光刻技术。本发明的发明人针对上述问题进行研究，提出了一种纳米结构的制备方法，如图1至图8所示，包括以下步骤：S1，在衬底10上形成牺牲层30以及覆盖牺牲层30侧面的侧墙50；S2，去除牺牲层30，并形成位于侧墙50一侧或覆盖侧墙50的掩膜预备层610；S3，采用光刻工艺刻蚀位于侧墙50一侧的掩膜预备层610，或采用光刻工艺刻蚀覆盖侧墙50的掩膜预备层610以使至少一侧的侧墙50裸露，形成图形化结构层60；S4，以裸露的侧墙50和图形化结构层60为掩膜刻蚀衬底10，得到纳米结构80。
上述制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形，为探索在8～12英寸大硅片上采用侧墙图形转移技术以及普通光学光刻结合的混合光刻技术研发纳米器件、MEMS、传感器和电路的工艺可制造性问题创造了有利条件。
下面将更详细地描述根据本发明提供的纳米结构的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：在衬底10上形成牺牲层30以及覆盖牺牲层30侧面的侧墙50，如图1至图3所示。本领域技术人员可以通过常规的沉积和刻蚀工艺形成与所需的纳米线条尺寸相对应的侧墙50。
在一种优选的实施方式中，上述步骤S1包括以下步骤：S11，在衬底10上顺序形成牺牲材料层310和掩膜材料层410，如图1所示；S12，采用光刻工艺刻蚀掩膜材料层410和牺牲材料层310，以形成牺牲层30和掩膜层40，如图2所示；S13，在衬底10上沉积侧墙材料并对掩膜层40和侧墙材料进行刻蚀，以形成覆盖于牺牲层30侧面的侧墙50，如图3所示。
在上述优选的实施方式中，本领域技术人员可以根据现有技术对上述牺牲材料层310和掩膜材料层410的材料进行合理选取，如上述牺牲材料层310可以为多晶硅层，上述掩膜材料层410可以为SiNx层，优选为Si3N4；并且，更为优选地，形成上述掩膜材料层410的材料与侧墙材料相同。此时在同一刻蚀工序中能够对上述掩膜材料层410和侧墙材料进行刻蚀，以在去除掩膜材料层410的同时形成上述侧墙50。
更为优选地，上述衬底10与上述掩膜材料层410之间还形成有刻蚀阻挡层210，如图1所示，此时，在步骤S12中，刻蚀掩膜材料层410和牺牲材料层310，以在衬底10上形成台阶结构，台阶结构包括沿远离衬底10的方向顺序层叠的牺牲层30和掩膜层40，如图2所示。本领域技术人员可以根据现有技术对上述刻蚀阻挡层210的材料进行合理选取，如形成上述刻蚀阻挡层210的材料可以为SiO2。
在上述步骤S12中，可以采用现有技术中常规的光刻工艺刻蚀上述掩膜材料层410和上述牺牲材料层310，具体地，上述光刻工艺可以包括以下过程：在掩膜材料层410的表面涂布光刻胶，曝光、显影后得到图形化光刻胶，以该图形化光刻胶为掩膜顺序刻蚀掩膜材料层410和牺牲材料层310，以得到上述牺牲层30和上述掩膜层40。优选地，上述光刻工艺中采用的光刻胶为I-Line光刻胶。
在上述步骤S1之前，本发明的上述制备方法还可以包括在衬底10上形成第二对位标记的步骤，此时，在上述步骤S12中，根据第二对位标记设置第二光刻板以进行对上述掩膜材料层410和上述牺牲材料层310的光刻工艺；优选地，对上述衬底10进行刻蚀以形成第二凹槽(图中未示出)，以将第二凹槽作为第二对位标记。
在执行完步骤S1之后，执行步骤S2：去除牺牲层30，并形成位于侧墙50一侧或覆盖侧墙50的掩膜预备层610，其中，形成覆盖侧墙50的掩膜预备层610，如图4和图5所示。可以采用现有技术中常规的刻蚀工艺去除上述牺牲层30，并通过现有技术中常规的沉积工艺形成上述掩膜预备层610，在此不再赘述。
在一种优选的实施方式中，形成上述掩膜预备层610的步骤包括：在衬底10上顺序形成层叠的第一氧化硅层601、氮化硅层602和第二氧化层603，第一氧化硅层601、氮化硅层602和第二氧化层603位于侧墙50一侧，即第一氧化硅层601、氮化硅层602和第二氧化层603组成的多层结构与侧墙50独立地位于衬底10上；或者，在衬底10上顺序形成层叠的第一氧化硅层601、氮化硅层602和第二氧化层603，第一氧化硅层601完全覆盖侧墙50设置，如图5所示。通过使形成的掩膜预备层610为ONO三层硅化物结构，能够成功制备30nm以下尺寸的栅电极图形，有效降低栅电极的线条粗糙度。
在执行完步骤S2之后，执行步骤S3：采用光刻工艺刻蚀位于侧墙50一侧的掩膜预备层610，或采用光刻工艺刻蚀覆盖侧墙50的掩膜预备层610以使至少一侧的侧墙50裸露，形成图形化结构层60，其中，刻蚀掩膜预备层610后一侧的侧墙50裸露，如图6和图7所示。
在上述步骤S3中，本领域技术人员可以通过常规的光刻工艺形成与所需的大面积图形尺寸相对应的图形化结构层60。上述光刻工艺可以包括以下过程：在掩膜预备层610的表面涂布光刻胶，曝光、显影后得到图形化光刻胶70，使该图形化光刻胶70与预形成的图形化结构层60具有相同图形结构，以该图形化光刻胶70为掩膜刻蚀掩膜预备层610，以将图形化光刻胶70的图形结构转移到掩膜预备层610，从而得到上述图形化结构层60。优选地，上述光刻工艺中采用的光刻胶为I-Line光刻胶。
在上述步骤S1之前，本发明的上述制备方法还可以包括在衬底10上形成第一对位标记的步骤，此时，在上述步骤S3中，根据第一对位标记设置第一光刻板以进行对上述掩膜预备层610的光刻工艺；优选地，对上述衬底10进行刻蚀以形成第一凹槽(图中未示出)，以将第一凹槽作为第一对位标记。
当衬底10与掩膜材料层410之间还形成有刻蚀阻挡层210时，在步骤S3中，顺序刻蚀掩膜预备层610和刻蚀阻挡层210，以形成包括掩膜层40和图形化阻挡层20的上述图形化结构层60。
在执行完步骤S3之后，执行步骤S4：以裸露的侧墙50和图形化结构层60为掩膜刻蚀衬底10，得到纳米结构80，如图8所示。通过以侧墙50和图形化结构层60为掩膜进行刻蚀，使纳米结构能够同时具有与侧墙50对应的纳米线条以及与图形化结构60相对应的大面积图形。本领域技术人员可以根据衬底的种类对上述刻蚀工艺及其工艺条件进行合理设定，在此不再赘述。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
上述制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形，为探索在8～12英寸大硅片上采用侧墙图形转移技术以及普通光学光刻结合的混合光刻技术研发纳米器件、MEMS、传感器和电路的工艺可制造性问题创造了有利条件。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种纳米结构的制备方法，其特征在于，包括以下步骤：
S1，在衬底(10)上形成牺牲层(30)以及覆盖所述牺牲层(30)侧面的侧墙(50)；
S2，去除所述牺牲层(30)，并形成位于所述侧墙(50)一侧或覆盖所述侧墙(50)的掩膜预备层(610)；
S3，采用光刻工艺刻蚀位于所述侧墙(50)一侧的所述掩膜预备层(610)，或采用光刻工艺刻蚀覆盖所述侧墙(50)的所述掩膜预备层(610)以使至少一侧的所述侧墙(50)裸露，形成图形化结构层(60)；
S4，以裸露的所述侧墙(50)和所述图形化结构层(60)为掩膜刻蚀所述衬底(10)，得到所述纳米结构(80)。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1包括以下步骤：
S11，在所述衬底(10)上顺序形成牺牲材料层(310)和掩膜材料层(410)；
S12，采用光刻工艺刻蚀所述掩膜材料层(410)和所述牺牲材料层(310)，以形成牺牲层(30)和掩膜层(40)；
S13，在所述衬底(10)上沉积侧墙材料并对所述掩膜层(40)和所述侧墙材料进行刻蚀，以形成覆盖于所述牺牲层(30)侧面的所述侧墙(50)。
3.根据权利要求2所述的制备方法，其特征在于，所述衬底(10)与所述掩膜材料层(410)之间还形成有刻蚀阻挡层(210)，在所述步骤S12中，刻蚀所述掩膜材料层(410)和所述牺牲材料层(310)，以在所述衬底(10)上形成台阶结构，所述台阶结构包括沿远离所述衬底(10)的方向顺序层叠的牺牲层(30)和掩膜层(40)。
4.根据权利要求2或3所述的制备方法，其特征在于，形成所述掩膜材料层(410)的材料与所述侧墙材料相同。
5.根据权利要求1至3中任一项所述的制备方法，其特征在于，形成所述掩膜预备层(610)的步骤包括：
在所述衬底(10)上顺序形成层叠的第一氧化硅层(601)、氮化硅层(602)和第二氧化层(603)，所述第一氧化硅层(601)、所述氮化硅层(602)和所述第二氧化层(603)位于所述侧墙(50)一侧，或所述第一氧化硅层(601)完全覆盖所述侧墙(50)设置。
6.根据权利要求3所述的制备方法，其特征在于，在所述步骤S3中，顺序刻蚀所述掩膜预备层(610)和所述刻蚀阻挡层(210)，以形成包括掩膜层(40)和图形化阻挡层(20)的所述图形化结构层(60)。
7.根据权利要求1所述的制备方法，其特征在于，在所述步骤S1之前，所述制备方法还包括在所述衬底(10)上形成第一对位标记的步骤，在所述步骤S3中，根据所述第一对位标记设置第一光刻板以进行所述光刻工艺。
8.根据权利要求7所述的制备方法，其特征在于，对所述衬底(10)进行刻蚀以形成第一凹槽，以将所述第一凹槽作为所述第一对位标记。
9.根据权利要求2所述的制备方法，其特征在于，在所述步骤S1之前，所述制备方法还包括在所述衬底(10)上形成第二对位标记的步骤，在所述步骤S12中，根据所述第二对位标记设置第二光刻板以进行所述光刻工艺。
10.根据权利要求9所述的制备方法，其特征在于，对所述衬底(10)进行刻蚀以形成第二凹槽，以将所述第二凹槽作为所述第二对位标记。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910108832.8A CN109904062A (zh) | 2019-02-03 | 2019-02-03 | 纳米结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910108832.8A CN109904062A (zh) | 2019-02-03 | 2019-02-03 | 纳米结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109904062A true CN109904062A (zh) | 2019-06-18 |
Family
ID=66944695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910108832.8A Pending CN109904062A (zh) | 2019-02-03 | 2019-02-03 | 纳米结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109904062A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113173555A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种纳米线mim阵列器件及制备方法 |
| CN113173553A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种纳米网的制备方法 |
| CN113173557A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种垂直纳米线阵列的制备方法 |
| WO2022088372A1 (zh) * | 2020-10-28 | 2022-05-05 | 中国科学技术大学 | 一种微纳米结构定点缺陷掺杂的方法及nv色心传感器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983100A (zh) * | 2011-09-05 | 2013-03-20 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN103854984A (zh) * | 2012-12-03 | 2014-06-11 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| CN104022021A (zh) * | 2013-03-01 | 2014-09-03 | 华邦电子股份有限公司 | 图案化的方法及存储器元件的形成方法 |
| US20150050801A1 (en) * | 2013-08-16 | 2015-02-19 | Shanghai Huali Microelectronics Corporation | Method of forming the gate with the lele double pattern |
| CN107731665A (zh) * | 2017-11-13 | 2018-02-23 | 睿力集成电路有限公司 | 用于间距倍增的集成电路制造 |
| CN108962901A (zh) * | 2017-05-26 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法和掩膜版 |
-
2019
- 2019-02-03 CN CN201910108832.8A patent/CN109904062A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983100A (zh) * | 2011-09-05 | 2013-03-20 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN103854984A (zh) * | 2012-12-03 | 2014-06-11 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| CN104022021A (zh) * | 2013-03-01 | 2014-09-03 | 华邦电子股份有限公司 | 图案化的方法及存储器元件的形成方法 |
| US20150050801A1 (en) * | 2013-08-16 | 2015-02-19 | Shanghai Huali Microelectronics Corporation | Method of forming the gate with the lele double pattern |
| CN108962901A (zh) * | 2017-05-26 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法和掩膜版 |
| CN107731665A (zh) * | 2017-11-13 | 2018-02-23 | 睿力集成电路有限公司 | 用于间距倍增的集成电路制造 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022088372A1 (zh) * | 2020-10-28 | 2022-05-05 | 中国科学技术大学 | 一种微纳米结构定点缺陷掺杂的方法及nv色心传感器 |
| CN113173555A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种纳米线mim阵列器件及制备方法 |
| CN113173553A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种纳米网的制备方法 |
| CN113173557A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种垂直纳米线阵列的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109904062A (zh) | 纳米结构的制备方法 | |
| CN100472714C (zh) | 用于制造硬掩模的方法 | |
| CN110828304B (zh) | 形成半导体器件的方法及图案化半导体器件的方法 | |
| CN108292591A (zh) | 形成用于亚分辨率衬底图案化的刻蚀掩模的方法 | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US8956962B2 (en) | Method for fabricating large-area nanoscale pattern | |
| JP4929168B2 (ja) | 分離相補型マスクパターン転写方法 | |
| TW200804969A (en) | Photomask blank | |
| TWI701712B (zh) | 圖案化目標層的製備方法 | |
| TW201349369A (zh) | 密集導線及其接觸墊之圖案的形成方法及具有密集導線及接觸墊的記憶體陣列 | |
| CN110021518A (zh) | 自对准双重图案方法 | |
| JP5574679B2 (ja) | 半導体装置の製造方法 | |
| US20090227110A1 (en) | Method of Forming Mask Pattern | |
| US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
| WO2014103615A1 (ja) | ナノインプリントモールドの製造方法 | |
| JP2012124457A (ja) | オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 | |
| KR101096270B1 (ko) | 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법 | |
| CN105789049B (zh) | 图案化鳍式场效应晶体管（finfet）器件的多个部件的方法 | |
| CN107195538A (zh) | 形成图案的方法 | |
| TWI443758B (zh) | 形成閘極導體結構的方法 | |
| CN103137442A (zh) | 半导体工艺中制作细长型孤立线条图形的方法 | |
| JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
| TW518659B (en) | Method for manufacturing a membrane mask | |
| JP5515564B2 (ja) | イオン注入用ステンシルマスクの製造方法 | |
| CN103676493A (zh) | 降低线条粗糙度的混合光刻方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
| RJ01 | Rejection of invention patent application after publication |