CN107731665A - 用于间距倍增的集成电路制造 - Google Patents

用于间距倍增的集成电路制造 Download PDF

Info

Publication number
CN107731665A
CN107731665A CN201711116157.0A CN201711116157A CN107731665A CN 107731665 A CN107731665 A CN 107731665A CN 201711116157 A CN201711116157 A CN 201711116157A CN 107731665 A CN107731665 A CN 107731665A
Authority
CN
China
Prior art keywords
occupy
layer
place
spacer material
distance member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711116157.0A
Other languages
English (en)
Other versions
CN107731665B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201711116157.0A priority Critical patent/CN107731665B/zh
Publication of CN107731665A publication Critical patent/CN107731665A/zh
Application granted granted Critical
Publication of CN107731665B publication Critical patent/CN107731665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种集成电路间距倍增方法、用于集成电路制造的间距倍增掩膜及集成电路制造方法，其中的集成电路间距倍增方法，包括：形成多个占位部件于衬底上，每两个占位部件之间由一个占位沟槽隔开，所述占位部件包括牺牲层以及覆盖于牺牲层顶部的阻挡层；沉积用于形成间隔部件的间隔材料层；移除占位部件以及部分的间隔材料层，保留占位部件两侧壁的间隔材料层形成间隔部件。本发明可形成表面平整和垂直度高的间隔部件，且具有间距可控性。

Description

用于间距倍增的集成电路制造
技术领域
本发明涉及集成电路技术领域，尤其涉及一种集成电路间距倍增方法、用于集成电路制造的间距倍增掩膜及集成电路制造方法。
背景技术
在集成电路的制造过程中，通常使用光刻工艺在衬底上对集成电路的组成特征(例如元件或导线)进行图案化，集成电路中通常包含数百万个相同电路元件，因此组成特征通常由重复特征的阵列形成，间距的概念可用于描述这些特征的尺寸。间距是两个相邻特征中的相同点之间的距离。这些特征通常由相邻特征之间的间隔来界定，所述间隔可由例如绝缘体的材料来填充。因此,可将间距视为特征的宽度与使所述特征与相邻特征分离的间隔的宽度的总和。
某些光刻胶材料仅对某些波长作出反应,可使用的一种常见波长范围是紫外线(UV)范围，即许多光刻胶材料会选择性地对特定波长作出反应，所以光刻技术会存在最小间距，在所述最小间距以下，光刻技术不能可靠地形成特征。此最小间距通常由可所使用的光波长来确定。也即是说，光刻技术的最小间距会限制对特征尺寸的减小。
“间距加倍”或“间距倍增”(以下统称为“间距倍增”)是一种使光刻技术的能力扩展超出其最小间距的方法。现有技术中通常采用光刻胶形成间隔部件，使间距倍增，但光刻胶质地较软，因此得到的间隔部件外观特征较差。
发明内容
本发明的实施例提供一种集成电路间距倍增方法、用于集成电路制造的间距倍增掩膜及集成电路制造方法，以解决或缓解现有技术中的一项或更多项技术问题。
作为本发明实施例的一个方面，本发明实施例提供一种集成电路间距倍增方法，包括：
形成多个占位部件于衬底表面，每两个所述占位部件之间由一个占位沟槽隔开，所述占位部件包括牺牲层以及覆盖于所述牺牲层顶部的阻挡层，所述阻挡层不直接接触所述衬底；
沉积间隔材料层在所述占位部件的顶部和侧壁以及所述占位沟槽的底部；以及，
移除位于所述占位部件的顶部和所述占位沟槽的底部的所述间隔材料层，并移除所述占位部件以形成在所述衬底上的间隔部件，其中，所述间隔部件包括保留于所述占位部件两侧壁的所述间隔材料层。
在一些实施例中，所述间隔材料层包括硬度大于所述牺牲层的含氧化合物，移除所述材料层，并移除所述占位部件的步骤包括：
第一次蚀刻，包括蚀刻位于所述占位部件的顶部以及所述占位沟槽的底部的所述间隔材料层，以及蚀刻部分的所述阻挡层；
第二次蚀刻，包括蚀刻剩余的所述阻挡层以及蚀刻部分的所述牺牲层；以及，
剥离剩余的所述牺牲层。
在一些实施例中，在所述第一次蚀刻时，包括使用四氟化碳气体和三氟化碳气体，且所述四氟化碳气体的用量大于所述三氟化碳气体的用量；在所述第二次蚀刻时，包括使用所述四氟化碳气体和所述三氟化碳气体，且所述四氟化碳气体的用量小于所述三氟化碳气体的用量。
在一些实施例中，所述间隔材料层包括硬度大于所述牺牲层的含氮化合物，移除所述间隔材料层，并移除所述占位部件的步骤包括：
蚀刻所述阻挡层、位于所述阻挡层侧壁和顶部的所述间隔材料层以及位于所述占位沟槽底部的所述间隔材料层，保留牺牲层以及位于所述牺牲层两侧壁的所述间隔材料层；以及，
剥离所述牺牲层。
在一些实施例中，所述间隔部件包括第一间隔部件、第二间隔部件、和第三间隔部件；以及所述占位部件包括第一占位部件和与所述第一占位部件相邻的第二占位部件，其中，所述第一占位部件与所述第二占位部件宽度相等，由位于所述第一占位部件两侧的间隔材料层构成所述第一间隔部件和所述第二间隔部件，以及由位于所述第二占位部件临近所述第一占位部件一侧的间隔材料层构成所述第三间隔部件，以及，
所述集成电路制造方法还包括根据以下公式将第一最终间距和第二最终间距的比例调整为预设比例：
其中，所述第一最终间距为所述第一间隔部件与所述第二间隔部件之间的距离，所述第二最终间距为所述第二间隔部件与所述第三间隔部件之间的距离，A为所述占位部件的宽度，B为所述占位沟槽的宽度，C为位于所述占位部件侧壁的所述间隔材料层的厚度，r为所述预设比例。
作为本发明实施例的另一个方面，本发明实施例提供一种用于集成电路制造的间距倍增掩膜，包括：
占位部件，形成于衬底上，每两个所述占位部件之间由一个占位沟槽隔开，所述占位部件包括牺牲层以及覆盖于所述牺牲层顶部的阻挡层，所述阻挡层不直接接触所述牺牲层；以及
间隔材料层，沉积于所述临时间隔的顶部和侧壁以及所述占位沟槽的底部，用于形成间隔部件，
其中，所述间隔部件包括保留于所述占位部件两侧壁的所述间隔材料层。
在一些实施例中，所述牺牲层的材质选自于由含碳涂层、可灰化硬掩膜、类金刚石镀膜和磷硅玻璃所述构成的群组的其中之一。
在一些实施例中，所述间隔材料层的材质选自于由含氮化合物和含氧化合物所构成的群组的其中之一，并且具有低于所述牺牲层和所述阻挡层的去除选择比。
在一些实施例中，所述阻挡层的厚度小于等于所述牺牲层的厚度。
在一些实施例中，所述阻挡层的材质选自于由含氮化合物、含氧化合物和氮氧化合物所构成群组的其中之一，并且所述阻挡层的硬度大于所述牺牲层的硬度。
作为本发明实施例的另一个方面，本发明实施例提供一种集成电路制造方法，包括以上任一个实施例所述的集成电路制造方法。
本发明实施例采用上述技术方案，可形成表面平整和垂直度高的间隔部件，且具有间距可控性。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为实施例一中间隔材料层、占位部件和衬底的示意图。
图2为实施例一中间隔部件和衬底的示意图。
图3为实施例一中形成占位部件的材料堆叠图。
图4为实施例一中占位部件和衬底的示意图。
图5为实施例一中占位部件、间隔部件和衬底的示意图。
图6为实施例一中牺牲层、间隔部件和衬底的示意图。
图7为实施例二中间隔材料层、占位部件和衬底的示意图。
图8为实施例二中牺牲层、间隔部件和衬底的示意图。
图9为实施例二中间隔部件和衬底的示意图。
附图标记说明：
110、110A、110B：占位部件；
111：牺牲层；112阻挡层；
120：占位沟槽；130：间隔材料层；
131、131A、131B、131C：间隔部件；
111′：牺牲层材料；112′：阻挡层材料；
140：衬底；150：光刻胶；
230：间隔材料层；231：间隔部件。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
集成电路中通常包含数百万个相同电路元件，因此组成特征通常由重复特征的阵列形成，在集成电路制造过程中，通过光刻工艺在集成电路中形成重复特征的阵列，这些特征通常由相邻特征之间的间隔部件来界定，将由间隔部件界定的图案转移到衬底以形成重复特征的阵列。间隔部件之间的间距为特征的宽度与使所述特征与相邻特征分离的间隔部件的宽度的总和。
实施例一
如图1所示为本实施例中用于集成电路制造的间距倍增掩膜，包括多个占位部件110和间隔材料层130。占位部件110形成于衬底140上，每两个占位部件110由一个占位沟槽120隔开，占位部件110包括牺牲层111以及阻挡层112，阻挡层112覆盖于牺牲层111顶部，以使阻挡层112不直接接触衬底140。间隔材料层130沉积于占位部件110的顶部和侧壁以及占位沟槽120的底部。移除位于占位部件110的顶部和占位沟槽120的底部的间隔材料层，并移除占位部件110形成间隔部件131，间隔部件131包括保留于占位部件110两侧壁的间隔材料层，如图2所示。
本发明提供一种集成电路间隔倍增的方法，首先，形成占位部件110和占位沟槽120，包括：在衬底140上涂布一层厚度为300～500nm的牺牲层材料111′，然后在牺牲层材料111′上沉积一层厚度为100～200nm的阻挡层材料112′，在阻挡层材料112′上涂布光刻胶30，并曝光显影使光刻胶30图案化。然后，采用ICP(Inductively coupled plasma，电感耦合等离子)蚀刻的方法形成占位沟槽120以及由牺牲层111和阻挡层112组成的占位部件110，如图3和图4所示。
牺牲层材料111′可以选自于由SOC(spin on carbon，含碳涂层)、AHM(AshableHard Mask，可灰化硬掩膜)、DLC(Diamond Like Carbon，类金刚石镀膜)、PSG(Phosphorussilicate Glass，磷硅玻璃)材料所构成的群组的其中之一，相比普通碳材料，这些材料密度小，材质软，可以提高后期蚀刻的速率，不会产生大块的副产物，减少负影响。
阻挡层材料112′可以包括Oxnit(Oxide_Nitride，含氮化合物和含氧化合物的混合物)，如SiO2(二氧化硅)和Si3N4(氮化硅)的混合物；也可以包括氮氧化合物，如SiON(氮氧化硅)，这些材料比牺牲层材料111′硬，在顶部可以起到很好的支撑和保护作用，从而可以使占位部件的垂直度更高，表面也更平整。
下面以SOC作为牺牲层材料111′，SiON作为阻挡层材料112′为例，介绍采用ICP蚀刻方法形成占位沟槽120和占位部件110的具体方法，包括：
步骤S101，蚀刻阻挡层材料112′，蚀刻参数包括：10～50mt压力；500～800W TCPPower(变压器耦合等离子功率)；200～500V Bias Voltage(偏置电压)；CF4(四氟化碳)：CHF3(三氟化碳)＝3：2；
步骤S102，蚀刻牺牲层材料111′，蚀刻参数包括：5～50mt压力；400～500W TCPPower；200～500V Bias Voltage；O2(氧气)：N2(氮气)：Ar(氩气)：CH4(四氟化碳)＝2：4：2：1；
步骤S103，剥离光刻胶30。
用于形成间隔部件131的间隔材料层130的材质通常包括绝缘材料，如含氧化合物或含氮化合物，并且具有低于牺牲层111和阻挡层112的去除选择比，以实现在后续工艺中将阻挡层112和牺牲层111去除而保留最终形成间隔部件131的间隔材料，具体地，间隔材料层130的材质是具有低于阻挡层112的蚀刻选择比，也具有低于牺牲层111的剥离选择比，以实现后续工艺中将阻挡层112蚀刻去除，将牺牲层111剥离去除而保留间隔材料。下面结合图2、图5、图6和图7介绍本实施例中，以含氧化合物作为间隔材料层130形成间隔部件131的方法，该方法是采用ICP蚀刻工艺移除占位部件110以及部分的间隔材料层130，包括：
步骤S201，第一次蚀刻，包括蚀刻位于占位部件110顶部以及占位沟槽120底部的间隔材料层130，以及蚀刻部分的阻挡层112，保留于占位部件110两侧壁的间隔材料层130即为间隔部件131，如图5所示，蚀刻参数包括5～50mt，500～800W TCP Power，50～80VBias Voltage，CF4：CHF3＝2：1；
步骤S202，第二次蚀刻，包括蚀刻剩余的阻挡层112以及蚀刻部分的牺牲层111，如图6所示，蚀刻参数包括5～50mt，500～800W TCP Power，50～80V Bias Voltage，CF4：CHF3＝1：5，在此步骤中，需要提高对阻挡层112(本实施例中为SiON)的去除选择比，降低对间隔材料层130(本实施例中为含氧化合物)的去除选择比，达到完全移除阻挡层112而保留位于占位部件110两侧壁的间隔材料层130的目的，因此要将CF3的使用比例提高；
步骤S203，剥离剩余的牺牲层111，形成间隔部件131，如图2所示。
根据本实施例提供的方法，可形成用于间距倍增的间隔部件，从而使光刻技术的能力扩展超出其最小间距的限制，形成更小的重复特征，且间隔部件的垂直度更高，外观特征更佳。
本实施例还提供一种控制间隔部件之间的间距的方法。
集成电路是由重复特征的阵列形成，也就是说，占位部件110、占位沟槽120和间隔部件131都是复数，如图1和图2所示，第一占位部件110A和第二占位部件110B为相邻的两个占位部件，占位沟槽120形成于第一占位部件110A和第二占位部件110B之间，第一间隔部件131A、第二间隔部件131B、第三间隔部件131C为相邻的间隔部件，其中，第一间隔部件131A和第二间隔部件131B由位于第一占位部件110A的两侧壁的间隔材料层构成，第三间隔部件131C由位于第二占位部件110B的左侧壁的间隔材料层构成。
在集成电路的制作过程中，需要做出等间距或不等间距的间隔部件(间隔部件)，第一间隔部件131A和第二间隔部件131B之间的间距为第一最终间距D1，第二间隔部件131B和第三间隔部件131C之间的间距为第二最终间距D2，第一占位部件110A的宽度为A、占位沟槽120的宽度为B，第一占位部件110A右侧壁的间隔材料层130的厚度为C，D1近似等于A，而D2近似等于B-2C。因此通过控制A和B这两个特征参数可以实现控制第一最终间距D1和第二最终间距D2的比例，具体为依据以下公式1进行调整，使第一最终间距D1和第二最终间距D2的比例为预设比例r：
公式1：
每一组A和B可以考虑是一个最小单位，而每一组A+B都是相等的。因此我们通过对A和B的关系加以控制就可以实现间隔部件等间距或不等间距的效果，即当A等于B-2C为等间距(r等于1)，A不等于B-2C为不等间距(r不等于1)。间隔部件不等间距时，通过控制A和B-2C的比例，就能控制间隔部件的间距关系，如公式1。
本实施例还提供一种集成电路制造方法，包括上述实施例所述的间距倍增方法。本实施例的方法可用于形成任何集成电路，但优选更适合应用于形成具有电装置的重复图案或阵列的集成电路。
实施例二
本实施例的间隔材料层230包括含氧化合物，如图7所示，以下提供一种以间隔材料层230形成间隔部件231的方法，该方法是采用ICP蚀刻工艺移除占位部件110以及部分的间隔材料层230，包括：
步骤S301，蚀刻部分的间隔材料层230以及全部的阻挡层112，保留牺牲层111以及位于牺牲层111两侧壁的间隔材料层，如图8所示，该步骤的蚀刻参数包括5～50mt，500～800W TCP Power，50～80V Bias Voltage，CF4：CHF3＝1：2；
步骤S302，剥离牺牲层111，形成间隔部件231，间隔部件231包括牺牲层221两侧壁的间隔材料层，如图9所示。
本实施例还提供一种集成电路制造方法，包括上述实施例所述的间距倍增方法。本实施例的方法可用于形成任何集成电路，但优选更适合应用于形成具有电装置的重复图案或阵列的集成电路。
本发明实施例所提供的上述技术方案，可形成表面平整和垂直度高的间隔部件，且具有间距可控性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种集成电路间距倍增方法，其特征在于，包括：
形成多个占位部件于衬底上，每两个所述占位部件之间由一个占位沟槽隔开，所述占位部件包括牺牲层以及覆盖于所述牺牲层顶部的阻挡层，所述阻挡层不直接接触所述衬底；
沉积间隔材料层在所述占位部件的顶部和侧壁以及所述占位沟槽的底部；以及
移除位于所述占位部件的顶部和所述占位沟槽的底部的所述间隔材料层，并移除所述占位部件以形成在所述衬底上的间隔部件，其中，所述间隔部件包括保留于所述占位部件两侧壁的所述间隔材料层。
2.根据权利要求1所述的方法，其特征在于，所述间隔材料层包括硬度大于所述牺牲层的含氧化合物，移除所述间隔材料层，并移除所述占位部件的步骤包括：
第一次蚀刻，包括蚀刻位于所述占位部件的顶部以及所述占位沟槽的底部的所述间隔材料层，以及蚀刻部分的所述阻挡层；
第二次蚀刻，包括蚀刻剩余的所述阻挡层以及蚀刻部分的所述牺牲层；以及
剥离剩余的所述牺牲层。
3.根据权利要求2所述的方法，其特征在于，在所述第一次蚀刻时，包括使用四氟化碳气体和三氟化碳气体，且所述四氟化碳气体的用量大于所述三氟化碳气体的用量；在所述第二次蚀刻时，包括使用所述四氟化碳气体和所述三氟化碳气体，且所述四氟化碳气体的用量小于所述三氟化碳气体的用量。
4.根据权利要求1所述的方法，其特征在于，所述间隔材料层包括硬度大于所述牺牲层的含氮化合物，移除所述间隔材料层，并移除所述占位部件的步骤包括：
蚀刻所述阻挡层、位于所述阻挡层侧壁和顶部的所述间隔材料层以及位于所述占位沟槽底部的所述间隔材料层，保留牺牲层以及位于所述牺牲层两侧壁的所述间隔材料层；以及
剥离所述牺牲层。
5.根据权利要求1所述的方法，其特征在于，所述间隔部件包括第一间隔部件、第二间隔部件、和第三间隔部件；以及所述占位部件包括第一占位部件和与所述第一占位部件相邻的第二占位部件，其中，所述第一占位部件与所述第二占位部件宽度相等，由位于所述第一占位部件两侧的间隔材料层构成所述第一间隔部件和所述第二间隔部件，以及由位于所述第二占位部件临近所述第一占位部件一侧的间隔材料层构成所述第三间隔部件，以及
所述集成电路制造方法还包括根据以下公式将第一最终间距和第二最终间距的比例调整为预设比例：
<mrow> <mfrac> <mi>A</mi> <mrow> <mi>B</mi> <mo>-</mo> <mn>2</mn> <mi>C</mi> </mrow> </mfrac> <mo>=</mo> <mi>r</mi> </mrow>
其中，所述第一最终间距为所述第一间隔部件与所述第二间隔部件之间的距离，所述第二最终间距为所述第二间隔部件与所述第三间隔部件之间的距离，A为所述占位部件的宽度，B为所述占位沟槽的宽度，C为位于所述占位部件侧壁的所述间隔材料层的厚度，r为所述预设比例。
6.一种用于集成电路制造的间距倍增掩膜，其特征在于，包括：
占位部件，形成于衬底上，每两个所述占位部件之间由一个占位沟槽隔开，所述占位部件包括牺牲层以及覆盖于所述牺牲层顶部的阻挡层，所述阻挡层不直接接触所述衬底；以及，
间隔材料层，沉积于所述临时间隔的顶部和侧壁以及所述占位沟槽的底部，用于形成间隔部件，
其中，所述间隔部件包括保留于所述占位部件两侧壁的所述间隔材料层。
7.根据权利要求6所述的掩膜，其特征在于，所述牺牲层选自于由含碳涂层、可灰化硬掩膜、类金刚石镀膜和磷硅玻璃所构成群组的其中之一。
8.根据权利要求6所述的掩膜，其特征在于，所述间隔材料层的材质选自于由含氧化合物和含氮化合物所构成群组的其中之一并且具有低于所述牺牲层和所述阻挡层的去除选择比。
9.根据权利要求6所述的掩膜，其特征在于，所述阻挡层的厚度小于等于所述牺牲层的厚度。
10.根据权利要求6至9任一项所述的掩膜，其特征在于，所述阻挡层的材质选自于由含氮化合物、含氧化合物和氮氧化合物所构成群组的其中之一，并且所述阻挡层的硬度大于所述牺牲层的硬度。
11.一种集成电路制造方法，包括根据权利要求1至5中任一项所述的集成电路间距倍增方法。
CN201711116157.0A 2017-11-13 2017-11-13 用于间距倍增的集成电路制造 Active CN107731665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711116157.0A CN107731665B (zh) 2017-11-13 2017-11-13 用于间距倍增的集成电路制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711116157.0A CN107731665B (zh) 2017-11-13 2017-11-13 用于间距倍增的集成电路制造

Publications (2)

Publication Number Publication Date
CN107731665A true CN107731665A (zh) 2018-02-23
CN107731665B CN107731665B (zh) 2023-07-25

Family

ID=61214541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711116157.0A Active CN107731665B (zh) 2017-11-13 2017-11-13 用于间距倍增的集成电路制造

Country Status (1)

Country Link
CN (1) CN107731665B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904062A (zh) * 2019-02-03 2019-06-18 中国科学院微电子研究所 纳米结构的制备方法
CN110544688A (zh) * 2018-05-29 2019-12-06 长鑫存储技术有限公司 有源阵列、有源阵列的制造方法和随机存储器
CN110581066A (zh) * 2018-06-07 2019-12-17 长鑫存储技术有限公司 多倍掩膜层的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044596A (zh) * 2004-09-02 2007-09-26 微米技术有限公司 使用间距倍增的集成电路制造方法
US20070238308A1 (en) * 2006-04-07 2007-10-11 Ardavan Niroomand Simplified pitch doubling process flow
CN101297391A (zh) * 2005-09-01 2008-10-29 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
CN101529557A (zh) * 2006-08-30 2009-09-09 美光科技公司 用于将间距倍增大于2的因数的单个间隔物工艺及相关中间ic结构
CN103779191A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150179435A1 (en) * 2013-12-19 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method For Integrated Circuit Patterning
CN207425797U (zh) * 2017-11-13 2018-05-29 睿力集成电路有限公司 用于集成电路制造的间距倍增掩膜

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044596A (zh) * 2004-09-02 2007-09-26 微米技术有限公司 使用间距倍增的集成电路制造方法
CN101297391A (zh) * 2005-09-01 2008-10-29 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
US20070238308A1 (en) * 2006-04-07 2007-10-11 Ardavan Niroomand Simplified pitch doubling process flow
CN101529557A (zh) * 2006-08-30 2009-09-09 美光科技公司 用于将间距倍增大于2的因数的单个间隔物工艺及相关中间ic结构
CN103779191A (zh) * 2012-10-26 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150179435A1 (en) * 2013-12-19 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method For Integrated Circuit Patterning
CN207425797U (zh) * 2017-11-13 2018-05-29 睿力集成电路有限公司 用于集成电路制造的间距倍增掩膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544688A (zh) * 2018-05-29 2019-12-06 长鑫存储技术有限公司 有源阵列、有源阵列的制造方法和随机存储器
CN110581066A (zh) * 2018-06-07 2019-12-17 长鑫存储技术有限公司 多倍掩膜层的制作方法
CN109904062A (zh) * 2019-02-03 2019-06-18 中国科学院微电子研究所 纳米结构的制备方法

Also Published As

Publication number Publication date
CN107731665B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
US7473644B2 (en) Method for forming controlled geometry hardmasks including subresolution elements
JP2734915B2 (ja) 半導体のドライエッチング方法
US7531449B2 (en) Method of forming fine patterns using double patterning process
KR100759616B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
CN107731665A (zh) 用于间距倍增的集成电路制造
CN104701247B (zh) 使用喇叭形间隔件的沟槽结构
US6878612B2 (en) Self-aligned contact process for semiconductor device
KR940010217A (ko) 플라즈마 에칭방법
US20010044212A1 (en) Techniques for improving etching in a plasma processing chamber
US20090203217A1 (en) Novel self-aligned etch method for patterning small critical dimensions
EP2911185B1 (en) Method for etching organic film
CN207425797U (zh) 用于集成电路制造的间距倍增掩膜
US9343309B1 (en) Lateral oxidation process flows
US6555468B2 (en) Method for forming trench including a first and a second layer of photoresist
JP2011071279A (ja) 半導体装置の製造方法
CN105575784B (zh) 分离栅极式闪存的制作方法及分离栅极式闪存
KR101029391B1 (ko) 반도체 소자의 패턴 형성방법
KR101867755B1 (ko) 반도체 소자 및 그 제조 방법
KR100506192B1 (ko) 반도체 소자의 고저항 영역 형성 방법
CN100442452C (zh) 等离子蚀刻法
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
JP2006128613A (ja) 半導体素子の製造方法
JP5171091B2 (ja) プラズマ処理方法
KR100750081B1 (ko) 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181009

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

GR01 Patent grant
GR01 Patent grant