CN102105963B - 生长薄膜的方法以及形成结构的方法和器件 - Google Patents

生长薄膜的方法以及形成结构的方法和器件 Download PDF

Info

Publication number
CN102105963B
CN102105963B CN200980128672.8A CN200980128672A CN102105963B CN 102105963 B CN102105963 B CN 102105963B CN 200980128672 A CN200980128672 A CN 200980128672A CN 102105963 B CN102105963 B CN 102105963B
Authority
CN
China
Prior art keywords
film
layer
substrate
thickness
conforma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980128672.8A
Other languages
English (en)
Other versions
CN102105963A (zh
Inventor
克里斯蒂安·郎
詹姆斯·黄英俊
托马斯·海因茨-海尔姆特·阿尔特巴梅尔
斯蒂芬·戴
乔纳森·汉夫纳恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102105963A publication Critical patent/CN102105963A/zh
Application granted granted Critical
Publication of CN102105963B publication Critical patent/CN102105963B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24364—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.] with transparent or protective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一种生长薄膜的方法，所述方法包括：通过在衬底上共形地形成至少一个层来生长薄膜，所述衬底具有从衬底的表面伸出的结构，从而每个共形层形成在衬底的表面上和从所述表面伸出的结构上。共形层的厚度或共形层的厚度之和至少是结构的平均间隔的二分之一；设置结构的高度、结构的平均间隔以及结构的最小尺寸的大小中的至少一个，以针对每个共形层提供(与平面结构上的生长速率相比)提高的生长速率。

Description

生长薄膜的方法以及形成结构的方法和器件
技术领域
本发明涉及在衬底上生长薄膜。具体地，本发明涉及通过在结构化衬底上的共形(conformal)沉积来(与平面衬底上的生长相比)提高薄膜的生长速率。
背景技术
在许多电子和光电子器件的生产中，薄膜的生长是一种核心工艺。薄膜生长也通常是最昂贵且耗时的步骤，薄膜沉积效率的任何提高都必然会引起生产成本的降低。
将薄膜沉积到衬底材料上，所述衬底材料承载所述薄膜。衬底可以由实质上任何固体材料制成。衬底的主要标准之一是，衬底必须能够承受薄膜沉积和后续处理过程中的工艺条件，尤其是在温度方面。
可以以多种方式后来沉积薄膜，包括化学汽相沉积(CVD)、分子束外延(MBE)、气相外延(VPE)、原子层沉积(ALD)、溅射、电沉积、热蒸发等等。这并不是穷举的列表，正在不断地开发用于薄膜沉积的新技术。出于专利的目的，将这些技术分为两类：定向(directional)技术和共形技术。在定向技术中，所沉积的颗粒的平均自由路径大于材料源与衬底之间的距离(例如，溅射、热蒸发、MBE)。这意味着可以例如通过在源与衬底表面之间的路径中放置障碍物或通过将表面结构自身结构化(即，在表面的与源和衬底之间的路径平行的部分上不沉积薄膜)，来限制衬底的某些部分上的沉积。
在共形技术中，将薄膜沉积在衬底表面上的任何位置。平均自由路径小于源与衬底之间的距离。事实上，颗粒所经过的路径可以通常由布朗运动来描述。
对于许多技术，工艺条件可以变化，使得沉积是共形的、定向的或介于两者之间。
发明内容
出于本专利的目的，将生长定义为填充容积的工艺。将沉积定义为涂覆表面的工艺。在大多数技术应用中，沉积速率横跨平面表面而保持均匀，因此与生长速率相同。在这些情况下，可以互换地使用术语沉积和生长。
通常，在生长期间通过使用不同的源材料来改变薄膜的成分。这意味着可以将薄膜沉积为合金，或者在许多情况下可以通过使用掺杂气来对薄膜进行掺杂。
在薄膜生长作为基本部分的生产中，有许多器件的示例。一些示例是CMOS结构、用于硬盘驱动器的磁结构、薄膜太阳能电池、固态LED和激光器、移动电话中的RF器件、数字摄像机中的光电检测器。对薄膜性态、材料质量、材料纯度以及对生长过程的控制的要求取决于应用到技术和经济需要。因此，这些要求变化很大，并且非常专用而且是高度最优化的。
可以最优化的一些参数是生长温度、气流、不同工艺气体的分压以及前体气体的浓度。薄膜生长科学领域的工艺通常包括对这些参数中的一个或多个参数进行新的最优化，或者在于新沉积设备的发明。近年来，通过改变衬底的特性实现了薄膜生长的改进。衬底材料与薄膜材料之间的晶格失配所引起的应力已被用于改变薄膜的结构或特性。这种情况的一个示例是，以设计膜的电子特性为目的，在SiO2衬底上生长硅薄膜。
另一示例是薄膜的生长，所述薄膜夹在两个其他薄膜之间，以实现量子制约(量子阱)。衬底与所沉积的薄膜之间的应力还可以导致所沉积的薄膜松弛，这使得产生缺陷(错位、空隙)或3D结构(量子点)。另一种修改衬底以引起生长性态变化的方式是在衬底上沉积催化剂。这最近已被用于引起一维生长(例如，纳米线)。
相反，本专利描述了一种方法，该方法以提高薄膜生长速率为目的，通过改变衬底的形态来改进薄膜生长。具体地，该方法可以应用于至少在某种程度上共形的沉积方法。
术语的定义
LPCVD：低压化学汽相沉积
PECVD：等离子增强化学汽相沉积
MBE：分子束外延
沉积：涂覆衬底的工艺
生长：填充容积的工艺
沉积速率：在表面法线方向上测量的，每单位时间沉积的材料层的厚度
生长速率：每单位时间由材料填充的容积
衬底：上面沉积薄膜的第一层的本体
薄膜：薄膜是厚度在从1原子层到几微米范围内的材料层
规则薄膜：一种薄膜，沉积到平坦衬底表面上，使得膜的每一层与原始衬底表面平行
低尺寸纳米级结构：一种结构，该结构的至少一个水平尺寸小于垂直尺寸(比率至少是2∶1)，该结构的至少一个水平尺寸小于1微米，优选地小于100nm(在本专利中这样的结构的子集也被描述为“柱”)。
重要的是注意到，上面沉积有材料的表面在沉积工艺期间发生变化(即，与衬底表面的距离发生变化)。
添加型(例如，沉积，转印)：
1.沉积方法包括但不限于直接或间接的热蒸发、溅射淀积、化学汽相沉积、旋涂和喷墨打印
2.转印方法包括干转印方法(如，基于戳的转印)和器件接合以及湿转印方法，在所述湿转印方法中所需结构的转印发生在溶液之外。
去除型(例如，蚀刻、溅射、溶解)：
1.蚀刻包括湿化学蚀刻和干蚀刻(例如，反应离子蚀刻)。干蚀刻技术可以与溅射技术相结合。
2.溅射包括离子铣削。
{现有技术的认可}
通常根据纵横比将低尺寸伸长结构称作纳米线或纳米棒。纳米线可以由多种材料制成，最普遍地生长在固态衬底上，同时利用合适金属的催化特性，其中，在提供工艺气体时，所述合适金属的催化特性引起优先1D生长。可以选择生长条件和衬底，以使纳米线或纳米棒的生长方向实质上垂直于衬底表面，尽管在非晶衬底上实现一个优选的且良好受控的生长方向仍然是尚未解决的挑战。
这种纳米线生长难以用在工业工艺中的原因在于需要催化剂，而催化剂会在线中残留金属杂质，这通常对所需的器件性能是有害的。
已知将薄膜沉积到衬底材料上的方法。此外，已在纳米级低尺寸结构周围沉积薄膜。然而，这些方法都不能同时满足以下所有需求：
1)提供较低水平的杂质，这对于获得诸如CMOS晶体管和无机太阳能电池等高质量、高性能的半导体器件来说是必要的；
2)在平面衬底上生长的速率超过在相同的沉积速率下根据平面薄膜生长而预期的速率；
3)在相同沉积速率下，与水平薄膜生长相比，更有效地利用工艺气体；
4)使得顶面的粗糙程度可控；
5)提供一种在不需要任何特定纳米线生长步骤的情况下形成交错的器件的方法；
6)提供精确的控制以配置交错的器件结构。
US2007/0111368 A1公开了一种结构，该结构由导电衬底上的导电纳米线电极构成，其中在所述导电衬底周围形成太阳能电池结构。通过在顶部电极或底部电极上生长导电纳米线来实现这种结构。该专利并没有提到线的高度、直径和间距的特定值。
US2006/0207647 A1公开了一种光伏(photovoltaic)器件，该光伏器件包括由垂直结构的阵列构成的结构，所述垂直结构的阵列形成了电荷分离结，所述电荷分离结具有位于第一结构顶部的第二区域以及由位于第二区域顶部的透明导体制成的第三区域。在第一区域与第二区域中的纳米结构之间有电荷分离结。
US2008/0090401 A1公开了一种装置，该装置包括第一纳米线集合和与第一纳米线集合交错对插的第二纳米线集合，其中，第一纳米线集合独立可寻址并且与第二纳米线集合电隔离。这两个纳米线集合都是使用传统纳米线生长技术来生长的。
Koenenkamp等人的APL 77，2575(2000)公开了一种由生长在玻璃衬底上的ZnO纳米线构成的结构。ZnO纳米线是随机取向的。将p-i-n太阳能电池结构沉积到纳米线上。这些结构的目的在于利用由纳米线提供的附加表面来提高太阳能电池的总表面积。为了实现这一点，需要尽可能地使相邻纳米线的合并最小化，从而令纳米线之间有大量的容积是空的。
US 6946597 B2公开了一种制造有机太阳能电池器件的方法，所述有机太阳能电池器件包括两个交错对插的导电层，其中，一层是由多孔模板提供的，所述多孔模板是通过对金属表面进行无掩模阳极化而构成的，而第二层是利用所述阳极化的金属的外形来形成的。阳极化限于有限的合适金属集合。此外，所公开的方法并不能制造一种包括微孔阵列的模板，其中所述微孔具有明确限定的尺寸(例如，间距和直径的变化小于10％)。此外，由于存在金属污染的风险，使用基于金属的模板潜在地限制了后续工艺步骤的时间-温度预算。这可以并不强制关注有机太阳能电池的制造，然而与制造有机太阳能电池(例如，基于Si的太阳能电池)所需的工艺步骤的兼容性是有问题的。该专利并没有公开可以使多孔模板的尺寸最优化以提高共形沉积技术的生长速率，因为没有合适的共形沉积技术可用于形成聚合物膜。
在设计模板的外形尺寸时要考虑的关键材料特性是吸收深度和载流子扩散长度。与在需要更厚膜的无机(半导体)材料中相比，在通常用于太阳能电池的无机材料中，吸收深度和载流子扩散长度更短。因此，所公开的尺寸(例如，微孔的间距在500nm以下)可能过小，以至于不能容纳形成有效无机太阳能电池所需的所有材料，尤其是在诸如扩散阻挡物之类的其他层电接触抗反射涂层并且需要与抗反射涂层相适合时。
{发明内容}
本发明的一方面提供了一种生长薄膜的方法，所述方法包括：
通过在衬底上共形地形成至少一个层来生长薄膜，所述衬底具有从衬底的表面伸出的结构，从而每个层形成在衬底的表面上和从所述表面伸出的结构上；
其中，
共形层的厚度或共形层的厚度之和至少是结构的平均间隔的二分之一；并且
设置结构的高度、结构的平均间隔以及结构的最小尺寸的大小(例如，如果结构是柱，则结构的最小尺寸是直径，如果结构是平面结构，则结构的最小尺寸是厚度)中的至少一个，以针对每个共形层提供提高的生长速率。
术语“提高的生长速率”是指，在使用相同生长方法和相同生长条件的情况下，是在平面生长表面上获得的生长速率的两倍的生长速率。
应注意，规定结构是“从衬底的表面伸出的”并不要求“表面”是衬底的已通过添加型工艺沉积了结构的原始表面。原则上，可以使用去除型工艺来限定该结构(如以下解释的，使用去除型工艺来形成结构可以是优选的)。
应注意，对结构的“高度”的引用并不表示本发明限于图中所示的特定取向，即，不限于总体上从衬底垂直向上伸出的结构。术语“高度”一般表示结构的长度。长度表示不与衬底表面平行的最长尺寸。
“共形地形成”层是指使用至少部分地共形的沉积技术来形成该层，“共形层”类似地是使用至少部分地共形的沉积技术形成的层。通常，形成层的共形度可以由参数x来量度，参数x是对于一种生长工艺而言，垂直表面上的沉积速率与水平表面上的沉积速率之比。在理想共形形成工艺的情况下，x＝1，对于理想定向性形成工艺，x＝0。
通常，在以下给出的本发明的描述提到“共形生长技术”时，是指优选地使用的生长技术具有共形度x≥0.5。
结构之间在与衬底平行的方向上的平均间隔可以小于结构的高度。
结构可以具有均匀或实质上均匀的间距。
结构可以具有均匀或实质上均匀的高度。
结构可以彼此相同或实质上相同。
结构的高度可以h满足：
xh≥d
其中，d是填充结构之间的容积所需的薄膜的最小厚度，x是形成工艺的共形度(如以上定义的)。
非平面衬底表面上的薄膜生长速率将始终比平面表面上的生长速率大。然而，确保满足上述不等性提供了至少两倍的生长速率。
结构可以是伸长的一维结构。
结构的横截面可以近似是圆形，其中r是结构的直径的二分之一。
结构可以是纳米线或纳米棒。
结构可以是平面结构。
结构可以与衬底的平面的法线成45°或更小的角度。
结构可以与衬底的平面的法线成20°或更小的角度。
结构可以与衬底的平面的法线成5°或更小的角度。
该方法可以包括形成所述结构。
该方法可以包括：通过去除型工艺来形成所述结构。
该方法可以包括：在所述表面上和在所述结构上形成至少两个共形层。
该方法可以包括：将薄膜的上表面平面化。
该方法可以包括：在薄膜的上表面上形成另一层。
共形层可以构成器件的有源区。
每个共形层可以是硅层。
该方法可以包括：在所述表面或所述结构上形成具有不同掺杂类型的至少两个共形层。
本发明的第二方面提供了一种形成薄膜结构的方法，所述方法包括：
通过在衬底上共形地形成至少一个层来生长薄膜，所述衬底具有从衬底的表面伸出的第一结构集合，从而每个共形层形成在衬底的表面上和从所述表面伸出的第一结构集合上；其中，共形层的厚度或共形层的厚度之和小于厚度d，其中d是完全填充纳米结构之间的容积所需的薄膜的最小厚度，从而共形层不填充相邻结构之间的容积；并且该方法还包括：在未被共形层占用的容积中沉积一个或多个另外的层，从而获得与第一结构集合交错的第二结构集合。
本发明的第三方面提供了一种利用第一方面的方法来形成的薄膜。
本发明的第四方面提供了一种器件，包括利用第一方面的方法来形成的薄膜。
本发明的第五方面提供了一种利用第一方面的方法来形成的结构。
本发明的第六方面提供了一种器件，包括：衬底；从衬底的表面伸出的结构的阵列；以及一个或多个薄膜，所述一个或多个薄膜通过至少部分共形技术被沉积在所述表面上和所述结构上；其中结构的高度h和结构在与表面平行的方向上的宽度满足：
xh≥d
其中，d是填充结构之间的容积所需的薄膜的最小厚度，x是形成工艺的共形度(如上定义的)。
本发明的第七方面提供了一种器件，包括：
衬底；从衬底的表面伸出的结构的阵列；薄膜，包括在所述表面上和在所述结构上共形地沉积的一个或多个层，其中，共形层的厚度或共形层的厚度之和小于完全填充结构之间的容积所需的薄膜的最小厚度(d)；以及一个或多个另外的层，被沉积在未被共形层占用的容积中，以便提供与第一结构集合交错的第二结构集合。
结构可以是电绝缘的。
器件可以包括透镜或抗反射结构的阵列，所述透镜或抗反射结构被限定在衬底的另一表面上。
结构可以包括透明材料。透明材料是指在期望的波长范围内(例如，可见波波长范围内)透明或实质上透明的材料。
阵列中的结构可以与衬底是一体的。这也适用于例如通过对衬底执行去除型工艺来形成结构的情况。
薄膜可以包括第一电极层。作为薄膜的一部分，通常在由结构和衬底表面限定的布局形成之后，形成第一电极层。
所述一个或多个另外的层可以包括第二电极层。由于另外的层被布置在未被薄膜占用的容积中，所以通常也可以在由结构、衬底的表面和任何先前形成的层来限定的外形形成之后，形成第二电极层。这使得如果需要的话，第二电极层可以与第一电极层交错对插。
器件可以包括光伏器件。
形成低尺寸纳米级结构或从衬底表面突出的其他伸长结构。根据本发明，然后以某一共形度，将膜(可以包括一个或多个层)沉积在结构周围以及沉积到衬底上，直到填充了结构之间的容积位置。结构的最小尺寸和间距以及沉积速率确定了生长薄膜所需的时间，而结构的高度最终确定了膜的最终厚度，从而实质上消除了生长时间与所选工艺所确定的沉积速率之间的相互影响。换言之，生长速率的提高是由于填充结构之间的容积所需的有效膜厚度的减小而引起的，其中所述有效膜厚度大约等于结构间距的二分之一(假定结构的最小尺寸明显小于结构的间距)。
更准确地，填充结构之间的容积所需的有效膜厚度等于结构的间隔的二分之一。本文中使用的“间距”是指结构的中心与相邻结构的中心之间的距离，“间隔”是指一个结构的外表面与相邻结构的外表面之间的距离。通过将结构的间距减去每个结构的半径，得到两个结构之间的“间隔”。如上所述，在结构的最小尺寸显著小于结构的间距时，两个结构之间的“间隔”近似等于结构的“间距”。
重要的是，通过使结构的最小尺寸和间距最优化，来使结构所占用的容积最小化。为了实现这一点，通常需要使低尺寸伸长结构的最小尺寸的尺寸最小化，而同时仍确保满足等式xh≥d。
注意，膜包含一个或多个层，所述一个或多个层共形地符合衬底和伸长低尺寸结构所提供的表面轮廓。在膜包含两个或更多个层的情况下，这些层将有一个或多个特性(例如，材料、掺杂、传导率、反射率、渗透率)互不相同。可以用一个或多个共形层或非共形层或部分共形层或者这些共形层以任何顺序的组合，来填充结构之间的空间，假定至少一个层是共形或部分共形的，以实现提高的生长速率。例如，这些共形层可以是填充结构之间的空间的一个共形层和一个非共形层。
可以以任何合适的方式来形成结构。然而优选的是，衬底上的结构在最小尺寸、取向、高度和间距方面具有明确限定的尺寸，并且在结构与衬底之间具有明确限定的接触角。膜之间的厚度由结构之间的间隔和结构的高度来限定，因此结构之间的间隔或结构的高度可以良好地引起膜厚度的变化。
结构自身既不是膜的有源区(例如，太阳能电池结构的有源区)的一部分，也不起到电接触的作用。
超越平面薄膜生长的第一技术优点是，可以得到生长速率的提高(与平面膜的生长速率相比)。使用这种方法，生长速率不仅不受沉积速率的控制，而且也不受纳米结构的高度和间距的控制，其中，生长速率描述了所沉积的材料的量的增大。假定纳米结构是规则直径为(2r)、间距为(p)、高度为(h)的圆柱，且材料是完全共形地生长的，则在恒定沉积速率(D)下，生长速率(G)由以下等式给出：
G = D + πD p 2 ( r 2 + 2 hDt + 2 hr - D 2 t 2 )
其中， 0 ≤ t ≤ min ( p / 2 - r D , h D )
由于Gthin＝D并且Gnanostructure＞D，因此在任何时候都满足Gnanostructure＞Gthin。
对于非圆柱的高纵横比结构(例如，鳍状物)也可以找到类似的关系。
生长速率的这种增大并不需要更高的前体气体通量的这一事实带来了第二技术优点：允许对工艺气体的更丰富使用。所使用的工艺气体的量的减小与生长速率的提高成反比。例如，如果通过仅改变纳米结构的间距和高度使生长速率提高了因子10，则仅使用相比于常规常规薄膜生长而言大约10％的工艺气体。
图1示出了在采用二维结构的情况下，对于给定的纳米结构高度和直径，希望生长速率提高的因子，其中生长速率根据纳米结构的间距而提高。对于几微米的期望膜厚度以及几百纳米的结构间距，生长速率的提高可以很大。
通过纳米结构的规律性和间距以及纳米结构的与最终膜厚度相比的高度，可以控制最终顶面的表面粗糙性。对于某些应用，可以需要一旦沉积了膜就使用合适的抛光技术对膜的上表面进行平面化，例如以便提供平面表面以沉积器件结构的其他层。在其他情况下，可能需要粗糙表面来将更多的光耦合到光伏器件的有源区中。通过使纳米结构的规律性和间距以及纳米结构的与最终膜厚度相当的高度最优化，可以使表面粗糙性适合具体需求。
本发明的另一实施例是，结构可以起到用于生长高质量材料的模板的作用。例如公知的是，可以在没有缺陷或以低缺陷密度的情况下，在高度失配的衬底上生长半导体纳米线。此外，从科学文献中可以获知，纳米线可以用作种子，以在种子周围外延地生长同心层(壳)(所谓的选择性外延生长)，可以在不在非晶表面上沉积材料的情况下进行这一操作。壳可以由与纳米线材料不同的材料构成。即使壳的材料与纳米线的材料之间有栅格失配，在纳米线-壳交界处，晶体衬底上的这种生长也可以是一致的(无缺陷的)。这是因为沿着纳米线的外表面可以放松应力。
在另一实施例中，去除薄膜内的嵌入式纳米结构。例如，可以通过以下方式来实现这一操作：在增强薄膜生长工艺(图15的(a))之后，经由合适的工艺(例如，各向异性蚀刻、抛光等等)来去除薄膜结构的顶部部分，以使纳米结构外露(图15的(b))。然后通过合适的方法(例如，蚀刻)来去除这些纳米结构(图15的(c))。然后沉积材料以填充由纳米结构留下的空容积(图15的(d))。该实施例使得不仅有机会加速薄膜生长速率，还有机会生长更高质量的(即，更少缺陷的)的薄膜，该薄膜不包含不属于薄膜一部分(即，原始纳米结构)的材料。
通过结合附图考虑以下对本发明的详细描述，本发明的前述和其他目的、特征和优点将更容易理解。
附图说明
将参考附图以说明性示例的方式来描述本发明的优选实施例，附图中：
图1示出了生长速率提高的因子(在结构合并的点处)，其中，生长速率根据结构的针对给定半径的间距和高度而提高，假定结构是二维结构；
图2示出了具有掩模的衬底，其中通过后续去除型工艺将掩模限定在表面上以限定垂直的纳米级结构；
图3(a)示出了通过对图2的衬底进行蚀刻而得到的垂直纳米级结构，图3(b)是示出了通过蚀刻而得到的纳米级结构的规则阵列的显微图；
图4(a)和4(b)分别是示出了垂直纳米级结构的透视图和横截面图，其中在所述纳米级结构周围沉积了材料；
图5(a)、5(b)和5(c)分别是示出了垂直纳米级结构的透视图、显微图和横截面图，在所述垂直纳米级结构周围沉积材料，使得容积合并并且形成连续的层；
图6示出了典型薄膜太阳能电池的有源层的横截面；
图7示出了使用垂直纳米级结构而制成的薄膜太阳能电池的有源层的横截面，所述垂直纳米级结构的横截面可以表示1维结构或2维结构；
图8与图7相对应，与图7的不同之处在于示出了由于太阳能电池的交错对插而预期的电场(由箭头指示)；
图9与图7相对应，与图7的不同之处在于，箭头指示太阳能电池中光的路径，指示了由于垂直纳米级结构而引起的可能光阱效应；
图10示出了如何创建特定微透镜的一种可能工艺流程，所述微透镜将光聚焦到太阳能电池的特定需要区域中；
图11(a)至11(d)示出了本发明的另一特征；
图12(a)示出了利用尺寸不合适的结构而得到的器件结构；
图12(b)示出了利用图12(a)的结构而得到的另一器件结构；
图13(a)至13(d)是针对四种不同的结构布置示出了填充结构之间的容积所需的最小薄膜厚度的示意性平面图；
图14是示出了交错结构的两个集合的形成的示意性横截面图；以及
图15：图15的(a)至(d)是示出了本发明另一实施例的示意性横截面图。
具体实施方式
在根据图2的优选实施例中，提供厚度为t的衬底1，其中所述衬底1具有合适地图案化的蚀刻掩模2。可以由光刻装置来限定图案化的蚀刻掩模2。
随后，使用实质上各向异性的去除型工艺来在衬底4上创建纳米结构3(图3(a))。可选地，形成纳米结构3，使得所述纳米结构3具有均匀或实质上均匀的间距和/或具有均匀或实质上均匀的长度。可选地，形成纳米结构3，使得所述纳米结构彼此相同或实质上相同。
如果需要的话，可以使用各向同性蚀刻工艺来进一步使纳米结构变薄。这还可以以优选的方式(例如，通过提供圆锥)来改变结构的形状。
如果需要的话，一旦完成特定/所有蚀刻步骤，就去除蚀刻掩模2。
蚀刻掩模2可以例如包括金属(例如，A1、Au、W)或氮化物(例如，Si3N4)。
衬底可以例如包括透明材料(例如，玻璃、石英、聚合物)。
衬底可以备选地包括半导体。
结构3可以实质上垂直于表面4a延伸。
结构3可以是电绝缘的。例如可以通过对例如玻璃或石英衬底之类的电绝缘衬底1应用上述去除型工艺来得到电绝缘结构。
然后在结构3上以及在衬底表面4a的外露部分上实质上共形地沉积至少一个材料层，从而沉积薄膜。图4(a)和4(b)示出了在所沉积的材料5的厚度小于相邻结构3之间间隔的二分之一时的沉积工艺。图5(a)至5(c)示出了后来在纳米结构3的侧壁上沉积的材料5完全合并从而填充结构3之间的容积时的沉积工艺。
为了简单起见，图5(a)至5(c)示出了在结构3上和在衬底4的表面4a的外露部分上仅包括单层材料5的膜的沉积。然而本发明不限于此，膜也可以包括两层或更多层，所述两层或更多层具有要在结构3所限定的容积中(例如，如图7所示)生长的不同材料成分(例如，掺杂剂、掺杂浓度和其他元素成分)。每个共形层可以是导电层、半导体层(例如，Si、Ge、Ⅲ-Ⅴ半导体或Ⅱ-Ⅳ半导体)或C。
优选地为了形成膜而沉积的特定或每个材料层是均质层，均质层是指该均质层的材料成分和厚度在该层的区域上是均匀或实质上均匀的。
一旦沉积了膜，就可以在需要时执行其他工艺步骤。例如，在另一实施例中，去除薄膜内的嵌入式纳米结构。例如，可以利用合适的技术(例如，各向异性蚀刻、抛光等等)，通过在增强的薄膜生长工艺(图15的(a))之后去除薄膜结构的顶部部分来实现这一点，以一个或多个纳米结构外露(图15的(b))。然后通过任何合适的方法(例如，蚀刻)来去除一个或多个外露的纳米结构(图15的(c))。然后可以沉积材料以填充通过去除一个或多个纳米结构而得到的空容积(图15的(d))。可以沉积任何材料以填充通过去除一个或多个纳米结构而得到的空容积。例如，为了填充空容积而沉积的材料可以具有与所去除的纳米结构不同的材料成分，材料甚至可以具有与薄膜相同的成分。该实施例使得不仅可以加速薄膜生长速率，还可以生长质量更好的薄膜(即，薄膜具有更少的缺陷)，所述质量更好的薄膜不包含不属于该薄膜的材料(即，不包含纳米结构)。
在上述实施例中，衬底4上存在的结构3已经是伸长的纳米结构，具体地是纳米柱。然而，本发明不限于此，可以使用其他形式的结构。例如，如图7所指示的，结构3可以是伸长的、实质上一维的结构3a(如图7(b)所示)，或者结构3可以是实质上二维的平面结构3b(如图7的(c)所示)
在衬底4上存在的结构3是伸长纳米结构时，结构3可以具有圆形横截面或实质上圆形的横截面，并且可以是纳米线或纳米棒。然而，结构3不限于具有圆形横截面。
在附图中，结构被示为实质上与衬底的平面垂直地延伸。然而，本发明不限于实质上垂直于衬底而延伸的结构，本发明可以与相对于衬底法线方向倾斜的结构一起应用。优选地，结构与法线方向成45°角或更小的角，更优选地，与法线方向成20°角或更小的角，特别优选地与衬底的法线方向成5°角或更小的角。
另一优点是，使用去除型技术减小了对用于形成结构的可用材料类别的限制，使得可以使用更大范围的材料。具体地，可以通过对透明(例如，玻璃或石英)晶片应用去除型技术来容易地形成透明结构，这在本发明用于生产太阳能电池或其他光伏结构中时是有利的。具体地，可以使用诸如玻璃等不是单晶衬底的衬底。
此外，为了获得本发明的全部优点，需要高度控制衬底表面上结构3的间隔。结构的间隔、取向和高度中任何一项的不均匀性都会引起所沉积的膜的厚度不均匀，这在特定应用中是不期望的。通常，与添加型技术相比，使用去除型技术来形成结构3有可能使得可以对结构的位置、取向和高度实现更高的控制。
例如，通过使用与图2中晶片1的表面成一定角度的离子束进行离子束蚀刻，或者通过各向异性干蚀刻(其中样本表面相对于等离子的顶部电极而言是非平面，例如通过使样本倾斜或通过使用具有变化的厚度的样本)，可以得到不与衬底垂直的结构。
如图7、8和9示意性指示的，在结构3上生长薄膜可以使薄膜的上表面是非平面，即，具有某种程度的表面粗糙性。表面粗糙程度与结构3的间距有关，间距越短表面粗糙度越大，其中表面粗糙度被定义为相对于均值的表面位移的RMS(均方根)。在诸如光伏器件之类的一些结构中，可能需要表面粗糙度使器件的光吸收特性最优化。此外，如果结构3是透明的，则希望光更有效地耦合到膜中。在本发明中，可以彼此独立地控制结构3的宽度(与衬底平行)和间距，这种控制可以用于在具体波长范围上使器件的期望光阱特性最优化，其中器件趋向于在所述具体波长范围上工作。
结构3的高度近似等于薄膜的期望厚度。典型地，结构高度在1μm和10μm之间。在图7的(c)中所示的2-D结构的情况下，结构的横向宽度或最小横向宽度小于1μm，优选地小于500nm。结构的较小横向宽度将意味着结构将占用本体容积的更小一部分(其中“本体”由结构和在结构周围沉积的膜构成)。在大多数情况下，感兴趣的是结构周围沉积的膜而不是结构本身，结构仅起到增强薄膜生长的模板的作用。因此，通常需要使可以在结构之间的空间中沉积的薄膜的材料的量最大化。
对于生长厚度大约是2μm的膜(如以上所述，可以包含单层或者可以包含不同材料成分/掺杂的两层或更多层)，高度为2μm、直径为50nm且纳米结构间距为500nm(其中，“间距”是指两个最近邻结构的中心之间的距离)的纳米柱阵列是合适的。使用这些尺寸的纳米结构使得可以将掺杂速率提高大约因子10。
此外，结构的高度/间距比越高，薄膜生长增强得越大(最终薄膜厚度由结构的高度来确定，而沉积时间由填充结构之间的空间所需的时间来确定，填充结构之间的空间所需的时间取决于间距)。结构的较高间距/横向尺寸比使得结构所占用的容积最小化，从而使可以在结构之间的空间中布置的薄膜材料的量最大化。因此，结构的高度与间距之比优选地是至少1∶1，更优选地大于4∶1，伸长结构的间距与横向尺寸之比优选地是至少2∶1，更优选地是至少4∶1。(在诸如纳米线等伸长一维结构的情况下，每个横向尺寸优选地满足该间距与横向尺寸之比，而在诸如图7的(c)中所示的平面结构等2维结构的情况下，仅一个横向尺寸满足该比率。)
根据本发明的预期应用，优选地，可以通过对生长速率的提高进行折中，来偏离这些尺寸和比率，以便提高器件性能，从而例如在本发明应用于光伏器件的情况下使光阱最优化。
优选地结构3的间距小于结构3的高度。此外，结构的高度h优选地满足：
xh≥d
其中d是填充结构之间的容积所需的薄膜的最小厚度，x是形成工艺的共形度(如以上定义的)。在非平面衬底上的薄膜生长将始终比平面表面上的生长更强。然而，确保满足这种不等性使得生长速率比平面表面上的生长速率提高了至少因子2。
图13(a)示出了对于方形栅格情况的参数d。图13(a)是示出了结构3的衬底4的示意性平面图。图13(a)中的点A与三个最近结构的外表面等距，因此将生长薄膜生长为具有等于以下厚度的厚度：
d = 2 2 p - r
其中，p是结构的间距，r是结构在与衬底表面平行的方向上的厚度的二分之一，这将确保薄膜完全填充结构之间的容积。
对于备选的重复性结构也可以找到等同的点A。例如，图13(b)至13(d)示出了三角形栅格(例如图13(b))、平行四边形栅格(例如图13(c))和平面结构(图13(d))的参数d。在图13(b)和13(c)中，点A与三个最近结构3的外表面等距，因此将生长薄膜生长为具有与点A和最近结构之一的外表面之间的距离相等的厚度，这将确保薄膜完全填充结构之间的容积。在图13(d)的平面结构的情况下，将薄膜生长到厚度d＝1/2(p-2r)将确保薄膜完全填充结构3b之间的容积。
本发明的方法可以容易地被布置为获得交错的结构，在所述交错的结构中点A周围有限的容积(如以上定义的)被另一种材料占用。此外，在共形沉积构成顶部电极一部分的层之前，衬底4上存在的伸长结构3的高度h需要超过平面表面上沉积的膜的厚度T。
图14中示出了厚度T，图14是生长薄膜之后的结构的示意性横截面图。因此，为了得益于增强的生长而同时获得两个交错的结构集合(例如，交错的电极)，需要满足以下条件：
h ≥ d x > T .
图12(a)是示出了尺寸不合适的结构的效果的示意性横截面图。在图12(a)中，在具有结构3的衬底4的表面上生长薄膜5，薄膜5包括电极以及一个或多个有源器件层，并且在该示例中由共形沉积的电极层5a和共形沉积的层5b构成。然后共形沉积另一层9，以形成上部电极。然而，结构3之间的间隔相对于结构3的高度和最小尺寸来说太大，以至于层5太厚，使得上部电极9不与下部电极层5a交错，上部电极结构的尖端比下部结构3的尖端距离衬底4更远。如果需要两个电极交错而同时例如以图9的方式具有实质上提高沉积速率的优点，则需要衬底4上结构3的间隔更近。
然而重要的是注意到，如果将两个电极分开的一层或多层足够薄(图12(b))，则仍然以图12(a)的间隔较宽的结构，获得交错的电极结构。
在结构相对于衬底表面倾斜的情况下，高度变成了结构投影到法线方向上的高度，结构之间的间隔变成投影到纳米结构法线上的间隔。
图11(c)和11(d)还示出了使用本发明来获得交错的结构，所述交错的结构中，点A周围的有限容积(如以上定义的)被另一种材料占用。通过以下操作来实现这一点：沉积薄膜5(包括在表面和结构上共形沉积的一个或多个层)使得共形层的厚度或共形层的厚度之和小于两个相邻结构之间间隔的二分之一，从而共形层不填充相邻结构之间的容积。这使得如图11(d)所示存在不被薄膜5占用的容积13，图11(d)示出了衬底的薄膜5的沉积结果。每个容积13延伸至图11(d)的纸平面中。
为了使不被薄膜5占用的容积13彼此断开，需要薄膜的厚度(即，共形层的厚度或共形层的厚度之和)大于两个最近邻结构之间的间隔的二分之一。该厚度必须小于最小厚度d，以确保存在不被薄膜5占用的容积13，其中所述最小厚度d是填充结构之间的间隔所需的最小厚度。
图11(c)是示出了衬底上的结构3、3”和14的示意性平面图。关于结构3，结构3具有图11(c)所示的三个相邻结构以及图11(c)中没有示出的其他相邻结构。结构3和结构14是“最近邻居”是指：结构14是结构3的最邻近结构(或两个或更多个同样最邻近结构中的一个)。(即，不存在与结构3之间的间隔小于A的结构，其中A是结构3与结构14之间的间隔。)结构3和结构3”相邻，但不是最邻近的，这是因为结构3与结构3”之间的间隔B大于结构3与结构14之间的间隔A。
为了获得不被薄膜5占用的容积，薄膜的厚度必须小于两个相邻结构之间的间隔的二分之一，例如，必须小于结构3与结构3”之间的间隔的二分之一(即，膜的厚度必须小于B/2)。如果膜厚度大于两个相邻结构之间的间隔的二分之一，则结构之间的容积将完全被薄膜占用，并且不存在图11(d)中不被薄膜5占用的容积13。然而，为了使图11(d)中的容积13彼此断开，薄膜的厚度必须大于两个最近邻结构之间的间隔的二分之一，例如，必须大于结构3与结构14”之间的间隔的二分之一(即，膜的厚度必须大于A/2)。如果薄膜的厚度小于A/2，则容积13将彼此连接。
如图11(a)中示意性示出的，当断开时，以其他材料来填充每一对对角相邻的结构3之间的空空间13，该材料具有另外的结构3’的集合6的形状。图11(a)是沿着图11(d)中指示的线C-C穿过结构的横截面，穿过了对角相邻的结构。在图11(b)中更清楚地示出了该横截面，其中，为了清楚起见，与结构3和薄膜5分开地示出了另外的结构3’的集合6。构成另外的结构3’的集合6的另外材料可以包括不同材料成分的一层或多层。例如，该另外材料可以包括用于形成电极层的导电层。为了形成另外的材料而沉积的特定或每个材料层优选地是均质层，均质层是指该均质层的材料成分和厚度在该层的区域上是均匀或实质上均匀的。
结构3’的集合6具有与衬底4上的结构3相类似的特征，例如，具有类似的纵横比、间距、高度、取向和宽度，但是延伸方向相反。如图9所示，例如，结构3’(与n型硅层9中的伸长区域相对应)与结构3交错对插或交错。
如上所述，可以通过去除型工艺来获得结构3的第一集合，去除型工艺需要从晶片选择性地去除材料(例如，使用掩模和蚀刻步骤)。以这种方式生产图9的结构的优点是，通过依赖于良好可控的(共形)沉积技术而不需要高成本的光刻图案限定，可以单独地生产伸长结构3、3’的两个集合。
另一优点是，由于本发明允许在不需要纳米线生长的情况下制造图9的器件结构，所述电极7、9可以由能通过实质上共形沉积工艺来沉积的任何导电材料来形成，因此有多种材料可以被选择用于形成图9的器件结构的电极7、9。另一优点是，在结构3由透明材料制成(例如，结构3和衬底4由应用于透明晶片的去除型工艺来形成，使得结构3与衬底是一体的)的情况下，将透明衬底穿透至电池中提供了俘获光的机会。在并入了传统纳米线(例如US2008/009401中描述的纳米线)的太阳能电池中，纳米线与电极之间的边界将会导致光散射和反射，这是因为纳米线和电极是由两种不同材料制成的，这有效地减少了耦合到有源器件区域中的光的量。
从图11(a)和11(b)可以看出，第二集合的结构3’的高度近似等于第一集合的结构3的高度。
如上所述，如图7、8和9所示，薄膜5的上表面5可以呈现出表面粗糙性。如果需要的话，可以例如通过在薄膜的上表面上沉积平面化层和/或使用任何合适的技术对上表面抛光，来将上表面平面化。
另一示例公开了如何使用上述方法来形成光伏器件，例如太阳能电池结构。可以在任何衬底上执行沉积，然而在该优选实施例中，结构是透明衬底。以下给出了制造这种太阳能电池结构的方法：
如果需要的话，可以在形成柱之后使柱子变细，使得柱在最终结构中所占据的容积减小。这可以是有利的，因为柱并不构成太阳能电池的有源容积的一部分(异质结)。可以希望在沉积第一共形层之前将保护层(例如在图6和图7中示出的)和/或抗反射涂层沉积到衬底4上，以防止从衬底向有源区中扩散。例如，可以沉积介电层以起到保护层或抗反射涂层的作用。随后，可以形成第一电极，然后沉积对太阳能电池的有源区加以限定的层以及光伏电池的结构所需的任何其他层(例如，透明导体，保护氧化层等等)。有源区可以采用与规则薄膜太阳能电池的平面几何结构不同的各种形式(图6)。图7中示出了一种这样都可能配置。在图7的结构中，在衬底4和结构3上提供保护层15，在保护层15上提供第一电极层16。在第一电极层16上布置分别为p硅、本征硅和n型硅的层7、8、9。在n型硅层9上沉积第二电极层17。
在另一优选实施例中，如图8所示，太阳能电池的有源区由与图7所示的结构相类似的结构过程。半导体的有源区的不同层7、8、9交错，使得电场主导性地与图3(a)或图8中的衬底平面4a平行，而入射光方向主导性地与衬底4的表面4a垂直。与类似厚度的平面太阳能电池相比，由于电极间隔减小而实现了电场的增大。
上述配置的优点是载流子消除了扩散距离与光吸收深度之间的相互影响。在图8的实施例中，规则纳米结构的衬底提供了对载流子扩散距离和光吸收深度的精确控制。相反，在常规平面电池中，电池内的载流子与电池顶面/底面垂直地漂移，而光也被垂直地吸收。将在电池中吸收的光的量直接与电池的厚度有关，电池的厚度由载流子扩散长度来限制。然而，图8所示的配置消除了吸收与提取效率之间的相互影响，这是因为，由于内建电场的较大一部分与衬底平面平行排列，使得大多数载流子都会水平地漂移(即，平行于衬底平面)而不是垂直地漂移。效率的预期提高会提供一种具有吸引力的多结太阳能电池备选方案。
本发明的另一直观优点是结构3的波导和/或抗反射特性。
根据Nanotechnology 11(2000)161-164和Proc.R.Soc.R(2006)273，661-667中的公开，子波长纳米结构阵列将利用有效折射率的梯度来显著减小光反射。另一方面，如果特征尺寸超过输入光的波长，则可以应用几何光学来增强光阱。因此，预期反射特性受纳米结构的尺寸的影响，所述纳米结构提供了足够的余地来使光耦合到器件中的效率最优化。
本发明的另一实施例涉及在衬底的正面形成微透镜，从而正面是接收光的衬底面。形成这些微透镜的目的是将光集中到衬底背面太阳能电池的期望区域，其中在所述衬底背面沉积太阳能电池结构(衬底的该面称作背面)。
在另一实施例中，使用透明衬底来创建微透镜，如图10中所示所述透明衬底在正面和背面被图案化。将蚀刻掩模2放置在衬底的背面，使得可以蚀刻柱或其他结构。还将蚀刻掩模10放置在衬底4的正面，以允许蚀刻衬底以形成透镜。然而，可以将蚀刻掩模相对于彼此而横向移位，使得形成的透镜可以聚焦在太阳能电池的任何期望区域上。以下概述并在图10中示出了创建微透镜的优选方法：
步骤1：如图10所示，在衬底1的正面和背面形成蚀刻掩模2、10。
步骤2：在形成纳米结构的背面沉积保护层11。
步骤3：从上面没有保护层11的衬底的正面，从晶片1的没有被蚀刻掩模10覆盖的区域，各向异性地去除材料。
步骤4：在从衬底背面去除蚀刻掩模10之后，使用各向同性蚀刻来形成微透镜。
在该实施例的修改版本中，可以在衬底正面形成抗反射结构和微透镜，或者在衬底正面形成抗反射结构而不形成微透镜。
然后可以在衬底1的背面形成结构3。例如，可以去除保护层11，可以从衬底1的、没有在衬底1的背面提供蚀刻掩模2的区域中去除材料。
然后，如上所述，可以通过共形沉积工艺在衬底1的背面形成的结构上沉积一层或多层。
如果需要的话，可以在衬底1的背面形成结构并共形地沉积一层或多层的步骤中，在微透镜12上沉积另一保护层(未示出)。
如此描述了本发明，显然，相同的措施可以以多种方式改变。这样的变体不应被看作是脱离本发明的精神和范围，本领域技术人员应清楚，所有这些修改都旨在包含在权利要求的范围之内。

Claims (48)

1.一种生长薄膜的方法，所述方法包括：
通过在衬底上共形地形成至少一个层来生长薄膜，所述衬底具有从衬底的表面伸出的结构，从而每个共形层形成在衬底的表面上和从所述表面伸出的结构上，其中所述结构既不是该薄膜的有源区的一部分，也不用作电接触；
其中，
共形层的厚度或共形层的厚度之和至少是结构的平均间隔的二分之一；并且
设置结构的长度、结构的平均间隔以及结构的最小尺寸的大小中的至少一个，以针对每个共形层提供提高的生长速率；
其中，结构的长度h满足：
xh≥d，
其中d是填充结构之间的容积所需的薄膜的最小厚度，x是所述至少一个层的形成的共形度，以及
其中，结构具有均匀或实质上均匀的间距。
2.根据权利要求1所述的方法，其中，结构之间在与衬底平行的方向上的平均间隔小于结构的长度。
3.根据权利要求1所述的方法，其中，结构具有均匀或实质上均匀的长度。
4.根据权利要求1所述的方法，其中，结构彼此相同或实质上相同。
5.根据权利要求1所述的方法，其中，结构是伸长的一维结构。
6.根据权利要求5所述的方法，其中，结构的横截面近似是圆形，其中r是结构的直径的二分之一。
7.根据权利要求5所述的方法，其中，结构是纳米线或纳米棒。
8.根据权利要求1所述的方法，其中，结构是平面结构。
9.根据权利要求1所述的方法，其中，结构与衬底的平面的法线成45°或更小的角度。
10.根据权利要求9所述的方法，其中，结构与衬底的平面的法线成20°或更小的角度。
11.根据权利要求9所述的方法，其中，结构与衬底的平面的法线成5°或更小的角度。
12.根据权利要求1所述的方法，包括形成所述结构。
13.根据权利要求12所述的方法，包括：通过去除型工艺来形成所述结构。
14.根据权利要求1所述的方法，包括：在所述表面上和在所述结构上形成至少两个共形层。
15.根据权利要求1所述的方法，还包括将薄膜的上表面平面化。
16.根据权利要求1所述的方法，还包括：在生长薄膜之后，使一个或更多个结构外露。
17.根据权利要求16所述的方法，还包括：去除所述一个或多个结构。
18.根据权利要求17所述的方法，还包括：将具有不同材料成分的一种或多种材料布置到结构的通过去除所述一个或多个结构而得到的容积中。
19.根据权利要求1所述的方法，还包括：在薄膜的上表面上形成另一层。
20.根据权利要求1所述的方法，其中，所述共形层构成器件的有源区。
21.根据权利要求1所述的方法，其中，所述共形层或至少一个共形层包括导体或半导体。
22.根据权利要求21所述的方法，其中，所述共形层或至少一个共形层包括由以下元素组成的组中的至少一种元素：Si、Ge、III-V半导体、II-VI半导体和C。
23.根据权利要求22所述的方法，其中，薄膜还包括导体层。
24.根据权利要求22所述的方法，其中，薄膜包括至少两个导体层，所述至少两个导体层中间夹着至少一个半导体层。
25.根据权利要求1所述的方法，还包括：沉积介电材料层。
26.根据权利要求25所述的方法，其中，介电层在使用中起到抗反射涂层的作用。
27.根据权利要求25所述的方法，其中，介电层在使用中起到扩散阻挡物的作用。
28.根据权利要求14所述的方法，包括：在所述表面上和所述结构上形成具有互不相同的掺杂类型的至少两个共形层。
29.一种形成结构的方法，所述方法包括：
通过在衬底上共形地形成至少一个层来生长薄膜，所述衬底具有从衬底的表面伸出的第一结构集合，从而每个共形层形成在衬底的表面上和从所述表面伸出的第一结构集合上，其中所述结构既不是该薄膜的有源区的一部分，也不用作电接触；
其中，
共形层的厚度或共形层的厚度之和小于完全填充第一结构集合中的结构之间的容积所需的薄膜的最小厚度d，从而共形层不填充相邻结构之间的容积；
第一结构集合中的结构的长度h满足：
h ≥ d x > T ,
其中d是填充结构之间的容积所需的薄膜的最小厚度，x是所述至少一个层的形成工艺的共形度，T是沉积的膜的厚度；
该方法还包括：在未被共形层占用的容积中沉积一个或多个另外的层，从而获得与第一结构集合交错的第二结构集合，
其中，至少一个集合中的结构具有均匀或实质上均匀的间距。
30.一种利用权利要求1或29所述的方法来形成的薄膜。
31.一种电子器件，包括利用权利要求1或29所述的方法来形成的薄膜。
32.一种利用权利要求29所述的方法来形成的结构。
33.一种电子器件，包括：衬底；从衬底的表面伸出的结构的阵列；以及薄膜，所述薄膜包括在所述表面上和在所述结构上共形地沉积的一层或多层；其中所述结构既不是该薄膜的有源区的一部分，也不用作电接触，
其中结构的长度h满足：
xh≥d，
其中，d是填充结构之间的容积所需的薄膜的最小厚度，x是形成工艺的共形度，包括至少一个共形层的所述薄膜的厚度小于最小厚度d并小于最近邻结构之间的间隔的二分之一，由此在结构之间形成彼此断开的多个容积，以及
其中，结构具有均匀或实质上均匀的间距。
34.一种电子器件，包括：
衬底；从衬底的表面伸出的结构的第一阵列；
薄膜，包括在所述表面上和在所述结构上共形地沉积的一个或多个层，其中，所述第一阵列中的结构既不是该薄膜的有源区的一部分，也不用作电接触；结构的长度h满足xh≥d，其中d是填充结构之间的容积所需的薄膜的最小厚度，x是所述一个或多个层的形成的共形度；共形层的厚度或共形层的厚度之和小于相邻结构之间的间隔的二分之一
，从而共形层不填充相邻结构之间的容积；以及
一个或多个另外的层，被沉积在未被共形层占用的容积上，以提供与第一结构阵列交错的第二结构阵列，
其中，至少一个阵列中的结构具有均匀或实质上均匀的间距。
35.根据权利要求34所述的电子器件，其中，共形层的厚度或共形层的厚度之和大于两个最近邻结构之间的间隔的二分之一，并且小于填充结构之间的容积所需的最小厚度d。
36.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构具有均匀或实质上均匀的长度。
37.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构彼此相同或实质上相同。
38.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构被分隔开，使得所述结构的间距小于所述结构的长度。
39.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构是伸长的一维结构。
40.根据权利要求39所述的电子器件，其中，至少一个阵列中的结构是纳米线或纳米棒。
41.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构是平面结构。
42.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构是非导电的。
43.根据权利要求33或34所述的电子器件，包括在衬底的另一表面上限定的透镜或抗反射结构的阵列。
44.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构包括透明材料。
45.根据权利要求33或34所述的电子器件，其中，至少一个阵列中的结构与衬底的本体是一体的。
46.根据权利要求33或34所述的电子器件，其中，所述薄膜包括第一电极层。
47.根据权利要求34所述的电子器件，其中，所述一个或多个另外的层包括第二电极层。
48.根据权利要求34所述的电子器件，所述电子器件包括光伏器件。
CN200980128672.8A 2008-07-24 2009-07-24 生长薄膜的方法以及形成结构的方法和器件 Expired - Fee Related CN102105963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0813568A GB2462108A (en) 2008-07-24 2008-07-24 Deposition of a thin film on a nanostructured surface
GB0813568.3 2008-07-24
PCT/JP2009/063620 WO2010010972A1 (en) 2008-07-24 2009-07-24 A method of growing a thin film, a method of forming a structure and a device.

Publications (2)

Publication Number Publication Date
CN102105963A CN102105963A (zh) 2011-06-22
CN102105963B true CN102105963B (zh) 2015-02-04

Family

ID=39746871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980128672.8A Expired - Fee Related CN102105963B (zh) 2008-07-24 2009-07-24 生长薄膜的方法以及形成结构的方法和器件

Country Status (6)

Country Link
US (1) US8778781B2 (zh)
EP (1) EP2319069A4 (zh)
JP (2) JP2011527096A (zh)
CN (1) CN102105963B (zh)
GB (1) GB2462108A (zh)
WO (1) WO2010010972A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011163522A2 (en) * 2010-06-23 2011-12-29 Solarity, Inc. Light and carrier collection management photovoltaic structures
US20130192663A1 (en) * 2010-09-15 2013-08-01 Stephen J. Fonash Single and multi-junction light and carrier collection management cells
JP5920758B2 (ja) * 2011-03-02 2016-05-18 本田技研工業株式会社 ナノワイヤ太陽電池
RU2474005C1 (ru) * 2011-05-27 2013-01-27 Государственное образовательное учреждение высшего профессионального образования "Российский государственный педагогический университет им. А.И. Герцена" Способ создания мелкоблочных пленок с совершенной структурой блоков
CN102280545A (zh) * 2011-08-17 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 硅基光发射器件及其制备方法
KR101316375B1 (ko) * 2011-08-19 2013-10-08 포항공과대학교 산학협력단 태양전지 및 이의 제조방법
JP5929115B2 (ja) * 2011-11-17 2016-06-01 富士通株式会社 半導体ナノデバイス
US20130153861A1 (en) * 2011-12-16 2013-06-20 Bozena Kaminska Organic optoelectronic devices with surface plasmon structures and methods of manufacture
US9911886B2 (en) * 2012-01-10 2018-03-06 The Boeing Company Lateral solar cell structure
AT512677B1 (de) 2012-03-30 2013-12-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Herstellungsverfahren strukturierter Dünnschicht Photovoltaik
US9947816B2 (en) 2012-04-03 2018-04-17 California Institute Of Technology Semiconductor structures for fuel generation
JP6055619B2 (ja) * 2012-07-17 2016-12-27 シャープ株式会社 太陽電池
WO2014045333A1 (ja) 2012-09-18 2014-03-27 富士通株式会社 太陽電池及びその製造方法
WO2014080510A1 (ja) * 2012-11-26 2014-05-30 株式会社日立製作所 太陽電池およびその製造方法
WO2014199462A1 (ja) * 2013-06-12 2014-12-18 株式会社日立製作所 太陽電池セルおよびその製造方法
US10090376B2 (en) * 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
DE102013223263B4 (de) * 2013-11-14 2018-09-27 Globalfoundries Inc. Nanodraht - Transistorbauteil und Verfahren
EP3144957A1 (en) * 2015-09-15 2017-03-22 Technische Universität München A method for fabricating a nanostructure
US9558942B1 (en) * 2015-09-29 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. High density nanowire array
CN106423131A (zh) * 2016-10-09 2017-02-22 全普光电科技(上海)有限公司 透明光催化薄膜、制备方法及半导体器件
KR102675537B1 (ko) * 2018-09-03 2024-06-18 한국전자통신연구원 태양 전지 및 그의 제조 방법
CN110054150A (zh) * 2019-04-29 2019-07-26 西安交通大学 一种校准用纳米几何量标准样板及其制备方法
CN112071924B (zh) * 2020-08-04 2022-04-01 深圳市奥伦德元器件有限公司 一种红外探测器及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151672A (ja) * 1989-11-08 1991-06-27 Sharp Corp 非晶質シリコン太陽電池
EP0724286A1 (en) * 1995-01-25 1996-07-31 Applied Materials, Inc. A method of forming a thin film of silicon oxide for a semiconductor device
US5641545A (en) * 1995-06-07 1997-06-24 Micron Technology, Inc. Method to deposit highly conformal CVD films
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
US6946597B2 (en) 2002-06-22 2005-09-20 Nanosular, Inc. Photovoltaic devices fabricated by growth from porous template
US7001669B2 (en) * 2002-12-23 2006-02-21 The Administration Of The Tulane Educational Fund Process for the preparation of metal-containing nanostructured films
WO2004060791A1 (en) * 2003-01-07 2004-07-22 Ramot At Tel Aviv University Ltd. Peptide nanostructures encapsulating a foreign material and method of manufacturing same
US7462774B2 (en) 2003-05-21 2008-12-09 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
US7241256B2 (en) 2003-08-30 2007-07-10 Erth Technologies, Inc. Centrifuge
KR20050061994A (ko) * 2003-12-19 2005-06-23 삼성전기주식회사 Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법
US7583379B2 (en) * 2005-07-28 2009-09-01 University Of Georgia Research Foundation Surface enhanced raman spectroscopy (SERS) systems and methods of use thereof
US20060207647A1 (en) 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
US7635600B2 (en) 2005-11-16 2009-12-22 Sharp Laboratories Of America, Inc. Photovoltaic structure with a conductive nanowire array electrode
EP1892769A2 (en) * 2006-08-25 2008-02-27 General Electric Company Single conformal junction nanowire photovoltaic devices
US7893348B2 (en) * 2006-08-25 2011-02-22 General Electric Company Nanowires in thin-film silicon solar cells
US7608905B2 (en) 2006-10-17 2009-10-27 Hewlett-Packard Development Company, L.P. Independently addressable interdigitated nanowires
US20080110486A1 (en) 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells
US20080135089A1 (en) * 2006-11-15 2008-06-12 General Electric Company Graded hybrid amorphous silicon nanowire solar cells
US8003883B2 (en) * 2007-01-11 2011-08-23 General Electric Company Nanowall solar cells and optoelectronic devices

Also Published As

Publication number Publication date
GB2462108A (en) 2010-01-27
JP2011527096A (ja) 2011-10-20
CN102105963A (zh) 2011-06-22
JP2014239232A (ja) 2014-12-18
JP5916804B2 (ja) 2016-05-11
GB0813568D0 (en) 2008-09-03
US20110139209A1 (en) 2011-06-16
US8778781B2 (en) 2014-07-15
EP2319069A1 (en) 2011-05-11
WO2010010972A1 (en) 2010-01-28
EP2319069A4 (en) 2013-01-09

Similar Documents

Publication Publication Date Title
CN102105963B (zh) 生长薄膜的方法以及形成结构的方法和器件
US8461451B2 (en) Vertical junction tandem/multi-junction PV device
US9196765B2 (en) Nanostructured solar cell
WO2013128901A1 (en) A vertical junction solar cell structure and method
US20110284061A1 (en) Photovoltaic cell and methods for producing a photovoltaic cell
TWI555220B (zh) 太陽能電池及其製造方法
US20110272014A1 (en) Photovoltaic Structure And Method Of Fabication Employing Nanowire In Stub
US7915522B2 (en) Asymmetric surface texturing for use in a photovoltaic cell and method of making
US9490318B2 (en) Three dimensional strained semiconductors
US20120255613A1 (en) Photovoltaic cell and methods for producing a photovoltaic cell
CN107078177A (zh) 太阳能电池元件
US20130014814A1 (en) Nanostructured arrays for radiation capture structures
US20120164781A1 (en) Disordered Nanowire Solar Cell
JP5038459B2 (ja) ３次元サブセルを有するマルチ接合光電池構造およびその方法
JP7072801B2 (ja) 光電変換素子用構造体及び光電変換素子
Jiat et al. Current transportation enhancement with ZnO nanoroads for silicon nanowire solar cell
TWI442588B (zh) 太陽能電池及其製備方法
Dieng et al. Morphological and Optoelectrical Characterization of Silicon Nanostructures for Photovoltaic Applications
US20190115488A1 (en) Multilayer photoreceptor device, layers of which have different lattice parameters
Chen et al. Lithography-less high-throughput manufacturing of anechoic silicon nanocone surface for antireflective solar wafer productions
Sadeghimakki et al. Fabrication schemes for advanced solar cell architectures combining upright silicon nanowires and thin films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150204

Termination date: 20180724

CF01 Termination of patent right due to non-payment of annual fee