JP2014239232A - 薄膜の積層 - Google Patents

薄膜の積層 Download PDF

Info

Publication number
JP2014239232A
JP2014239232A JP2014140807A JP2014140807A JP2014239232A JP 2014239232 A JP2014239232 A JP 2014239232A JP 2014140807 A JP2014140807 A JP 2014140807A JP 2014140807 A JP2014140807 A JP 2014140807A JP 2014239232 A JP2014239232 A JP 2014239232A
Authority
JP
Japan
Prior art keywords
structures
thin film
substrate
conformal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014140807A
Other languages
English (en)
Other versions
JP5916804B2 (ja
Inventor
ラング クリスチャン
Christian Lang
ラング クリスチャン
ジャン ジェームス フアン ヤン
Jun James Huang Ying
ジャン ジェームス フアン ヤン
ハインツ ヘルムット アルデバウマー トーマス
Heinz-Helmut Altebaeumer Thomas
ハインツ ヘルムット アルデバウマー トーマス
ディ ステファン
Day Stephen
ディ ステファン
ヘファーナン ジョナサン
Heffernan Jonathan
ヘファーナン ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2014239232A publication Critical patent/JP2014239232A/ja
Application granted granted Critical
Publication of JP5916804B2 publication Critical patent/JP5916804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24364—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.] with transparent or protective coating

Abstract

【課題】薄膜成長速度を向上させる方法を提供する。
【解決手段】薄膜を成長させる方法であって、表面から伸びる構造体を有する基板上に、少なくとも１つの層をコンフォーマルに形成させることによって薄膜を成長させる工程であり、１つあるコンフォーマル層または各コンフォーマル層が、上記基板の上記表面上および上記表面から伸びる上記構造体上に形成される、工程を含む。１つある上記コンフォーマル層の厚さ、または複数の上記コンフォーマル層の厚さの合計は、上記構造体の平均間隔の少なくとも半分である。上記構造体の長さ、上記構造体の平均間隔および上記構造体の最も寸法が小さいところの大きさのうち少なくとも１つは、１つある上記コンフォーマル層または上記各コンフォーマル層の成長速度が増強されるように設計されている。
【選択図】図４（ｂ）

Description

本発明は、基板上の薄膜成長に関する。特に、本発明は、構造化された基板上における、コンフォーマル積層による薄膜の成長速度の増強（平坦基板上での成長との比較）に関する。
薄膜成長は、多くの電子デバイスおよび光電子デバイスの製造における中核となる工程である。薄膜成長は、多くの場合、最もコストおよび時間のかかる工程でもある。薄膜積層の効率のいかなる向上によっても、ほとんどの場合には、製造コストの低下を確実にもたらすことになる。
薄膜は、薄膜を持ち運ぶ基板物質上に積層される。基板は、事実上、いかなる固体物質によっても形成され得る。基板のための主要な基準の一つは、薄膜積層およびその後の処理の条件、特に、温度に関する条件、に耐えることができることである。
薄膜は、化学的気相成長法（ＣＶＤ）、分子線エピタキシー（ＭＢＥ）、気相エピタキシー（ＶＰＥ）、原子層成長（ＡＬＤ）、スパッタリング、電着、熱蒸発など、種々の方法によって積層され得る。これは決して完全な一覧ではなく、薄膜積層の新たな手法は、絶えず開発されている。本特許の目的のために、これらの手法は、方向性手法およびコンフォーマル手法の二つのカテゴリーに分けられる。方向性手法においては、積層される粒子の平均自由行路は、材料供給部と基板との間の距離よりも大きい（例えば、スパッタリング、熱蒸発、ＭＢＥ）。これは、例えば、供給部と基板表面との間の行路に障害物を置くことによって、あるいは、表面構造自体を構造化させることによって、基板の一部の積層が制限され得ることを意味している。すなわち、供給部と基板との間の行路に平行な表面部分には膜は積層されない。
コンフォーマル手法においては、基板表面のあらゆる場所に薄膜が積層される。平均自由行路は、供給部と基板との間の距離よりも短い。事実、粒子がとる行路は、多くの場合、ブラウン運動によって説明できる。
多くの手法において処理の条件は異なり得るため、積層は、コンフォーマル、方向性、あるいはその中間であり得る。
本特許のために、成長は、ある容積を満たす処理と規定する。積層は、表面をコーティングする処理と規定する。ほとんどの技術用途において、積層速度は、平坦面の全域にわたって一様であるため、成長速度と一致している。これらの場合、用語「積層」および「成長」は交換可能に用いられ得る。
多くの場合、薄膜の組成は、異なる供給材料を用いることによって、成長の間に変更される。これは、薄膜を合金として積層でき、あるいは、多くの場合、ドーパントガスを用いることによってドープできることを意味している。
薄膜成長が製造における主要部分となっているデバイスの例が多く存在する。いくつかの例としては、ＣＭＯＳ構造、ハードディスクデバイス用磁気構造、薄膜太陽電池、固体ＬＥＤおよびレーザー、携帯電話内のＲＦデバイス、デジタルカメラ内の光検知器が挙げられる。薄膜の形態、材料の質、材料の純度、および成長処理における制御に対する要望は、用途の技術的および経済的な要求によるものである。それゆえ、要望は、多岐にわたり、非常に特異的かつ高度に最適化されたものである。
最適化できるいくつかのパラメータとしては、成長温度、ガスフロー、相違するプロセスガスにおける分圧、および前駆ガスの濃度が挙げられる。薄膜成長の科学分野における進歩は、多くの場合、これらパラメータの一つ以上についての新しい最適化、または新しい積層装置の発明からなっている。最近になって、基板の特性の変化によって、薄膜成長の向上が実現した。薄膜の構造または特性を変化させるために、板材料と薄膜材料との間の格子不整合によって引き起こされるゆがみが利用されている。この一例としては、膜の電子特性の設計を目的とした、ＳｉＯ２基板上のシリコン薄膜成長が挙げられる。
別の例としては、量子閉じ込め（量子井戸）を実現するための、ほかの二つの薄膜の間に挟まれた薄膜の成長が挙げられる。基板と積層薄膜との間のゆがみは、積層膜の弛緩もまた導くことができ、これにより、欠陥（転移、空隙）または３Ｄ構造（量子ドット）の構築の何れかがもたらされる。成長形態の変化を引き起こすための、基板を改変する別の方法としては、基板上への触媒の積層である。これは、最近、一次元成長（例えば、ナノワイヤ）を引き起こすために利用されている。
これに対し、本特許では、薄膜成長速度を向上させることを目的として基板の形態を変化させることによって薄膜成長を改善する方法を、記載している。とりわけ、本方法は、少なくともある程度コンフォーマルな積層方法に適用することができる。
（用語の定義）
ＬＰＣＶＤ：定圧化学的気相成長法
ＰＥＣＶＤ：プラズマ化学的気相成長法
ＭＢＥ：分子線エピタキシー
積層：基板をコーティングする処理
成長：ある容積を満たす処理
積層速度：面法線の方向に測定した、単位時間あたりの、積層される材料層の厚さ
成長速度：材料によって満たされる、単位時間あたりの容積
基板：薄膜の最初の層が積層される本体
薄膜：薄膜は、厚さが１原子層から数マイクロメートルにまでわたる材料層である。
標準薄膜：平坦基板の表面に積層され、そのため、膜の各層が元の基板表面と平行である薄膜
低次元ナノスケール構造：少なくとも一方向の水平寸法が、鉛直寸法よりも小さく（少なくとも２：１の比）、少なくとも一方向の水平寸法が、１マイクロメートルよりも小さく、好ましくは１００ｎｍよりも短い、構造（このような構造の小集団は、本特許において、「柱」とも称する）
材料が積層される表面が積層処理の過程において変化することに留意することは重要である（例えば、基板表面からの距離）。
アディティブ（例えば、積層、転写）：
１．積層方法は、直接もしくは間接熱蒸発、スパッタ積層、化学的気相成長法、スピンコート、およびインクジェット印刷を含むが、これらに限定されるものではない。
２．転写方法は、スタンプに基づく転写などのドライ転写法、ならびに所望の構造の転写が溶液の外部で生じるデバイス結合およびウェット転写法を含む。
サブトラクティブ（例えば、エッチング、スパッタリング、溶解）：
１．エッチングは、ウェット化学エッチングおよびドライエッチング（例えば、反応性イオンエッチング）を含む。ドライエッチング手法は、スパッタリング手法と組み合わせてもよい。
２．スパッタリングは、イオンエッチングを含む。
〔従来技術の確認〕
低次元の細長い構造は、多くの場合、その縦横比に応じて、ナノワイヤまたはナノロッドと称される。ナノワイヤは、広範囲にわたる材料によって形成することができ、通常、適した金属の触媒特性をうまく利用しながら固体基板上で成長する。この成長には、プロセスガスが供給された場合の、優先的な１次元成長が含まれる。成長の条件および基板は、ナノワイヤまたはナノロッドの成長方向が基本的に基板表面に対して垂直になるように選択することができる。しかしながら、非晶質基板上における成長方向を、好ましい方向であって、よく制御された方向にとどめておくことは、未解決の課題である。
この種のナノワイヤの成長を工業プロセスにおいて用いることが困難な一つの理由は、触媒を必要とすることにある。触媒が必要なために、ワイヤに金属不純物が残るようになり、これが、通常、装置の所望の性能に不利益をもたらす。
基板材料上に薄膜を積層するための方法が知られている。また、薄膜は、ナノスケール低次元構造の周囲に積層されている。しかしながら、これらの方法は、以下の全ての要求を同時に満たすものではない：
１）高品位、高性能な、ＣＭＯＳトランジスタおよび無機太陽電池などの半導体デバイスを得るために必要な、不純物レベルの低下をもたらすこと；
２）平坦基板上における同じ積層速度での平坦薄膜成長から期待される速度を超える速度で成長させること；
３）同じ積層速度での水平薄膜成長と比較して、プロセスガスの利用効率をよりよくすること；
４）制御された、上面の粗さ度を導くこと；
５）特定のナノワイヤのいかなる成長ステップをも必要としない、インターレースデバイス（interlaced device）を形成する方法を提供すること；
６）インターレースデバイス構造を構成するための厳密な制御を提供すること。
ＵＳ２００７／０１１１３６８Ａ１では、周囲に積層された太陽電池構造を有する、導電性基板上の導電性ナノワイヤ電極からなる構造を開示している。これは、導電性ナノワイヤを電極の上部または下部のいずれかに成長させることによって実現されている。この特許では、ワイヤの高さ、直径およびピッチの特定の値に言及していない。
ＵＳ２００６／０２０７６４７Ａ１では、第１構造の上面にある第２領域と、第２領域の上面にある、透明導体によって形成される第３領域とを有する電荷分離接合部を形成する垂直構造のアレイからなる構造を含む、光起電装置を開示している。第１構造内のナノ構造体と第２領域との間に電荷分離接合部がある。
ＵＳ２００８／００９０４０１Ａ１では、ナノワイヤの第１のセットと、第１のセットと互いにかみあうナノワイヤの第２のセットとを含む装置を開示している。ナノワイヤの第１のセットは、独立してアドレス可能であり、ナノワイヤの第２のセットとは電気的に絶縁している。ナノワイヤのいずれのセットも、従来のナノワイヤ成長手法を用いて成長したものである。
Ｋｏｅｎｅｎｋａｍｐら，ＡＰＬ７７，２５７５（２０００）では、ガラス基板上に成長したＺｎＯナノワイヤからなる構造を開示している。ＺｎＯナノワイヤの方向はランダムである。ｐ−ｉ−ｎ太陽電池構造がナノワイヤ上に積層されている。彼らは、ナノワイヤによってもたらされる追加の表面をうまく利用して、太陽電池の全表面領域を増加させることを目指している。この実現のためには、隣接するナノワイヤの結合はできる限り最小限にして、ナノワイヤ間の間隙の容積を大きく残しておく必要がある。
ＵＳ６９４６５９７Ｂ２では、互いにかみあう２つの導電層を含む有機太陽電池デバイスの製造方法を開示している。一方の層は、多孔性の鋳型によって提供され、金属表面のマスクレス陽極処理によって構築されている。第２の層は、陽極処理された上記金属のトポグラフィをうまく利用して形成されている。陽極処理は、適切な金属の限られたセットに制約が加えられている。さらに、開示されている方法では、寸法が明確に規定された細孔（例えば、ピッチおよび直径のばらつきが１０％未満）のアレイによって構成される鋳型を製造することはできない。また、金属を用いた鋳型の使用では、金属の混入の恐れがあるため、その後の処理ステップにおける時間−温度の量を潜在的に制限している。このことは、有機太陽電池の製造に関して懸念を強いるものではない。しかし、無機太陽電池（例えば、Ｓｉを用いた太陽電池）の製造に要求される処理ステップとの互換性については不確かである。本文献には、コンフォーマル積層手法における成長速度を増加させるために多孔性の鋳型の寸法が最適化され得ることは、開示されていない。したがって、重合体膜を形成するための、適切なコンフォーマル積層手法は利用可能ではない。
鋳型のトポグラフィ寸法を設計する際に考慮すべき、材料の重要な特性は、吸収深度およびキャリア拡散距離である。これらは、太陽電池において通常用いられている無機材料においては、無機（半導体）材料におけるものよりもはるかに短く、後者の場合においては、より厚い膜が必要となる。したがって、開示されている寸法（例えば、細孔のピッチは５００ｎｍ未満）では小さすぎて、とりわけ、拡散障壁、電気的接続および反射防止膜などの追加層を適合させることが必要である場合に、効率の良い無機太陽電池の形成に必要な全ての材料に適合させることができない。
（発明の概要）
本発明の第１の態様は、薄膜を成長させる方法において、
表面から伸びる構造体を有する基板上に、少なくとも１つの層をコンフォーマルに形成させることによって薄膜を成長させる工程であって、１つある上記層または上記各層が、上記基板の上記表面上および上記表面から伸びる上記構造体上に形成される、工程を含み、
１つある上記コンフォーマル層の厚さ、または複数の上記コンフォーマル層の厚さの合計は、上記構造体の平均間隔の少なくとも半分であり、
上記構造体の長さ、上記構造体どうしの平均間隔、および上記構造体の最も寸法が小さいところの大きさ（例えば、構造体が柱である場合、構造体の最も寸法が小さいところは直径であり、構造体が平面構造である場合には、厚さである）、のうち少なくとも１つは、１つある上記コンフォーマル層または上記各コンフォーマル層の成長速度が増強されるように設計されていることを特徴とする方法を提供する。
用語「成長速度の増強」は、同一の成長方法および成長条件を用いた際に、平坦な成長表面において得られるであろう成長速度の少なくとも２倍の成長速度を意味している。
構造体が「基板の表面から伸びている」と明記する場合、「表面」は、追加のプロセスによって構造体が積層された基板の元々の表面である必要のないことは留意すべきである。原則、構造体は、サブトラクティブプロセスを用いて規定され得る（後述するように、サブトラクティブプロセスを用いて構造体を形成することが好ましい）。
構造体の「高さ」への言及は、本発明が、図に示されるような特定の方向に、すなわち、基板から概して垂直上方に伸びる構造体に制限されることを意味するものではない。用語「高さ」は、概して、構造体の長さを意味している。長さは、基板表面と平行でないところの最も長い長さを意味している。
層を「コンフォーマルに形成する」とは、少なくとも部分的にコンフォーマルな積層手法を用いて、層が形成されることを意味している。「コンフォーマルな層」とは、少なくとも部分的にコンフォーマルな積層手法を用いて形成された層と類似している。概して、層形成のコンフォーマル度は、成長プロセスにおける、水平面の積層速度に対する垂直面の積層速度の比であるパラメータｘによって定量化され得る。理想的なコンフォーマル形成プロセスの場合、ｘ＝１であり、理想的な方向性形成プロセスの場合、ｘ＝０である。
概して、下記の発明の説明において「コンフォーマル成長手法」に言及している場合、用いられる成長手法において、好ましくは、コンフォーマル度が、ｘ≧０．５であることを示している。
基板と平行な方向における、構造体間の平均間隔は、それらの高さよりも小さくあり得る。
構造体は、一定の、または実質的に一定のピッチを有し得る。
構造体は、一定の、または実質的に一定の高さを有し得る。
構造体は、互いに同一、または実質的に同一であり得る。
上記構造体の長さｈは、
Figure 2014239232
（ｄは、構造体間の容積を満たすのに必要な薄膜の最小厚さであり、ｘは、形成プロセスにおけるコンフォーマル度（上記で定義）である）
を満たし得る。
非平坦基板表面における薄膜成長速度は、平坦面における成長と比較して、常に、増強されることになる。しかしながら、上述の不等式を満たすことによって、少なくとも２倍の成長速度がもたらされることが確保されている。
構造体は、細長い一次元構造体であり得る。
構造体の横断面は、略円形であり得、ｒは、構造体の直径の半分である。
構造体は、ナノワイヤまたはナノロッドであり得る。
構造体は、平面構造体であり得る。
構造体は、基板の面法線に対して、４５°以下の角度を形成し得る。
構造体は、基板の面法線に対して、２０°以下の角度を形成し得る。
構造体は、基板の面法線に対して、５°以下の角度を形成し得る。
本方法は、構造体を形成する工程を含み得る。
本方法は、サブトラクティブプロセスによって構造体を形成する工程を含み得る。
本方法は、表面上および構造体上に、少なくとも２つのコンフォーマル層を形成する工程を含み得る。
本方法は、薄膜の上面を平坦化する工程を含み得る。
本方法は、薄膜の上面にもう１つの層を形成する工程を含み得る。
１つまたは複数あるコンフォーマル層は、デバイスの能動領域を構成し得る。
１つあるコンフォーマル層または各コンフォーマル層は、シリコン層であり得る。
本方法は、互いに異なるドーピング型を有する少なくとも２つのコンフォーマル層を、表面上および構造体上に形成する工程を含み得る。
本発明の第２の態様は、薄膜構造体を形成する方法において、
表面から伸びる構造体の第１のセットを有する基板上に、少なくとも１つの層をコンフォーマルに形成させることによって薄膜を成長させる工程であって、１つあるコンフォーマル層または各コンフォーマル層が、上記基板の上記表面上および上記表面から伸びる上記構造体の第１のセット上に形成される、工程を含み、１つある上記コンフォーマル層の厚さまたは複数の上記コンフォーマル層の厚さの合計は、ナノ構造体間の容積を完全に満たすのに必要な薄膜の最小厚さｄよりも小さく、１つまたは複数ある上記コンフォーマル層は、上記構造体のうちの近接する構造体同士の間の容積を満たしてはおらず、１つまたは複数あるコンフォーマル層に占められていない容積中に１以上の追加層を配置させることによって、上記構造体の第１のセットと組み合わさる構造体の第２のセットを得る工程をさらに含むことを特徴とする方法を提供する。
本発明の第３の態様は、第１の態様の方法によって形成される薄膜を提供する。
本発明の第４の態様は、第１の態様の方法によって形成される薄膜を含むデバイスを提供する。
本発明の第５の態様は、第２の態様の方法によって形成される構造体を提供する。
本発明の第６の態様は、基板と、基板の表面から伸びる構造体の配列と、少なくとも部分的なコンフォーマル手法によって表面上および構造体上に積層された１以上の薄膜とを備えており、構造体の高さｈおよび表面と平行な方向における構造体の幅が、
Figure 2014239232
（ｄは、構造体間の容積を満たすのに必要な薄膜の最小厚さであり、ｘは、形成プロセスにおけるコンフォーマル度（上記で定義）である）
を満たしていることを特徴とする、デバイスを提供する。
本発明の第７の態様は、基板；、基板の表面から伸びる構造体の配列；、表面上および構造体上にコンフォーマルに積層された１以上の層を含む薄膜であって、１つあるコンフォーマル層の厚さ、または複数のコンフォーマル層の厚さの合計が、構造体間の容積を完全に満たすのに必要な薄膜の最小厚さ（ｄ）よりも小さい、薄膜；および１つまたは複数あるコンフォーマル層に占められていない容積に積層されており、構造体の第１のセットに組み合わさる構造体の第２の配列を提供する、１以上の追加層；を備えているデバイスを提供する。
構造体は、電気的に絶縁性であり得る。
デバイスは、基板の別の表面上に規定されるレンズの配列または反射防止構造体の配列を含み得る。
構造体は、透明物質によって構成され得る。透明物質は、例えば可視光線領域などの所望の波長領域に対して透明または実質的に透明であることを意味している。
配列中の構造体は、基板と一体であり得る。例えば、構造体が、基板に対するサブトラクティブプロセスによって形成される場合などは、基板と一体になる。
薄膜は、第１の電極層を含み得る。薄膜の一部として、第１の電極層は、概して、構造体および基板の表面によって規定されるトポロジーに従うことになる。
１以上の追加層は、第２の電極層を含み得る。追加層は、薄膜に占められていない容積に積層されるため、第２の電極層は、概して、構造体、基板の表面および既に形成されている任意の層によって規定されるトポロジーに従うことになる。これにより、第２の電極層は、必要とする場合に、第１の電極層とかみ合うことができるようになる。
デバイスは、光起電デバイスであり得る。
低次元ナノスケール構造体または基板表面から突き出る他の細長い構造体が形成される。本発明によれば、次いで、構造体の周囲および基板上に、構造体間の容積が満たされるまで、あるコンフォーマル度でもって膜（１以上の層を含み得る）が積層される。構造体の最小寸法の大きさおよびピッチ、ならびに積層速度によって、膜の成長に必要な時間が決定される。一方、構造体の高さによって、最終的に、膜の最終厚さが決定される。それゆえ、基本的には、成長時間は、選択されたプロセスによって決まる成長速度から、切り離されている。換言すれば、成長速度の増加は、構造体間の容積を満たすのに必要な有効膜厚の減少によるものである。構造体間の容積を満たすのに必要な有効膜厚は、（構造体の最小寸法がピッチに比べはるかに小さいと仮定すれば、）構造体間のピッチの半分に略等しい。
より正確には、構造体間の容積を満たすのに必要な有効膜厚は、構造体どうしの間隔の半分に等しい。本明細書において使用する場合、「ピッチ」は、ある構造体の中心と、近接する構造体の中心との距離のことをいう。また、「間隔」は、ある構造体の外面と、近接する構造体の外面との距離のことをいう。２つの構造体どうしの「間隔」は、構造体のピッチから、各構造体の半径を差し引くことによって求められる。上述のとおり、構造体の最小寸法が構造体のピッチよりもはるかに小さい場合には、２つの構造体どうしの「間隔」は、構造体のピッチに略等しい。
最小寸法およびピッチを最適化することによって構造体に占められる容積を最小にすることは重要である。これを実現するために、細長い低次元構造体の最小寸法の大きさを最小化する一方で、式ｘｈ≧ｄを充足することが保証されるようにすることが、一般的には望ましい。
述べたように、膜は、基板および細長い低次元構造体によってもたらされる表面の外形にコンフォーマルに沿う、１以上の層を含んでいる。膜が１以上の層を含んでいる場合に、それらは、１以上の特性（例えば、材料、ドーピング、伝導率、反射率、透過性など）において、互いに異なるものであり得る。構造体間の空間は、成長速度の増強を実現させるために少なくとも１つの層はコンフォーマルまたは部分的にコンフォーマルであるという条件のもと、１以上のコンフォーマル層によってもしくは非コンフォーマル層によってもしくは部分的コンフォーマル層によって、または任意の順序でのこれらの組み合わせによって満たされ得る。たとえば、１つのコンフォーマル層および１つの非コンフォーマル層によって、構造体間の空間を満たすことができる。
構造体は、任意の適した方法によって形成され得る。しかしながら、基板上の構造体が、明確に規定された最小寸法の大きさ、方向、高さおよびピッチを有していることが好ましく、また、構造体と基板との間の接触角が明確に規定されていることが好ましい。膜の厚さは、構造体どうしの間隔およびその高さによって決定される。そのため、構造体どうしの間隔の変化または高さの変化が、膜厚の変化を十分にもたらす。
構造体そのものは、膜の能動領域部分（例えば、太陽電池構造における能動領域）でもなく、電気的接続としての役割も果たさない。
平坦薄膜成長と比較した第１の技術的利点は、成長速度の増加（平坦膜の場合の成長速度との比較）が得られることである。本発明の方法を用いることにより、容積における積層材料の増加を示している成長速度は、積層速度によって制御されるだけでなく、ナノ構造体の高さおよびピッチによっても制御される。ナノ構造体が、標準直径（２ｒ）、ピッチ（ｐ）、高さ（ｈ）である円筒状の柱であり、材料が、一定積層速度（Ｄ）でもって完全にコンフォーマルに成長させられると仮定した場合、成長速度（Ｇ）は、
Figure 2014239232
と定められる。
Ｇ膜＝Ｄ、かつＧナノ構造体＞Ｄであるため、いかなる場合も、Ｇナノ構造体＞Ｇ膜である。
類似の関係は、高い縦横比を有する非円筒状の構造体においても見出される。
この成長速度の増加において前駆ガスの流量をより多くする必要はないという事実により、プロセスガスをより資源豊かに使用ができるようになり、第２の技術的利点がもたらされる。用いるプロセスガスの量の低減は、成長速度の増加に反比例している。例えば、ナノ構造体のピッチおよび高さのみを変化させることにより成長速度が１０倍に増加した場合、標準薄膜成長と比較して、使用されるプロセスガスはわずか１０％になる。
図１は、２次元の構造体を仮定して、ナノ構造体の任意の高さおよび直径において、ナノ構造体のピッチに応じて成長速度の増加が予期される場合の係数を示している。目的の膜厚が数ミクロン、構造体のピッチが数百ナノメートルの場合、成長速度の増加は、かなりの量であり得る。
ナノ構造体の規則性およびピッチ、ならびに最終膜厚と比較したこれらの高さを通じて、最終上面の表面の粗さは制御され得る。いくつかの用途においては、いったん膜が積層されると、例えばデバイス構造における追加層を積層するための平坦面を提供するために、適切な研磨手法を用いて、その上面を平坦化する必要があるかもしれない。別の場合には、光起電デバイスの能動領域内により多くの光を結合させるために、粗表面が望まれる。ナノ構造体の規則性およびピッチならびに最終膜厚と比較した高さを最適化することにより、表面の粗さは、特定の要求に対して調整され得る。
本発明のさらなる実施形態では、構造体は、高品位材料の成長のための鋳型としての役割を果たし得る。例えば、半導体ナノワイヤが、非常に不整合な基板上において、欠陥なくまたは低欠陥密度でもって成長できることは、周知である。同心円層（シェル）をエピタキシャルに周囲に成長させる種としてナノワイヤを用いることができ、これが、非晶質表面上に材料を積層させることなく実施できる（いわゆる、選択エピタキシャル成長）こともまた、科学文献から公知である。シェルは、ナノワイヤとは異なる材料であり得る。シェル材料およびナノワイヤ材料の間に格子不整合が存在したとしても、結晶質基板上でのこの成長は、ナノワイヤ−シェル接触面において密着性（欠陥がない）であり得る。これは、ナノワイヤの外面に沿って歪みが緩和され得るという現実のためである。
さらなる実施形態においては、薄膜内に埋め込まれたナノ構造体が取り除かれる。これは、例えば、増強された薄膜成長プロセスの後に、適切な手法（例えば、異方性エッチング、研磨など）を用いて薄膜構造の上部を取り除き（図１５の（ａ））、ナノ構造体を露出させる（図１５の（ｂ））ことによって、実現し得る。これらのナノ構造体は、その後、適切な方法（例えば、エッチング）によって取り除かれる（図１５の（ｃ））。次いで、ナノ構造体を取り除いたことによって空になった容積を満たすように、材料が積層される（図１５の（ｄ））。この実施形態では、薄膜の成長速度を加速させるだけでなく、薄膜の一部ではない材料（すなわち、元々のナノ構造体）を含まない、より高品位の薄膜（すなわち欠陥が少ない）を成長させる機会を提供することになる。
本発明に係る、上述のおよび他の目的、特徴および利点は、添付の図面と組み合わせて以下の本発明の詳細な説明を考慮することにより、より容易に理解されるであろう。
本発明の好ましい実施形態は、説明のための例示を目的として添付の図面を参照することにより、説明される。
図１は、２次元の構造体を仮定して、構造体の任意の半径および高さにおいて、ピッチに応じて成長速度が増加（構造体が融合する時点）する際の係数を示している図である。 図２は、その後のサブトラクティブプロセスによって垂直ナノスケール構造体を規定するためのマスクであって、表面上の位置が定まったマスクを有する基板を示している図である。 図３（ａ）は、図２の基板のエッチングによって得られる垂直ナノスケール構造体を示している図である。 図３（ｂ）は、エッチングによって得られたナノスケール構造体の規則配列を示す顕微鏡写真の図である。 図４（ａ）は、材料が周囲にコンフォーマルに積層された垂直ナノスケール構造体の斜視図および断面図である。 図４（ｂ）は、材料が周囲にコンフォーマルに積層された垂直ナノスケール構造体の斜視図および断面図である。 図５（ａ）は、柱が融合され、連続層を形成するように材料が周囲にコンフォーマルに積層された垂直ナノスケール構造体の斜視図、顕微鏡写真および断面図である。 図５（ｂ）は、柱が融合され、連続層を形成するように材料が周囲にコンフォーマルに積層された垂直ナノスケール構造体の斜視図、顕微鏡写真および断面図である。 図５（ｃ）は、柱が融合され、連続層を形成するように材料が周囲にコンフォーマルに積層された垂直ナノスケール構造体の斜視図、顕微鏡写真および断面図である。 図６は、典型的な薄膜太陽電池における能動層の横断面を示している図である。 図７は、垂直ナノスケール構造体を用いて作成された薄膜太陽電池における能動層の横断面を示している図であり、この横断面は、１次元構造体または２次元構造体のいずれかを表し得るものである。 図８は、図７に対応する図であるが、太陽電池の互いにかみ合う構造体から予期される電場（矢印で示している）を図示している。 図９は、図７に対応する図であるが、矢印が太陽電池における光の行路を示しており、垂直ナノスケール構造体による、考えられる光トラップ効果を示している。 図１０は、太陽電池のある所望の領域に光を集光させるマイクロレンズの製造方法について、考えられる一つのプロセスフローを示している図である。 図１１（ａ）は、本発明のさらなる特徴を示している図である。 図１１（ｂ）は、本発明のさらなる特徴を示している図である。 図１１（ｃ）は、本発明のさらなる特徴を示している図である。 図１１（ｄ）は、本発明のさらなる特徴を示している図である。 図１２（ａ）は、不適切な寸法の構造体を用いて得られるデバイス構造を示している図である。 図１２（ｂ）は、図１２（ａ）の構造体を用いて得られる別のデバイス構造を示している図である。 図１３（ａ）は、異なる４つの構造体配置の一つについて、構造体間の容積を満たすのに必要な最小薄膜厚を図示する概略平面図である。 図１３（ｂ）は、異なる４つの構造体配置の一つについて、構造体間の容積を満たすのに必要な最小薄膜厚を図示する概略平面図である。 図１３（ｃ）は、異なる４つの構造体配置の一つについて、構造体間の容積を満たすのに必要な最小薄膜厚を図示する概略平面図である。 図１３（ｄ）は、異なる４つの構造体配置の一つについて、構造体間の容積を満たすのに必要な最小薄膜厚を図示する概略平面図である。 図１４は、組み合わさる構造体の２つのセットの構成を図示する概略断面図である。 図１５の（ａ）〜（ｄ）は、本発明の別の実施形態を図示する概略断面図である。
図２に基づく好ましい実施形態において、適切にパターン化されたエッチマスク２を含む、厚さｔの基板１が提供される。パターン化されたエッチマスク２は、リスグラフィ手段によって規定され得る。
その後、実質的に異方性であるサブトラクティブプロセスを用いて、基板４上にナノ構造体３が作られる（図３（ａ））。必要に応じて、ナノ構造体３は、一定の、もしくは実質的に一定のピッチ、および／または、一定の、もしくは実質的に一定の高さとなるように形成される。必要にお応じて、ナノ構造体３は、互いに同一または実質的に同一の構造となるように形成される。
必要に応じて、等方性エッチングプロセスをさらに用いて、ナノ構造体を細くすることができる。これにより、構造体の形状を好ましい様式に変化させる（例えば、テーパー形状をもたらす）こともできる。
エッチマスク２は、ある／すべてのエッチング工程が完了すれば、必要に応じて、取り除くことができる。
エッチマスク２は、例えば、金属（例えば、Ａｌ、Ａｕ、Ｗ）または窒化物（例えば、Ｓｉ３Ｎ４）によって構成され得る。
基板は、例えば、透明材料（例えば、ガラス、石英、ポリマー）によって構成され得る。
基板は、あるいは、半導体によって構成され得る。
構造体３は、表面４ａから実質的に垂直に伸びている。
構造体３は、電気的絶縁であり得る。電気的絶縁構造体は、例えば、電気的絶縁基板１（例えばガラスまたは石英基板）に上述のサブトラクティブプロセスを適用することによって、得ることができる。
次いで、少なくとも一つの材料層が、構造体３上および基板の表面４ａの露出部分上に、実質的にコンフォーマルに積層され、これにより薄膜を積層する。図４（ａ）および４（ｂ）は、積層された材料５の厚さが、隣接する構造体３どうしの間隔の半分よりも小さいときの、積層プロセスを示している。図５（ａ）〜５（ｃ）は、しばらく経過した後のものであり、ナノ構造体３の側壁に積層された材料５が完全に融合しており、構造体３間の容積を満たしているときの、積層プロセスを示している。
簡単にするために、図５（ａ）〜５（ｃ）は、構造体３上および基板４の表面４ａにおける露出部分上の材料５の単一層のみを含む膜の積層を示している。しかしながら、本発明はこれに限定されるものではなく、異なる材料組成（例えば、ドーパント、ドーピング濃度、および他の成分組成）をもつ２以上の層を含む膜が、構造体３によって規定される容積内に成長することも可能である（例えば、図７参照）。各コンフォーマル層は、導体層、半導体層（例えば、Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ半導体もしくはＩＩ−ＶＩ半導体）またはＣであり得る。
膜形成のために積層された一つある材料層または各材料層は、層の領域上における材料組成および厚さが一定もしくは実質的に一定であるという点で、同種の層であることが好ましい。
膜が積層された後、必要に応じて、さらなるプロセス工程が実施される。例えば、さらなる実施形態において、薄膜内に埋め込まれているナノ構造体が取り除かれる。これは、例えば、増強された薄膜成長プロセスの後に、適切な手法（例えば、異方性エッチング、研磨など）を用いて薄膜構造の上部を取り除き（図１５の（ａ））、１以上のナノ構造体を露出させる（図１５の（ｂ））ことによって、実現し得る。露出した１以上のナノ構造体は、その後、適切な方法（例えば、エッチング）によって取り除かれる（図１５の（ｃ））。次いで、１以上のナノ構造体を取り除いたことによって空になった容積を満たすように、材料が積層される（図１５の（ｄ））。任意の所望の材料が、１以上のナノ構造体を取り除いたことによって空になった容積を満たすように積層され得る。例えば、空になった容積を満たすために積層される材料は、取り除かれたナノ構造体と異なる材料組成であってもよいし、薄膜と同一組成であってもよい。本実施形態によれば、薄膜の成長速度を加速させるだけでなく、薄膜の一部ではない材料を含まない（すなわち、ナノ構造体を含まない）、より高品位の薄膜（すなわち欠陥がより少ない薄膜）を成長させることが可能になる。
上述の実施形態においては、基板４にある構造体３は、細長いナノ構造体であり、具体的には、ナノ柱であった。しかしながら、本発明はこれに限定されるものではなく、他の形状の構造体も用い得る。例えば、図７に示すように、構造体３は、図７の（ｂ）に示すような細長く、実質的に１次元の構造体３ａであるか、または図７の（ｃ）に示すような実質的に２次元の平面構造体３ｂであり得る。
基板４にある構造体３が細長いナノ構造体である場合には、それらは、円形の横断面または略円形の横断面を有することができ、ナノワイヤまたはナノロッドであり得る。しかしながら、それらは円形の横断面を有するものに限定されない。
図面においては、構造体は、基板の面から実質的に垂直に伸びるように示されている。しかしながら、本発明は、基板から実質的に垂直に伸びる構造体に限定されるものではなく、基板の法線方向に対して傾斜している構造体も適用できる。構造体は、基板の法線方向に対して４５°以下の角度を形成していることが好ましく、基板の法線方向に対して２０°以下の角度を形成していることがより好ましく、基板の法線方向に対して５°以下の角度を形成していることが特に好ましい。
さらなる利点は、サブトラクティブ手法を用いることによって、構造体を形成するために使用可能な材料の種類の制約を低減でき、これにより、より幅広い材料を用いることができるようになることである。具体的には、透明ウエハ（例えば、ガラスまたは石英）にサブトラクティブ手法を適用することにより、容易に、透明構造体を形成できる。これは、本発明が太陽電池または他の光起電構造の製造に用いられる場合に利点となり得る。具体的には、ガラスなどの、単結晶基板ではない基板を用いることができる。
さらには、本発明の利点を十分に得るために、基板表面の構造体３の間隔を高度に制御することが望ましい。構造体の間隔、方向および高さの何れかが不均一であると、積層膜の厚さが不均一となる。これは、特定の用途においては望ましくない。概して、構造体３を形成するためにサブトラクティブ手法を用いる場合、アディティブ手法を用いる場合よりも、構造体の位置、方向および高さを、より制御し易いようである。
基板に対して垂直ではない構造体は、例えば、図２におけるウエハ１の表面に対してある角度で向けられたイオンビームを用いたイオンビームエッチングによって、あるいは、試料表面がプラズマの上端電極に対して非平面である（例えば、試料を傾ける、もしくは厚さの異なる試料を用いる）異方性ドライエッチングによって、得ることができる。
図７、８および９に模式的に示すように、構造体３上での薄膜の成長によって、非平面の薄膜上面がもたらされ、ある程度の表面粗さを有している。表面粗度は、表面の変位の平均値からの表面の変位のＲＭＳ（root mean square：二乗平均平方根）として規定される。表面粗度は、構造体３のピッチと関連しており、ピッチが短くなると、表面粗さが大きくなる。光起電デバイスなどのいくつかの構造においては、デバイスの光吸収特性を最適化する表面粗度が望ましい。さらに、構造体３が透明である場合、光がより効率的に膜内に結合されることが期待される。本発明においては、構造体３の幅（基板に沿った幅）および構造体のピッチの両方を、互いに独立に制御できる。そして、デバイスの作動が意図される特定の波長領域に対するデバイスの光トラップ特性を最適化するために、この制御は用いられ得る。
構造体３の高さは、目的とする薄膜の厚さに略等しい。典型的には、構造体の高さは、１μｍ〜１０μｍである。構造体の横幅、もしくは、図７の（ｃ）に示すような２−Ｄ構造の場合には構造体の最小の横幅は、典型的には、１μｍよりも小さく、５００ｎｍよりも小さいことが好ましい。構造体のより小さな横幅という場合、構造体によって占められる物体の容積の割合がより低い部分があることを意味している（ここで「物体」は、構造体および構造体の周囲に積層された膜からなる）。ほとんどの場合、重要なのは、構造体の周囲に積層された膜であって、構造体そのものではない。構造体は、薄膜成長の増強をもたらす鋳型としての役目のみを果たしている。したがって、構造体間の空間に積層される薄膜材料の量を最大化させることが、一般的には望ましい。
およそ２μｍの厚さを有する膜（上述のとおり、単一の層または異なる材料組成／ドーピングの２以上の層を含み得る）を成長させる場合には、高さが２μｍ、直径が５０ｎｍかつナノ構造体のピッチ（ここで「ピッチ」は、最も近接している２つの構造体の中心と中心との距離をいう）が５００ｎｍであるナノ柱の配列が適している。これらの寸法を有するナノ構造体を用いることにより、積層速度がおよそ１０倍に増加する。
さらには、構造体における高さ／ピッチの比が高くなると、薄膜成長がより増強される（薄膜の最終的な厚さは、構造体の高さによって決定され、一方、積層時間は、構造体間の空間を満たすのに必要な時間によって決定され、これはピッチに左右される）。構造体におけるピッチ／横寸法の比が高くなると、構造体に占められる容積が最小化され、それにより、構造体間の空間に積層される薄膜材料の量が最大化される。そのため、構造体における高さ：ピッチの比は、少なくとも１：１であることが好ましく、４：１を超えることがより好ましい。また、細長い構造体におけるピッチ：横寸法の比は、少なくとも２：１であることが好ましく、少なくとも４：１であることがより好ましい（ナノワイヤのような細長い１次元構造体である場合には、各横寸法が、このピッチ：横寸法の比を充足していることが好ましい。一方、図７の（ｃ）に示される平面構造体のような２次元構造体である場合には、一方の横寸法のみがこの比を充足しているであろう）。
本発明の意図される用途に応じて、デバイスの性能を向上させるために、例えば、本発明が光起電デバイスに適用される場合に光トラップを最適化するために、成長速度の増強に関して妥協することによって、これらの寸法および比から外れることが好ましい場合もあり得る。
構造体３のピッチは、好ましくは、構造体の高さよりも小さい。さらには、構造体の高さｈは、
Figure 2014239232
（ｄは、構造体間の容積を満たすのに必要な薄膜の最小厚さであり、ｘは、形成プロセスにおけるコンフォーマル度（上記で定義）である）
を満たしていることが好ましい。非平面の基板表面上での成長は、平坦表面上での成長に比べ、常に薄膜成長が増強されているだろう。しかしながら、この不等式を充足することによって、成長速度が、平坦表面上での成長に比して少なくとも２倍増強されることが保証される。
図１３（ａ）は、正方格子の場合におけるパラメータｄを図示している。図１３（ａ）は、構造体３を示す基板４の概略平面図である。図１３（ａ）中の地点Ａは、最も近接する３つの構造体の外面からの距離が等しいところである。そのため、厚さが、
Figure 2014239232
（ｐは、構造体のピッチであり、ｒは、基板の表面に沿った方向における構造体の幅の半分である。）
に相当する薄膜成長では、薄膜が完全に構造体間の容積を満たすことになる。
地点Ａに相当する点が、他の周期性のある構造体においても見出される。例えば、図１３（ｂ）〜１３（ｄ）は、三角格子（図１３（ｂ））、平行四辺格子（図１３（ｃ））および平面構造体（図１３（ｄ））におけるパラメータｄを図示している。図１３（ｂ）および１３（ｃ）中、地点Ａは、最も近接する３つの構造体３の外面からの距離が等しいところである。そのため、厚さが、地点Ａと、最も近接する構造体のうち１つの外面との距離に相当する膜成長では、薄膜が完全に構造体間の容積を満たすことが保証される。図１３（ｄ）の平面構造体の場合、厚さｄ＝（１／２）（ｐ−２ｒ）までの薄膜成長では、薄膜が構造体３ｂ間の容積を完全に満たすことが保証される。
地点Ａの周囲の有限容積が異なる材料で占められているインターレース構造が得られるように、本発明の方法を容易に手配することができる。また、上端電極の層形成部がコンフォーマルに積層されるよりも前に、基板４にある細長い構造体３の高さｈは、平坦表面上に積層される膜の厚さＴを越えている必要がある。厚さＴは図１４に示されている。図１４は、薄膜形成後の構造体を通る概略断面図である。組み合わさる２つの構造体（例えば、インターレース電極）のセットを得る間に、増強された成長の利益を得るために、条件
Figure 2014239232
を満たす必要がある。
図１２（ａ）は、不適切寸法の構造体による効果を示す概略断面図である。図１２（ａ）中、薄膜５は、電極および１以上の能動デバイス層を含んでおり、この例では、コンフォーマルに積層された電極層５ａおよびコンフォーマルに積層された層５ｂによって構成されており、構造体３を有する基板４の表面上に成長している。次いで、追加層９がコンフォーマルに積層され、上部電極を形成している。しかしながら、構造体３間の間隔が、それらの高さおよび最小寸法に比して、とても大きいため、層５はとても厚くなり、上部電極９が下部電極層５ａと組み合わさらない−上部電極構造の先端の方が、下部構造３の先端よりも、基板４から遠い位置にある。積層速度の著しい増加という利点を得つつ、２つの電極が組み合わさることが必要となる場合には、例えば、図９の様式のように、基板４にある構造体３の間隔がより近い必要がある。
しかしながら、二つの電極に分離している一つの層もしくは両層が十分に薄い場合には、図１２（ａ）における、より幅広い間隔の構造体を用いたとしても、インターレース電極を得ることができる点に留意することは重要である（図１２（ｂ））。
基板表面に対して傾斜している構造体の場合、高さは、法線方向上に投影された構造体の高さとなり、構造体間の間隔は、ナノ構造体の法線上に投影された間隔となる。
図１１（ｃ）および１１（ｄ）は、さらに、地点Ａ（上述）の周囲の有限容積が異なる材料によって占められているインターレース構造を得るための、本発明の使用を図示している。これは、１つあるコンフォーマル層の厚さ、もしくは複数のコンフォーマル層の厚さの合計が、隣接する２つの構造体同士の間隔の半分よりも小さくなるように、薄膜５（表面上および構造体上にコンフォーマルに積層された１以上の層によって構成）を積層することにより、コンフォーマル層が、隣接する構造体どうしの間の容積を満たさないようにすることによって、実施される。これにより、図１１（ｄ）に示すように、薄膜５に占められていない容積１３が出現することになる。図１１（ｄ）は、平面図であり、基板の薄膜５の積層の結果を示している。各容積１３は、図１１（ｄ）において紙面にわたっている。
薄膜５に占められていない容積１３が互いに離れているようにするために、薄膜の厚さ（すなわち、１つあるコンフォーマル層の厚さ、もしくは、複数のコンフォーマル層の厚さの合計）は、最も近く隣接する構造体どうしの間隔の半分より大きいことが必要である。薄膜５に占められていない容積１３の存在を確実にするために、薄膜の厚さは、さらに、構造体間の容積を満たすのに必要な最小厚さｄよりも小さくなければならない。
図１１（ｃ）は、基板上の構造体３、３”および１４を示す概略平面図である。構造体３について考えると、図１１（ｃ）に示される隣接する３つの構造体と、図１１（ｃ）には示されていない隣接する他の構造体が存在する。構造体１４が構造体３にとって最も近くに隣接している構造体（もしくは、最も近くに隣接している２以上の構造体のうちの１つ）である点で、構造体３および構造体１４は、「最も近い近隣のもの」である（すなわち、構造体３と構造体１４との間隔をＡとしたとき、構造体３との間隔がＡよりも小さい構造体は存在しない）。構造体３と構造体３”とは近隣のものであるが、最も近い近隣のものではない。構造体３と構造体３”との間隔Ｂは、構造体３と構造体１４との間隔Ａよりも大きいためである。
薄膜５に占められていない容積を得るために、薄膜の厚さは、隣接する２つの構造体どうしの間隔の半分より小さくなければならない。例えば、構造体３と構造体３”との間隔の半分より小さくなければならない（すなわち、膜の厚さは、Ｂ／２よりも小さくなければならない）。膜の厚さがこれよりも大きい場合には、構造体間の容積が薄膜に完全に占められることになり、図１１（ｄ）中にある、薄膜５に占められていない容積１３が存在できない。しかしながら、図１１（ｄ）中にある容積１３が互いに離れているようにするため、薄膜の厚さは、最も近く隣接する２つの構造体どうしの間隔の半分より大きくなければならない。例えば、構造体３と構造体１４”との間隔の半分よりも大きくなければならない（すなわち、膜の厚さはＡ／２よりも大きくなければならない）。薄膜の厚さがＡ／２よりも小さい場合には、容積１３が互いに結合してしまうことになる。
図１１（ａ）に模式的に示すように、図１１（ｄ）中の対角線上で隣り合う構造体の各組の間にある、分離された空の空間１３が、追加の材料によって満たされる場合、この材料は、構造体３’のさらなるセット６に形作られる。図１１（ａ）は、図１１（ｄ）に示す線Ｃ−Ｃに沿って構造体を通る断面であり、対角線上で隣り合う構造体を通っている。これは、図１１（ｂ）に、よりはっきりと示されており、図１１（ｂ）では、明確にするために、さらなる構造体３’のセットが、構造体３および薄膜５から分離されて示されている。さらなる構造体３’のセット６を作り出すさらなる材料は、異なる材料組成の１以上の層を含み得る。例えば、電極層を形成するために、電気的導電層を含み得る。さらなる材料を形成するために積層された一つある材料層または各材料層は、層の領域上において材料組成および厚さが一定もしくは実質的に一定であるという点で、同種の層であることが好ましい。
構造体３’のセット６は、基板４上の構造体３に類似した特徴（類似した縦横比、ピッチ、高さ、方向および幅）を有しているが、反対方向に伸びている。例えば、図９に示すように、構造体３’（ｎ型シリコン層９における細長い領域に対応）は、構造体３と互いにかみ合っているか組み合わされている。
上述のとおり、構造体３の第１のセットは、サブトラクティブプロセスによって得ることができる。サブトラクティブプロセスは、ウエハからの選択材料の除去を必要とする（例えば、マスキングおよびエッチング工程を用いた除去）。この方法による図９の構造体の製造には、細長い構造体３、３’の両セットを、単独で、上手に制御できる（コンフォーマル）積層手法によって、コストのかかるリソグラフィパターン決定を必要とせずに、製造できるという利点がある。
さらなる利点は、本発明によれば、ナノワイヤを成長させる必要なく図９のデバイス構造を製造でき、図９のデバイス構造における電極７、９は、実質的にコンフォーマルな積層プロセスによって積層できる任意の導電性材料によって形成できるため、図９のデバイス構造における電極７、９を形成するための材料に、選択の幅が広がる。その上さらなる利点は、構造体３が透明材料によって作られている場合（例えば、透明ウエハにサブトラクティブプロセスを適用することによって、構造体３が基板と一体的となるように構造体３および基板４を形成する場合）、セル内部への透明基板の侵入により、光をトラップする機会が提供されることである。例えばＵＳ２００８／００９４０１に記載されている、従来のナノワイヤを組み込む太陽電池においては、ナノワイヤと電極とが異なる２つの材料によって作られているため、ナノワイヤと電極との境界によって、光散乱および光反射が生じ得る。これにより、能動デバイス領域内に結合される光の量が事実上減少する。
図１１（ａ）および１１（ｂ）に見られるように、第２のセットにおける構造体３’の高さは、第１のセットの構造体３の高さと略同じである。
上述のように、また図７、８および９に示すように、薄膜５の上面は、表面粗さを呈し得る。必要に応じて、上面は、例えば、薄膜の上面上に平坦化層を積層することによって、および／または、任意の適した手法を用いて上面を研磨することによって、平坦化され得る。
さらなる実施形態では、光起電デバイス（例えば太陽電池構造）を形成するための、上述の方法の使用できる方法を開示している。積層は任意の基板上に実施され得るが、好ましい本実施形態においては、構造体は透明基板上にある。この太陽電池構造を作るための方法を以下に示す：
必要に応じて、柱を形成した後、最終的な構造における柱にとられる容積が減少するように、柱を細くすることができる。柱は太陽電池の能動容積（ヘテロ結合）部を形成しないため、このことは利点となり得る。基板から能動領域への拡散を防止するために、第１のコンフォーマル層が積層されるよりも前に、保護層（例えば、図６または７に図示）および／または反射防止膜を基板４上に積層することが望ましい場合もある。誘電体層は、例えば、保護層または反射防止膜としての役割を果たすために積層されてもよい。引き続き、第１の電極が形成され、その後、太陽電池の能動領域を規定する層および光電池の構造に望ましい他の任意の層（透明導体、保護酸化物層など）が積層される。能動領域は、通常の薄膜太陽電池（図６）の平面形状とは異なる、様々な形状をとることができる。考えられる一つの形態を図７に示す。図７における構造では、保護層１５は、基板４および構造体３上に設けられており、第１の電極層１６は、保護層１５上に設けられている。ｐ−シリコンの層７、真性シリコンの層８およびｎ型シリコンの層９は、第１の電極層１６上に配置されている。第２の電極層１７は、ｎ型シリコン層９上に配置されている。
図８に示される、別の好ましい実施形態において、太陽電池の能動領域は、図７に示す構造と類似の構造からなるものである。半導体の能動領域の別々の層７、８、９は組み合わさっており、これにより、電場は、図３（ａ）または図８に示す基板面４ａに主に平行になる。一方、入射光の方向は、基板４の表面４ａに主に垂直になる。同じような厚さの平面太陽電池と比較すると、電極間隔が縮小しているため、電場の増加が実現される。
上述の形態の利点は、キャリア拡散および光吸収深度が非干渉となることである。図８の実施形態における規則的なナノ構造体を有する基板により、キャリア拡散距離および光吸収深度の正確な制御がもたらされる。一方、平凡な平面セルでは、セル内のキャリアは、セルの上面／底面に向かって垂直に流動し、その間、光もまた垂直に吸収される。セル内に吸収される光の量は、セルの厚さと直接関連しており、セルの厚さは、キャリア拡散長によって制限されている。しかしながら、図８に示す配置では、吸収は、抽出効率と非干渉になっている。なぜならば、大部分の組み込み領域が基板面と平行に整列しているため、ほとんどのキャリアが、垂直方向ではなく水平方向に（すなわち、基板の面と平行に）流動するためである。期待される効果の向上により、多連結太陽電池に代わる魅力となり得る。
本発明の予想される別の利点は、構造体３の波誘導特性および／または反射防止特性にある。
出版物Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ １１ （２０００）１６１−１６４およびＰｒｏｃ．Ｒ．Ｓｏｃ．Ｂ （２００６） ２７３，６６１−６６７によれば、波長以下のナノ構造体配列は、有効屈折率の勾配を利用して、光反射を著しく低減させる。一方、形状が入射光の波長を越えていると、幾何光学によれば光トラップの増強が適用され得る。そのため、我々は、反射特性が、デバイス内に光が結合する効率を最適化する十分な範囲をもたらすナノ構造体の寸法に影響を受けることを期待する。
本発明の別の実施形態は、基板の前面におけるマイクロレンズの形成に関する。そのため、前面は、基板において光を受ける側となる。マイクロレンズを形成する目的は、太陽電池構造が積層される（この側を後面と称する）基板の後面にある、太陽電池の所望の領域に光を集中させることにある。
別の実施形態においては、マイクロレンズは、図１０に示すような前面および後面の両方がパターニングされている透明基板を用いて作られる。エッチマスク２は、柱または他の構造体がエッチされ得るように、基板の後面に配置させられる。エッチマスク１０もまた、基板４の前面に配置させられ、これにより、レンズが形成されるように基板がエッチされる。しかしながら、結果として得られるマイクロレンズが太陽電池の任意の所望の領域に焦点を合わせられるように、それぞれのエッチマスクは、互いに相対的に、側面にそって移動し得る。マイクロレンズを作る好ましい方法は、以下に概要を示しており、図１０に示している：
ステップ１：図１０に示すように、基板１の前面および後面の両方に、エッチマスク２、１０を形成する。
ステップ２：ナノ構造体が形成される予定である後面に、保護層１１を積層する。
ステップ３：保護層１１が与えられない基板の前面、エッチマスク１０に覆われていないウエハ１の領域から、材料を異方的に取り除く。
ステップ４：基板の前面からエッチマスク１０を取り除いた後、マイクロレンズを形成するために、等方性のエッチを使用。
本実施形態の修正版においては、マイクロレンズのほかに、あるいは、マイクロレンズの代わりに、基板の前面に反射防止構造が形成され得る。
構造体３は、次いで、基板１の後面に形成され得る。例えば、保護層１１が取り除かれ、基板１の後面におけるエッチマスク２が与えられていない領域において、基板１から材料を取り除く。
１以上の層が、次いで、上記したように、コンフォーマル積層プロセスによって、基板１の後面に形成された構造体上に積層される。
必要に応じて、基板１の後面における構造体を形成するステップおよび１以上の層をコンフォーマルに積層するステップの間に、追加の保護層（図示せず）が、マイクロレンズ１２上に積層され得る。
本発明を説明したが、同一の手法はさまざまに変化し得ることは明らかである。このような変化は、本発明の精神と範囲から逸脱するものとはみなされない。そして、当業者にとって明らかであるそのような全ての変更は、特許請求の範囲に含まれることが意図される。

Claims (26)

  1. 基板と、上記基板の表面から伸びる構造体の配列と、上記表面上および上記構造体上にコンフォーマルに積層された１以上の層を含む薄膜とを備え、
    上記構造体の長さｈは、
    ｘｈ≧ｄ
    （ｄは、上記構造体間の容積を満たすのに必要な上記薄膜の最小厚さであり、ｘは、形成プロセスにおけるコンフォーマル度である）
    を満たし、
    上記薄膜の厚さは、上記構造体のうち最も近接する２つの構造体どうしの間隔の半分よりも大きいものの、最も近接する３つの構造体の外面からの距離が等しい地点と、上記最も近接する３つの構造体との間隔ｄよりも小さいことを特徴とする、デバイス。
  2. 基板と、
    上記基板の表面から伸びる構造体の配列と、
    上記表面上および上記構造体上にコンフォーマルに積層された１以上の層を含む薄膜であって、１つあるコンフォーマル層の厚さ、または複数のコンフォーマル層の厚さの合計が、構造体のうち最も近接する２つの構造体どうしの間隔の半分よりも大きく、最も近接する３つの構造体の外面からの距離が等しい地点と、上記最も近接する３つの構造体との間隔ｄよりも小さいものである、薄膜と、
    １つまたは複数ある上記コンフォーマル層に占められていない容積に積層されており、構造体の第１のセットに組み合わさる構造体の第２の配列を提供する、１以上の追加層とを備えていることを特徴とするデバイス。
  3. 上記配列における上記構造体または少なくとも１つの上記配列における上記構造体は、一定の、または実質的に一定のピッチを有していることを特徴とする請求項１または２に記載のデバイス。
  4. 上記配列における上記構造体または少なくとも１つの上記配列における上記構造体は、一定の、または実質的に一定の長さを有していることを特徴とする請求項１〜３の何れか１項に記載のデバイス。
  5. 上記配列における上記構造体または少なくとも１つの上記配列における上記構造体は、これらのピッチが上記構造体の長さよりも小さくなるように間隔が空けられていることを特徴とする請求項１〜４の何れか１項に記載のデバイス。
  6. 上記配列における上記構造体または少なくとも１つの上記配列における上記構造体は、細長い１次元構造体であることを特徴とする請求項１〜５の何れか１項に記載のデバイス。
  7. 上記配列における上記構造体または少なくとも１つの上記配列における上記構造体は、非導電性であることを特徴とする請求項１〜６の何れか１項に記載のデバイス。
  8. 上記配列における上記構造体または少なくとも１つの上記配列における上記構造体は、透明物質によって構成されていることを特徴とする請求項１〜７の何れか１項に記載のデバイス。
  9. 上記配列における上記構造体は、上記基板の本体と一体であることを特徴とする請求項１〜８の何れか１項に記載のデバイス。
  10. 上記薄膜は第１の電極層を含むことを特徴とする請求項１〜９の何れか１項に記載のデバイス。
  11. 上記１以上の追加層は第２の電極層を含むことを特徴とする請求項２および請求項３〜１０のうち請求項２を引用している項のうち何れか１項に記載のデバイス。
  12. 光起電デバイスを構成していることを特徴とする請求項１〜１１の何れか１項に記載のデバイス。
  13. 薄膜を成長させる方法において、
    表面から伸びる構造体を有する基板上に、少なくとも１つの層をコンフォーマルに形成させることによって薄膜を成長させる工程であって、１つあるコンフォーマル層または各コンフォーマル層が、上記基板の上記表面上および上記表面から伸びる上記構造体上に形成される、工程を含み、
    １つある上記コンフォーマル層の厚さ、または複数の上記コンフォーマル層の厚さの合計は、最も近接する３つの構造体の外面からの距離が等しい地点と、上記最も近接する３つの構造体との間隔よりも小さいものの、最も近接する２つの上記構造体どうしの間隔の半分よりは大きく、
    下記の（ｉ）および（ｉｉ）のうち少なくとも１つの構成を具備することにより、１つある上記コンフォーマル層または上記各コンフォーマル層の成長速度を平坦な成長表面において得られるであろう成長速度に比べて増強させることを特徴とする方法：
    （ｉ） 上記構造体の長さｈを、
    ｘｈ≧ｄ
    （ｄは、上記構造体間の容積を満たすのに必要な上記薄膜の最小厚さであり、ｘは、形成プロセスにおけるコンフォーマル度である）を満たすように構成する
    （ｉｉ） 上記基板と平行な方向における上記構造体どうしの間の平均間隔を、上記構造体の長さよりも短く構成する。
  14. 上記構造体は、一定の、または実質的に一定のピッチを有していることを特徴とする請求項１３に記載の方法。
  15. 上記構造体は、一定の、または実質的に一定の長さを有していることを特徴とする請求項１３または１４に記載の方法。
  16. 上記構造体は、細長い一次元構造体であることを特徴とする請求項１３〜１５の何れか１項に記載の方法。
  17. １つまたは複数ある上記コンフォーマル層は、デバイスの能動領域を構成していることを特徴とする請求項１３〜１６の何れか１項に記載の方法。
  18. １つある上記コンフォーマル層または少なくとも１つの上記コンフォーマル層は、導体または半導体によって構成されていることを特徴とする請求項１３〜１７の何れか１項に記載の方法。
  19. １つある上記コンフォーマル層または少なくとも１つのコンフォーマル層は、Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ半導体、ＩＩ−ＶＩ半導体およびＣからなる群のうちの少なくとも１つによって構成されていることを特徴とする請求項１８に記載の方法。
  20. 上記薄膜は、導電性層をさらに含んでいることを特徴とする請求項１９に記載の方法。
  21. 上記薄膜は、少なくとも１つの半導体層を挟む少なくとも２つの導体層を含んでいることを特徴とする請求項１９に記載の方法。
  22. 構造体を形成する方法において、
    表面から伸びる構造体の第１のセットを有する基板上に、少なくとも１つの層をコンフォーマルに形成させることによって薄膜を成長させる工程であって、１つあるコンフォーマル層または各コンフォーマル層は、上記基板の上記表面上および上記表面から伸びる上記構造体の第１のセット上に形成させるものである、工程を含み、
    １つある上記コンフォーマル層の厚さまたは複数の上記コンフォーマル層の厚さの合計は、上記構造体の第１のセットの構造体のうち最も近接する２つの構造体どうしの間隔の半分よりも大きく、最も近接する３つの構造体の外面からの距離が等しい地点と、上記最も近接する３つの構造体との間隔ｄよりも小さく、１つまたは複数ある上記コンフォーマル層は、上記構造体のうちの近接する構造体どうしの間の容積を満たしてはおらず、
    １つまたは複数あるコンフォーマル層に占められていない容積中に１以上の追加層を配置させることによって、上記構造体の第１のセットと組み合わさる構造体の第２のセットを得る工程をさらに含むことを特徴とする方法。
  23. 上記構造体の第１のセットの上記構造体の長さｈは、
    Figure 2014239232
     （ｄは、上記構造体間の容積を満たすのに必要な上記薄膜の最小厚さであり、ｘは、少なくとも１つの層の形成におけるコンフォーマル度であり、Ｔは、積層膜の厚さである）
    を満たしていることを特徴とする請求項２２に記載の方法。
  24. 請求項１３〜２３の何れか１項に規定された方法によって形成される、薄膜。
  25. 請求項１３〜２３の何れか１項に規定された方法によって形成される薄膜を含む、デバイス。
  26. 請求項２２または２３に規定された方法によって形成される構造体。
JP2014140807A 2008-07-24 2014-07-08 薄膜の積層 Expired - Fee Related JP5916804B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0813568.3 2008-07-24
GB0813568A GB2462108A (en) 2008-07-24 2008-07-24 Deposition of a thin film on a nanostructured surface

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011500784A Division JP2011527096A (ja) 2008-07-24 2009-07-24 薄膜の積層

Publications (2)

Publication Number Publication Date
JP2014239232A true JP2014239232A (ja) 2014-12-18
JP5916804B2 JP5916804B2 (ja) 2016-05-11

Family

ID=39746871

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011500784A Pending JP2011527096A (ja) 2008-07-24 2009-07-24 薄膜の積層
JP2014140807A Expired - Fee Related JP5916804B2 (ja) 2008-07-24 2014-07-08 薄膜の積層

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011500784A Pending JP2011527096A (ja) 2008-07-24 2009-07-24 薄膜の積層

Country Status (6)

Country Link
US (1) US8778781B2 (ja)
EP (1) EP2319069A4 (ja)
JP (2) JP2011527096A (ja)
CN (1) CN102105963B (ja)
GB (1) GB2462108A (ja)
WO (1) WO2010010972A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130092210A1 (en) * 2010-06-23 2013-04-18 Solarity, Inc. Light and carrier collection management photovoltaic structures
WO2012037379A2 (en) * 2010-09-15 2012-03-22 Solarity, Inc. Single and multi-junction light and carrier collection management cells
JP5920758B2 (ja) * 2011-03-02 2016-05-18 本田技研工業株式会社 ナノワイヤ太陽電池
RU2474005C1 (ru) * 2011-05-27 2013-01-27 Государственное образовательное учреждение высшего профессионального образования "Российский государственный педагогический университет им. А.И. Герцена" Способ создания мелкоблочных пленок с совершенной структурой блоков
CN102280545A (zh) * 2011-08-17 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 硅基光发射器件及其制备方法
KR101316375B1 (ko) * 2011-08-19 2013-10-08 포항공과대학교 산학협력단 태양전지 및 이의 제조방법
JP5929115B2 (ja) * 2011-11-17 2016-06-01 富士通株式会社 半導体ナノデバイス
US20130153861A1 (en) * 2011-12-16 2013-06-20 Bozena Kaminska Organic optoelectronic devices with surface plasmon structures and methods of manufacture
US9911886B2 (en) * 2012-01-10 2018-03-06 The Boeing Company Lateral solar cell structure
AT512677B1 (de) 2012-03-30 2013-12-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Herstellungsverfahren strukturierter Dünnschicht Photovoltaik
US9947816B2 (en) 2012-04-03 2018-04-17 California Institute Of Technology Semiconductor structures for fuel generation
JP6055619B2 (ja) * 2012-07-17 2016-12-27 シャープ株式会社 太陽電池
JP6036833B2 (ja) * 2012-09-18 2016-11-30 富士通株式会社 太陽電池及びその製造方法
WO2014080510A1 (ja) * 2012-11-26 2014-05-30 株式会社日立製作所 太陽電池およびその製造方法
WO2014199462A1 (ja) * 2013-06-12 2014-12-18 株式会社日立製作所 太陽電池セルおよびその製造方法
US10090376B2 (en) * 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
DE102013223263B4 (de) * 2013-11-14 2018-09-27 Globalfoundries Inc. Nanodraht - Transistorbauteil und Verfahren
EP3144957A1 (en) * 2015-09-15 2017-03-22 Technische Universität München A method for fabricating a nanostructure
US9558942B1 (en) * 2015-09-29 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. High density nanowire array
CN106423131A (zh) * 2016-10-09 2017-02-22 全普光电科技(上海)有限公司 透明光催化薄膜、制备方法及半导体器件
CN110054150A (zh) * 2019-04-29 2019-07-26 西安交通大学 一种校准用纳米几何量标准样板及其制备方法
CN112071924B (zh) * 2020-08-04 2022-04-01 深圳市奥伦德元器件有限公司 一种红外探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151672A (ja) * 1989-11-08 1991-06-27 Sharp Corp 非晶質シリコン太陽電池
JP2006261666A (ja) * 2005-03-16 2006-09-28 General Electric Co <Ge> 高効率無機ナノロッド強化光起電素子
JP2008135740A (ja) * 2006-11-15 2008-06-12 General Electric Co <Ge> 非晶質−結晶質タンデムナノ構造化太陽電池

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0724286A1 (en) * 1995-01-25 1996-07-31 Applied Materials, Inc. A method of forming a thin film of silicon oxide for a semiconductor device
US5641545A (en) * 1995-06-07 1997-06-24 Micron Technology, Inc. Method to deposit highly conformal CVD films
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
US6946597B2 (en) * 2002-06-22 2005-09-20 Nanosular, Inc. Photovoltaic devices fabricated by growth from porous template
US7001669B2 (en) 2002-12-23 2006-02-21 The Administration Of The Tulane Educational Fund Process for the preparation of metal-containing nanostructured films
WO2004060791A1 (en) * 2003-01-07 2004-07-22 Ramot At Tel Aviv University Ltd. Peptide nanostructures encapsulating a foreign material and method of manufacturing same
US7462774B2 (en) 2003-05-21 2008-12-09 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
US7241256B2 (en) 2003-08-30 2007-07-10 Erth Technologies, Inc. Centrifuge
KR20050061994A (ko) * 2003-12-19 2005-06-23 삼성전기주식회사 Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법
US7583379B2 (en) * 2005-07-28 2009-09-01 University Of Georgia Research Foundation Surface enhanced raman spectroscopy (SERS) systems and methods of use thereof
US7635600B2 (en) 2005-11-16 2009-12-22 Sharp Laboratories Of America, Inc. Photovoltaic structure with a conductive nanowire array electrode
EP1892769A2 (en) 2006-08-25 2008-02-27 General Electric Company Single conformal junction nanowire photovoltaic devices
US7893348B2 (en) 2006-08-25 2011-02-22 General Electric Company Nanowires in thin-film silicon solar cells
US7608905B2 (en) 2006-10-17 2009-10-27 Hewlett-Packard Development Company, L.P. Independently addressable interdigitated nanowires
US20080135089A1 (en) * 2006-11-15 2008-06-12 General Electric Company Graded hybrid amorphous silicon nanowire solar cells
US8003883B2 (en) * 2007-01-11 2011-08-23 General Electric Company Nanowall solar cells and optoelectronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151672A (ja) * 1989-11-08 1991-06-27 Sharp Corp 非晶質シリコン太陽電池
JP2006261666A (ja) * 2005-03-16 2006-09-28 General Electric Co <Ge> 高効率無機ナノロッド強化光起電素子
JP2008135740A (ja) * 2006-11-15 2008-06-12 General Electric Co <Ge> 非晶質−結晶質タンデムナノ構造化太陽電池

Also Published As

Publication number Publication date
CN102105963A (zh) 2011-06-22
JP5916804B2 (ja) 2016-05-11
JP2011527096A (ja) 2011-10-20
WO2010010972A1 (en) 2010-01-28
EP2319069A1 (en) 2011-05-11
GB2462108A (en) 2010-01-27
GB0813568D0 (en) 2008-09-03
US20110139209A1 (en) 2011-06-16
EP2319069A4 (en) 2013-01-09
CN102105963B (zh) 2015-02-04
US8778781B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP5916804B2 (ja) 薄膜の積層
US7592255B2 (en) Fabricating arrays of metallic nanostructures
KR102208684B1 (ko) 반도체 발광 소자 및 그 제조 방법
US7760053B2 (en) Negative refractive index and opto-magnetic materials and method of fabricating same
US9203155B2 (en) Metamaterial structure and manufacturing method of the same
US20110284061A1 (en) Photovoltaic cell and methods for producing a photovoltaic cell
US20110272014A1 (en) Photovoltaic Structure And Method Of Fabication Employing Nanowire In Stub
US20110149399A1 (en) Anti-reflection structure and method for fabricating the same
WO2011085297A1 (en) Nanostructured arrays for radiation capture structures
JP2002299661A (ja) 薄膜結晶質Ｓｉ太陽電池
US8797662B2 (en) Apparatuses and devices for absorbing electromagnetic radiation, and methods of forming the apparatuses and devices
JP5680315B2 (ja) ナノインプリンティングによってリソグラフィのためのモールドを製造する方法
US8709919B2 (en) Method for the synthesis of an array of metal nanowire capable of supporting localized plasmon resonances and photonic device comprising said array
CN113451108A (zh) 一种超柔性透明半导体薄膜及其制备方法
JP6293061B2 (ja) 可撓性のナノワイヤをベースにした太陽電池
Yoo et al. Antireflective silicon nanostructures
EP3446328A1 (fr) Dispositif photorécepteur multicouche, à paramètres de maille différents
Reehal et al. Crystalline Silicon Thin Film and Nanowire Solar Cells
TW201208103A (en) Nanostructured solar cell
EP2870278A1 (fr) Substrat comprenant une couche de silicium et/ou de germanium et un ou plusieurs nanofils d&#39;orientation perpendiculaire a la surface du substrat

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160405

R150 Certificate of patent or registration of utility model

Ref document number: 5916804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees