KR20140129787A - 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 - Google Patents

하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20140129787A
KR20140129787A KR20130048544A KR20130048544A KR20140129787A KR 20140129787 A KR20140129787 A KR 20140129787A KR 20130048544 A KR20130048544 A KR 20130048544A KR 20130048544 A KR20130048544 A KR 20130048544A KR 20140129787 A KR20140129787 A KR 20140129787A
Authority
KR
South Korea
Prior art keywords
hard mask
pattern
mask pattern
sacrificial
open portion
Prior art date
Application number
KR20130048544A
Other languages
English (en)
Inventor
이성권
선준협
정호진
이춘희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130048544A priority Critical patent/KR20140129787A/ko
Priority to US14/062,563 priority patent/US9437444B2/en
Publication of KR20140129787A publication Critical patent/KR20140129787A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 기술은 미세 패턴을 형성하기 위한 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법을 제공하며, 본 기술에 따른 반도체장치 제조 방법은 피식각층 상에 복수의 트렌치에 의해 분리되는 복수의 제1하드마스크패턴을 형성하는 단계; 상기 트렌치를 갭필하는 복수의 제2하드마스크패턴을 형성하는 단계; 상기 제1 및 제2하드마스크패턴 상에 상기 제1 및 제2하드마스크패턴과 교차하는 방향으로 연장되는 제1희생패턴을 형성하는 단계; 상기 제1희생패턴과 제1하드마스크패턴을 식각마스크로 하여 상기 제2하드마스크패턴을 식각하여 복수의 제1오픈부를 형성하는 단계; 상기 제1오픈부 및 제1희생패턴 사이를 채우는 제2희생패턴을 형성하는 단계; 상기 제2희생패턴과 제2하드마스크패턴을 식각마스크로 하여 상기 제1희생패턴과 제1하드마스크패턴을 식각하여 제2오픈부를 형성하는 단계; 상기 제2희생패턴을 제거하는 단계; 및 상기 제1오픈부와 제2오픈부 아래의 피식각층을 식각하여 복수의 홀패턴을 형성하는 단계를 포함할 수 있다.

Description

하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법{HARD MASK STRUCTURE AND METHOD OF FORMING FINE PATTERNS FOR SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체장치 제조 방법에 관한 것으로서, 상세하게는 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법에 관한 것이다.
반도체 장치의 집적도가 증가됨에 따라, 반도체 장치의 구성 요소들에 대한 디자인 룰(design rule)이 감소되고 있다. 반도체 장치의 고집적화에 대응하여 반도체 장치에 형성되는 패턴의 미세화가 요구된다. 이에 따라, 포토 리소그래피 공정의 해상도 한계를 초월하는 미세한 폭과 간격을 가지는 미세 패턴들의 구현이 요구되고 있다.
본 발명의 실시예들은 미세 패턴을 형성하기 위한 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법을 제공한다.
본 발명의 실시예에 따른 반도체장치 제조 방법은 피식각층 상에 복수의 트렌치에 의해 분리되는 복수의 제1하드마스크패턴을 형성하는 단계; 상기 트렌치를 갭필하는 복수의 제2하드마스크패턴을 형성하는 단계; 상기 제2하드마스크패턴에 복수의 제1오픈부를 형성하는 단계; 상기 제1하드마스크패턴에 복수의 제2오픈부를 형성하는 단계; 및 상기 피식각층을 식각하여 상기 제1오픈부와 제2오픈부가 전사된 복수의 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 반도체장치 제조 방법은 피식각층 상에 복수의 트렌치에 의해 분리되는 복수의 제1하드마스크패턴을 형성하는 단계; 상기 트렌치를 갭필하는 복수의 제2하드마스크패턴을 형성하는 단계; 상기 제1 및 제2하드마스크패턴 상에 상기 제1 및 제2하드마스크패턴과 교차하는 방향으로 연장되는 제1희생패턴을 형성하는 단계; 상기 제1희생패턴과 제1하드마스크패턴을 식각마스크로 하여 상기 제2하드마스크패턴을 식각하여 복수의 제1오픈부를 형성하는 단계; 상기 제1오픈부 및 제1희생패턴 사이를 채우는 제2희생패턴을 형성하는 단계; 상기 제2희생패턴과 제2하드마스크패턴을 식각마스크로 하여 상기 제1희생패턴과 제1하드마스크패턴을 식각하여 제2오픈부를 형성하는 단계; 상기 제2희생패턴을 제거하는 단계; 및 상기 제1오픈부와 제2오픈부 아래의 피식각층을 식각하여 복수의 홀패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 반도체장치는 피식각층; 및 복수의 제1오픈부를 갖는 제1하드마스크패턴과 복수의 제2오픈부를 갖는 제2하드마스크패턴이 동일 표면 상에서 교번된 하이브리드 하드마스크구조물을 포함하고, 상기 제1오픈부와 제2오픈부가 전사되어 상기 피식각층에 복수의 홀패턴이 형성될 수 있다.
본 발명의 실시예에 따른 피식각층에 복수의 홀을 패터닝하기 위한 마스크패턴은, 복수의 제1오픈부 사이에 제1분리부를 갖고 어느 한 방향으로 연장된 제1하드마스크패턴; 및 복수의 제2오픈부 사이에 제2분리부를 갖고 상기 제1하드마스크패턴과 동일한 방향으로 연장된 제2하드마스크패턴을 포함하고, 상기 제1하드마스크패턴과 제2하드마스크패턴은 교번하여 배치되며 상기 제1오픈부와 제2분리부가 인접하고 상기 제2오픈부와 제1분리부가 인접할 수 있다.
본 기술은 이종 하드마스크패턴간의 식각선택비를 이용하여 제1하드마스크패턴과 제2하드마스크패턴에 각각 오픈부를 형성하므로써 브릿지없이 균일한 선폭 및 균일한 간격을 갖는 패턴을 형성할 수 있는 효과가 있다.
도 1a는 본 실시예에 따른 하이브리드 하드마스크구조물을 도시한 도면이다.
도 1b는 하이브리드 하드마스크구조물에 의해 형성된 패턴을 도시한 도면이다.
도 2a 내지 도 2l은 실시예에 따른 반도체장치의 패터닝 방법을 도시한 평면도이다.
도 3a 내지 도 3l은 도 2a 내지 도 2l의 A-A' 및 B-B'선에 따른 단면도이다.
도 4는 본 실시예에 따른 패턴의 형성 과정을 도시한 모식도이다.
도 5는 비교예에 따른 패턴 어레이를 도시한 도면이다.
도 6a 내지 도 6c는 다른 실시예에 따른 하드마스크패턴 배열을 도시한 도면이다.
도 7a 내지 도 7c는 또다른 실시예에 따른 하드마스크패턴 배열을 도시한 도면이다.
도 8은 메모리 카드를 보여주는 개략도이다.
도 9는 전자 시스템을 보여주는 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a는 본 실시예에 따른 하이브리드 하드마스크구조물을 도시한 도면이다. 도 1b는 하이브리드 하드마스크구조물에 의해 형성된 패턴을 도시한 도면이다.
도 1a를 참조하면, 하이브리드 하드마스크구조물(100)은 제1하드마스크패턴(101)과 제2하드마스크패턴(102)을 포함한다. 제1하드마스크패턴(101)과 제2하드마스크패턴(102)은 동일 표면 레벨에 형성된다. 제1하드마스크패턴(101)과 제2하드마스크패턴(102)은 제1방향(X 방향)으로 교대로 번갈아 형성된다.
제1하드마스크패턴(101)과 제2하드마스크패턴(102)은 라인 앤드 스페이스 패턴이다. 즉, 제1하드마스크패턴(101)과 제2하드마스크패턴(102)은 라인형태의 패턴이다. 제1하드마스크패턴(101) 사이의 스페이스에 제2하드마스크패턴(102)이 형성될 수 있다. 제1하드마스크패턴(101)과 제2하드마스크패턴(102)는 제2방향(Y방향)으로 연장된 라인 패턴이다.
제1하드마스크패턴(101)과 제2하드마스크패턴(102)은 식각선택비가 서로 다른 물질을 포함한다. 제1하드마스크패턴(101)과 제2하드마스크패턴(102)은 실리콘산화물 또는 폴리실리콘을 포함할 수 있다. 예를 들어, 제1하드마스크패턴(101)은 실리콘산화물을 포함하고, 제2하드마스크패턴(102)은 폴리실리콘을 포함한다. 제1하드마스크패턴(101)이 폴리실리콘을 포함할 수도 있고, 제2하드마스크패턴(102)이 실리콘산화물을 포함할 수도 있다.
제1하드마스크패턴(101)에 복수의 제1오픈부(103)가 형성될 수 있다. 제2하드마스크패턴(102)에 복수의 제2오픈부(104)가 형성될 수 있다. 제1오픈부(103)와 제2오픈부(104)는 동일 크기이거나 서로 다른 크기일 수 있다. 제1오픈부(103)와 제2오픈부(104)는 동일 축 상에 형성되지 않는다. 즉, 제1오픈부(103)와 제2오픈부(104)는 지그재그 어레이를 갖는다. 제1오픈부(103)는 제1하드마스크패턴(101)의 선폭과 같거나 작은 지름을 갖는 홀패턴을 포함할 수 있다. 제2오픈부(104)는 제2하드마스크패턴(102)의 선폭과 같거나 작은 지름을 갖는 서클형 홀패턴을 포함할 수 있다. 제1오픈부(103) 및 제2오픈부(104)는 서클형 홀패턴에 제한되지 않고, 마름모형, 정사각형, 다각형 등의 다양한 형태를 갖는 홀패턴을 포함할 수 있다.
제1하드마스크패턴(101)에 형성되는 복수의 제1오픈부(103)는 제1분리부(101A)에 의해 이격될 수 있다. 제2하드마스크패턴(102)에 형성되는 복수의 제2오픈부(104)는 제2분리부(102A)에 의해 이격될 수 있다. 따라서, 제1방향(X 방향)으로 볼 때, 제1분리부(101A) 사이에 제2오픈부(104)가 형성되고, 제2분리부(102A) 사이에 제1오픈부(104)가 형성될 수 있다.
상술한 제1오픈부(103)와 제2오픈부(104)가 형성된 하이브리드 하드마스크구조물(100)에 있어서, 제1오픈부(103)와 제2오픈부(104) 사이에는 비분리 구조가 형성된다. 즉, 제1오픈부(103)과 제2오픈부(104) 사이에 분리막이 존재하지 않는다. 따라서, 제1오픈부(103)와 제2오픈부(104)간의 간격(107)이 매우 좁다.
이에 따라, 도 1b에 도시된 것처럼, 하이브리드 하드마스크구조물을 식각마스크로 하여 피식각층(105)에 의해 형성되는 패턴(106)을 고집적화시킬 수 있다. 패턴(106)은 제1오픈부(103) 및 제2오픈부(104)가 피식각층(105)에 전사되어 형성될 수 있다. 패턴(106)은 서클형 홀패턴을 포함할 수 있다. 패턴(106)은 지그재그 어레이를 이룰 수 있다.
상술한 바와 같은 하이브리드 하드마스크구조물(100)을 이용하면 인접한 홀패턴간에 브릿지 없이 균일한 간격 및 균일한 선폭의 홀패턴을 형성할 수 있다.
도 2a 내지 도 2l은 실시예에 따른 반도체장치의 패터닝 방법을 도시한 평면도이다. 도 3a 내지 도 3l은 도 2a 내지 도 2l의 A-A'선 및 B-B'선에 따른 단면도이다.
도 2a 및 도 3a에 도시된 바와 같이, 기판(21) 상에 피식각층(22)을 형성한다. 기판(21)은 반도체물질을 포함할 수 있다. 기판(21)은 실리콘기판, 실리콘저마늄기판, 또는 SOI 기판을 포함할 수 있다. 기판(21)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다. 피시각층(22)은 형성하고자 하는 패턴의 용도에 따라 다양한 물질로 이루어질 수 있다. 기판(21) 상에 게이트전극을 형성하는 경우에는 피식각층(22)은 도전층을 포함한다. 예를 들면, 금속함유층, 도핑된 폴리실리콘 또는 도핑된 폴리실리콘과 금속함유층의 적층 구조로 이루어질 수 있다. 그리고, 비트 라인을 형성하는 경우에는 피식각층(22)은 도전성 금속 질화물 또는 금속을 포함한다. 예를 들면, 텅스텐 또는 알루미늄으로 이루어질 수 있다. 그리고, 콘택홀을 형성하는 경우에는 피식각층(22)은 절연물질을 포함할 수 있다. 예를 들면, 실리콘산화물 또는 실리콘질화물을 포함할 수 있다. 최종적으로 형성하고자 하는 미세 패턴이 기판(21)의 식각에 의해 형성되는 경우에는 피식각층(22)은 생략될 수 있다. 예를 들면, 기판(21)에 활성 영역을 정의하기 위하여 본 실시예에 따른 방법을 이용하는 경우에는 피식각층(22)을 생략할 수 있다.
피식각층(22) 상에 제1하드마스크층(23A)을 형성한다. 제1하드마스크층(23A)은 피식각층(22)에 패턴을 형성하기 위한 마스크로 이용된다. 제1하드마스크층(23A)은 실리콘산화물을 포함할 수 있다. 제1하드마스크층(23A)은 피식각층(22)의 재료에 따라 식각 선택비를 제공할 수 있는 물질로 이루어질 수도 있다.
도 2b 및 도 3b에 도시된 바와 같이, 제1하드마스크패턴(23)을 형성한다. 제1하드마스크층(23A)을 식각하므로써 제1하드마스크패턴(23)이 형성될 수 있다. 제1하드마스크패턴(23)은 제1방향으로 연장된 라인 앤드 스페이스 패턴이 될 수 있다. 즉, 제1하드마스크패턴(23)은 라인형태이며, 복수의 라인이 제1스페이스(24)를 갖고 형성될 수 있다. 제1스페이스(24)는 트렌치가 될 수 있다. 제1하드마스크패턴(23)을 형성하기 위해 SPT 공정을 적용할 수 있다. 예를 들어, SPT 공정으로는 파지티브 SPT 공정을 적용할 수 있다. 파지티브 SPT 공정은 스페이서를 식각마스크로 이용하는 식각 공정이다. 도시하지 않았지만, 제1하드마스크층(23A) 상에 라인형의 감광막패턴을 형성하고, 감광막패턴의 측벽에 스페이서를 형성한다. 이후, 감광막패턴을 제거한 후, 스페이서를 식각마스크로 하여 제1하드마스크층(23A)을 식각한다. 이에 따라, 제1하드마스크패턴(23)이 형성된다.
도 2c 및 도 3c에 도시된 바와 같이, 제1하드마스크패턴(23) 사이의 제1스페이스(24)를 채우는 제2하드마스크층(25A)을 형성한다. 제2하드마스크층(25A)은 피식각층(22)에 패턴을 형성하기 위한 마스크로 이용된다. 제2하드마스크층(25A)은 폴리실리콘을 포함할 수 있다. 제2하드마스크층(25A)은 피식각층(22)의 재료에 따라 식각 선택비를 제공할 수 있는 물질로 이루어질 수도 있다.
도 2d 및 도 3d에 도시된 바와 같이, 제2하드마스크패턴(25)을 형성한다. 제1하드마스크패턴(23)의 상부 표면으로부터 제2하드마스크층(25A)을 선택적으로 식각하므로써 제2하드마스크패턴(25)이 형성된다. 제2하드마스크패턴(25)은 제1스페이스를 채우는 패턴이 된다. 제2하드마스크패턴(25)은 제1방향으로 연장된 라인패턴이 된다.
이와 같이, 제2하드마스크패턴(25)을 형성하므로써, 피식각층(22) 상에 제1하드마스크패턴(23)과 제2하드마스크패턴(25)이 번갈아가며 형성된다. 또한, 제11하드마스크패턴(23)과 제2하드마스크패턴(25)은 동일 표면 레벨이 형성된다.
다른 실시예에서, 제2하드마스크패턴(25)을 먼저 형성한 후에 제1하드마스크패턴(23)을 형성할 수도 있다.
도 2e 및 도 3e에 도시된 바와 같이, 제1하드마스크패턴(23) 및 제2하드마스크패턴(25) 상에 제1희생하드마스크층(26A)을 형성한다. 제1희생하드마스크층(26A)은 제2하드마스크패턴(25)에 패턴을 형성하기 위한 마스크로 이용된다. 제1희생하드마스크층(26A)은 실리콘산화물을 포함할 수 있다. 제1희생하드마스크층(26A)은 제2하드마스크패턴(25)의 재료에 따라 식각 선택비를 제공할 수 있는 물질로 이루어질 수도 있다. 제1하드마스크마스크패턴(23)과 제1희생하드마스크층(26A)은 동일 물질을 포함할 수 있다.
도 2f 및 도 3f에 도시된 바와 같이, 제1희생하드마스크패턴(26)을 형성한다. 제1희생하드마스크층(26A)을 식각하므로써 제1희생하드마스크패턴(26)이 형성될 수 있다. 제1희생하드마스크패턴(26)은 제2방향으로 연장된 라인 앤드 스페이스 패턴이 될 수 있다. 즉, 제1희생하드마스크패턴(26)은 라인형태이며, 복수의 라인이 제2스페이스(27)를 갖고 형성될 수 있다. 제1희생하드마스크패턴(26)은 제1하드마스크패턴(23) 및 제2하드마스크패턴(25)과 교차하는 방향으로 연장될 수 있다. 예를 들어, 제1방향과 제2방향은 수직교차하는 방향이다. 다른 실시예에서, 제1방향과 제2방향은 사선 방향으로 교차될 수도 있다.
위와 같이, 제1희생하드마스크패턴(26)을 형성하므로써, 제2스페이스(27) 아래에 제1하드마스크패턴(23)과 제2하드마스크패턴(25)이 동시에 노출된다. 제1하드마스크패턴(23)과 제2하드마스크패턴(25)의 일부는 제1희생하드마스크패턴(26)에 의해 커버된다.
제1희생하드마스크패턴(26)은 싱글 패터닝 공정으로 형성할 수 있다. 예를 들면, 감광막패턴을 이용한 식각 공정에 의해 형성될 수 있다. 따라서, 제1희생하드마스크패턴(26)의 선폭은 제1 및 제2하드마스크패턴(23, 25)의 선폭보다 더 크게 형성될 수 있다. 제1희생하드마스크패턴(26)의 선폭을 조절하므로써 제1오픈부와 제2오픈부간의 간격을 선택적으로 조절할 수 있다.
도 2g 및 도 3g에 도시된 바와 같이, 제2하드마스크패턴(25)을 선택적으로 식각한다, 이때, 제1하드마스크패턴(23)과 제1희생하드마스크패턴(26)이 마스크가 된다. 제2하드마스크패턴(25)을 식각하므로써, 제1오픈부(28)가 형성된다. 제1오픈부(28)는 제2하드마스크패턴(25)에 형성된다. 아울러, 제1오픈부(28)는 제1하드마스크패턴(23) 사이에 형성된다. 제1희생하드마스크패턴(26) 아래에는 제2하드마스크패턴(25)이 잔류한다.
제1오픈부(28)는 홀형태가 될 수 있다. 제1오픈부(28)의 식각프로파일은 경사진 프로파일을 가질 수 있다. 제2하드마스크패턴(25)을 식각할 때, 폴리머 발생조건을 이용하면 제1오픈부(28)의 측벽을 경사지게 형성할 수 있다. 제1오픈부(28)를 형성하기 위해 건식식각을 실시할 수 있다. 특히, 플라즈마를 이용하여 식각할 수 있다.
도 2h 및 도 3h에 도시된 바와 같이, 제1오픈부(28)를 갭필하는 제2희생하드마스크층(29A)을 형성한다. 제2희생하드마스크층(29A)은 탄소가 함유된 탄소함유물질을 포함한다. 제2희생하드마스크층(29A)은 카본층을 포함할 수 있다. 제2희생하드마스크층(29A)은 제1오픈부(28)를 용이하게 갭필하기 위해 스핀온도포법을 이용하여 형성한다.
도 2i 및 도 3i에 도시된 바와 같이, 제2희생하드마스크층(29A)을 평탄화한다. 이에 따라, 제2희생하드마스크패턴(29)이 형성된다. 제2희생하드마스크층(29A)의 평탄화는 제1희생하드마스크패턴(26)의 표면이 노출될때까지 진행할 수 있다. 따라서, 제2희생하드마스크패턴(29)은 제1희생하드마스크패턴(26) 사이에 형성된다. 제2희생하드마스크패턴(29은 제2방향으로 연장된 라인 앤드 스페이스 패턴이 될 수 있다. 즉, 제2희생하드마스크패턴(29)은 라인형태이다. 제2희생하드마스크패턴(29)은 제1희생하드마스크패턴(26)과 나란하게 연장되는 형태이다.
위와 같이, 제1희생하드마스크패턴(26)과 제2희생하드마스크패턴(29)을 번갈아 형성한다.
도 2j 및 도 3j에 도시된 바와 같이, 제1희생하드마스크패턴(26)을 제거한다. 이에 따라, 제2희생하드마스크패턴(29)에 의해 부분적으로 제1하드마스크패턴(23) 및 제2하드마스크패턴(25)이 노출된다.
다음으로, 제2희생하드마스크패턴(29)과 제2하드마스크패턴(25)을 마스크로 이용하여 제1하드마스크패턴(23)을 식각한다. 이에 따라, 제2오픈부(30)가 형성된다. 제2오픈부(30)는 제1하드마스크패턴(23)에 형성된다. 아울러, 제2오픈부(30)는 제2하드마스크패턴(25) 사이에 형성된다.
도 2k 및 도 3k에 도시된 바와 같이, 제2희생하드마스크패턴(29)을 제거한다. 이에 따라, 제1오픈부(28)가 다시 노출된다. 제2오픈부(30)와 제1오픈부(28)는 서로 이격되어 어레이(array)를 이룰 수 있다.
위와 같이, 제1오픈부(28)와 제2오픈부(30)를 포함하는 하이브리드 하드마스크패턴(31)을 형성할 수 있다. 하이브리드 하드마스크패턴(31)은 제1하드마스크패턴(23)과 제2하드마스크패턴(25)을 포함한다. 제1하드마스크패턴(23)과 제2하드마스크패턴(25)은 어느 한 방향으로 인접하여 형성된다. 제1하드마스크패턴(23)과 제2하드마스크패턴(25)은 동일한 방향으로 연장된 라인패턴이다. 제2하드마스크패턴(25)에 제1오픈부(28)가 형성되고, 제1하드마스크패턴(23)에 제2오픈부(30)가 형성된다.
상술한 바에 의해, 균일한 선폭을 갖는 제1오픈부(28)와 제2오픈부(30)를 형성할 수 있다. 제1오픈부(28)와 제2오픈부(30) 사이에 분리층이 없으나, 위 방법에 의하면 제1오픈부(28)와 제2오픈부(30)간의 브릿지를 방지할 수 있다. 또한, 이종 패턴간 스페이싱 마진이 전혀 없는 상태라 하더라도 이웃하는 오픈부들간의 브릿지를 방지할 수 있다.
도 2l 및 도 3l에 도시된 바와 같이, 하이브리드 하드마스크패턴(31)을 마스크로 이용하여 피식각층(22)을 식각한다. 이에 따라, 피식각층(22)에 복수의 패턴(32)이 형성된다. 패턴(32)은 제1오픈부(28)와 제2오픈부(30)가 전사된 형태이다. 패턴(32)은 콘택홀을 포함할 수 있다. 패턴(32)은 서클 형태를 갖는다. 최초 레이아웃상에서 정의된 패턴(32)의 형태가 서클이 아니더라도 본 실시예를 적용하면, 서클형태의 패턴(32)을 형성할 수 있다.
도 4는 본 실시예에 따른 패턴의 형성 과정을 도시한 모식도이다.
도 4를 참조하면, 패턴(43)을 형성하기 위해 레티클이 사용될 수 있다. 레티클에 정의된 예비 패턴의 모양은 도면부호 '41'과 같은 직사각형의 모양을 가질 수 있다. 이러한 예비 패턴이 전사되어 형성되는 오픈부(42)는 타원의 형태를 가질 수 있다. 오픈부(42)는 하드마스크패턴에 형성되는 구조로서, Y축 방향(Y1, Y2)에서 식각이 더 잘 일어나게 되므로 타원의 형태가 될 수 있다. X축 방향(X1, X2)에서는 식각이 거의 일어나지 않는다. 이러한 식각 원리에 의해 최종적으로 피식각층에 형성되는 패턴(43)은 써클의 형태가 될 수 있다.
도 5는 비교예에 따른 패턴 어레이를 도시한 도면이다.
도 5를 참조하면, 잘 알려진 LELE 방식이나 메쉬형 SPT 공정에 의해 제1라인패턴(51)과 제2라인패턴(52)을 형성할 수 있다. 제1라인패턴(51)과 제2라인패턴(52)은 수직 교차하는 방향으로 배열될 수 있다. 이와 같은 제1라인패턴(51)과 제2라인패턴(52)을 이용하여 하드마스크층을 식각하므로써 오픈부(53)가 형성될 수 있다. 오픈부(53)가 형성된 하드마스크패턴을 식각마스크로 하여 피식각층을 식각한다.
그러나, 비교예는 이웃하는 오픈부(53)간에 분리 구조가 형성된다. 따라서, 이웃하는 오픈부(53)간의 간격(54, 55)이 일정 간격 존재할 수 밖에 없기 때문에 고집적화하는데 한계가 있다.
또한, 비교예는 오픈부의 형태 및 선폭이 불균일해지는 문제가 있다.
도 6a 내지 도 6c는 다른 실시예에 따른 하드마스크패턴 배열을 도시한 도면이다.
도 6a 내지 도 6c를 참조하면, 제1하드마스크패턴(61)과 제2하드마스크패턴(62)을 번갈아 형성한다. 다음에, 제1희생하드마스크패턴(63)을 형성한다. 이때, 제1희생하드마스크패턴(63)이 제1 및 제2하드마스크패턴(61, 62)과 사선방향으로 교차하는 즉, 일정 기울기를 갖고 교차하도록 형성된다. 따라서, 제1하드마스크패턴(61)에 타원형태의 제1오픈부(64)가 형성될 수 있다.
후속하여, 제2희생하드마스크패턴(65)또한 일정 기울기를 갖고 교차하도록 형성되며, 이에 따라 제2하드마스크패턴(62)에 형성되는 제2오픈부(66)도 타원형태가 된다.
제1 및 제2오픈부(64, 66)가 타원형태라 하더라도 최종 패턴의 모양은 써클 형태가 된다(도 4 참조).
도 7a 내지 도 7c는 또다른 실시예에 따른 하드마스크패턴 배열을 도시한 도면이다.
도 7a 내지 도 7c를 참조하면, 제1하드마스크패턴(71)과 제2하드마스크패턴(72)을 번갈아 형성한다. 제1하드마스크패턴(71)과 제2하드마스크패턴(72)은 각각 사선 방향으로 기울어져 형성될 수 있다. 다음에, 제1희생하드마스크패턴(73)을 형성한다. 이때, 제1희생하드마스크패턴(73)이 제1 및 제2하드마스크패턴(71, 72)과 사선방향으로 교차하는 즉, 일정 기울기를 갖고 교차하도록 형성된다. 따라서, 제1하드마스크패턴(71)에 타원형태의 제1오픈부(74)가 형성될 수 있다.
후속하여, 제2희생하드마스크패턴(75)또한 일정 기울기를 갖고 교차하도록 형성되며, 이에 따라 제2하드마스크패턴(72)에 형성되는 제2오픈부(76)도 타원형태가 된다.
제1 및 제2오픈부(74, 76)가 타원형태라 하더라도 최종 패턴의 모양은 써클 형태가 된다(도 4 참조).
상술한 실시예들에 따른 하이브리드 하드마스크구조물을 식각마스크로 하여 형성되는 패턴은 고종횡비를 갖는 패턴을 포함할 수 있다. 예를 들어, 패턴은 캐패시터의 스토리지노드가 형성되는 영역을 포함한다. 또한, 패턴은 콘택플러그가 형성되는 콘택홀을 포함할 수 있다. 또한, 패턴은 필라구조물이 매립될 영역을 포함할 수 있다. 또한, 패턴은 소자분리막이 매립될 트렌치를 포함할 수 있고, 이에 따라 활성영역을 형성할 수 있다.
상술한 실시예들에 따른 반도체장치는 DRAM(Dynamic Random Access Memory)에 적용될 수 있으며, 이에 한정되지 않고 SRAM(Static Random Access Memory), 플래시메모리(Flash Memory), FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PRAM(Phase Change Random Access Memory) 등의 메모리에 적용될 수 있다.
도 8은 메모리 카드를 보여주는 개략도이다.
도 8을 참조하면, 메모리 카드(400)는 제어기(410) 및 메모리(420)를 포함할 수 있다. 제어기(410) 및 메모리(420)는 전기적인 신호를 교환할 수 있다. 예를 들면, 제어기(410)의 명령에 따라서 메모리(420) 및 제어기(410)는 데이터를 주고받을 수 있다. 이에 따라, 메모리 카드(400)는 메모리(420)에 데이터를 저장하거나 또는 메모리(420)로부터 데이터를 외부로 출력할 수 있다. 메모리(420)는 앞서 설명한 바와 같은 패턴을 구비하는 반도체장치를 포함할 수 있다. 이러한 메모리 카드(400)는 다양한 휴대용 기기의 데이터 저장 매체로 이용될 수 있다. 예를 들면, 메모리 카드(400)는 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card, SM), 씨큐어 디지털 카드(secure digital, SD), 미니 씨큐어 디지털 카드(mini secure digital card, mini SD), 또는 멀티 미디어 카드(multi media card, MMC) 등을 포함할 수 있다.
도 9는 전자 시스템을 보여주는 블록도이다.
도 9를 참조하면, 전자 시스템(500)은 프로세서(510), 입/출력 장치(530) 및 칩(520)을 포함할 수 있고, 이들은 버스(540)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(510)는 프로그램을 실행하고, 전자 시스템(500)을 제어하는 역할을 할 수 있다. 입/출력 장치(530)는 전자 시스템(500)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 전자 시스템(500)은 입/출력 장치(530)를 이용하여 외부 장치, 예를 들면 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 칩(520)은 프로세서(510)의 동작을 위한 코드 및 데이터를 저장할 수 있고, 프로세스(510)에서 주어지는 동작을 일부 처리할 수 있다. 예를 들면, 칩(520)은 앞서 설명한 패턴을 구비하는 반도체장치를 포함할 수 있다. 전자 시스템(500)은 칩(520)을 필요로 하는 다양한 전자 제어 장치를 구성할 수 있으며, 예를 들면 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크 (solid state disk: SSD), 가전 제품(household appliances) 등에 이용될 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
21 : 기판 22 : 피식각층
23 : 제1하드마스크패턴 25 : 제2하드마스크패턴
26 : 제1희생마스크패턴 28 : 제1오픈부
29 : 제2희생마스크패턴 30 : 제2오픈부
32 : 패턴

Claims (26)

  1. 피식각층 상에 복수의 트렌치에 의해 분리되는 복수의 제1하드마스크패턴을 형성하는 단계;
    상기 트렌치를 갭필하는 복수의 제2하드마스크패턴을 형성하는 단계;
    상기 제2하드마스크패턴에 복수의 제1오픈부를 형성하는 단계;
    상기 제1하드마스크패턴에 복수의 제2오픈부를 형성하는 단계; 및
    상기 피식각층을 식각하여 상기 제1오픈부와 제2오픈부가 전사된 복수의 패턴을 형성하는 단계
    를 포함하는 반도체장치 제조 방법.
  2. 제1항에 있어서,
    상기 제1오픈부와 제2오픈부는 동일한 크기를 갖거나 또는 서로 다른 크기를 갖는 반도체장치 제조 방법.
  3. 제1항에 있어서,
    상기 제2하드마스크패턴에 복수의 제1오픈부를 형성하는 단계는,
    상기 제1 및 제2하드마스크패턴 상에 상기 제1 및 제2하드마스크패턴과 교차하는 방향으로 연장되는 복수의 제1희생하드마스크패턴을 형성하는 단계; 및
    상기 제1희생하드마스크패턴과 제1하드마스크패턴을 마스크로 하여 상기 제2하드마스크패턴을 식각하는 단계
    를 포함하는 반도체장치 제조 방법.
  4. 제3항에 있어서,
    상기 제1희생하드마스크패턴을 형성하는 단계는,
    상기 제1 및 제2하드마스크패턴 상에 제1희생하드마스크층을 형성하는 단계;
    상기 제1희생하드마스크층 상에 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 식각마스크로 하여 상기 제1희생하드마스크층을 식각하는 단계
    를 포함하는 반도체장치 제조 방법.
  5. 제4항에 있어서,
    상기 제1희생하드마스크패턴은 상기 제1 및 제2하드마스크패턴보다 선폭을 크게 하여 형성하는 반도체장치 제조 방법.
  6. 제3항에 있어서,
    상기 제1희생하드마스크패턴과 제1하드마스크패턴은 동일 물질로 형성하는 반도체장치 제조 방법.
  7. 제6항에 있어서,
    상기 제1희생하드마스크패턴과 제1하드마스크패턴은 실리콘산화물을 포함하는 반도체장치 제조 방법.
  8. 제3항에 있어서,
    상기 제1하드마스크패턴에 복수의 제2오픈부를 형성하는 단계는,
    상기 제1오픈부를 채우고 상기 제1 및 제2하드마스크패턴과 교차하는 방향으로 연장되는 복수의 제2희생하드마스크패턴을 형성하는 단계; 및
    상기 제2희생하드마스크패턴과 제2하드마스크패턴을 마스크로 하여 상기 제1희생하드마스크패턴과 제1하드마스크패턴을 식각하는 단계
    를 포함하는 반도체장치 제조 방법.
  9. 제8항에 있어서,
    상기 제2희생하드마스크패턴을 형성하는 단계는,
    상기 제1오픈부를 갭필하도록 전면에 카본함유층을 형성하는 단계; 및
    상기 제1 및 제2하드마스크패턴의 표면이 노출되도록 상기 카본함유층을 평탄화하는 단계
    를 포함하는 반도체장치 제조 방법.
  10. 제8항에 있어서,
    상기 제2희생하드마스크패턴은 카본함유물질로 형성하고, 상기 제2하드마스크패턴은 폴리실리콘으로 형성하는 반도체장치 제조 방법.
  11. 제1항에 있어서,
    상기 제1오픈부와 제2오픈부는 지그재그 형태의 홀 어레이를 이루는 반도체장치 제조 방법.
  12. 제1항에 있어서,
    상기 제1오픈부와 제2오픈부는 바닥으로 갈수록 선폭이 작아지는 경사진 프로파일(slope profile)을 갖고 형성되는 반도체장치 제조 방법.
  13. 제1항에 있어서,
    상기 복수의 패턴을 형성하는 단계 이후에,
    상기 제1 및 제2하드마스크패턴을 제거하는 단계; 및
    상기 복수의 패턴에 각각 캐패시터의 스토리지노드를 형성하는 단계
    를 더 포함하는 반도체장치 제조 방법.
  14. 제1항에 있어서,
    상기 제1하드마스크패턴을 형성하는 단계는,
    상기 피식각층 상에 복수의 희생라인패턴을 형성하는 단계;
    상기 희생라인패턴을 포함한 전면에 제1하드마스크층을 형성하는 단계;
    상기 제1하드마스크층을 에치백하여 상기 희생라인패턴의 양측벽에 스페이서 형상의 상기 제1하드마스크패턴을 형성하는 단계; 및
    상기 희생라인패턴을 제거하는 단계
    를 포함하는 반도체장치 제조 방법.
  15. 피식각층 상에 복수의 트렌치에 의해 분리되는 복수의 제1하드마스크패턴을 형성하는 단계;
    상기 트렌치를 갭필하는 복수의 제2하드마스크패턴을 형성하는 단계;
    상기 제1 및 제2하드마스크패턴 상에 상기 제1 및 제2하드마스크패턴과 교차하는 방향으로 연장되는 제1희생패턴을 형성하는 단계;
    상기 제1희생패턴과 제1하드마스크패턴을 식각마스크로 하여 상기 제2하드마스크패턴을 식각하여 복수의 제1오픈부를 형성하는 단계;
    상기 제1오픈부 및 제1희생패턴 사이를 채우는 제2희생패턴을 형성하는 단계
    상기 제2희생패턴과 제2하드마스크패턴을 식각마스크로 하여 상기 제1희생패턴과 제1하드마스크패턴을 식각하여 제2오픈부를 형성하는 단계;
    상기 제2희생패턴을 제거하는 단계; 및
    상기 제1오픈부와 제2오픈부 아래의 피식각층을 식각하여 복수의 홀패턴을 형성하는 단계
    를 포함하는 반도체장치 제조 방법.
  16. 제15항에 있어서,
    상기 제1오픈부와 제2오픈부는 지그재그 형태의 홀 어레이를 이루는 반도체장치 제조 방법.
  17. 제15항에 있어서,
    상기 제1오픈부와 제2오픈부는 바닥으로 갈수록 선폭이 작아지는 경사진 프로파일(slope profile)을 갖고 형성되는 반도체장치 제조 방법.
  18. 제15항에 있어서,
    상기 제1하드마스크패턴은 실리콘산화물을 포함하고, 상기 제2하드마스크패턴은 폴리실리콘을 포함하는 반도체장치 제조 방법.
  19. 피식각층; 및
    복수의 제1오픈부를 갖는 제1하드마스크패턴과 복수의 제2오픈부를 갖는 제2하드마스크패턴이 동일 표면 상에서 교번된 하이브리드 하드마스크구조물을 포함하고,
    상기 제1오픈부와 제2오픈부가 전사되어 상기 피식각층에 복수의 홀패턴이 형성되는 반도체장치.
  20. 제19항에 있어서,
    상기 제1하드마스크패턴은 실리콘산화물을 포함하는 반도체장치.
  21. 제19항에 있어서,
    상기 제2하드마스크패턴은 폴리실리콘을 포함하는 반도체장치.
  22. 제19항에 있어서,
    상기 제1오픈부와 제2오픈부는 지그재그 어레이를 이루는 반도체장치.
  23. 제19항에 있어서,
    상기 제1오픈부와 제2오픈부는 바닥으로 갈수록 선폭이 작아지는 경사진 프로파일을 갖는 반도체장치.
  24. 제19항에 있어서,
    상기 제1오픈부와 제2오픈부는 타원형 또는 다각형의 홀을 포함하고, 상기 패턴은 서클형태의 홀을 포함하는 반도체장치.
  25. 피식각층에 복수의 홀을 패터닝하기 위한 마스크패턴으로서,
    복수의 제1오픈부 사이에 제1분리부를 갖고 어느 한 방향으로 연장된 제1하드마스크패턴; 및
    복수의 제2오픈부 사이에 제2분리부를 갖고 상기 제1하드마스크패턴과 동일한 방향으로 연장된 제2하드마스크패턴을 포함하고,
    상기 제1하드마스크패턴과 제2하드마스크패턴은 교번하여 배치되며 상기 제1오픈부와 제2분리부가 인접하고 상기 제2오픈부와 제1분리부가 인접하는 마스크패턴.
  26. 제25항에 있어서,
    상기 제1오픈부와 제2오픈부는 지그재그 어레이를 이루는 반도체장치.
KR20130048544A 2013-04-30 2013-04-30 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 KR20140129787A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130048544A KR20140129787A (ko) 2013-04-30 2013-04-30 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법
US14/062,563 US9437444B2 (en) 2013-04-30 2013-10-24 Semiconductor device having hard mask structure and fine pattern and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130048544A KR20140129787A (ko) 2013-04-30 2013-04-30 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20140129787A true KR20140129787A (ko) 2014-11-07

Family

ID=51789575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130048544A KR20140129787A (ko) 2013-04-30 2013-04-30 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9437444B2 (ko)
KR (1) KR20140129787A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059262A (ko) * 2015-11-20 2017-05-30 삼성에스디아이 주식회사 막 구조물 제조 방법 및 패턴형성방법
KR20170076479A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9764950B2 (en) * 2013-08-16 2017-09-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
US9530663B1 (en) * 2015-06-23 2016-12-27 Nanya Technology Corp. Method for forming a pattern
KR102323660B1 (ko) 2015-10-13 2021-11-08 삼성전자주식회사 반도체 소자 제조 방법
KR102400320B1 (ko) 2016-03-03 2022-05-20 삼성전자주식회사 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
US10312103B2 (en) 2017-02-28 2019-06-04 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10103022B2 (en) 2017-03-20 2018-10-16 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
CN112768352B (zh) * 2019-11-01 2023-12-19 华邦电子股份有限公司 图案化的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
KR100843716B1 (ko) * 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
JP2010050384A (ja) 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
JP4719910B2 (ja) 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
JP5522622B2 (ja) * 2009-03-18 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びその製造方法
JP5588123B2 (ja) * 2009-05-22 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20100317194A1 (en) * 2009-06-12 2010-12-16 Nanya Technology Corporation Method for fabricating opening
KR101145335B1 (ko) 2010-07-06 2012-05-14 에스케이하이닉스 주식회사 반도체 장치의 콘택 홀 제조 방법
KR101658492B1 (ko) 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101709172B1 (ko) * 2010-11-25 2017-02-22 삼성전자 주식회사 반도체 소자의 제조방법
KR20130006738A (ko) 2011-02-28 2013-01-18 에스케이하이닉스 주식회사 반도체 소자의 콘택홀 형성용 마스크 제조방법
KR101883327B1 (ko) * 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US20140103451A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Finfet circuits with various fin heights
US9786551B2 (en) * 2014-04-29 2017-10-10 Stmicroelectronics, Inc. Trench structure for high performance interconnection lines of different resistivity and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059262A (ko) * 2015-11-20 2017-05-30 삼성에스디아이 주식회사 막 구조물 제조 방법 및 패턴형성방법
KR20170076479A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Also Published As

Publication number Publication date
US9437444B2 (en) 2016-09-06
US20140322915A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
KR20140129787A (ko) 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법
KR102289376B1 (ko) 에어갭을 구비한 반도체 장치 및 그 제조방법
CN102017073B (zh) 在半导体结构中形成经隔离有源区域、沟槽及导电线的方法以及包含其的半导体结构
KR101196392B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US9159560B2 (en) Methods of forming hole patterns of semiconductor devices
KR102180050B1 (ko) 반도체 소자 및 그 제조 방법
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
KR102064266B1 (ko) 반도체 소자용 패턴 및 그 형성 방법
KR20160074859A (ko) 반도체 장치, 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
US20080186648A1 (en) Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices
US10811355B2 (en) Methods of forming semiconductor devices
KR20150012033A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20160123576A (ko) 라인 패턴들을 포함하는 반도체 소자
JP2008283168A (ja) 半導体素子の微細パターン形成方法
US7846825B2 (en) Method of forming a contact hole and method of manufacturing a semiconductor device having the same
US20150311297A1 (en) Semiconductor device and method of forming thereof
US9287300B2 (en) Methods for fabricating semiconductor devices
US11289337B2 (en) Method of forming patterns
KR20140028906A (ko) 반도체 소자 및 그 제조방법
TW201731029A (zh) 非揮發性記憶體的製造方法
KR20230117972A (ko) 반도체 장치 및 그 제조 방법
KR20130069098A (ko) 반도체 장치의 제조방법
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
KR100911675B1 (ko) 반도체 소자의 커패시터 형성 방법
JP2006093742A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination