CN112768352B - 图案化的方法 - Google Patents
图案化的方法 Download PDFInfo
- Publication number
- CN112768352B CN112768352B CN201911060589.3A CN201911060589A CN112768352B CN 112768352 B CN112768352 B CN 112768352B CN 201911060589 A CN201911060589 A CN 201911060589A CN 112768352 B CN112768352 B CN 112768352B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask pattern
- containing material
- mask
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000000059 patterning Methods 0.000 title claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 49
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 77
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 26
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052799 carbon Inorganic materials 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 238000012856 packing Methods 0.000 claims description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种图案化的方法，包括：于基底上依序形成目标层、第一层、第二层、第三层以及第一掩膜图案。于第一掩膜图案的侧壁上形成第一间隙壁。移除第一掩膜图案，以于第一间隙壁中形成环绕中心开口的多个周边开口。进行圆角化工艺，以圆角化周边开口并形成第二掩膜图案。以第二掩膜图案为掩膜，移除部分第二层，以形成第三掩膜图案。于第三掩膜图案中形成第二间隙壁。移除第三掩膜图案。以第二间隙壁为掩膜，移除部分第一层与部分目标层。
Description
技术领域
本发明涉及一种图案化的方法，尤其涉及一种着陆垫结构的制造方法。
背景技术
随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展。在这趋势之下，DRAM的关键尺寸亦逐渐缩小，其导致电容器接触窗及其下方的着陆垫愈来愈密集，进而产生许多问题，例如各个着陆垫的形状不一致、相邻着陆垫之间形成不需要的桥接(undesiredbridge)等。另外，当着陆垫的积集度增加时，着陆垫的工艺也愈来愈复杂，进而导致工艺裕度(process window)变小。因此，本领域技术人员在致力于提升电容器接触窗及其下方的着陆垫的积集度的同时，亦需顾及到工艺裕度与元件良率。
发明内容
本发明提供一种图案化的方法，其可制造出均匀形状的多个半导体结构，以提升在单位面积中的半导体结构的积集度。
本发明提供一种图案化的方法，其可提升半导体结构的积集度，同时增加半导体结构的工艺裕度并提升元件良率。
本发明提供一种图案化的方法，其步骤如下。于基底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光刻胶图案。以光刻胶图案为掩膜，移除部分第二含碳材料层，以形成第一掩膜图案。于第一掩膜图案的侧壁上形成第一间隙壁。移除第一掩膜图案，以于第一间隙壁中形成中心开口与环绕中心开口的多个周边开口。进行圆角化工艺，移除部分第二含氮材料层，以形成第二掩膜图案。
本发明提供另一种图案化的方法，其步骤如下。于基底上依序形成目标层、第一层、第二层、第三层以及第一掩膜图案。于第一掩膜图案的侧壁上形成第一间隙壁。移除第一掩膜图案，以于第一间隙壁中形成多个中心开口与环绕多个中心开口的周边开口。进行圆角化工艺，以圆角化多个周边开口并形成第二掩膜图案。以第二掩膜图案为掩膜，移除部分第二层，以形成第三掩膜图案。于第三掩膜图案中形成第二间隙壁。移除第三掩膜图案。以第二间隙壁为掩膜，移除部分第一层与部分目标层。
附图说明
图1A至图1K是本发明第一实施例的一种半导体结构的制造流程的上视示意图。
图2A至图2K是沿着图1A至图1K的切线I-I’的剖面示意图。
图2L至图2N是本发明第二实施例的一种半导体结构的制造流程的剖面示意图。
图3是沿着图1C的切线II-II’的剖面示意图。
图4是沿着图1D的切线II-II’的剖面示意图。
图5A至图5C是本发明一实施例的一种圆角化工艺的上视示意图。
图6是图2E的放大示意图。
具体实施方式
以下实施例说明的图案化方法可视为一种半导体结构的制造方法。此半导体结构可以是动态随机存取存储器(DRAM)的着陆垫或电容器接触窗结构，但本发明不以此为限。
请参照图1A与图2A，本实施例提供一种半导体结构的制造方法，其步骤如下。首先，提供基底100。
具体来说，如图2A所示，基底100包括晶胞区R1、周边区R2以及位于晶胞区R1与周边区R2之间的防护环区R3。
如图2A所示，于基底100上形成复合层堆叠，其由下至上依序包括介电层102、阻障层104、导体层106、第一含氮材料层108、第一含碳材料层110、第二含氮材料层112、第二含碳材料层114、抗反射层116以及光刻胶图案118。
在一实施例中，介电层102可以是氮化硅层，其可利用化学气相沉积法(CVD)来形成。阻障层104的材料可以是金属(例如Ti、Ta等)，其可利用CVD来形成。导体层106的材料可例如是金属(例如W、Cu、AlCu等)，其可利用CVD来形成。在一实施例中，第一含氮材料层108、第二含氮材料层112的材料例如是氮化硅、氮氧化硅或其组合，第一含氮材料层108的厚度约为30nm至50nm，第二含氮材料层112的厚度约为60nm至80nm，其可利用CVD或原子层沉积法(ALD)来形成。在一实施例中，第一含碳材料层110、第二含碳材料层114的材料例如是类金刚石碳(Diamond-like carbon)、非晶形碳膜(amorphous carbon film)、高选择性透明(High selectivity Transparency)膜或其组合，其厚度约为70nm至100nm，其可利用CVD来形成。在一实施例中，抗反射层116的材料包括有机聚合物、碳或氮氧化硅等，其厚度约为20nm至30nm，其可利用CVD来形成。在一实施例中，光刻胶图案118的材料包括正型光刻胶、负型光刻胶等，其可利用旋转涂布法与显影工艺来形成。
值得注意的是，如图1A所示，光刻胶图案118包括光刻胶图案118a、118b。光刻胶图案118a包括位于晶胞区R1中的彼此分离的多个岛状图案。光刻胶图案118b包括位于防护环区R3中的沿着Y方向延伸的条状图案。另外，虽然图1A的切线I-I’仅横越两个光刻胶图案118a，但在不同于切线I-I’的剖面上亦具有多个光刻胶图案118a(其示出为虚线)。
请参照图1A-图1B与图2A-图2B，以光刻胶图案118为掩膜，移除部分抗反射层116与部分第二含碳材料层114，以形成第一掩膜图案214。在此情况下，如图1B所示，第一掩膜图案214复制光刻胶图案118，其亦包括第一掩膜图案214a、214b。第一掩膜图案214a包括位于晶胞区R1中的彼此分离的多个岛状图案。第一掩膜图案214b包括位于防护环区R3中的沿着Y方向延伸的条状图案。在本实施例中，第二含氮材料层112可用以当作形成第一掩膜图案214的蚀刻停止层。另外，如图2B所示，第一掩膜图案214的顶面上仍残留部分抗反射层116a。
请参照图1C、图2C以及图3，于基底100上形成第一间隙壁材料120，以共形地覆盖第一掩膜图案214的顶面与侧壁。在一实施例中，第一间隙壁材料120包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅或其组合，其厚度约为30nm至50nm，其可利用ALD来形成。
值得注意的是，如图1C所示，位于晶胞区R1中的第一掩膜图案214a是以六方最密堆积(hexagonal closed packing)的形式排列的柱状图案(从剖面图2C来看)或岛状图案(从上视图1C来看)。具体来说，沿着Y方向的相邻两个第一掩膜图案214a之间的空隙G1的距离D1会小于沿着X方向的相邻两个第一掩膜图案214a之间的空隙G2的距离D2。在此情况下，如图2C与图3所示，第一间隙壁材料120具有突出部120p与凹陷部120r。突出部120p位于相邻两个第一掩膜图案214a之间的空隙G1中；而凹陷部120r位于突出部120p的两侧，如图2C所示。突出部120p的顶面120t1高于凹陷部120r的顶面120t2。在一实施例中，如图1C所示，凹陷部120r对应于相邻三个第一掩膜图案214之间的形心C。
另一方面，沿着Y方向的相邻两个第一掩膜图案214a之间的空隙G1的距离D1亦小于沿着Y方向的第一掩膜图案214a、214b之间的空隙G3的距离D3。在此情况下，如图3所示，第一间隙壁材料120会填满空隙G1，而不会填满空隙G3。因此，填入空隙G1中的第一间隙壁材料120的顶面120t1会高于填入空隙G3中的第一间隙壁材料120的顶面120t3。
请参照图1C-图1D、图2C-图2D以及图3-图4，进行蚀刻工艺，移除部分第一间隙壁材料120、第一掩膜图案214上的抗反射层116a以及部分第二含氮材料层112，以暴露出第一掩膜图案214的顶面214t。在此情况下，如图2D所示，第一间隙壁220形成在第一掩膜图案214的侧壁上。突出部120p(如图3所示)的高度降低以形成连接部220c(如图4所示)，其连接Y方向上的相邻两个第一掩膜图案214a之间的空隙G1的第一间隙壁220。另外，凹陷部120r(如图2C所示)及其下方的部分第二含氮材料层112亦被移除，以形成开口221(如图2D所示)。如图1D所示，开口221可视为周边开口，其环绕第一掩膜图案214a。上述蚀刻工艺可以是非等向性蚀刻工艺，例如反应性离子蚀刻(RIE)工艺或是干式蚀刻工艺。
请参照图1D-图1E与图2D-图2E，移除第一掩膜图案214，以形成中心开口223及开口225。周边开口221环绕中心开口223。值得注意的是，如图1E所示，相较于具有圆形图案的中心开口223，周边开口221呈现三角形或类三角形。在一些实施例中，6个周边开口221以中心开口223为圆心，呈放射状排列。另外，如图2E所示，中心开口223两侧的第一间隙壁220的顶面220t1高于连接部220c的顶面220t2。另一方面，开口225可视为条状开口，其位于防护环区R3中且沿着Y方向延伸。
请参照图1E-图1F与图2E-图2F，进行圆角化工艺，移除部分第二含氮材料层112a，以形成第二掩膜图案212。在一些实施例中，上述的圆角化工艺包括沉积步骤与蚀刻步骤。具体来说，如图5A与图5B所示，进行沉积步骤，以在周边开口221的侧壁上形成氧化物层227。在此情况下，如图5B所示，氧化物层227容易填满呈三角形的周边开口221的尖角部分，而使得经沉积的周边开口221a变得圆滑。另外，氧化物层227亦会形成在中心开口223的侧壁，以使经沉积的中心开口223a更为圆滑。在一实施例中，上述的沉积步骤可使用包括SiCl4与O2的反应气体，以形成氧化硅层227。但本发明不以此为限。另一方面，从放大剖面图6来看，氧化物层227不仅覆盖周边开口221的侧壁与中心开口223的侧壁，还延伸覆盖第一间隙壁220的顶面220t1与连接部220c的顶面220t2。在一些实施例中，氧化物层227亦形成在周边开口221的底面与中心开口223的底面，以构成连续结构，毯覆于图6的结构上。值得注意的是，连接部220c的顶面220t2上的氧化物层227的厚度T1大于连接部220c的侧壁上的氧化物层227的厚度T2。如此一来，此氧化物层227可进一步地阻挡后续蚀刻步骤，从而避免相邻两个周边开口221连接(特别是在晶胞区R1的边缘区域)，而导致后续着陆垫结构桥接的问题。也就是说，此氧化物层227可有效地增加工艺裕度，进而提升良率。
在形成氧化物层227之后，可进行蚀刻步骤，以扩大并圆角化周边开口221b与中心开口223b，进而完成第一循环，如图5B与图5C所示。在一实施例中，上述的蚀刻步骤可以是使用包括CH3F与O2的蚀刻气体，以移除氧化硅层227。但本发明不以此为限。在替代实施例中，上述的蚀刻步骤可包括主蚀刻步骤与过蚀刻步骤。上述的主蚀刻步骤对第二含氮材料层112a的蚀刻速率大于对氧化物层227的蚀刻速率。上述的过蚀刻步骤对第二含氮材料层112a的蚀刻速率大于对第一含碳材料层110的蚀刻速率。在此情况下，如图1F与图2F所示，第一含碳材料层110可视为移除第二含氮材料层112a的蚀刻停止层，使得第一含碳材料层110外露于第二掩膜图案212。在替代实施例中，在完成上述的第一循环之后，如图5C所示，部分氧化物层227a仍残留在周边开口221b的周围。另外，在完成上述的第一循环之后，可选择性地重复进行上述的沉积步骤与上述的蚀刻步骤，以完成第二循环。根据实际需求，上述的第二循环可以是多次的第二循环，以使周边开口221b与中心开口223b向下延伸至第一含碳材料层110，且达到所需的尺寸。在此情况下，如图1F，周边开口221b与中心开口223b可以是形状一致的圆形开口。在一实施例中，周边开口221b与中心开口223b的直径可介于30nm至40nm之间。周边开口221b与中心开口223b的直径分布的标准差可小于或等于5nm或是介于10％至15％之间。
另外，沿着Y方向的相邻两个第二掩膜图案212之间具有连接部212c，以连接沿着Y方向的相邻两个第二掩膜图案212。此外，第二掩膜图案212上仍残留部分第一间隙壁220a。
在一实施例中，通过在第一掩膜图案214的侧壁上形成第一间隙壁220，并将第一间隙壁220当作蚀刻掩膜，以增加图案密度或特征密度的制造方法可称为自对准双重图案化(self-alignment double patterning，SADP)工艺。具体来说，在进行自对准双重图案化工艺之后，如图1F所示，在单一个中心图案CP(其对应于图1C的第一掩膜图案214a)的周围增加了至少6个周边图案PP。换言之，自对准双重图案化工艺可增加图案密度或特征密度的积集度，以克服现行微影工艺中光源解析度的限制。
请参照图1F-图1G与图2F-图2G，以第二掩膜图案212为掩膜，移除部分第一含碳材料层110，以形成第三掩膜图案210。在此情况下，如图1G与图2G所示，第一含氮材料层108可视为移除第一含碳材料层110的蚀刻停止层，使得第一含氮材料层108外露于第三掩膜图案210。值得注意的是，当第二掩膜图案212与第一含氮材料层108的材料皆为氮化硅时，第一含氮材料层108的致密度大于第二掩膜图案212的致密度。也就是说，第一含氮材料层108可用以当作移除第一含碳材料层110的蚀刻停止层，而不会有损耗或是仅些微损耗。
请参照图1G-图1H与图2G-图2H，通过湿式蚀刻工艺，移除第三掩膜图案210上的第二掩膜图案212与第一间隙壁220a，以暴露出第三掩膜图案210的顶面210t。
请参照图1I与图2I，于第一含氮材料层108上形成第二间隙壁材料122。如图2I所示，第二间隙壁材料122覆盖第三掩膜图案210的顶面210t且填入第三掩膜图案210中的空隙。在一实施例中，第二间隙壁材料122包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅或其组合，其厚度约为40nm至50nm，其可利用CVD或ALD来形成。
请参照图1I-图1J与图2I-图2J，接着，进行对第二间隙壁材料122进行回蚀刻工艺，移除部分第二间隙壁材料122，以暴露出第三掩膜图案210的顶面210t。在此情况下，如图2J所示，第二间隙壁222形成在第三掩膜图案210中，且晶胞区R1中的第二间隙壁222的顶面222t与第三掩膜图案210的顶面210t实质上共平面。
请参照图1J-图1K与图2J-图2K，移除第三掩膜图案210，以暴露出第一含氮材料层108的顶面。在此情况下，如图2K所示，留在第一含氮材料层108上的第二间隙壁222可用以当作蚀刻掩膜，以图案化下方的第一含氮材料层108与导体层106，以于晶胞区R1中的基底100上形成多个着陆垫，并于防护环区R3中的基底100上形成防护环。
具体来说，在形成图2K的结构之后，如图2L所示，以第二间隙壁222为掩膜，移除部分第一含氮材料层108、部分导体层106以及部分阻障层104，以暴露出介电层102的顶面。在此情况下，图案化的导体层206复制第二间隙壁222的图案，以形成着陆垫206a与防护环206b，其中着陆垫206a位于晶胞区R1中，而防护环206b则是位于防护环区R3中。在一些实施例中，着陆垫206a包括中心图案CP与环绕中心图案CP的周边图案PP。在另一实施例中，着陆垫206a与防护环206b是同时形成且具有相同材料。此外，如图2L所示，图案化的导体层206的顶面上仍残留部分第一含氮材料层108a。在一些实施例中，中心图案CP与周边图案PP的直径可介于30nm至40nm之间。中心图案CP与周边图案PP的直径分布的标准差可小于或等于5nm或是介于10％至15％之间。
请参照图2L与图2M，于介电层102上形成介电材料(未示出)，以填入图案化的导体层206中的空隙并覆盖图案化的导体层206的顶面206t。接着，进行回蚀刻工艺，以移除部分介电材料与第一含氮材料层108a，进而暴露出图案化的导体层206的顶面206t。在此情况下，如图2M所示，图案化的导体层206的顶面206t与介电层130的顶面130t可视为共平面。在一些实施例中，介电层130的材料包括氧化硅、氮化硅、氮氧化硅或其组合。
请参照图2M与图2N，在回蚀刻工艺之后，可在介电层130上形成另一介电层132。接着，在介电层132中形成多个电容器开口134，并将多个电容器136分别形成在电容器开口134中。具体来说，各电容器136可包括下电极、上电极以及位于下电极与上电极之间的电容介电层(未示出)。在一实施例中，介电层132的材料可例如是氧化硅。下电极与上电极的材料例如是氮化钛、氮化钽、钨、钛钨、铝、铜或金属硅化物。电容介电层可包括高介电常数材料层(即介电常数高于4的介电材料)，其材料例如是下述元素的氧化物，如：铪、锆、铝、钛、镧、钇、钆或钽，又或是氮化铝，或是上述任意组合。
在本实施例中，如图2N所示，晶胞区R1的着陆垫206a可视为电容器接触窗，以电性连接电容器136与主动区(未示出)。但本发明不以此为限，在其他实施例中，上述的图案化方法亦可应用在不同半导体结构中，以增加图案密度或特征密度的积集度。
举例来说，本发明实施例可提供另一种图案化的方法，其步骤如下。于基底上依序形成目标层、第一层、第二层、第三层以及第一掩膜图案。于第一掩膜图案的侧壁上形成第一间隙壁。移除第一掩膜图案，以于第一间隙壁中形成多个中心开口与环绕多个中心开口的周边开口。进行圆角化工艺，以圆角化多个周边开口并形成第二掩膜图案。以第二掩膜图案为掩膜，移除部分第二层，以形成第三掩膜图案。于第三掩膜图案中形成第二间隙壁。移除第三掩膜图案。以第二间隙壁为掩膜，移除部分第一层与部分目标层，以形成目标图案。在本实施例中，目标图案的图案密度可大于第一掩膜图案的图案密度，以有效地提升半导体结构的积集度。在一些实施例中，目标图案的直径可介于30nm至40nm之间。另外，目标图案的直径分布的标准差可小于或等于5nm或是介于10％至15％之间。
综上所述，本发明实施例通过复合层堆叠搭配双重图案化工艺，以同时形成多个目标图案。多个目标图案以六方最密堆积的形式排列，其可有效提升半导体结构的积集度。另外，本发明实施例可通过圆角化工艺使得周边开口变得更为圆形，以与中心开口的尺寸趋近一致。此外，上述的圆角化工艺所形成的氧化物层还可进一步地阻挡后续蚀刻步骤，从而避免相邻两个周边开口连接(特别是在晶胞区的边缘区域)，而导致后续半导体结构桥接的问题。换言之，本发明实施例可有效地增加工艺裕度，进而提升良率。
Claims (9)
1.一种图案化的方法，包括：
于基底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光刻胶图案；
以所述光刻胶图案为掩膜，移除部分第二含碳材料层，以形成第一掩膜图案；
于所述第一掩膜图案的侧壁上形成第一间隙壁；
移除所述第一掩膜图案，以于所述第一间隙壁中形成中心开口与环绕所述中心开口的多个周边开口；以及
进行圆角化工艺以形成第二掩膜图案，其中所述圆角化工艺包括以下步骤：
进行沉积步骤，以在所述多个周边开口的侧壁上形成氧化物层：以及
进行蚀刻步骤，以移除部分所述第二含氮材料层以及部分所述氧化物层，使得所述多个周边开口扩大并圆角化，进而完成第一循环。
2.根据权利要求1所述的图案化的方法，其中所述沉积步骤包括使用包括SiCl4与O2的反应气体，且所述氧化物层为氧化硅。
3.根据权利要求1所述的图案化的方法，其中所述蚀刻步骤包括使用包括CH3F与O2的蚀刻气体。
4.根据权利要求3所述的图案化的方法，其中所述蚀刻步骤包括：
主蚀刻步骤，所述主蚀刻步骤对所述第二含氮材料层的蚀刻速率大于对所述氧化物层的蚀刻速率；以及
过蚀刻步骤，所述过蚀刻步骤对所述第二含氮材料层的蚀刻速率大于对所述第一含碳材料层的蚀刻速率。
5.根据权利要求1所述的图案化的方法，其中所述氧化物层覆盖所述第一间隙壁的顶面与侧壁，所述第一间隙壁的所述顶面上的所述氧化物层的厚度大于所述第一间隙壁的所述侧壁上的所述氧化物层的厚度。
6.根据权利要求1所述的图案化的方法，其中在完成所述第一循环之后，还包括重复进行所述沉积步骤与所述蚀刻步骤，以完成第二循环。
7.根据权利要求1所述的图案化的方法，其中所述基底包括晶胞区、周边区以及位于所述晶胞区与所述周边区之间的防护环区，而形成在所述晶胞区中的所述第一掩膜图案包括多个柱状图案，其以六方最密堆积的形式排列。
8.根据权利要求1所述的图案化的方法，还包括：
以所述第二掩膜图案为掩膜，移除部分所述第一含碳材料层，以形成第三掩膜图案；
于所述第三掩膜图案中形成第二间隙壁；以及
移除所述第三掩膜图案。
9.一种图案化的方法，包括：
于基底上依序形成目标层、第一层、第二层、第三层以及第一掩膜图案；
于所述第一掩膜图案的侧壁上形成第一间隙壁；
移除所述第一掩膜图案，以于所述第一间隙壁中形成中心开口与环绕所述中心开口的多个周边开口；
进行圆角化工艺以形成第二掩膜图案，其中所述圆角化工艺包括以下步骤：
进行沉积步骤，以在所述多个周边开口的侧壁上形成氧化物层：以及
进行蚀刻步骤，以移除部分所述第三层以及部分所述氧化物层，使得所述多个周边开口扩大并圆角化；
以所述第二掩膜图案为掩膜，移除部分所述第二层，以形成第三掩膜图案；
于所述第三掩膜图案中形成第二间隙壁；
移除所述第三掩膜图案；以及
以所述第二间隙壁为掩膜，移除部分所述第一层与部分所述目标层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911060589.3A CN112768352B (zh) | 2019-11-01 | 2019-11-01 | 图案化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911060589.3A CN112768352B (zh) | 2019-11-01 | 2019-11-01 | 图案化的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768352A CN112768352A (zh) | 2021-05-07 |
| CN112768352B true CN112768352B (zh) | 2023-12-19 |
Family
ID=75692046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911060589.3A Active CN112768352B (zh) | 2019-11-01 | 2019-11-01 | 图案化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768352B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377010A (zh) * | 2021-05-19 | 2022-11-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578932A (zh) * | 2012-08-03 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 实现自对准型双重图形的方法 |
| TW201535473A (zh) * | 2013-12-23 | 2015-09-16 | 美光科技公司 | 形成圖案之方法 |
| CN105140100A (zh) * | 2014-05-28 | 2015-12-09 | 台湾积体电路制造股份有限公司 | 使用双重图案化的自对准纳米线的形成 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697316B2 (en) * | 2012-06-11 | 2014-04-15 | Nanya Technology Corp. | Hard mask spacer structure and fabrication method thereof |
| US8889558B2 (en) * | 2012-12-12 | 2014-11-18 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| KR20140129787A (ko) * | 2013-04-30 | 2014-11-07 | 에스케이하이닉스 주식회사 | 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 |
| KR20160085043A (ko) * | 2015-01-07 | 2016-07-15 | 에스케이하이닉스 주식회사 | 패턴 형성 방법 |
| KR102325201B1 (ko) * | 2015-04-22 | 2021-11-11 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2019
- 2019-11-01 CN CN201911060589.3A patent/CN112768352B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578932A (zh) * | 2012-08-03 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 实现自对准型双重图形的方法 |
| TW201535473A (zh) * | 2013-12-23 | 2015-09-16 | 美光科技公司 | 形成圖案之方法 |
| CN105140100A (zh) * | 2014-05-28 | 2015-12-09 | 台湾积体电路制造股份有限公司 | 使用双重图案化的自对准纳米线的形成 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768352A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011525B2 (en) | Landing pad structure and method of manufacturing the same | |
| US8120103B2 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
| KR20100104685A (ko) | 커패시터를 갖는 반도체 장치의 형성방법 | |
| CN105826166A (zh) | 金属-绝缘体-金属（mim）电容器和形成方法 | |
| US11152368B2 (en) | Semiconductor device including storage node electrode having filler and method for manufacturing the same | |
| WO2011002590A1 (en) | Method of forming contact hole arrays using a hybrid spacer technique | |
| US7052952B2 (en) | Method for forming wire line by damascene process using hard mask formed from contacts | |
| CN112768352B (zh) | 图案化的方法 | |
| US11289493B2 (en) | Patterning method | |
| US20050032304A1 (en) | Method of forming storage node of capacitor in semiconductor memory, and structure therefore | |
| TWI717062B (zh) | 圖案化的方法 | |
| WO2022073368A1 (zh) | 半导体器件制造方法、半导体器件及存储器 | |
| CN111524886B (zh) | 着陆垫结构及其制造方法 | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| TWI771167B (zh) | 半導體元件的製造方法 | |
| TWI715967B (zh) | 半導體結構及其製造方法 | |
| US11264271B2 (en) | Semiconductor fabrication method for producing nano-scaled electrically conductive lines | |
| US8114724B2 (en) | Method for fabricating semiconductor device | |
| US20070075395A1 (en) | Capacitor of a semiconductor device | |
| US20230363135A1 (en) | Method of forming capacitor and method of manufacturing dram element by using the same | |
| KR20230137580A (ko) | 커패시터 및 이를 포함하는 디램 소자 | |
| KR20210127432A (ko) | 수직형 메모리 소자의 제조 방법 | |
| KR20010077098A (ko) | 더블 패드층을 구비하는 반도체장치 및 그 제조방법 | |
| TW200941648A (en) | Capacitor with planar-type bottom electrodes and method of forming the same | |
| KR20060041349A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |