JP3803516B2 - ドライエッチング方法及び半導体装置の製造方法 - Google Patents
ドライエッチング方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3803516B2 JP3803516B2 JP26886499A JP26886499A JP3803516B2 JP 3803516 B2 JP3803516 B2 JP 3803516B2 JP 26886499 A JP26886499 A JP 26886499A JP 26886499 A JP26886499 A JP 26886499A JP 3803516 B2 JP3803516 B2 JP 3803516B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- insulating film
- forming
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、ドライエッチング方法に係り、とくに選択性の高い新規なエッチング抑制膜を用いたシリコン酸化膜の選択エッチング方法及び半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
現在の自己整合型コンタクト形成(SAC:Self Alignment Contact)に用いられるエッチングプロセスは、ゲ−ト間に層間絶縁膜のコンタクト孔の開口を行う。また、コンタクト孔形成において、ゲ−トの微細化傾向に伴い、コンタクト孔の口径がゲ−ト上の肩部分(上面と側面との間の角)にかかることにより、シリコン酸化膜の対シリコン窒化膜に高選択エッチングが要求されている。しかし、従来のドライエッチング技術では、半導体基板上のシリコン窒化膜の選択比は、高選択性が得られるものの、自己整合型コンタクト形成(SAC)の際、ゲ−ト上の肩の選択比が約三分の一程度と減少する。そのため、自己整合型コンタクト形成(SAC)において、ゲ−ト−コンタクト間でショ−トを引き起こすという問題が発生する。とくにゲ−トのアスペクト比が高くなるNAND型EEPROM構造の製造プロセスでは、シリコン窒化膜の肩の損傷が極端で、自己整合型コンタクト形成(SAC)は、非常に困難である。また、シリコン酸化膜の対シリコン窒化膜の選択比を上げることにより、コンタクト孔の底部でエッチングレ−トが極端に遅くなる、また、エッチングストップという現象及び形状がテ−パ−形状になるという問題が生じている。
【0003】
現在、素子領域平坦化形成(AC Planarization)のエッチングプロセスでは、素子領域(AA)形成後、上部にシリコン酸化膜を一定に膜厚制御を行う。前記の素子領域平坦化形成(AC Planarization)の際、疎部と密部でシリコン酸化膜の成膜形状が異なるため、疎部でシリコン酸化膜の膜厚制御を行った後、ポリシリコンを成膜し、疎部分のみマスクとしてポリシリコンが残るまで平坦化を行う。この平坦化の際、疎部分のシリコン酸化膜割れが発生すると、次の工程のエッチングプロセスではシリコン窒化膜の選択比が取れないこともあり、前記のサンプルを用いてエッチングを行うと、素子領域上部のシリコン窒化膜及びマスクのポリシリコン膜剥離の際に、半導体基板のシリコンが深く抉れてしまう。
【0004】
現在、1チップにDRAMとロジックとが混載するコンタクト孔形成(AC Planarization)のエッチングプロセスでは、アルミニウム配線上部のバリアメタルと高選択比を保ちながら層間絶縁膜のエッチングを行う。しかし、デザインル−ルの違いから、DRAM部の方がロジック部と比較して層間絶縁膜の膜厚は、100nmと厚い。また、ロジック部分の方が合わせ幅(フリンジ)がDRAM部と比較して四分の一程度である。通常エッチングは、DRAM部分の厚い膜厚に合わせてエッチングを行うため、ロジック部分で合わせずれが生じた場合は、アルミニウム配線間の層間絶縁膜を削ってしまうボ−ダレスなエッチングになってしまう。その結果、コンタクト孔形成後、接続配線(タングステン)を埋め込む際に埋め込み性が悪くなること及び配線間でショ−トを起こすという問題があった。
現在、アルミニウム埋め込み配線形成工程 (Dual Damascene又は Damascene) の際、コンタクト孔形成後配線溝の深さ制御を行うためシリコン窒化膜をストッパ−としている。しかし、シリコン窒化膜が層間絶縁膜に挟まれており、しかもこのシリコン窒化膜がそのまま絶縁膜として半導体装置に組み込まれて使用されるので層間絶縁膜の比誘電率が上がり、配線容量が大きくなり、伝播速度が遅くなってしまうという半導体装置としての弊害が残ってしまう。
【0005】
【発明が解決しようとする課題】
本発明は、このような事情によりなされたものであり、シリコン酸化膜の選択エッチング方法において、エッチング抑制膜として新規な材料を用いることにより、ボーダレスなエッチングにならないドライエッチング方法及び半導体装置の製造方法を提供する。
本発明の目的は、シリコン酸化膜の選択エッチング方法において、エッチング抑制膜として新規な材料をゲ−ト上に用いることにより、自己整合型コンタクト形成(SAC)エッチングプロセスにおいて、ゲ−ト部分の肩(上面と側面との間の角)の損傷を抑制することによりゲ−ト間のショ−トを減少させるドライエッチング方法を提供する。
本発明の目的は、シリコン酸化膜の選択エッチング方法において、ポリシリコンの代わりに、エッチング抑制膜としてC及びHを含有するシリコン酸化膜(有機SOG膜)を用いることにより、素子領域平坦化形成時に疎部分の割れをなくし、シリコン酸化膜を制御性良く平坦化してチップ不良をなくすドライエッチング方法を提供することにある。
【0006】
本発明の目的は、シリコン酸化膜の選択エッチング方法において、エッチング抑制膜としてC及びHを含有するシリコン酸化膜(有機シリコン酸化膜)を用いること及びHを含有するシリコン酸化膜(無機シリコン酸化膜)の選択エッチング方法において、エッチング抑制膜としてC及びHを含有するシリコン酸化膜 (有機シリコン酸化膜)を用いる。またC及びHを含有する膜及びHを含有するシリコン酸化膜は、塗布型装置で成膜するのでロジック部及びDRAM部での層間絶縁膜のばらつきを抑制する。したがって、とくにロジック部でのボ−ダレスエッチングを抑制し、配線間でショ−トをなくしてチップ不良のないドライエッチング方法を提供することにある。
本発明の目的は、シリコン酸化膜の選択エッチング方法において、エッチング抑制膜としてC及びHを含有するシリコン酸化膜(有機シリコン酸化膜)を用いることにより、アルミニウムの埋め込み配線の配線溝の深さ制御を行い、且つ層間絶縁膜の比誘電率を下げ、配線容量が小さくなり、且つ伝播速度を速くするドライエッチング方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明は、ドライエッチング方法を用いてシリコン酸化膜を選択エッチングする方法において、エッチング抑制膜としてC及びHを含有するシリコン酸化膜 (有機シリコン酸化膜)を用いることにより、反応性ガスを活性化させて半導体基板上の被エッチング膜を選択的にエッチングすることを特徴とするものである。前記C及びHを含有するシリコン酸化膜(有機シリコン酸化膜)は、エッチング後、改質処理または剥離をすることによりシリコン酸化膜を選択的にエッチングする。
【0008】
本発明のドライエッチング方法は、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜としてC及びHを含有するシリコン酸化膜を選択エッチングする方法において、前記被エッチング膜の下に形成されるエッチング抑制膜として前記C及びHを含有するシリコン酸化膜より小さいエッチングレートを有するC及びHを含有するシリコン酸化膜を用いることにより基板上の被エッチング膜を選択的にエッチングし、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、前記エッチング抑制膜は、前記エッチングされるC及びHを含有するシリコン酸化膜よりCH 3 を多く含んでいることを特徴としている。
【0009】
本発明の半導体装置の製造方法は、半導体基板上に第1の絶縁膜を介して少なくとも1対のゲートを形成する工程と、前記ゲート上にシリコン窒化膜からなる第2の絶縁膜を形成する工程と、前記ゲート上の前記第2の絶縁膜の上にエッチング抑制膜を形成する工程と、前記ゲート、前記第2の絶縁膜及び前記エッチング抑制膜を被覆するようにシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第3の絶縁膜をマスクを介してエッチングすることにより前記1対のゲートのゲート間に底面を有するコンタクト孔を形成する工程を具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記シリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C 4 F 8 、CO、Ar及びO 2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴としている。
また、本発明の半導体装置の製造方法は、半導体基板主面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に金属配線をその表面が露出するように埋め込み形成する工程と、前記第1の絶縁膜及び前記金属配線の前記露出する表面上にエッチング抑制膜からなる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に前記金属配線の前記表面が底面に露出するコンタクト孔を形成する工程と、前記第3の絶縁膜の前記コンタクト孔を含む領域をマスクを介してエッチングして、前記第2の絶縁膜の前記コンタクト孔が底面に形成された配線溝を形成する工程と、前記コンタクト孔及び前記配線溝に接続配線及び金属配線を埋め込む工程とを具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記シリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴としている。
また、本発明の半導体装置の製造方法は、半導体基板上に第1の絶縁膜を介して少なくとも1対のゲートを形成する工程と、前記ゲート上にシリコン窒化膜からなる第2の絶縁膜を形成する工程と、前記ゲート上の前記第2の絶縁膜の上にエッチング抑制膜を形成する工程と、前記ゲート、前記第2の絶縁膜及び前記エッチング抑制膜を被覆するようにHを含有するシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第3の絶縁膜をマスクを介してエッチングすることにより前記1対のゲートのゲート間に底面を有するコンタクト孔を形成する工程を具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記Hを含有するシリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C 4 F 8 、CO、Ar及びO 2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴としている。
【0010】
また、本発明の半導体装置の製造方法は、半導体基板主面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に金属配線をその表面が露出するように埋め込み形成する工程と、前記第1の絶縁膜及び前記金属配線の前記露出する表面上にエッチング抑制膜からなる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にHを含有するシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に前記金属配線の前記表面が底面に露出するコンタクト孔を形成する工程と、前記第3の絶縁膜の前記コンタクト孔を含む領域をマスクを介してエッチングして、前記第2の絶縁膜の前記コンタクト孔が底面に形成された配線溝を形成する工程と前記コンタクト孔及び前記配線溝に接続配線及び金属配線を埋め込む工程とを具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記Hを含有するシリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴としている。
また、本発明の半導体装置の製造方法は、半導体基板主面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に金属配線をその表面が露出するように埋め込み形成する工程と、前記第1の絶縁膜及び前記金属配線の前記露出する表面上にエッチング抑制膜からなる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にC及びHを含有するシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に前記金属配線の前記表面が底面に露出するコンタクト孔を形成する工程と、前記第3の絶縁膜の前記コンタクト孔を含む領域をマスクを介してエッチングして、前記第2の絶縁膜の前記コンタクト孔が底面に形成された配線溝を形成する工程と前記コンタクト孔及び前記配線溝に接続配線及び金属配線を埋め込む工程とを具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記C及びHを含有するシリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜として前記C及びHを含有するシリコン酸化膜より小さいエッチングレートを有するC及びHを含有するシリコン酸化膜を用いるドライエッチング方法を用い、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、前記エッチング抑制膜は、前記エッチングされるC及びHを含有するシリコン酸化膜よりCH 3 を多く含んでいることを特徴としている。
【0012】
【発明の実施の形態】
以下、図面を参照しながら発明の実施の形態を説明する。
まず、図1乃至図5を参照して第1の実施例を説明する。
図1は、マグネトロンRIE装置の概略断面図、図2は、シリコン酸化膜に対するエッチングレートのエッチングガスに含まれる酸素流量依存性を示す特性図、図3及び図4は、この実施例の自己整合型コンタクト形成(SAC)工程を示す断面図、図5は、この実施例の自己整合型コンタクト形成(SAC)工程を示す断面図である。真空チャンバー1の内部にはシリコンウエハーなどの被処理物2を載置する載置台3が設けられている。この載置台3に対向して対向電極6′が設けられている。をこの載置台3は、温度調節機構を有しており、被処理物2の温度を制御できるようになっている。また、真空チャンバーの天壁には、ガス導入管4が接続されている。ガス導入管4から真空チャンバーにガスが導入され、排気口5の弁により圧力が調整される。圧力が安定を示した後載置台3下の高周波電極6から高周波を印可することにより真空チャンバー内にプラズマが発生する。またこの装置は磁石7を回転させることにより被処理物2と平行に磁界を作り、プラズマ中のイオンに異方性を持たせ被処理物2をエッチングする。
【0013】
次に、この実施例で用いたサンプルのシリコン酸化膜のドライエッチングを説明する。サンプルのシリコン酸化膜には、シリコン基板上にプラズマCVD装置により成膜されたシリコン酸化膜(A)、高密度プラズマ(HDP:High Density Plasma)装置により成膜されたPSG膜(B)、シリコン基板上に塗布型装置により成膜され、網目結合を有する有機SOG膜(R7)、ラダ−結合を有した有機SOG膜(AS418)及び無機SOG膜(Fox)を成膜したものがある。有機シリコン酸化膜であるSOG(Spin On Glass) 膜は、シラノール(Si(OH)4 )をアルコールに溶かして基板に回転塗布し、400℃程度の温度でベーキングして形成した膜である。
図2に、図1に示したマグネトロンRIE装置を用いて、シリコン酸化膜(A)、PSG(Phospho-Silicate Glass)膜(B)、有機SOG(R7)、有機SOG膜(AS418)及び無機SOG膜(Fox)のエッチングレ−トを算出した結果を示している。反応性ガスとしては、この実施例で用いられるC4 F8 /CO/Ar=10/50/200(sccm)を条件に酸素(O2 )を微量に(0から20(sccm))添加した混合ガスを用いる。
【0014】
圧力は、40mTorr、高周波電力は、1700W、ウエハ−基板温度は、20℃の条件でエッチングを行っている。図2から、シリコン酸化膜(A)は酸素(O2 )を0≦O2 ≦10(sccm)の範囲で添加してエッチングすることにより、そのエッチングレ−トは殆ど変化しない。またPSG膜(B)のエッチングレートは、シリコン酸化膜(A)の約1.2倍程度早いが、酸素流量に対する変化は同じ様な傾向である。しかし、無機SOG膜(Fox)のエッチングレ−トは、O2 を5sccm添加することにより、エッチングレ−トが酸素を添加しない場合と比較して、約3.3倍程度上昇する傾向を示した。また、有機SOG膜(R7)は、0≦O2 ≦5(sccm)の範囲では、エッチングレ−トが緩やかに上昇し、5≦O2 ≦10(sscm)の範囲では、エッチングレ−トがO2 を添加しない時と比較し、約8倍程度上昇する傾向を示している。有機SOG膜(AS418)に関しては、0≦O2 ≦5(sccm)の範囲では、エッチングレ−トが緩やかに上昇し、5≦O2 ≦10(sscm)の範囲では、エッチングレ−トがO2 を添加しない時と比較し、約13倍程度上昇する傾向を示している。
【0015】
この原因としては、有機SOG膜((R7)、(AS418))に含まれるCH3 基及び無機SOG膜(Fox)に含まれるHがCFのFを取り、Cを堆積させるためO2 を添加することで堆積させたCがCO及びCO2 になって除去されるためと考えられる。この結果を基に有機SOG膜(AS418)をエッチング抑制膜としてシリコン酸化膜を選択エッチングする際、0≦O2 ≦15(sccm)の範囲では有機SOG膜(AS418)のエッチングレ−トは、PSG膜より低いため抑制膜として寄与する。また、有機SOG膜(AS418)のエッチング抑制膜として無機SOG膜(Fox)を選択エッチングする際、0≦O2 ≦15(sccm)の範囲では有機SOG膜(AS418)のエッチングレ−トは、無機SOG膜(Fox)より低いためエッチング抑制膜として寄与する。エッチングガスのCOは、この場合エッチングには直接寄与しない。この結果からエッチングレ−ト変化に寄与するC、F及びO2 の関係は、C/O2 ≧6、F/O≧5.3が成立する。さらに反応性ガスの総流量に対し、酸素ガスの割合は、5.5%以下であることが成立する。酸素ガスをこの割合もしくは無添加にするエッチングガスをドライエッチングに用いると、シリコン酸化膜に対して十分選択比のとれるエッチング抑制膜としてC及びHを含有するシリコン酸化膜(有機シリコン酸化膜)を用いることができる。
【0016】
さらに、コンタクトホール、溝パターンが存在する領域でエッチング抑制膜にエッチングレートの小さい膜を使うことにより、アスペクト比の関係から選択比が上がり、図2の結果よりこの領域ではアスペクト比3〜5で選択比が5倍程度上昇する。
また、結合状態の異なるAS−418は、R7よりCH基量が多いためにAS−418の方がR7に比べてエッチングレートが小さくなると考えられる。これによりCH3 の異なる有機SOG膜を使うことで、加工の際CH3 基の多いSOG膜をエッチング抑制膜として使用することができる。これは有機だけではなく無機でも同様のことが言える。
また、この実施例ではシリコン窒化膜の高選択エッチング条件と同様の特性が必要とするため、酸素(O2 )は、添加ガスとしてできる限り添加しないエッチング条件が要求される。そのためこの実施例は、自己整合型コンタクト形成(SAC)及び素子領域平坦化形成(AC planarization)C4 F8 /CO/Ar=10/50/200(sccm)条件に、圧力は40mTorr、高周波電力は1700W、ウエハ−基板温度は20℃の条件でエッチングを行っている。
【0017】
図3は、この実施例の自己整合型コンタクト形成(SAC)の構造を示す。シリコン半導体などの半導体基板16の表面上には熱酸化膜(SiO2 )15が形成されている。熱酸化膜15上には1対のゲート構造が形成されている。ゲート構造は、まず、熱酸化膜15の上に直接形成されたポリシリコン膜14と、このポリシリコン膜14の上に形成されたタングステンシリサイド(WSi)膜13と、タングステンシリサイド膜13の上に形成されたシリコン窒化膜(SiN)12と、シリコン窒化膜12の上に形成されたSOG膜11(図2の有機SOG膜(R7))から構成され、このゲート構造は、シリコン窒化膜12′により被覆保護されている。このシリコン窒化膜12′を被覆するようにPSG膜10が形成されている。PSG膜10は、平坦化されて表面に有機物などの反射防止膜9が形成されている。この反射防止膜9の上にフォトレジスト8が形成され、これはパターニングされている。
この様に、半導体基板16上に有機SOG膜(R7)11をマスクとしてゲ−ト12、13を形成する。その後シリコン窒化膜12′を薄く引いてからPSG膜10を成膜させ、これをCMPにより平坦化した。その後、反射防止膜9を塗布し、フォトレジスト8をコンタクト孔形状にパタ−ンニングを行う。
【0018】
次に、パターニングされたフォトレジスト8をマスクに、C4 F8 /CO/Ar=10/50/200(sccm)条件に、圧力は40mTorr高周波電力は1700W、ウエハ−基板温度は20℃の条件でエッチングを行う。このエッチングによりゲート間にコンタクト孔23が形成される。この実施例ではゲ−ト部のシリコン窒化膜12の肩の損傷が殆ど見られないことが分かった。
また、有機SOG膜(R7)の膜厚を制御すること、膜種を変えること及びプロセスガスを制御することなどにより下地のシリコン窒化膜を制御良く削ることができる。これにより、現状の下地をぬくプロセス及びその後の剥離、ウエット処理の工程を削除することが可能である。
図5は、この実施例におけるドライエッチング方法をNAND型EEPROMに適用した例である。ここで示されるゲート構造は、ゲート絶縁膜である熱酸化膜15上に形成された第1のゲートであるアモルファスシリコン膜18と、アモルファスシリコン膜18上のシリコン窒化酸化膜(NO膜)17と、シリコン窒化酸化膜17上のポリシリコン膜14と、ポリシリコン膜14の上に形成されたタングステンシリサイド膜13と、タングステンシリサイド膜13の上に形成されたシリコン窒化膜12と、シリコン窒化膜12の上に形成されたSOG膜11から構成され、このゲート構造は、膜厚20nm〜30nm程度のシリコン窒化膜12′により被覆保護されている。
【0019】
パターニングされたフォトレジスト8をマスクに、C4 F8 /CO/Ar=10/50/200(sccm)という条件に加え、圧力は40mTorr、高周波電力は1700W、ウエハ−基板温度は20℃の条件でエッチングを行う。添加ガスとしての酸素ガスは、5sccm以下程度は添加しても良い。このエッチングによりゲート間にコンタクト孔24が形成される。この実施例ではゲ−ト部のシリコン窒化膜12の肩(上面と側面の間の角)の損傷が殆ど見られない。
このように、ゲートのアスペクト比が高くなるNAND型EEPROMの製造プロセスでも有機SOG膜(AS418)の膜厚を制御すること及びプロセスガスを酸素ガスの添加量を調整するなどプロセスガスを制御することにより容易に自己整合型コンタクト形成(SAC)ができる。
この実施例では、層間絶縁膜にPSG膜を使用しているが、プラズマ、減圧もしくは常圧CVD装置又はHDP装置で成膜したシリコン酸化膜及びエッチング抑制膜として、有膜SOG膜(AS418)を用いる時のみ、塗布型装置で成膜した有機SOG膜(R7)、無機SOG膜(Fox)でも使用可能である。また、エッチング抑制膜として有機SOG膜(R7)を使用しているが、無機SOG膜(Fox)でも膜厚を制御すること及びプロセスガスを制御することにより、同様の効果が得られる。更にエッチング抑制膜として、シリコン酸化窒化膜(SiON)を用いても同様の結果が得られる。
【0020】
次に、図6及び図7を参照して第2の実施例を説明する。
図6は、素子領域平坦化形成プロセスを説明する半導体基板の断面図である。素子領域AA(蜜部)は、シリコンなどの半導体基板16主面に絶縁膜が埋め込まれる溝(STI:Shallow Trench Isolation )25が形成されている。半導体素子が形成されていない素子分離領域BB(疎部)には溝25より大きい溝(STI)25′が形成されている。素子領域にはポリッシング保護膜となるシリコン窒化膜12が形成されている。この半導体基板16上にCVD法などによりシリコン酸化膜19を形成する。素子領域AAには半導体素子が素子分離領域間に高密度に形成されている。したがって、その表面には凹凸があって平坦になっていない。一方素子分離領域BBでは凹凸がなくほぼ平坦になっている。シリコン酸化膜19上には有機SOG膜11が形成されている。ここで、素子領域AAは、シリコン酸化膜19の凸部には有機SOG膜11が形成されておらず、凹部にはこれを埋めるように有機SOG膜11が形成され、素子分離領域BBは、素子領域AA部分より膜厚に有機SOG膜11が形成されており、全体として有機SOG膜11は、平坦な表面を有している。有機SOG膜11には、図2にその特性を示した有機SOG膜(AS418)を塗布して形成する。
【0021】
図7は、素子分離平坦化形成プロセスを説明する工程断面図であり、図6に示す段階からシリコン酸化膜19を平坦化するまでのプロセスを説明する。
まず、有機SOG膜(AS418)11をマスクに、C4 F8 /CO/Ar=10/50/200(sccm)条件に加えて、圧力は40mTorr高周波電力は1700W、半導体基板温度は20℃の条件でシリコン酸化膜19のエッチングを行う。添加ガスとしての酸素ガスは、5sccm以下程度は添加しても良い。層間絶縁膜であるシリコン酸化膜19のエッチングを行ってから有機SOG膜11を剥離する。この時、O2 アッシャーを行った後、水:HFが200:1の希HFを用いることで選択比が100程度で有機SOG膜を除去することができる。その後CMPを行ってシリコン酸化膜19の表面を平坦化させる。シリコン酸化膜19の疎部分(素子分離領域BB)の割れをなくし、制御性を良く平坦化することができる。この実施例では、エッチング抑制膜として、有機SOG膜(AS418)を使用しているが、有機SOG膜(R7)、無機SOG膜(Fox)でも可能である。
【0022】
次に、図8及び図9を参照して第3の実施例を説明する。
図8は、DRAMとロジック回路が混載された半導体基板の断面図、図9は、図8に示す半導体基板上の絶縁膜をエッチングするプロセスを説明する断面図である。この実施例は、半導体基板上の絶縁膜にアルミ配線を形成後、有機SOG膜(R7)をアルミ配線部分に塗布し、その上に無機SOG膜(Fox)を塗布することにより、層間絶縁膜の平坦化を行うことに特徴がある。
シリコン半導体基板16上にはDRAM部及びロジック部にTi/TiN膜などからなるバリヤメタル層21で挟まれたアルミニウム配線22が形成されている。半導体基板16上にはアルミニウム配線22を埋め込むようにエッチング抑制膜として有機SOG膜(AS418)11が塗布形成されている。その上に無機SOG膜20が塗布形成されている。この後、有機などの反射防止膜9を塗布し、この上にフォトレジスト8を形成する。フォトレジスト8は、コンタクト孔形状にパタ−ンニングされる。DRAM部の配線幅は、ロジック部の配線幅より5割以上大きく形成されている。
【0023】
次に、図9に示すように、DRAM部及びロジック部のアルミニウム配線22上に無機SOG膜20のコンタクト孔27、27′をエッチング形成する。この実施例のコンタクト孔形成のエッチング条件として、無機SOG膜(Fox)20の対有機SOG膜(AS418)11の選択比を考慮にいれ、C4 F8 /CO/Ar/O2 =10/50/200/5(sccm)の条件に加えて、圧力は40mTorr高周波電力は1700W、半導体基板温度は20℃の条件で行う。この結果、ロジック部ではアルミニウム配線22の配線幅が小さいのでコンタクト孔27′とアルミニウム配線22との間では合わせずれが発生し易いが、合わせずれ部分のオーバーエッチング深さ(d)は、高々30nm程度にすることができた。従来技術では300nmにもなることがある。この結果、アルミニウムの埋め込み性が良くなり配線間でショ−トが抑制される。
この実施例では層間絶縁膜として無機SOG膜(Fox)を使用しているが、プラズマ、減圧又は常圧CVD装置及びHDP装置で成膜したシリコン酸化膜及び塗布膜装置で成膜した有機SOG膜(R7)を用いることも可能である。
また、層間絶縁膜の膜厚を制御すること、膜種を変えること及びプロセスガスを制御することなどにより、更にボ−ダレスエッチングの抑制が可能になる。
【0024】
次に、図10及び図11を参照して第4の実施例を説明する。
図10は、配線が形成された半導体基板の断面図、図11は、図10に示す半導体基板上の絶縁膜をエッチングするプロセスを説明する断面図である。この実施例は、半導体基板上の絶縁膜にアルミニウム配線を形成後、有機SOG膜(AS418)をアルミニウム配線部分に塗布し、その上に絶縁膜を形成してコンタクト孔を形成することに特徴がある。
シリコン半導体基板16上に層間絶縁膜としてPSG膜10が形成されている。PSG膜10にはTi/TiN膜などからなるバリヤメタル層21で挟まれたアルミニウム配線22が埋め込まれている。PSG膜10上にはエッチング抑制膜として有機SOG膜(AS418)11が塗布形成されている。その上に、さらにPSG膜10が形成されている。このPSG膜10及び有機SOG膜11には底部にバリアメタル層21が露出するようにコンタクト孔28が形成されている。コンタクト孔28の形成には反射防止膜とパターニングされたフォトレジストを用いた。そして、PSB膜10の上に配線溝形状にパターニングされたフォトレジスト8が形成されている。
【0025】
次に、図11のように、アルミニウムの埋め込み配線を形成するために配線溝加工のエッチングを行う。エッチングは、図2に示すC4F8/CO/Ar/O2=10/50/200/5(sccm)の条件に加えて、圧力は40mTorr高周波電力は1700W、半導体基板温度は20℃の条件で行う。その結果、エッチング抑制膜である有機SOG膜(AS418)がストッパ−となり深さに対し、制御性良く溝29を形成することができた。また、この深さ制御は、配線の伝搬速度に非常に効果的である。
この実施例では層間絶縁膜にPSG膜を使用しているが、プラズマ、減圧もしくは常圧CVD装置及びHDP装置で成膜したシリコン酸化膜及びエッチング抑制膜として有機SOG膜(AS418)を用いる時のみ塗布型装置で成膜した有機SOG膜(R7)、無機SOG膜(Fox)でも可能である。図2に示すエッチングレートを種々組み合わせて選択的に加工ができる。
この実施例では、図1のマグネトロンRIE装置を使用したが、これ以外にもECR、ヘリコン、誘導結合型プラズマ等の他のドライエッチング装置を用いることが可能である。
【0026】
【発明の効果】
以上、本発明によれば、シリコン酸化膜をドライエッチングする際のエッチング抑制膜として、C及びH又はHを含有するシリコン酸化膜 (有機SOG膜、無機SOG膜)を用いることにより、シリコン酸化膜の選択エッチングが可能になる。また、C及びH又はHを含有するシリコン酸化膜をエッチング抑制膜として用いることにより、エッチングガス中の酸素ガスの含有量を適宜変化させることによりシリコン酸化膜の選択エッチングが可能である。さらにC及びH又はHを含有するシリコン酸化膜をエッチング抑制膜に用いることにより、従来エッチング抑制膜として用いられていたシリコン窒化膜が不要になるとともに、配線ストッパとして使用しているシリコン窒化膜の比誘電率の高さを考慮する必要がなくなる。
【図面の簡単な説明】
【図1】本発明で用いられるマグネトロンRIE装置の概略断面図。
【図2】反応性ガスを構成するC4 F8 、CO、Arガスに酸素(O2 )ガス添加量に対する有機SOG膜(AS418)、有機SOG膜(R7)、無機SOG膜(Fox)、シリコン酸化膜(A)及びPSG膜(B)の各エッチングレ−トを示す特性図。
【図3】本発明のエッチング処理すべき半導体基板の部分断面図。
【図4】本発明のエッチング処理後の形状を示した半導体基板の部分断面図。
【図5】本発明のエッチング処理後の形状を示した半導体基板の部分断面図。
【図6】本発明のエッチング処理すべき半導体基板の部分断面図。
【図7】本発明のエッチング処理後の形状を示した半導体基板の部分断面図。
【図8】本発明のエッチング処理すべき半導体基板の部分断面図。
【図9】本発明のエッチング処理後の形状を示した半導体基板の部分断面図。
【図10】本発明のエッチング処理すべき半導体基板の部分断面図。
【図11】本発明のエッチング処理後の形状を示した半導体基板の部分断面図。
【符号の説明】
1・・・真空チャンバー、 2・・・被処理物、 3・・・載置台、
4・・・ガス導入管、 5・・・排気口、 6・・・高周波電極、
6′・・・対向電極、 7・・・磁石、 8・・・フォトレジスト、
9・・・反射防止膜、 10・・・PSG膜、 11・・・有機SOG膜、
12、12′・・・シリコン窒化膜、
13・・・タングステンシリサイド膜、 14・・・ポリシリコン膜、
15・・・熱酸化膜、 16・・・シリコン半導体基板、
17・・・シリコン窒化酸化膜(NO膜)、
18・・・アモルファスシリコン膜、 19・・・シリコン酸化膜、
20・・・無機SOG膜、 21・・・バリアメタル層、
22・・・アルミニウム配線、
23、24、27、27′、28・・・コンタクト孔、
25、25′、29・・・溝。
Claims (6)
- 活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜としてC及びHを含有するシリコン酸化膜を選択エッチングする方法において、前記被エッチング膜の下に形成されるエッチング抑制膜として前記C及びHを含有するシリコン酸化膜より小さいエッチングレートを有するC及びHを含有するシリコン酸化膜を用いることにより基板上の被エッチング膜を選択的にエッチングし、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、前記エッチング抑制膜は、前記エッチングされるC及びHを含有するシリコン酸化膜よりCH 3 を多く含んでいることを特徴とするドライエッチング方法。
- 半導体基板上に第1の絶縁膜を介して少なくとも1対のゲートを形成する工程と、前記ゲート上にシリコン窒化膜からなる第2の絶縁膜を形成する工程と、前記ゲート上の前記第2の絶縁膜の上にエッチング抑制膜を形成する工程と、前記ゲート、前記第2の絶縁膜及び前記エッチング抑制膜を被覆するようにシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第3の絶縁膜をマスクを介してエッチングすることにより前記1対のゲートのゲート間に底面を有するコンタクト孔を形成する工程を具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記シリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C 4 F 8 、CO、Ar及びO 2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴とする半導体装置の製造方法。
- 半導体基板主面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に金属配線をその表面が露出するように埋め込み形成する工程と、前記第1の絶縁膜及び前記金属配線の前記露出する表面上にエッチング抑制膜からなる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に前記金属配線の前記表面が底面に露出するコンタクト孔を形成する工程と、前記第3の絶縁膜の前記コンタクト孔を含む領域をマスクを介してエッチングして、前記第2の絶縁膜の前記コンタクト孔が底面に形成された配線溝を形成する工程と、前記コンタクト孔及び前記配線溝に接続配線及び金属配線を埋め込む工程とを具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記シリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴とする半導体装置の製造方法。
- 半導体基板上に第1の絶縁膜を介して少なくとも1対のゲートを形成する工程と、前記ゲート上にシリコン窒化膜からなる第2の絶縁膜を形成する工程と、前記ゲート上の前記第2の絶縁膜の上にエッチング抑制膜を形成する工程と、前記ゲート、前記第2の絶縁膜及び前記エッチング抑制膜を被覆するようにHを含有するシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第3の絶縁膜をマスクを介してエッチングすることにより前記1対のゲートのゲート間に底面を有するコンタクト孔を形成する工程を具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記Hを含有するシリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C 4 F 8 、CO、Ar及びO 2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴とする半導体装置の製造方法。
- 半導体基板主面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に金属配線をその表面が露出するように埋め込み形成する工程と、前記第1の絶縁膜及び前記金属配線の前記露出する表面上にエッチング抑制膜からなる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にHを含有するシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に前記金属配線の前記表面が底面に露出するコンタクト孔を形成する工程と、前記第3の絶縁膜の前記コンタクト孔を含む領域をマスクを介してエッチングして、前記第2の絶縁膜の前記コンタクト孔が底面に形成された配線溝を形成する工程と前記コンタクト孔及び前記配線溝に接続配線及び金属配線を埋め込む工程とを具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記Hを含有するシリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜としてC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、この反応ガス中の酸素流量は、5sccm以下であることを特徴とする半導体装置の製造方法。
- 半導体基板主面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に金属配線をその表面が露出するように埋め込み形成する工程と、前記第1の絶縁膜及び前記金属配線の前記露出する表面上にエッチング抑制膜からなる第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にC及びHを含有するシリコン酸化膜からなる第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に前記金属配線の前記表面が底面に露出するコンタクト孔を形成する工程と、前記第3の絶縁膜の前記コンタクト孔を含む領域をマスクを介してエッチングして、前記第2の絶縁膜の前記コンタクト孔が底面に形成された配線溝を形成する工程と前記コンタクト孔及び前記配線溝に接続配線及び金属配線を埋め込む工程とを具備し、前記エッチングは、活性化された反応ガスを用いて行うドライエッチングにより被エッチング膜として前記C及びHを含有するシリコン酸化膜を選択的にエッチングする方法において、前記エッチング抑制膜として前記C及びHを含有するシリコン酸化膜より小さいエッチングレートを有するC及びHを含有するシリコン酸化膜を用い、前記反応ガスは、C4 F8 、CO、Ar及びO2 を含んでおり、前記エッチング抑制膜は、前記エッチングされるC及びHを含有するシリコン酸化膜よりCH 3 を多く含んでいることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26886499A JP3803516B2 (ja) | 1999-09-22 | 1999-09-22 | ドライエッチング方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26886499A JP3803516B2 (ja) | 1999-09-22 | 1999-09-22 | ドライエッチング方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001093886A JP2001093886A (ja) | 2001-04-06 |
JP3803516B2 true JP3803516B2 (ja) | 2006-08-02 |
Family
ID=17464333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26886499A Expired - Fee Related JP3803516B2 (ja) | 1999-09-22 | 1999-09-22 | ドライエッチング方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3803516B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6059048B2 (ja) * | 2013-03-11 | 2017-01-11 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
JP2019204815A (ja) * | 2018-05-21 | 2019-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
-
1999
- 1999-09-22 JP JP26886499A patent/JP3803516B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001093886A (ja) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903345B2 (ja) | 半導体素子の金属配線層形成方法 | |
JP3669681B2 (ja) | 半導体装置の製造方法 | |
US6140224A (en) | Method of forming a tungsten plug | |
US6174800B1 (en) | Via formation in a poly(arylene ether) inter metal dielectric layer | |
JP2000260870A (ja) | ドライエッチングを用いた半導体装置の製造方法 | |
KR100266749B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
JPH0779132B2 (ja) | トレンチ素子分離膜製造方法 | |
US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
US5681425A (en) | Teos plasma protection technology | |
US7772112B2 (en) | Method of manufacturing a semiconductor device | |
US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
US5981376A (en) | Method of forming viahole | |
US6399483B1 (en) | Method for improving faceting effect in dual damascene process | |
JP3312604B2 (ja) | 半導体装置の製造方法 | |
US6503848B1 (en) | Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window | |
JP3803516B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JP3742243B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
KR100268459B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
JPH10116904A (ja) | 半導体装置の製造方法 | |
KR100619394B1 (ko) | 반도체 소자의 디싱 방지 방법 | |
US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
JP2000269336A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH1140669A (ja) | 多層配線構造とその製造方法 | |
JP4570720B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |