JP3742243B2 - ドライエッチング方法および半導体装置の製造方法 - Google Patents
ドライエッチング方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3742243B2 JP3742243B2 JP06993399A JP6993399A JP3742243B2 JP 3742243 B2 JP3742243 B2 JP 3742243B2 JP 06993399 A JP06993399 A JP 06993399A JP 6993399 A JP6993399 A JP 6993399A JP 3742243 B2 JP3742243 B2 JP 3742243B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic silicon
- dry etching
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ドライエッチング方法および半導体装置の製造方法に係り、特にシリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する有機シリコン（ポリシラン）膜を用いたドライエッチング方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、例えばトレンチキャパシタを形成するためにシリコン基板に深いトレンチを加工形成する際、シリコン基板上の層間絶縁膜をエッチング加工（開口）して層間絶縁膜マスクを形成する。この際、微細加工に伴い、層間絶縁膜上に薄膜のレジストパターンを用いて高アスペクトのエッチングを行うことが要求される。
【０００３】
また、層間絶縁膜マスクを形成する際、フッ素系のガスを用いて層間絶縁膜のエッチングを行うが、高アスペクトのエッチングを行うため、長時間にわたって高パワ−でのエッチングが必要とされる。その結果、層間絶縁膜のエッチング加工中に、温度が上昇し、エッチング生成物としてレジスト上部に付着しているフッ化物層が熱により動く。これにより、層間絶縁膜のエッチング加工時に開口部の周面に凹凸の形状（スキャロップという）が発生する。
【０００４】
しかし、上記スキャロップは、シリコン基板に深いトレンチを加工形成する際にトレンチの周面に転写されるので、この後、トレンチの周面に薄いキャパシタ絶縁膜を形成し、導電体（キャパシタ電極）を埋め込んだ時、キャパシタ絶縁膜にリークが発生する原因となってしまう。
【０００５】
今後の微細加工に伴い、層間絶縁膜マスクの形成に際して高アスペクトのエッチングが一層要求され、層間絶縁膜マスクを形成する際のレジストマスクもさらに薄膜化されるので、層間絶縁膜マスクの加工が非常に困難になる。
【０００６】
また、上記したような深いトレンチ加工を行うための層間絶縁膜マスクの形成に限らず、微細加工のためのレジストの薄膜化に伴い、マスク加工、コンタクトホ−ルの高アスペクトエッチング、溝配線加工およびその他の加工パターンに際して層間絶縁膜の加工は非常に困難になる。
【０００７】
特に、レジストに対するエッチング選択比が低いシリコン窒化膜、有機シリコン酸化膜、無機シリコン酸化膜などのように低誘電率の層間絶縁膜の加工を行う際、エッチングガスとしてＯ2 を過剰に必要とする。この結果、対レジスト選択比が十分にとれなくなり、かつ、微細加工に伴ってレジストが薄膜化するので、低誘電率の層間絶縁膜の加工が非常に困難になる。
【０００８】
一方、半導体基板上の被加工膜に対してドライエッチングを行うためのレジストパターンを形成する際、レジストに対するエッチング選択比が高い反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する有機シリコン（ポリシラン）膜をレジストの下層に成膜しておくことが要求されている。
【０００９】
なお、前記レジストパターンをマスクとしてポリシランのＲＩＥ（反応性イオンエッチング）により加工（パターニング）する時、ＲＩＥによる反応生成物の影響を受け、ポリシランの加工形状の断面がテーパ状になり、かつ、マイクロローディング効果の影響が大きくなるおそれがある。この場合には、前記レジストパターンとポリシランのパターンをマスクとして下層の被加工膜（例えば層間絶縁膜）をエッチング加工すると、層間絶縁膜の加工形状の制御、エッチング深さの寸法のばらつきの制御が困難になる。
【００１０】
【発明が解決しようとする課題】
上記したように微細加工のためのレジストの薄膜化に伴い、従来のレジストパターンを用いて層間絶縁膜をエッチング加工する方法は、トレンチ加工を行うためのマスクを形成したり、高アスペクト比の接続用ホ−ルや配線埋め込み用溝およびその他のパターンを形成するための層間絶縁膜の加工が非常に困難になるという問題があった。
【００１１】
また、従来のレジストパターンを用いてレジスト選択比（レジストに対するエッチング選択比対）が低いシリコン窒化膜、有機シリコン酸化膜、無機シリコン酸化膜などのように低誘電率の層間絶縁膜のエッチング加工を行う際、エッチングガスとしてＯ2 を過剰に必要とする結果、対レジスト選択比が十分にとれなくなり、かつ、微細加工に伴ってレジストが薄膜化するので、低誘電率の層間絶縁膜の加工が非常に困難になるという問題があった。
【００１２】
本発明は上記の問題点を解決すべくなされたもので、反射防止膜として少なくとも二種類のポリシランを少なくとも二層に分けて成膜することにより、有機シリコン膜上に形成したレジストパターンをマスクとしてポリシラン膜に対してドライエッチングを行う際、ポリシラン膜の加工形状の断面が垂直状に得られるようになり、エッチング時の反応生成物によって生じるマイクロローディング効果の影響を制御でき、下層の被加工膜をエッチング加工する際に層間絶縁膜の加工形状の制御、エッチング深さの寸法のばらつきの制御性を向上させることが可能になるドライエッチング方法を提供することを目的とする。
【００１４】
さらに、本発明の他の目的は、ドライエッチングに用いたポリシランを除去する際、ＣＭＰにより研磨することにより容易に除去することが可能になるドライエッチング方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の第１のドライエッチング方法は、半導体基板上の被加工膜上に、レジストパターン形成のための反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜する工程と、前記有機シリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとして前記有機シリコン膜に対してドライエッチングを行う第１のエッチング工程とを具備し、前記少なくとも二種類の有機シリコン膜は、互いに組成が異なり、シリコン含有量が大きいものほど下層側に成膜されることを特徴とする。また、前記第１のエッチング工程において有機シリコン膜を加工する際、前記被加工膜に対して所定のエッチング選択性を有することが望ましい。
【００１７】
本発明の第３のドライエッチング方法は、前記第１または第２のドライエッチング方法において、前記第２のエッチング工程により加工された被処理膜をマスクとして、その下層のシリコン層あるいはメタル膜に対してドライエッチングを行う際、同時に前記有機シリコン膜を除去することを特徴とする。
【００２６】
本発明の第１の半導体装置の製造方法は、半導体基板上に形成された層間絶縁膜上に、レジストパターン形成のための反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する互いに組成が異なる少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜し、シリコン含有量が大きいものほど下層側に成膜する工程と、前記有機シリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとして前記有機シリコン膜に対してドライエッチングを行う第１のエッチング工程と、前記第１のエッチング工程により加工された有機シリコン膜をマスクとして、その下層の層間絶縁膜に対してドライエッチングを行い、接続用ホ−ルおよび配線埋め込み用溝の少なくとも一方を形成する第２のエッチング工程とを具備することを特徴とする。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３１】
＜第１の実施の形態＞
第１の実施の形態では、層間絶縁膜上に、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する有機シリコン（ポリシラン）膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとして層間絶縁膜のエッチング加工を行い、コンタクトホールを形成する。
【００３２】
図１（ａ）、（ｂ）は、実施の形態１に係るドライエッチング方法の工程を示している。
【００３３】
図２は、第１の実施の形態で使用したマグネトロンＲＩＥ装置を示す。
【００３４】
図２において、真空チャンバー１の内部に設けられている載置台３上に半導体ウェハ２が載置される。この載置台３は、温度調節機構を有しており、ウェハ２の温度を制御可能である。
【００３５】
真空チャンバー１内には、上記載置台３に対向して上方に電極４が設けられており、載置台３の下方の高周波電極７が設けられており、真空チャンバー１の天壁にはガス導入管５が接続されており、真空チャンバー１の側壁下部には排気口６が設けられている。
【００３６】
前記ガス導入管５から真空チャンバー１内にガスが導入され、前記排気口６の弁により真空チャンバー１内の圧力が調整され、この圧力が安定になった後、高周波電極７から高周波を印加することにより、真空チャンバー１内にプラズマが発生する。
【００３７】
また、真空チャンバー１の外周部には、真空チャンバー１内に高密度な磁界を作り、プラズマ中のイオンに異方性を持たせるために磁石８が設けられており、上記プラズマによりウェハ２の被処理物がエッチングされる。
【００３８】
なお、第１の実施の形態では、上記マグネトロンＲＩＥ装置に限らず、ＥＣＲ、ヘリコン、誘導結合型プラズマ等の他のドライエッチング装置を使用可能である。
【００３９】
次に、図１（ａ）、（ｂ）を参照しながら、図２のエッチング装置を用いてポリシラン膜のパターニングを行う方法について説明する。
【００４０】
図１（ａ）に示すように、Ｓｉ基板１０上に形成された層間絶縁膜１１上に、この際、反射防止膜１２として、まず、Ｓｉ含有量の多い（5０〜70％程度）ポリシラン膜１２１を塗布し、その上層側に通常のＳｉ含有量（２０〜２５％程度）のポリシラン膜１２２を塗布する。この際、ポリシラン膜１２１、１２２の膜厚として例えば３００ｎｍ程度に厚く形成しておく。この後、ポリシラン膜１２２上に化学増幅型レジスト１３のパターンを形成する。
【００４１】
次に、図１（ｂ）に示すように、レジスト１３のパターンをマスクにしてポリシラン膜１２２、１２１のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ（１００Ｐａ）、電力３００Ｗの条件で行う。
【００４２】
次に、上記したように厚く形成されたポリシラン膜１２２、１２１のパターンをマスクにして層間絶縁膜１１のエッチング加工を行い、コンタクトホールを形成する。この時、上層側の通常のポリシラン膜１２２は、開口が高アスペクトになるにしたがってエッチングレートが減少するので、エッチングストップを起こそうとするが、前記したように下層側に存在するＳｉ含有量の多いポリシラン膜（エッチング速度が速いポリシラン膜）１２１でＳｉＣｌ系の反応が容易になる。これにより、開口の側壁に反応生成物が堆積しなくなり、ポリシラン膜１２２、１２１を垂直に加工することができる。
【００４３】
この結果、開口が高アスペクトになっても、ポリシラン膜１２２、１２１のエッチングストップを抑制し、ポリシラン膜を制御良く加工することができ、加工形状の改善、マスク性の向上を図ることが可能になる。
【００４４】
なお、上記第１の実施の形態では、ポリシラン膜を二層に塗布して加工を行ったが、開口の深さ、加工パターン、加工サイズなど応じて、有機シリコン化合物の含有量などの組成が異なる少なくとも二種類のポリシラン膜を多層に塗布する（Ｓｉ含有量の多いポリシラン膜ほど下層側に塗布する）ようにしてもよい。この場合、ポリシラン膜の膜厚を厚くすることにより、制御良く加工することが可能になり、対マスク性が向上する。
【００４５】
＜第２の実施の形態＞
第２の実施の形態では、ポリシリコン膜とポリシラン膜のパターンを用いて、層間絶縁膜のエッチング加工を行い、高アスペクトのコンタクトホ−ルを形成する。
【００４６】
図３（ａ）乃至（ｃ）は、第２の実施の形態に係るドライエッチング方法の工程を示している。
【００４７】
まず、図３（ａ）に示すように、半導体基板３０上でエッチングストッパ膜３１上に形成された層間絶縁膜３２上に、ポリシリコン膜３３を成膜し、さらに反射防止膜としてポリシラン膜３４を塗布し、その上に化学増幅型レジスト３５のパターンを形成する。
【００４８】
次に、図３（ｂ）に示すように、レジスト３５のパターンをマスクにしてポリシラン膜３４とポリシリコン膜３３のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ、電力３００Ｗの条件で行う。
【００４９】
次に、図３（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、層間絶縁膜３２のエッチング加工（コンタクトホ−ル３６の開口）を行う。この時、エッチングガスとして流量５０ｓｃｃｍのＣＨＦ3 ／流量２００ｓｃｃｍのＣＯ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７４０ｍＴｏｒｒ、電力１４００Ｗの条件で行う。
【００５０】
これにより、レジスト３５とポリシラン膜３４が除去されても、ポリシリコン膜３３のパターンをハ−ドマスクとして層間絶縁膜（例えばシリコン酸化膜、シリコン窒化膜）３２のシリコンに対して１０〜１５程度の高い選択比で高アスペクトのエッチングを行うことができる。
【００５１】
即ち、上記第２の実施の形態では、ポリシラン膜３４の加工時に層間絶縁膜３２に対するハ−ドマスク（ポリシリコン膜３３）を一括加工することができ、層間絶縁膜３２の高アスペクトエッチングを容易に行うことが可能になる。
【００５２】
したがって、微細化のためのレジストの薄膜化に伴う層間絶縁膜３２のエッチング加工に非常に有効である。特に、層間絶縁膜３２が、有機シリコン酸化膜、無機シリコン酸化膜のように、エッチングガスとしてＯ2 を過剰に必要とする場合、または、シリコン窒化膜のように、レジストに対するエッチング選択比が低い場合に、非常に有効である。
【００５３】
なお、前記ハ−ドマスクとしては、ポリシリコン膜３３に限らず、Ｗ、ＷＳｉ、Ｎｂ、ＴｉＯ、ＴｉＮ、Ｔｉ、Ｃのうちのいずれかを用いることができる。
【００５４】
＜第３の実施の形態＞
第３の実施の形態では、ポリシリコン膜とポリシラン膜のパターンを用いて層間絶縁膜のエッチング加工を行い、さらに層間絶縁膜のパターンを用いてシリコン基板のエッチング加工を行い、トレンチキャパシタ用の深いトレンチを形成する。
【００５５】
なお、シリコン基板に深いトレンチを形成するために層間絶縁膜のマスク加工を行う際、微細加工に伴って層間絶縁膜上のレジストは薄膜化の傾向にあるが、層間絶縁膜の加工膜圧は一定であることが多い。
【００５６】
図４（ａ）乃至（ｄ）は、第３の実施の形態に係る半導体装置の製造方法の工程を示している。
【００５７】
まず、図４（ａ）に示すように、Ｓｉ基板４０上に熱酸化膜（ＳｉＯ2膜）４１、Ｓｉ3Ｎ4膜４２、ＳｉＯ2膜４３を順に形成し、その上にポリシリコン４４を成膜し、その上に反射防止膜としてポリシラン膜４５を塗布し、その上に化学増幅型レジスト４６のパターンを形成する。
【００５８】
次に、図４（ｂ）に示すように、レジスト４６のパターンをマスクにしてポリシラン膜４５とポリシリコン膜４４のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ、電力３００Ｗの条件で行う。
【００５９】
次に、図４（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、ＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１のエッチング加工（ホール４７の開口）を行う。
【００６０】
この時、エッチングガスとして流量５０ｓｃｃｍのＣＨＦ3 ／流量２００ｓｃｃｍのＣＯ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力４０ｍＴｏｒｒ、電力１４００Ｗの条件で行う。
【００６１】
これにより、レジスト４６とポリシラン膜４５が除去されても、ポリシリコン膜４４のパターンをマスクにしてＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１のエッチング加工を行うことができる。この場合、ポリシリコン膜４４はＳｉに対して１０〜１５程度の高い選択比を有するので、ＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１に対して高アスペクトのエッチング加工を容易に行うことができる。
【００６２】
次に、図４（ｄ）に示すように、ＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１のパターンをマスクとして、Ｓｉ基板４０のエッチング加工を行い、トレンチキャパシタ用の深いトレンチ４８を形成する。この場合、前記図４（ｃ）の工程でポリシリコン膜４４とポリシラン膜４５が残っていても、上記Ｓｉエッチングの工程で同時にエッチングを行って取り除くことができる。
【００６３】
このようにしてＳｉ基板４０に深いトレンチ４８を形成する技術は、微細加工においても充分対応することができる。
【００６４】
なお、上記第３の実施の形態において、前記ＳｉＯ2酸化膜に代えて、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＦＳＧ膜、塗布により成膜された有機シリコン酸化膜、無機シリコン酸化膜のいずれかを用いてもよい。また、前記ポリシリコン膜を成膜する方法としては、ＣＶＤ法、ＰＶＤ法、塗布方法のいずれを用いてもよい。
【００６５】
また、前記第２実施の形態および第３の実施の形態において、ポリシリコン膜上にポリシラン膜を形成する際、前記第１の実施の形態の変形例に示したように、ポリシラン膜を二層あるいは多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工するようにしても、層間絶縁膜の加工が容易になる。
【００６６】
＜第４の実施の形態＞
第４の実施の形態では、半導体基板上に形成された層間絶縁膜に、ポリシリコン膜と、ポリシラン膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとして層間絶縁膜をエッチング加工して埋め込み配線用の溝を形成する。
【００６７】
なお、微細加工に伴い、配線間の誘電率を下げる層間絶縁膜として、有機シリコン酸化膜あるいは無機シリコン酸化膜のような層間絶縁膜を使用する。このような層間絶縁膜に対するエッチング加工は、エッチングガスとしてＯ2 を過剰に必要し、層間絶縁膜上のレジストとの選択比がとれない。
【００６８】
図５（ａ）乃至（ｄ）は、第４の実施の形態に係る半導体装置の製造方法の工程を示している。
【００６９】
まず、図５（ａ）に示すように、半導体基板５０上の層間絶縁膜として有機シリコン酸化膜（あるいは無機シリコン酸化膜）５１を形成し、その上にポリシリコン５２を成膜し、その上に反射防止膜としてポリシラン膜５３を塗布し、その上に化学増幅型レジスト５４のパターンを形成する。
【００７０】
次に、図５（ｂ）に示すように、レジスト５４のパターンをマスクにしてポリシラン膜５３とポリシリコン膜５２のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ、電力３００Ｗの条件で行う。
【００７１】
次に、図５（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、有機シリコン酸化膜（あるいは無機シリコン酸化膜）５１のエッチング加工（配線溝５５の形成）を行う。この後、図５（ｄ）に示すように、ポリシリコン膜５２を除去する。
【００７２】
上記した配線溝５５の形成時、エッチングガスとして流量１０ｓｃｃｍのＣ4 Ｆ8 ／流量５０ｓｃｃｍのＣＯ／流量１０ｓｃｃｍのＯ2 ／流量２００ｓｃｃｍのＡｒの混合ガスを用い、圧力８０ｍＴｏｒｒ、電力１４００Ｗの条件で行う。
【００７３】
これにより、レジスト５４とポリシラン膜５３が除去されても、ポリシリコン膜５２のパターンをマスクにして有機シリコン酸化膜（あるいは無機シリコン酸化膜）５１のエッチング加工を行うことができる。
【００７４】
この場合、ポリシリコン膜５２は有機シリコン酸化膜５１に対して２０程度の高い選択比を有するので、有機シリコン酸化膜５１に対して配線溝５５のエッチング加工を容易に行うことができる。しかも、配線溝５５のエッチング加工を１ステップで行うことができるので、配線溝５５の深さの制御が可能である。
【００７５】
なお、上記第４の実施の形態においては、層間絶縁膜として有機シリコン酸化膜あるいは無機シリコン酸化膜を使用しているが、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＦＳＧ膜、シリコン酸化膜のいずれかを用いてもよい。また、前記ポリシリコン膜５２を成膜する方法としては、ＣＶＤ法、ＰＶＤ法、塗布方法のいずれを用いてもよい。
【００７６】
また、ポリシリコン膜５２上にポリシラン膜５３を形成する際、前記第１の実施の形態の変形例に示したように、ポリシラン膜を二層あるいは多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工するようにしても、層間絶縁膜の加工が容易になる。
【００７７】
なお、前記第２の実施の形態、第４の実施の形態では、絶縁膜のホ−ルあるいは配線溝の加工に際してポリシラン膜のパターンを用いる場合について述べているが、例えばデュアルダマシンプロセスのように溝およびホ−ルを一括加工する場合にも、前記実施の形態に準じて本発明を適用することが可能である。
【００７８】
＜第５の実施の形態＞
第５の実施の形態では、半導体基板上の酸化膜上に順に形成されたゲート電極材およびゲートマスク材上に、ポリシリコン膜と、ポリシラン膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとしてゲートマスク材をエッチング加工し、このゲートマスクを用いてゲート電極材をエッチング加工してＭＯＳトランジスタのゲート電極を形成する。
【００７９】
図６（ａ）乃至（ｄ）は、第５の実施の形態に係る半導体装置の製造方法の工程を示している。
【００８０】
まず、図６（ａ）に示すように、Ｓｉ基板６０上に熱酸化膜（ＳｉＯ2膜）６１を形成し、その上にゲート電極材としてポリシリコン層６２及びタングステンシリサイド（ＷＳｉ）膜６３を成膜する。この後、シリコン窒化（Ｓｉ3Ｎ4）膜６４からなるゲートマスク材を堆積するが、微細加工およびレジストの薄膜化に伴い、対レジスト選択比の低いＳｉ3Ｎ4膜６４はエッチング加工が非常に困難である。そして、上記Ｓｉ3Ｎ4膜６４上にポリシリコン６５を成膜し、その上に反射防止膜としてポリシラン膜６６を塗布し、その上に化学増幅型レジスト６７のパターンを形成する。
【００８１】
次に、図６（ｂ）に示すように、レジスト６７のパターンをマスクにしてポリシラン膜６６とポリシリコン膜６５のエッチング加工（パターニング）を行う。
【００８２】
次に、図６（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、Ｓｉ3Ｎ4膜６４のエッチング加工（ゲートマスクの形成）を行う。
【００８３】
次に、図６（ｄ）に示すように、Ｓｉ3Ｎ4膜６４のパターンをマスクとして、ＷＳｉ膜６３とポリシリコン層６２のエッチング加工（ゲート電極の形成）を行う。この場合、前記図６（ｃ）の工程でＳｉ3Ｎ4膜６４上にポリシリコン膜６５が残っていても、上記ＷＳｉ膜６３とポリシリコン層６２のエッチングの工程で同時にエッチングを行って取り除くことができる。この時、ポリシラン膜を二層あるいはそれ以上の多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工しても有効である。
【００８４】
したがって、上記第５の実施の形態は、Ｓｉ3Ｎ4膜６４からなるゲ−トマスクを厚く加工するプロセス、例えばナンドゲ−トの製造プロセスに適用して非常に有効である。
【００８５】
＜第６の実施の形態＞
第６の実施の形態では、Ｓｉ基板上に形成された多層絶縁膜上に、ポリシリコン膜と、ポリシラン膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとして多層絶縁膜をエッチング加工し、この多層絶縁膜をマスクとしてＳｉ基板をエッチング加工して素子分離領域形成用の溝を形成する。
【００８６】
図７（ａ）乃至（ｄ）は、第６の実施の形態に係る半導体装置の製造方法の工程を示している。
【００８７】
まず、図７（ａ）に示すように、Ｓｉ基板７０上に熱酸化膜（ＳｉＯ2膜）７１、Ｓｉ3Ｎ4膜７２、酸化膜（ＴＥＯＳ膜）７３を順に形成し、その上にポリシリコン７４を成膜し、その上に反射防止膜としてポリシラン膜７５を塗布し、その上に化学増幅型レジスト７６のパターンを形成する。
【００８８】
次に、図７（ｂ）に示すように、レジスト７６のパターンをマスクにしてポリシラン膜７５とポリシリコン膜７４のエッチング加工（パターニング）を行う。
【００８９】
次に、図７（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、ＴＥＯＳ膜７３／Ｓｉ3Ｎ4膜７２／ＳｉＯ2膜７１のエッチング加工し、素子分離溝形成用のマスクを形成する。
【００９０】
次に、図７（ｄ）に示すように、上記素子分離溝形成用のマスク（ＴＥＯＳ膜７３／Ｓｉ3Ｎ4膜７２／ＳｉＯ2膜７１のパターン）を用いてＳｉ基板７０のエッチング加工を行い、素子分離領域形成用の溝７７を形成する。この場合、前記図７（ｃ）の工程でポリシリコン膜７４とポリシラン膜７５が残っていても、上記Ｓｉエッチングの工程で同時にエッチングを行って取り除くことができる。
【００９１】
なお、上記第６の実施の形態において、前記ポリシリコン膜７４を成膜する方法としては、ＣＶＤ法、ＰＶＤ法、塗布方法のいずれを用いてもよい。また、ポリシリコン膜７４上にポリシラン膜７５を形成する際、前記第１の実施の形態の変形例に示したように、ポリシラン膜を二層あるいは多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工するようにしても、層間絶縁膜の加工が容易になる。
【００９２】
なお、前記第１ないし第６の各実施の形態では、絶縁膜のホ−ルあるいは配線溝あるいはゲートマスクあるいは素子分離溝形成用のマスクの加工に際してポリシラン膜のパターンを用いる場合について述べているが、その他の目的で層間絶縁膜の加工パターンを形成する際にも本発明の方法を用いることにより層間絶縁膜を容易に加工することができる。
【００９３】
＜第７の実施の形態、第８の実施の形態＞
第７の実施の形態および第８の実施の形態では、Ｓｉ基板上の層間絶縁膜上に形成されたポリシラン膜とその上に形成されたレジストを剥離する２つの方法あるいはバッファ層として活用する方法について説明する。
【００９４】
なお、ポリシランをアッシャーにより剥離する際、ポリシラン中のＳｉが酸素と反応してＳｉＯ2 膜を形成するので、剥離残りが若干生じてしまう傾向がある。また、ポリシランを例えば希フッ酸を用いたウェットエッチングにより剥離することは困難である。
【００９５】
＜第７の実施の形態＞
図８（ａ）、（ｂ）に示す工程では、Ｓｉ基板上の層間絶縁膜８１上に形成されたポリシラン膜８２とその上に形成されたレジスト８３のパターンを用いて層間絶縁膜８１をエッチング加工した後、ＣＭＰ（化学的機械研磨）を行う。この時、レジスト８３は水により圧力をかけて取り除くことができる。
【００９６】
また、ポリシラン膜８２の下地である層間絶縁膜８１がシリコン酸化膜であるかシリコン窒化膜かに応じて使用するスラリーを変更することにより、ポリシラン膜の対層間絶縁膜選択比を約１００程度確保することができ、ポリシラン膜８２が残らないように制御性よく除去することができる。
【００９７】
＜第８の実施の形態＞
図９（ａ）乃至（ｄ）に示す工程では、Ｓｉ基板上の多層絶縁膜９１上に形成されたポリシラン膜９２とその上に形成されたレジスト９３のパターンを用いて層間絶縁膜９１をエッチング加工（例えば配線溝９４を形成）した後、まず、レジスト９３のみを水圧を加える等の方法を用いて除去する。この後、層間絶縁膜９１の配線溝９４に埋め込むように配線材料９５を堆積し、その配線材料９５の上面をＣＭＰにより平坦化する。この際、配線材料９５と同時にポリシラン膜９２２を取り除く。これにより、少ない工程数で、ポリシラン膜９２を制御性よく除去することができる。
【００９８】
＜第９の実施の形態＞
第９の実施の形態では、Ｓｉ基板上の層間絶縁膜上に形成されたポリシラン膜をバッファ層として活用する方法について説明する。
【００９９】
図１０（ａ）乃至（ｄ）に示す工程では、Ｓｉ基板上の多層絶縁膜１０１上に形成されたポリシラン膜１０２とその上に形成されたレジスト１０３のパターンを用いて層間絶縁膜１０１をエッチング加工（例えば配線溝１０４を形成）した後、前記層間絶縁膜１０１との選択性のない材料からなる他の層間絶縁膜１０５を埋め込むように堆積し、上面をＣＭＰにより平坦化する。この際、ポリシラン膜１０２は、層間絶縁膜１０１に対する応力を緩和するバッファ層となり、制御性よく平坦化することができ、ＣＭＰ特性が向上する。
【０１００】
【発明の効果】
上述したように本発明のドライエッチング方法によれば、反射防止膜として少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜することにより、有機シリコン膜上に形成したレジストパターンをマスクとして有機シリコン膜に対してドライエッチングを行う際、ポリシランの加工形状の断面が垂直状に得られるようになり、エッチング時の反応生成物によって生じるマイクロローディング効果の影響を制御でき、下層の被加工膜をエッチング加工する際に層間絶縁膜の加工形状の制御、エッチング深さの寸法のばらつきの制御性を向上させることができる。
【０１０１】
また、本発明のドライエッチング方法によれば、ドライエッチングに用いたポリシランを除去する際、ＣＭＰにより研磨することにより容易に除去することができる。また、場合によっては、ＣＭＰによる研磨時のバッファ層として使用することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るドライエッチング方法の工程を示す断面図。
【図２】第１の実施の形態で使用したマグネトロンＲＩＥ装置を示す構成説明図。
【図３】本発明の第２の実施の形態に係るドライエッチング方法の工程を示す断面図。
【図４】本発明の第３の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図５】本発明の第４の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図６】本発明の第５の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図７】本発明の第６の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図８】本発明の第７の実施の形態においてＳｉ基板上の層間絶縁膜上に形成されたポリシラン膜とレジストパターンを剥離する方法の工程を示す断面図。
【図９】本発明の第８の実施の形態においてＳｉ基板上の層間絶縁膜上に形成されたポリシラン膜とレジストパターンを剥離する方法の工程を示す断面図。
【図１０】本発明の第９の実施の形態においてＳｉ基板上の層間絶縁膜上に形成されたポリシラン膜をバッファ層として活用する方法の工程を示す断面図。
【符号の説明】
１０…Ｓｉ基板、
１１…層間絶縁膜、
１２…反射防止膜、
１３…化学増幅型レジスト。
【発明の属する技術分野】
本発明は、ドライエッチング方法および半導体装置の製造方法に係り、特にシリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する有機シリコン（ポリシラン）膜を用いたドライエッチング方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、例えばトレンチキャパシタを形成するためにシリコン基板に深いトレンチを加工形成する際、シリコン基板上の層間絶縁膜をエッチング加工（開口）して層間絶縁膜マスクを形成する。この際、微細加工に伴い、層間絶縁膜上に薄膜のレジストパターンを用いて高アスペクトのエッチングを行うことが要求される。
【０００３】
また、層間絶縁膜マスクを形成する際、フッ素系のガスを用いて層間絶縁膜のエッチングを行うが、高アスペクトのエッチングを行うため、長時間にわたって高パワ−でのエッチングが必要とされる。その結果、層間絶縁膜のエッチング加工中に、温度が上昇し、エッチング生成物としてレジスト上部に付着しているフッ化物層が熱により動く。これにより、層間絶縁膜のエッチング加工時に開口部の周面に凹凸の形状（スキャロップという）が発生する。
【０００４】
しかし、上記スキャロップは、シリコン基板に深いトレンチを加工形成する際にトレンチの周面に転写されるので、この後、トレンチの周面に薄いキャパシタ絶縁膜を形成し、導電体（キャパシタ電極）を埋め込んだ時、キャパシタ絶縁膜にリークが発生する原因となってしまう。
【０００５】
今後の微細加工に伴い、層間絶縁膜マスクの形成に際して高アスペクトのエッチングが一層要求され、層間絶縁膜マスクを形成する際のレジストマスクもさらに薄膜化されるので、層間絶縁膜マスクの加工が非常に困難になる。
【０００６】
また、上記したような深いトレンチ加工を行うための層間絶縁膜マスクの形成に限らず、微細加工のためのレジストの薄膜化に伴い、マスク加工、コンタクトホ−ルの高アスペクトエッチング、溝配線加工およびその他の加工パターンに際して層間絶縁膜の加工は非常に困難になる。
【０００７】
特に、レジストに対するエッチング選択比が低いシリコン窒化膜、有機シリコン酸化膜、無機シリコン酸化膜などのように低誘電率の層間絶縁膜の加工を行う際、エッチングガスとしてＯ2 を過剰に必要とする。この結果、対レジスト選択比が十分にとれなくなり、かつ、微細加工に伴ってレジストが薄膜化するので、低誘電率の層間絶縁膜の加工が非常に困難になる。
【０００８】
一方、半導体基板上の被加工膜に対してドライエッチングを行うためのレジストパターンを形成する際、レジストに対するエッチング選択比が高い反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する有機シリコン（ポリシラン）膜をレジストの下層に成膜しておくことが要求されている。
【０００９】
なお、前記レジストパターンをマスクとしてポリシランのＲＩＥ（反応性イオンエッチング）により加工（パターニング）する時、ＲＩＥによる反応生成物の影響を受け、ポリシランの加工形状の断面がテーパ状になり、かつ、マイクロローディング効果の影響が大きくなるおそれがある。この場合には、前記レジストパターンとポリシランのパターンをマスクとして下層の被加工膜（例えば層間絶縁膜）をエッチング加工すると、層間絶縁膜の加工形状の制御、エッチング深さの寸法のばらつきの制御が困難になる。
【００１０】
【発明が解決しようとする課題】
上記したように微細加工のためのレジストの薄膜化に伴い、従来のレジストパターンを用いて層間絶縁膜をエッチング加工する方法は、トレンチ加工を行うためのマスクを形成したり、高アスペクト比の接続用ホ−ルや配線埋め込み用溝およびその他のパターンを形成するための層間絶縁膜の加工が非常に困難になるという問題があった。
【００１１】
また、従来のレジストパターンを用いてレジスト選択比（レジストに対するエッチング選択比対）が低いシリコン窒化膜、有機シリコン酸化膜、無機シリコン酸化膜などのように低誘電率の層間絶縁膜のエッチング加工を行う際、エッチングガスとしてＯ2 を過剰に必要とする結果、対レジスト選択比が十分にとれなくなり、かつ、微細加工に伴ってレジストが薄膜化するので、低誘電率の層間絶縁膜の加工が非常に困難になるという問題があった。
【００１２】
本発明は上記の問題点を解決すべくなされたもので、反射防止膜として少なくとも二種類のポリシランを少なくとも二層に分けて成膜することにより、有機シリコン膜上に形成したレジストパターンをマスクとしてポリシラン膜に対してドライエッチングを行う際、ポリシラン膜の加工形状の断面が垂直状に得られるようになり、エッチング時の反応生成物によって生じるマイクロローディング効果の影響を制御でき、下層の被加工膜をエッチング加工する際に層間絶縁膜の加工形状の制御、エッチング深さの寸法のばらつきの制御性を向上させることが可能になるドライエッチング方法を提供することを目的とする。
【００１４】
さらに、本発明の他の目的は、ドライエッチングに用いたポリシランを除去する際、ＣＭＰにより研磨することにより容易に除去することが可能になるドライエッチング方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の第１のドライエッチング方法は、半導体基板上の被加工膜上に、レジストパターン形成のための反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜する工程と、前記有機シリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとして前記有機シリコン膜に対してドライエッチングを行う第１のエッチング工程とを具備し、前記少なくとも二種類の有機シリコン膜は、互いに組成が異なり、シリコン含有量が大きいものほど下層側に成膜されることを特徴とする。また、前記第１のエッチング工程において有機シリコン膜を加工する際、前記被加工膜に対して所定のエッチング選択性を有することが望ましい。
【００１７】
本発明の第３のドライエッチング方法は、前記第１または第２のドライエッチング方法において、前記第２のエッチング工程により加工された被処理膜をマスクとして、その下層のシリコン層あるいはメタル膜に対してドライエッチングを行う際、同時に前記有機シリコン膜を除去することを特徴とする。
【００２６】
本発明の第１の半導体装置の製造方法は、半導体基板上に形成された層間絶縁膜上に、レジストパターン形成のための反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する互いに組成が異なる少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜し、シリコン含有量が大きいものほど下層側に成膜する工程と、前記有機シリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとして前記有機シリコン膜に対してドライエッチングを行う第１のエッチング工程と、前記第１のエッチング工程により加工された有機シリコン膜をマスクとして、その下層の層間絶縁膜に対してドライエッチングを行い、接続用ホ−ルおよび配線埋め込み用溝の少なくとも一方を形成する第２のエッチング工程とを具備することを特徴とする。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３１】
＜第１の実施の形態＞
第１の実施の形態では、層間絶縁膜上に、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する有機シリコン（ポリシラン）膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとして層間絶縁膜のエッチング加工を行い、コンタクトホールを形成する。
【００３２】
図１（ａ）、（ｂ）は、実施の形態１に係るドライエッチング方法の工程を示している。
【００３３】
図２は、第１の実施の形態で使用したマグネトロンＲＩＥ装置を示す。
【００３４】
図２において、真空チャンバー１の内部に設けられている載置台３上に半導体ウェハ２が載置される。この載置台３は、温度調節機構を有しており、ウェハ２の温度を制御可能である。
【００３５】
真空チャンバー１内には、上記載置台３に対向して上方に電極４が設けられており、載置台３の下方の高周波電極７が設けられており、真空チャンバー１の天壁にはガス導入管５が接続されており、真空チャンバー１の側壁下部には排気口６が設けられている。
【００３６】
前記ガス導入管５から真空チャンバー１内にガスが導入され、前記排気口６の弁により真空チャンバー１内の圧力が調整され、この圧力が安定になった後、高周波電極７から高周波を印加することにより、真空チャンバー１内にプラズマが発生する。
【００３７】
また、真空チャンバー１の外周部には、真空チャンバー１内に高密度な磁界を作り、プラズマ中のイオンに異方性を持たせるために磁石８が設けられており、上記プラズマによりウェハ２の被処理物がエッチングされる。
【００３８】
なお、第１の実施の形態では、上記マグネトロンＲＩＥ装置に限らず、ＥＣＲ、ヘリコン、誘導結合型プラズマ等の他のドライエッチング装置を使用可能である。
【００３９】
次に、図１（ａ）、（ｂ）を参照しながら、図２のエッチング装置を用いてポリシラン膜のパターニングを行う方法について説明する。
【００４０】
図１（ａ）に示すように、Ｓｉ基板１０上に形成された層間絶縁膜１１上に、この際、反射防止膜１２として、まず、Ｓｉ含有量の多い（5０〜70％程度）ポリシラン膜１２１を塗布し、その上層側に通常のＳｉ含有量（２０〜２５％程度）のポリシラン膜１２２を塗布する。この際、ポリシラン膜１２１、１２２の膜厚として例えば３００ｎｍ程度に厚く形成しておく。この後、ポリシラン膜１２２上に化学増幅型レジスト１３のパターンを形成する。
【００４１】
次に、図１（ｂ）に示すように、レジスト１３のパターンをマスクにしてポリシラン膜１２２、１２１のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ（１００Ｐａ）、電力３００Ｗの条件で行う。
【００４２】
次に、上記したように厚く形成されたポリシラン膜１２２、１２１のパターンをマスクにして層間絶縁膜１１のエッチング加工を行い、コンタクトホールを形成する。この時、上層側の通常のポリシラン膜１２２は、開口が高アスペクトになるにしたがってエッチングレートが減少するので、エッチングストップを起こそうとするが、前記したように下層側に存在するＳｉ含有量の多いポリシラン膜（エッチング速度が速いポリシラン膜）１２１でＳｉＣｌ系の反応が容易になる。これにより、開口の側壁に反応生成物が堆積しなくなり、ポリシラン膜１２２、１２１を垂直に加工することができる。
【００４３】
この結果、開口が高アスペクトになっても、ポリシラン膜１２２、１２１のエッチングストップを抑制し、ポリシラン膜を制御良く加工することができ、加工形状の改善、マスク性の向上を図ることが可能になる。
【００４４】
なお、上記第１の実施の形態では、ポリシラン膜を二層に塗布して加工を行ったが、開口の深さ、加工パターン、加工サイズなど応じて、有機シリコン化合物の含有量などの組成が異なる少なくとも二種類のポリシラン膜を多層に塗布する（Ｓｉ含有量の多いポリシラン膜ほど下層側に塗布する）ようにしてもよい。この場合、ポリシラン膜の膜厚を厚くすることにより、制御良く加工することが可能になり、対マスク性が向上する。
【００４５】
＜第２の実施の形態＞
第２の実施の形態では、ポリシリコン膜とポリシラン膜のパターンを用いて、層間絶縁膜のエッチング加工を行い、高アスペクトのコンタクトホ−ルを形成する。
【００４６】
図３（ａ）乃至（ｃ）は、第２の実施の形態に係るドライエッチング方法の工程を示している。
【００４７】
まず、図３（ａ）に示すように、半導体基板３０上でエッチングストッパ膜３１上に形成された層間絶縁膜３２上に、ポリシリコン膜３３を成膜し、さらに反射防止膜としてポリシラン膜３４を塗布し、その上に化学増幅型レジスト３５のパターンを形成する。
【００４８】
次に、図３（ｂ）に示すように、レジスト３５のパターンをマスクにしてポリシラン膜３４とポリシリコン膜３３のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ、電力３００Ｗの条件で行う。
【００４９】
次に、図３（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、層間絶縁膜３２のエッチング加工（コンタクトホ−ル３６の開口）を行う。この時、エッチングガスとして流量５０ｓｃｃｍのＣＨＦ3 ／流量２００ｓｃｃｍのＣＯ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７４０ｍＴｏｒｒ、電力１４００Ｗの条件で行う。
【００５０】
これにより、レジスト３５とポリシラン膜３４が除去されても、ポリシリコン膜３３のパターンをハ−ドマスクとして層間絶縁膜（例えばシリコン酸化膜、シリコン窒化膜）３２のシリコンに対して１０〜１５程度の高い選択比で高アスペクトのエッチングを行うことができる。
【００５１】
即ち、上記第２の実施の形態では、ポリシラン膜３４の加工時に層間絶縁膜３２に対するハ−ドマスク（ポリシリコン膜３３）を一括加工することができ、層間絶縁膜３２の高アスペクトエッチングを容易に行うことが可能になる。
【００５２】
したがって、微細化のためのレジストの薄膜化に伴う層間絶縁膜３２のエッチング加工に非常に有効である。特に、層間絶縁膜３２が、有機シリコン酸化膜、無機シリコン酸化膜のように、エッチングガスとしてＯ2 を過剰に必要とする場合、または、シリコン窒化膜のように、レジストに対するエッチング選択比が低い場合に、非常に有効である。
【００５３】
なお、前記ハ−ドマスクとしては、ポリシリコン膜３３に限らず、Ｗ、ＷＳｉ、Ｎｂ、ＴｉＯ、ＴｉＮ、Ｔｉ、Ｃのうちのいずれかを用いることができる。
【００５４】
＜第３の実施の形態＞
第３の実施の形態では、ポリシリコン膜とポリシラン膜のパターンを用いて層間絶縁膜のエッチング加工を行い、さらに層間絶縁膜のパターンを用いてシリコン基板のエッチング加工を行い、トレンチキャパシタ用の深いトレンチを形成する。
【００５５】
なお、シリコン基板に深いトレンチを形成するために層間絶縁膜のマスク加工を行う際、微細加工に伴って層間絶縁膜上のレジストは薄膜化の傾向にあるが、層間絶縁膜の加工膜圧は一定であることが多い。
【００５６】
図４（ａ）乃至（ｄ）は、第３の実施の形態に係る半導体装置の製造方法の工程を示している。
【００５７】
まず、図４（ａ）に示すように、Ｓｉ基板４０上に熱酸化膜（ＳｉＯ2膜）４１、Ｓｉ3Ｎ4膜４２、ＳｉＯ2膜４３を順に形成し、その上にポリシリコン４４を成膜し、その上に反射防止膜としてポリシラン膜４５を塗布し、その上に化学増幅型レジスト４６のパターンを形成する。
【００５８】
次に、図４（ｂ）に示すように、レジスト４６のパターンをマスクにしてポリシラン膜４５とポリシリコン膜４４のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ、電力３００Ｗの条件で行う。
【００５９】
次に、図４（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、ＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１のエッチング加工（ホール４７の開口）を行う。
【００６０】
この時、エッチングガスとして流量５０ｓｃｃｍのＣＨＦ3 ／流量２００ｓｃｃｍのＣＯ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力４０ｍＴｏｒｒ、電力１４００Ｗの条件で行う。
【００６１】
これにより、レジスト４６とポリシラン膜４５が除去されても、ポリシリコン膜４４のパターンをマスクにしてＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１のエッチング加工を行うことができる。この場合、ポリシリコン膜４４はＳｉに対して１０〜１５程度の高い選択比を有するので、ＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１に対して高アスペクトのエッチング加工を容易に行うことができる。
【００６２】
次に、図４（ｄ）に示すように、ＳｉＯ2膜４３／Ｓｉ3Ｎ4膜４２／ＳｉＯ2膜４１のパターンをマスクとして、Ｓｉ基板４０のエッチング加工を行い、トレンチキャパシタ用の深いトレンチ４８を形成する。この場合、前記図４（ｃ）の工程でポリシリコン膜４４とポリシラン膜４５が残っていても、上記Ｓｉエッチングの工程で同時にエッチングを行って取り除くことができる。
【００６３】
このようにしてＳｉ基板４０に深いトレンチ４８を形成する技術は、微細加工においても充分対応することができる。
【００６４】
なお、上記第３の実施の形態において、前記ＳｉＯ2酸化膜に代えて、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＦＳＧ膜、塗布により成膜された有機シリコン酸化膜、無機シリコン酸化膜のいずれかを用いてもよい。また、前記ポリシリコン膜を成膜する方法としては、ＣＶＤ法、ＰＶＤ法、塗布方法のいずれを用いてもよい。
【００６５】
また、前記第２実施の形態および第３の実施の形態において、ポリシリコン膜上にポリシラン膜を形成する際、前記第１の実施の形態の変形例に示したように、ポリシラン膜を二層あるいは多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工するようにしても、層間絶縁膜の加工が容易になる。
【００６６】
＜第４の実施の形態＞
第４の実施の形態では、半導体基板上に形成された層間絶縁膜に、ポリシリコン膜と、ポリシラン膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとして層間絶縁膜をエッチング加工して埋め込み配線用の溝を形成する。
【００６７】
なお、微細加工に伴い、配線間の誘電率を下げる層間絶縁膜として、有機シリコン酸化膜あるいは無機シリコン酸化膜のような層間絶縁膜を使用する。このような層間絶縁膜に対するエッチング加工は、エッチングガスとしてＯ2 を過剰に必要し、層間絶縁膜上のレジストとの選択比がとれない。
【００６８】
図５（ａ）乃至（ｄ）は、第４の実施の形態に係る半導体装置の製造方法の工程を示している。
【００６９】
まず、図５（ａ）に示すように、半導体基板５０上の層間絶縁膜として有機シリコン酸化膜（あるいは無機シリコン酸化膜）５１を形成し、その上にポリシリコン５２を成膜し、その上に反射防止膜としてポリシラン膜５３を塗布し、その上に化学増幅型レジスト５４のパターンを形成する。
【００７０】
次に、図５（ｂ）に示すように、レジスト５４のパターンをマスクにしてポリシラン膜５３とポリシリコン膜５２のエッチング加工（パターニング）を行う。この時、エッチングガスとして流量７５ｓｃｃｍのＣｌ／流量１０ｓｃｃｍのＯ2 の混合ガスを用い、圧力７５ｍＴｏｒｒ、電力３００Ｗの条件で行う。
【００７１】
次に、図５（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、有機シリコン酸化膜（あるいは無機シリコン酸化膜）５１のエッチング加工（配線溝５５の形成）を行う。この後、図５（ｄ）に示すように、ポリシリコン膜５２を除去する。
【００７２】
上記した配線溝５５の形成時、エッチングガスとして流量１０ｓｃｃｍのＣ4 Ｆ8 ／流量５０ｓｃｃｍのＣＯ／流量１０ｓｃｃｍのＯ2 ／流量２００ｓｃｃｍのＡｒの混合ガスを用い、圧力８０ｍＴｏｒｒ、電力１４００Ｗの条件で行う。
【００７３】
これにより、レジスト５４とポリシラン膜５３が除去されても、ポリシリコン膜５２のパターンをマスクにして有機シリコン酸化膜（あるいは無機シリコン酸化膜）５１のエッチング加工を行うことができる。
【００７４】
この場合、ポリシリコン膜５２は有機シリコン酸化膜５１に対して２０程度の高い選択比を有するので、有機シリコン酸化膜５１に対して配線溝５５のエッチング加工を容易に行うことができる。しかも、配線溝５５のエッチング加工を１ステップで行うことができるので、配線溝５５の深さの制御が可能である。
【００７５】
なお、上記第４の実施の形態においては、層間絶縁膜として有機シリコン酸化膜あるいは無機シリコン酸化膜を使用しているが、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＦＳＧ膜、シリコン酸化膜のいずれかを用いてもよい。また、前記ポリシリコン膜５２を成膜する方法としては、ＣＶＤ法、ＰＶＤ法、塗布方法のいずれを用いてもよい。
【００７６】
また、ポリシリコン膜５２上にポリシラン膜５３を形成する際、前記第１の実施の形態の変形例に示したように、ポリシラン膜を二層あるいは多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工するようにしても、層間絶縁膜の加工が容易になる。
【００７７】
なお、前記第２の実施の形態、第４の実施の形態では、絶縁膜のホ−ルあるいは配線溝の加工に際してポリシラン膜のパターンを用いる場合について述べているが、例えばデュアルダマシンプロセスのように溝およびホ−ルを一括加工する場合にも、前記実施の形態に準じて本発明を適用することが可能である。
【００７８】
＜第５の実施の形態＞
第５の実施の形態では、半導体基板上の酸化膜上に順に形成されたゲート電極材およびゲートマスク材上に、ポリシリコン膜と、ポリシラン膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとしてゲートマスク材をエッチング加工し、このゲートマスクを用いてゲート電極材をエッチング加工してＭＯＳトランジスタのゲート電極を形成する。
【００７９】
図６（ａ）乃至（ｄ）は、第５の実施の形態に係る半導体装置の製造方法の工程を示している。
【００８０】
まず、図６（ａ）に示すように、Ｓｉ基板６０上に熱酸化膜（ＳｉＯ2膜）６１を形成し、その上にゲート電極材としてポリシリコン層６２及びタングステンシリサイド（ＷＳｉ）膜６３を成膜する。この後、シリコン窒化（Ｓｉ3Ｎ4）膜６４からなるゲートマスク材を堆積するが、微細加工およびレジストの薄膜化に伴い、対レジスト選択比の低いＳｉ3Ｎ4膜６４はエッチング加工が非常に困難である。そして、上記Ｓｉ3Ｎ4膜６４上にポリシリコン６５を成膜し、その上に反射防止膜としてポリシラン膜６６を塗布し、その上に化学増幅型レジスト６７のパターンを形成する。
【００８１】
次に、図６（ｂ）に示すように、レジスト６７のパターンをマスクにしてポリシラン膜６６とポリシリコン膜６５のエッチング加工（パターニング）を行う。
【００８２】
次に、図６（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、Ｓｉ3Ｎ4膜６４のエッチング加工（ゲートマスクの形成）を行う。
【００８３】
次に、図６（ｄ）に示すように、Ｓｉ3Ｎ4膜６４のパターンをマスクとして、ＷＳｉ膜６３とポリシリコン層６２のエッチング加工（ゲート電極の形成）を行う。この場合、前記図６（ｃ）の工程でＳｉ3Ｎ4膜６４上にポリシリコン膜６５が残っていても、上記ＷＳｉ膜６３とポリシリコン層６２のエッチングの工程で同時にエッチングを行って取り除くことができる。この時、ポリシラン膜を二層あるいはそれ以上の多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工しても有効である。
【００８４】
したがって、上記第５の実施の形態は、Ｓｉ3Ｎ4膜６４からなるゲ−トマスクを厚く加工するプロセス、例えばナンドゲ−トの製造プロセスに適用して非常に有効である。
【００８５】
＜第６の実施の形態＞
第６の実施の形態では、Ｓｉ基板上に形成された多層絶縁膜上に、ポリシリコン膜と、ポリシラン膜からなる反射防止膜と化学増幅型レジストのパターンを形成し、これをマスクとして多層絶縁膜をエッチング加工し、この多層絶縁膜をマスクとしてＳｉ基板をエッチング加工して素子分離領域形成用の溝を形成する。
【００８６】
図７（ａ）乃至（ｄ）は、第６の実施の形態に係る半導体装置の製造方法の工程を示している。
【００８７】
まず、図７（ａ）に示すように、Ｓｉ基板７０上に熱酸化膜（ＳｉＯ2膜）７１、Ｓｉ3Ｎ4膜７２、酸化膜（ＴＥＯＳ膜）７３を順に形成し、その上にポリシリコン７４を成膜し、その上に反射防止膜としてポリシラン膜７５を塗布し、その上に化学増幅型レジスト７６のパターンを形成する。
【００８８】
次に、図７（ｂ）に示すように、レジスト７６のパターンをマスクにしてポリシラン膜７５とポリシリコン膜７４のエッチング加工（パターニング）を行う。
【００８９】
次に、図７（ｃ）に示すように、レジスト／ポリシラン膜／ポリシリコン膜のパターンをマスクとして、ＴＥＯＳ膜７３／Ｓｉ3Ｎ4膜７２／ＳｉＯ2膜７１のエッチング加工し、素子分離溝形成用のマスクを形成する。
【００９０】
次に、図７（ｄ）に示すように、上記素子分離溝形成用のマスク（ＴＥＯＳ膜７３／Ｓｉ3Ｎ4膜７２／ＳｉＯ2膜７１のパターン）を用いてＳｉ基板７０のエッチング加工を行い、素子分離領域形成用の溝７７を形成する。この場合、前記図７（ｃ）の工程でポリシリコン膜７４とポリシラン膜７５が残っていても、上記Ｓｉエッチングの工程で同時にエッチングを行って取り除くことができる。
【００９１】
なお、上記第６の実施の形態において、前記ポリシリコン膜７４を成膜する方法としては、ＣＶＤ法、ＰＶＤ法、塗布方法のいずれを用いてもよい。また、ポリシリコン膜７４上にポリシラン膜７５を形成する際、前記第１の実施の形態の変形例に示したように、ポリシラン膜を二層あるいは多層に塗布して成膜し、ポリシラン膜の膜厚を厚く加工するようにしても、層間絶縁膜の加工が容易になる。
【００９２】
なお、前記第１ないし第６の各実施の形態では、絶縁膜のホ−ルあるいは配線溝あるいはゲートマスクあるいは素子分離溝形成用のマスクの加工に際してポリシラン膜のパターンを用いる場合について述べているが、その他の目的で層間絶縁膜の加工パターンを形成する際にも本発明の方法を用いることにより層間絶縁膜を容易に加工することができる。
【００９３】
＜第７の実施の形態、第８の実施の形態＞
第７の実施の形態および第８の実施の形態では、Ｓｉ基板上の層間絶縁膜上に形成されたポリシラン膜とその上に形成されたレジストを剥離する２つの方法あるいはバッファ層として活用する方法について説明する。
【００９４】
なお、ポリシランをアッシャーにより剥離する際、ポリシラン中のＳｉが酸素と反応してＳｉＯ2 膜を形成するので、剥離残りが若干生じてしまう傾向がある。また、ポリシランを例えば希フッ酸を用いたウェットエッチングにより剥離することは困難である。
【００９５】
＜第７の実施の形態＞
図８（ａ）、（ｂ）に示す工程では、Ｓｉ基板上の層間絶縁膜８１上に形成されたポリシラン膜８２とその上に形成されたレジスト８３のパターンを用いて層間絶縁膜８１をエッチング加工した後、ＣＭＰ（化学的機械研磨）を行う。この時、レジスト８３は水により圧力をかけて取り除くことができる。
【００９６】
また、ポリシラン膜８２の下地である層間絶縁膜８１がシリコン酸化膜であるかシリコン窒化膜かに応じて使用するスラリーを変更することにより、ポリシラン膜の対層間絶縁膜選択比を約１００程度確保することができ、ポリシラン膜８２が残らないように制御性よく除去することができる。
【００９７】
＜第８の実施の形態＞
図９（ａ）乃至（ｄ）に示す工程では、Ｓｉ基板上の多層絶縁膜９１上に形成されたポリシラン膜９２とその上に形成されたレジスト９３のパターンを用いて層間絶縁膜９１をエッチング加工（例えば配線溝９４を形成）した後、まず、レジスト９３のみを水圧を加える等の方法を用いて除去する。この後、層間絶縁膜９１の配線溝９４に埋め込むように配線材料９５を堆積し、その配線材料９５の上面をＣＭＰにより平坦化する。この際、配線材料９５と同時にポリシラン膜９２２を取り除く。これにより、少ない工程数で、ポリシラン膜９２を制御性よく除去することができる。
【００９８】
＜第９の実施の形態＞
第９の実施の形態では、Ｓｉ基板上の層間絶縁膜上に形成されたポリシラン膜をバッファ層として活用する方法について説明する。
【００９９】
図１０（ａ）乃至（ｄ）に示す工程では、Ｓｉ基板上の多層絶縁膜１０１上に形成されたポリシラン膜１０２とその上に形成されたレジスト１０３のパターンを用いて層間絶縁膜１０１をエッチング加工（例えば配線溝１０４を形成）した後、前記層間絶縁膜１０１との選択性のない材料からなる他の層間絶縁膜１０５を埋め込むように堆積し、上面をＣＭＰにより平坦化する。この際、ポリシラン膜１０２は、層間絶縁膜１０１に対する応力を緩和するバッファ層となり、制御性よく平坦化することができ、ＣＭＰ特性が向上する。
【０１００】
【発明の効果】
上述したように本発明のドライエッチング方法によれば、反射防止膜として少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜することにより、有機シリコン膜上に形成したレジストパターンをマスクとして有機シリコン膜に対してドライエッチングを行う際、ポリシランの加工形状の断面が垂直状に得られるようになり、エッチング時の反応生成物によって生じるマイクロローディング効果の影響を制御でき、下層の被加工膜をエッチング加工する際に層間絶縁膜の加工形状の制御、エッチング深さの寸法のばらつきの制御性を向上させることができる。
【０１０１】
また、本発明のドライエッチング方法によれば、ドライエッチングに用いたポリシランを除去する際、ＣＭＰにより研磨することにより容易に除去することができる。また、場合によっては、ＣＭＰによる研磨時のバッファ層として使用することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るドライエッチング方法の工程を示す断面図。
【図２】第１の実施の形態で使用したマグネトロンＲＩＥ装置を示す構成説明図。
【図３】本発明の第２の実施の形態に係るドライエッチング方法の工程を示す断面図。
【図４】本発明の第３の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図５】本発明の第４の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図６】本発明の第５の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図７】本発明の第６の実施の形態に係る半導体装置の製造方法の工程を示す断面図。
【図８】本発明の第７の実施の形態においてＳｉ基板上の層間絶縁膜上に形成されたポリシラン膜とレジストパターンを剥離する方法の工程を示す断面図。
【図９】本発明の第８の実施の形態においてＳｉ基板上の層間絶縁膜上に形成されたポリシラン膜とレジストパターンを剥離する方法の工程を示す断面図。
【図１０】本発明の第９の実施の形態においてＳｉ基板上の層間絶縁膜上に形成されたポリシラン膜をバッファ層として活用する方法の工程を示す断面図。
【符号の説明】
１０…Ｓｉ基板、
１１…層間絶縁膜、
１２…反射防止膜、
１３…化学増幅型レジスト。
Claims (9)
- 半導体基板上の被加工膜上に、レジストパターン形成のための反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜する工程と、
前記有機シリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとして前記有機シリコン膜に対してドライエッチングを行う第１のエッチング工程とを具備し、
前記少なくとも二種類の有機シリコン膜は、互いに組成が異なり、シリコン含有量が大きいものほど下層側に成膜されることを特徴とするドライエッチング方法。 - 前記第１のエッチング工程において有機シリコン膜を加工する際、前記被加工膜に対して所定のエッチング選択性を有することを特徴とする請求項１記載のドライエッチング方法。
- 前記第１のエッチング工程により加工された有機シリコン膜をマスクとして、その下層の被加工膜に対してドライエッチングを行う第２のエッチング工程をさらに具備することを特徴とする請求項１または２記載のドライエッチング方法。
- 前記第２のエッチング工程により加工された被処理膜をマスクとして、その下層のシリコン層あるいはメタル膜に対してドライエッチングを行う際、同時に前記有機シリコン膜を除去することを特徴とする請求項３記載のドライエッチング方法。
- 前記被加工膜は、有機シリコン酸化膜、無機シリコン酸化膜、あるいはシリコン窒化膜あるいはシリコン酸化膜を用いた層間絶縁膜であることを特徴とする請求項１乃至４のいずれか１項に記載のドライエッチング方法。
- 前記有機シリコン膜を剥離する際、化学的機械研磨法を用いることを特徴とする請求項１乃至３のいずれか１項に記載のドライエッチング方法。
- 前記第２のエッチング工程の後に、全面に他の膜を成膜して上面を化学的機械研磨法により平坦化する際に、前記有機シリコン膜を同時に剥離することを特徴とする請求項３記載のドライエッチング方法。
- 前記第２のエッチング工程の後に、全面に他の膜を成膜して上面を化学的機械研磨法により平坦化する際に、前記有機シリコン膜をバッファ層として利用し、残存させることを特徴とする請求項３記載のドライエッチング方法。
- 半導体基板上に形成された層間絶縁膜上に、レジストパターン形成のための反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコン化合物を含有する互いに組成が異なる少なくとも二種類の有機シリコン膜を少なくとも二層に分けて成膜し、シリコン含有量が大きいものほど下層側に成膜する工程と、
前記有機シリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとして前記有機シリコン膜に対してドライエッチングを行う第１のエッチング工程と、
前記第１のエッチング工程により加工された有機シリコン膜をマスクとして、その下層の層間絶縁膜に対してドライエッチングを行い、接続用ホ−ルおよび配線埋め込み用溝の少なくとも一方を形成する第２のエッチング工程
とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06993399A JP3742243B2 (ja) | 1999-03-16 | 1999-03-16 | ドライエッチング方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06993399A JP3742243B2 (ja) | 1999-03-16 | 1999-03-16 | ドライエッチング方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269192A JP2000269192A (ja) | 2000-09-29 |
| JP3742243B2 true JP3742243B2 (ja) | 2006-02-01 |
Family
ID=13416974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06993399A Expired - Fee Related JP3742243B2 (ja) | 1999-03-16 | 1999-03-16 | ドライエッチング方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3742243B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4182177B2 (ja) | 2002-10-30 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4256347B2 (ja) * | 2003-04-30 | 2009-04-22 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP3946724B2 (ja) | 2004-01-29 | 2007-07-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JP5083252B2 (ja) * | 2009-03-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP6255187B2 (ja) * | 2013-08-20 | 2017-12-27 | 東京エレクトロン株式会社 | シリコン酸化膜をエッチングする方法 |
| JP6914111B2 (ja) * | 2017-06-13 | 2021-08-04 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置、基板処理システムおよび基板処理システムの制御装置 |
| JP7402715B2 (ja) * | 2020-03-06 | 2023-12-21 | 東京エレクトロン株式会社 | ウエハを処理する方法 |
-
1999
- 1999-03-16 JP JP06993399A patent/JP3742243B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269192A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3669681B2 (ja) | 半導体装置の製造方法 | |
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| US6380096B2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08250595A (ja) | 半導体装置を製作する方法 | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| JP3742243B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| US20060240673A1 (en) | Method of forming bit line in semiconductor device | |
| JP4039504B2 (ja) | 半導体装置の製造方法 | |
| JP2004193627A (ja) | 半導体集積回路装置の製造方法 | |
| TW449818B (en) | Semiconductor device and the manufacturing method thereof | |
| JP3803528B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
| US6875688B1 (en) | Method for reactive ion etch processing of a dual damascene structure | |
| JP3282607B2 (ja) | 半導体装置の製造方法 | |
| JP2001118927A (ja) | 半導体装置およびその製造方法 | |
| US20050056615A1 (en) | Selective plasma etching process for aluminum oxide patterning | |
| JP3803516B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP4543976B2 (ja) | 接続孔形成法 | |
| KR100709580B1 (ko) | 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법 | |
| KR20010004177A (ko) | 반도체소자 제조방법 | |
| JP3780657B2 (ja) | エッチング方法 | |
| JP3312996B2 (ja) | エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |