JP2000269192A - ドライエッチング方法および半導体装置の製造方法 - Google Patents
ドライエッチング方法および半導体装置の製造方法Info
- Publication number
- JP2000269192A JP2000269192A JP11069933A JP6993399A JP2000269192A JP 2000269192 A JP2000269192 A JP 2000269192A JP 11069933 A JP11069933 A JP 11069933A JP 6993399 A JP6993399 A JP 6993399A JP 2000269192 A JP2000269192 A JP 2000269192A
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic silicon
- etching
- processed
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
層に分けて成膜した反射防止膜を、レジストパターンを
マスクとしてドライエッチングを行う際、加工形状の断
面が垂直状に得られるようになり、エッチング時の反応
生成物によって生じるマイクロローディング効果の影響
を制御できる。 【解決手段】半導体基板10上の被加工膜11上に、レ
ジストパターン形成のための反射防止膜として、シリコ
ンとシリコンとの結合を主鎖に有する有機シリコン化合
物を含有する少なくとも二種類の有機シリコン膜12
1、122を少なくとも二層に分けて成膜する工程と、
有機シリコン膜上にレジスト13のパターンを形成し、
このレジストのパターンをマスクとして有機シリコン膜
に対してドライエッチングを行うエッチング工程とを具
備する。
Description
方法および半導体装置の製造方法に係り、特にシリコン
とシリコンとの結合を主鎖に有する有機シリコン化合物
を含有する有機シリコン(ポリシラン)膜を用いたドラ
イエッチング方法および半導体装置の製造方法に関す
る。
トレンチキャパシタを形成するためにシリコン基板に深
いトレンチを加工形成する際、シリコン基板上の層間絶
縁膜をエッチング加工(開口)して層間絶縁膜マスクを
形成する。この際、微細加工に伴い、層間絶縁膜上に薄
膜のレジストパターンを用いて高アスペクトのエッチン
グを行うことが要求される。
ッ素系のガスを用いて層間絶縁膜のエッチングを行う
が、高アスペクトのエッチングを行うため、長時間にわ
たって高パワ−でのエッチングが必要とされる。その結
果、層間絶縁膜のエッチング加工中に、温度が上昇し、
エッチング生成物としてレジスト上部に付着しているフ
ッ化物層が熱により動く。これにより、層間絶縁膜のエ
ッチング加工時に開口部の周面に凹凸の形状(スキャロ
ップという)が発生する。
板に深いトレンチを加工形成する際にトレンチの周面に
転写されるので、この後、トレンチの周面に薄いキャパ
シタ絶縁膜を形成し、導電体(キャパシタ電極)を埋め
込んだ時、キャパシタ絶縁膜にリークが発生する原因と
なってしまう。
の形成に際して高アスペクトのエッチングが一層要求さ
れ、層間絶縁膜マスクを形成する際のレジストマスクも
さらに薄膜化されるので、層間絶縁膜マスクの加工が非
常に困難になる。
行うための層間絶縁膜マスクの形成に限らず、微細加工
のためのレジストの薄膜化に伴い、マスク加工、コンタ
クトホ−ルの高アスペクトエッチング、溝配線加工およ
びその他の加工パターンに際して層間絶縁膜の加工は非
常に困難になる。
が低いシリコン窒化膜、有機シリコン酸化膜、無機シリ
コン酸化膜などのように低誘電率の層間絶縁膜の加工を
行う際、エッチングガスとしてO2 を過剰に必要とす
る。この結果、対レジスト選択比が十分にとれなくな
り、かつ、微細加工に伴ってレジストが薄膜化するの
で、低誘電率の層間絶縁膜の加工が非常に困難になる。
ライエッチングを行うためのレジストパターンを形成す
る際、レジストに対するエッチング選択比が高い反射防
止膜として、シリコンとシリコンとの結合を主鎖に有す
る有機シリコン化合物を含有する有機シリコン(ポリシ
ラン)膜をレジストの下層に成膜しておくことが要求さ
れている。
てポリシランのRIE(反応性イオンエッチング)によ
り加工(パターニング)する時、RIEによる反応生成
物の影響を受け、ポリシランの加工形状の断面がテーパ
状になり、かつ、マイクロローディング効果の影響が大
きくなるおそれがある。この場合には、前記レジストパ
ターンとポリシランのパターンをマスクとして下層の被
加工膜(例えば層間絶縁膜)をエッチング加工すると、
層間絶縁膜の加工形状の制御、エッチング深さの寸法の
ばらつきの制御が困難になる。
工のためのレジストの薄膜化に伴い、従来のレジストパ
ターンを用いて層間絶縁膜をエッチング加工する方法
は、トレンチ加工を行うためのマスクを形成したり、高
アスペクト比の接続用ホ−ルや配線埋め込み用溝および
その他のパターンを形成するための層間絶縁膜の加工が
非常に困難になるという問題があった。
ジスト選択比(レジストに対するエッチング選択比対)
が低いシリコン窒化膜、有機シリコン酸化膜、無機シリ
コン酸化膜などのように低誘電率の層間絶縁膜のエッチ
ング加工を行う際、エッチングガスとしてO2 を過剰に
必要とする結果、対レジスト選択比が十分にとれなくな
り、かつ、微細加工に伴ってレジストが薄膜化するの
で、低誘電率の層間絶縁膜の加工が非常に困難になると
いう問題があった。
たもので、反射防止膜として少なくとも二種類のポリシ
ランを少なくとも二層に分けて成膜することにより、有
機シリコン膜上に形成したレジストパターンをマスクと
してポリシラン膜に対してドライエッチングを行う際、
ポリシラン膜の加工形状の断面が垂直状に得られるよう
になり、エッチング時の反応生成物によって生じるマイ
クロローディング効果の影響を制御でき、下層の被加工
膜をエッチング加工する際に層間絶縁膜の加工形状の制
御、エッチング深さの寸法のばらつきの制御性を向上さ
せることが可能になるドライエッチング方法を提供する
ことを目的とする。
にポリシリコンを介してポリシランを成膜しておくこと
により、ポリシランの加工時にポリシリコンを一括加工
し、層間絶縁膜に対するハ−ドマスクを一括加工するこ
とができ、層間絶縁膜の高アスペクトエッチングを容易
に行うことが可能になるドライエッチング方法および半
導体装置の製造方法を提供することにある。
チングに用いたポリシランを除去する際、CMPにより
研磨することにより容易に除去することが可能になるド
ライエッチング方法を提供することにある。
ッチング方法は、半導体基板上の被加工膜上に、レジス
トパターン形成のための反射防止膜として、シリコンと
シリコンとの結合を主鎖に有する有機シリコン化合物を
含有する少なくとも二種類の有機シリコン膜を少なくと
も二層に分けて成膜する工程と、前記有機シリコン膜上
にレジストパターンを形成し、このレジストパターンを
マスクとして前記有機シリコン膜に対してドライエッチ
ングを行う第1のエッチング工程とを具備することを特
徴とする。 この際、前記少なくとも二種類の有機シリ
コン膜は、互いに組成が異なり、シリコン含有量が大き
いものほど下層側に成膜されることが望ましい。また、
前記第1のエッチング工程において有機シリコン膜を加
工する際、前記被加工膜に対して所定のエッチング選択
性を有することが望ましい。
前記第1乃至第3のいずれかのドライエッチング方法に
おいて、前記第1のエッチング工程により加工された有
機シリコン膜をマスクとして、その下層の被加工膜に対
してドライエッチングを行う第2のエッチング工程をさ
らに具備することを特徴とする。
前記第1または第2のドライエッチング方法において、
前記第2のエッチング工程により加工された被処理膜を
マスクとして、その下層のシリコン層あるいはメタル膜
に対してドライエッチングを行う際、同時に前記有機シ
リコン膜を除去することを特徴とする。
前記第1のドライエッチング方法において、前記有機シ
リコン膜は、前記被加工膜上にハ−ドマスク材を介して
成膜されており、前記第1のエッチング工程において有
機シリコン膜を加工する際、同時に前記ハ−ドマスク材
を加工して被加工膜加工用のハ−ドマスクを形成するこ
とを特徴とする。
て有機シリコン膜およびハ−ドマスク材を加工する際、
前記被加工膜に対して所定のエッチング選択性を有する
ことが望ましい。
前記第4のドライエッチング方法において、ドライエッ
チング方法。前記第1のエッチング工程により加工され
た有機シリコン膜およびハ−ドマスクをマスクとして、
その下層の被加工膜に対してドライエッチングを行う第
2のエッチング工程をさらに具備することを特徴とす
る。
前記第5のドライエッチング方法において、前記第2の
エッチング工程により加工された被加工膜をマスクとし
て、その下層のシリコン層あるいはメタル膜に対してド
ライエッチングを行う際、同時に前記有機シリコン膜お
よびハ−ドマスクを除去することを特徴とする。
前記第1乃至第6のいずれかのドライエッチング方法に
おいて、前記被加工膜は、有機シリコン酸化膜、無機シ
リコン酸化膜、あるいはシリコン窒化膜あるいはシリコ
ン酸化膜を用いた層間絶縁膜であることを特徴とする。
前記第1または第2のドライエッチング方法において、
前記有機シリコン膜を剥離する際、化学的機械研磨法を
用いることを特徴とする。
前記第2のドライエッチング方法において、前記第2の
エッチング工程の後に、全面に他の膜を成膜して上面を
化学的機械研磨法により平坦化する際に、前記有機シリ
コン膜を同時に剥離することを特徴とする。
前記第2のドライエッチング方法において、前記第2の
エッチング工程の後に、全面に他の膜を成膜して上面を
化学的機械研磨法により平坦化する際に、前記有機シリ
コン膜をバッファ層として利用し、残存させることを特
徴とする。
半導体基板上に形成された層間絶縁膜上に、レジストパ
ターン形成のための反射防止膜として、シリコンとシリ
コンとの結合を主鎖に有する有機シリコン化合物を含有
する有機シリコン膜を成膜する工程と、前記有機シリコ
ン膜上にレジストパターンを形成し、このレジストパタ
ーンをマスクとして前記有機シリコン膜に対してドライ
エッチングを行う第1のエッチング工程と、前記第1の
エッチング工程により加工された有機シリコン膜をマス
クとして、その下層の層間絶縁膜に対してドライエッチ
ングを行い、接続用ホ−ルおよび配線埋め込み用溝の少
なくとも一方を形成する第2のエッチング工程とを具備
することを特徴とする。
シリコン基板上に形成された層間絶縁膜上にポリシリコ
ン膜を形成する工程と、前記ポリシリコン膜上にレジス
トパターン形成のための反射防止膜として、シリコンと
シリコンとの結合を主鎖に有する有機シリコン化合物を
含有する有機シリコン膜を成膜する工程と、前記有機シ
リコン膜上にレジストパターンを形成し、このレジスト
パターンをマスクとして前記有機シリコン膜およびポリ
シリコン膜に対してドライエッチングを行う第1のエッ
チング工程と、前記第1のエッチング工程により加工さ
れた有機シリコン膜およびポリシリコン膜をマスクとし
て、その下層の層間絶縁膜に対してドライエッチングを
行い、トレンチを形成する第2のエッチング工程と、前
記第2のエッチング工程により加工された層間絶縁膜を
マスクとして、その下層のシリコン基板に対してドライ
エッチングを行ってトレンチキャパシタ形成用のトレン
チを形成すると同時に、前記有機シリコン膜および/あ
るいはポリシリコン膜を除去する第2のエッチング工程
とを具備することを特徴とする。
シリコン基板上に形成された層間絶縁膜上にポリシリコ
ン膜を形成する工程と、前記ポリシリコン膜上にレジス
トパターン形成のための反射防止膜として、シリコンと
シリコンとの結合を主鎖に有する有機シリコン化合物を
含有する有機シリコン膜を成膜する工程と、前記有機シ
リコン膜上にレジストパターンを形成し、このレジスト
パターンをマスクとして前記有機シリコン膜およびポリ
シリコン膜に対してドライエッチングを行う第1のエッ
チング工程と、前記第1のエッチング工程により加工さ
れた有機シリコン膜およびポリシリコン膜をマスクとし
て、その下層の層間絶縁膜に対してドライエッチングを
行い、トレンチを形成する第2のエッチング工程と、前
記第2のエッチング工程により加工された層間絶縁膜を
マスクとして、その下層のシリコン基板に対してドライ
エッチングを行って素子分離領域形成用のトレンチを形
成すると同時に、前記有機シリコン膜および/あるいは
ポリシリコン膜を除去する第2のエッチング工程とを具
備することを特徴とする。
シリコン基板上でゲート配線材上に形成された層間絶縁
膜上にポリシリコン膜を形成する工程と、前記ポリシリ
コン膜上にレジストパターン形成のための反射防止膜と
して、シリコンとシリコンとの結合を主鎖に有する有機
シリコン化合物を含有する有機シリコン膜を成膜する工
程と、前記有機シリコン膜上にレジストパターンを形成
し、このレジストパターンをマスクとして前記有機シリ
コン膜およびポリシリコン膜に対してドライエッチング
を行う第1のエッチング工程と、前記第1のエッチング
工程により加工された有機シリコン膜およびポリシリコ
ン膜をマスクとして、その下層の層間絶縁膜に対してド
ライエッチングを行い、トレンチを形成する第2のエッ
チング工程と、前記第2のエッチング工程により加工さ
れた層間絶縁膜をマスクとして、その下層のゲート配線
材に対してドライエッチングを行ってMOSトランジス
タのゲート電極を形成すると同時に、前記有機シリコン
膜および/あるいはポリシリコン膜を除去する第2のエ
ッチング工程とを具備することを特徴とする。
施の形態を詳細に説明する。
は、層間絶縁膜上に、シリコンとシリコンとの結合を主
鎖に有する有機シリコン化合物を含有する有機シリコン
(ポリシラン)膜からなる反射防止膜と化学増幅型レジ
ストのパターンを形成し、これをマスクとして層間絶縁
膜のエッチング加工を行い、コンタクトホールを形成す
る。
るドライエッチング方法の工程を示している。
ネトロンRIE装置を示す。
設けられている載置台3上に半導体ウェハ2が載置され
る。この載置台3は、温度調節機構を有しており、ウェ
ハ2の温度を制御可能である。
対向して上方に電極4が設けられており、載置台3の下
方の高周波電極7が設けられており、真空チャンバー1
の天壁にはガス導入管5が接続されており、真空チャン
バー1の側壁下部には排気口6が設けられている。
にガスが導入され、前記排気口6の弁により真空チャン
バー1内の圧力が調整され、この圧力が安定になった
後、高周波電極7から高周波を印加することにより、真
空チャンバー1内にプラズマが発生する。
空チャンバー1内に高密度な磁界を作り、プラズマ中の
イオンに異方性を持たせるために磁石8が設けられてお
り、上記プラズマによりウェハ2の被処理物がエッチン
グされる。
トロンRIE装置に限らず、ECR、ヘリコン、誘導結
合型プラズマ等の他のドライエッチング装置を使用可能
である。
ら、図2のエッチング装置を用いてポリシラン膜のパタ
ーニングを行う方法について説明する。
に形成された層間絶縁膜11上に、この際、反射防止膜
12として、まず、Si含有量の多い(50〜70%程
度)ポリシラン膜121を塗布し、その上層側に通常の
Si含有量(20〜25%程度)のポリシラン膜122
を塗布する。この際、ポリシラン膜121、122の膜
厚として例えば300nm程度に厚く形成しておく。こ
の後、ポリシラン膜122上に化学増幅型レジスト13
のパターンを形成する。
13のパターンをマスクにしてポリシラン膜122、1
21のエッチング加工(パターニング)を行う。この
時、エッチングガスとして流量75sccmのCl/流
量10sccmのO2 の混合ガスを用い、圧力75mT
orr(100Pa)、電力300Wの条件で行う。
シラン膜122、121のパターンをマスクにして層間
絶縁膜11のエッチング加工を行い、コンタクトホール
を形成する。この時、上層側の通常のポリシラン膜12
2は、開口が高アスペクトになるにしたがってエッチン
グレートが減少するので、エッチングストップを起こそ
うとするが、前記したように下層側に存在するSi含有
量の多いポリシラン膜(エッチング速度が速いポリシラ
ン膜)121でSiCl系の反応が容易になる。これに
より、開口の側壁に反応生成物が堆積しなくなり、ポリ
シラン膜122、121を垂直に加工することができ
る。
も、ポリシラン膜122、121のエッチングストップ
を抑制し、ポリシラン膜を制御良く加工することがで
き、加工形状の改善、マスク性の向上を図ることが可能
になる。
ラン膜を二層に塗布して加工を行ったが、開口の深さ、
加工パターン、加工サイズなど応じて、有機シリコン化
合物の含有量などの組成が異なる少なくとも二種類のポ
リシラン膜を多層に塗布する(Si含有量の多いポリシ
ラン膜ほど下層側に塗布する)ようにしてもよい。この
場合、ポリシラン膜り膜厚を厚くすることにより、制御
良く加工することが可能になり、対マスク性が向上す
る。
は、ポリシリコン膜とポリシラン膜のパターンを用い
て、層間絶縁膜のエッチング加工を行い、高アスペクト
のコンタクトホ−ルを形成する。
態に係るドライエッチング方法の工程を示している。
板30上でエッチングストッパ膜31上に形成された層
間絶縁膜32上に、ポリシリコン膜33を成膜し、さら
に反射防止膜としてポリシラン膜34を塗布し、その上
に化学増幅型レジスト35のパターンを形成する。
35のパターンをマスクにしてポリシラン膜34とポリ
シリコン膜33のエッチング加工(パターニング)を行
う。この時、エッチングガスとして流量75sccmの
Cl/流量10sccmのO 2 の混合ガスを用い、圧力
75mTorr、電力300Wの条件で行う。
/ポリシラン膜/ポリシリコン膜のパターンをマスクと
して、層間絶縁膜32のエッチング加工(コンタクトホ
−ル36の開口)を行う。この時、エッチングガスとし
て流量50sccmのCHF 3 /流量200sccmの
CO/流量10sccmのO2 の混合ガスを用い、圧力
740mTorr、電力1400Wの条件で行う。
34が除去されても、ポリシリコン膜33のパターンを
ハ−ドマスクとして層間絶縁膜(例えばシリコン酸化
膜、シリコン窒化膜)32のシリコンに対して10〜1
5程度の高い選択比で高アスペクトのエッチングを行う
ことができる。
ラン膜34の加工時に層間絶縁膜32に対するハ−ドマ
スク(ポリシリコン膜33)を一括加工することがで
き、層間絶縁膜32の高アスペクトエッチングを容易に
行うことが可能になる。
膜化に伴う層間絶縁膜32のエッチング加工に非常に有
効である。特に、層間絶縁膜32が、有機シリコン酸化
膜、無機シリコン酸化膜のように、エッチングガスとし
てO2 を過剰に必要とする場合、または、シリコン窒化
膜のように、レジストに対するエッチング選択比が低い
場合に、非常に有効である。
リコン膜32に限らず、W、WSi、Nb、TiO、T
iN、Ti、Cのうちのいずれかを用いることができ
る。
は、ポリシリコン膜とポリシラン膜のパターンを用いて
層間絶縁膜のエッチング加工を行い、さらに層間絶縁膜
のパターンを用いてシリコン基板のエッチング加工を行
い、トレンチキャパシタ用の深いトレンチを形成する。
するために層間絶縁膜のマスク加工を行う際、微細加工
に伴って層間絶縁膜上のレジストは薄膜化の傾向にある
が、層間絶縁膜の加工膜圧は一定であることが多い。
態に係る半導体装置の製造方法の工程を示している。
40上に熱酸化膜(SiO2膜)41、Si3N4膜4
2、SiO2膜43を順に形成し、その上にポリシリコ
ン44を成膜し、その上に反射防止膜としてポリシラン
膜45を塗布し、その上に化学増幅型レジスト46のパ
ターンを形成する。
46のパターンをマスクにしてポリシラン膜45とポリ
シリコン膜44のエッチング加工(パターニング)を行
う。この時、エッチングガスとして流量75sccmの
Cl/流量10sccmのO 2 の混合ガスを用い、圧力
75mTorr、電力300Wの条件で行う。
/ポリシラン膜/ポリシリコン膜のパターンをマスクと
して、SiO2膜43/Si3N4膜42/SiO2膜41
のエッチング加工(ホール47の開口)を行う。
ccmのCHF3 /流量200sccmのCO/流量1
0sccmのO2 の混合ガスを用い、圧力40mTor
r、電力1400Wの条件で行う。
45が除去されても、ポリシリコン膜44のパターンを
マスクにしてSiO2膜43/Si3N4膜42/SiO2
膜41のエッチング加工を行うことができる。この場
合、ポリシリコン膜44はSiに対して10〜15程度
の高い選択比を有するので、SiO2膜43/Si3N4
膜42/SiO2膜41に対して高アスペクトのエッチ
ング加工を容易に行うことができる。
膜43/Si3N4膜42/SiO2膜41のパターンを
マスクとして、Si基板40のエッチング加工を行い、
トレンチキャパシタ用の深いトレンチ48を形成する。
この場合、前記図4(c)の工程でポリシリコン膜44
とポリシラン膜45が残っていても、上記Siエッチン
グの工程で同時にエッチングを行って取り除くことがで
きる。
チ48を形成する技術は、微細加工においても充分対応
することができる。
記SiO2酸化膜に代えて、PSG膜、BSG膜、BP
SG膜、FSG膜、塗布により成膜された有機シリコン
酸化膜、無機シリコン酸化膜のいずれかを用いてもよ
い。また、前記ポリシリコン膜を成膜する方法として
は、CVD法、PVD法、塗布方法のいずれを用いても
よい。
施の形態において、ポリシリコン膜上にポリシラン膜を
形成する際、前記第1の実施の形態の変形例に示したよ
うに、ポリシラン膜を二層あるいは多層に塗布して成膜
し、ポリシラン膜の膜厚を厚く加工するようにしても、
層間絶縁膜の加工が容易になる。
は、半導体基板上に形成された層間絶縁膜に、ポリシリ
コン膜と、ポリシラン膜からなる反射防止膜と化学増幅
型レジストのパターンを形成し、これをマスクとして層
間絶縁膜をエッチング加工して埋め込み配線用の溝を形
成する。
下げる層間絶縁膜として、有機シリコン酸化膜あるいは
無機シリコン酸化膜のような層間絶縁膜を使用する。こ
のような層間絶縁膜に対するエッチング加工は、エッチ
ングガスとしてO2 を過剰に必要し、層間絶縁膜上のレ
ジストとの選択比がとれない。
態に係る半導体装置の製造方法の工程を示している。
板50上の層間絶縁膜として有機シリコン酸化膜(ある
いは無機シリコン酸化膜)51を形成し、その上にポリ
シリコン52を成膜し、その上に反射防止膜としてポリ
シラン膜53を塗布し、その上に化学増幅型レジスト5
4のパターンを形成する。
54のパターンをマスクにしてポリシラン膜53とポリ
シリコン膜52のエッチング加工(パターニング)を行
う。この時、エッチングガスとして流量75sccmの
Cl/流量10sccmのO 2 の混合ガスを用い、圧力
75mTorr、電力300Wの条件で行う。
/ポリシラン膜/ポリシリコン膜のパターンをマスクと
して、有機シリコン酸化膜(あるいは無機シリコン酸化
膜)51のエッチング加工(配線溝55の形成)を行
う。この後、図5(d)に示すように、ポリシリコン膜
52を除去する。
ガスとして流量10sccmのC4F8 /流量50sc
cmのCO/流量10sccmのO2 /流量200sc
cmのArの混合ガスを用い、圧力80mTorr、電
力1400Wの条件で行う。
53が除去されても、ポリシリコン膜52のパターンを
マスクにして有機シリコン酸化膜(あるいは無機シリコ
ン酸化膜)51のエッチング加工を行うことができる。
コン酸化膜51に対して20程度の高い選択比を有する
ので、有機シリコン酸化膜51に対して配線溝55のエ
ッチング加工を容易に行うことができる。しかも、配線
溝55のエッチング加工を1ステップで行うことができ
るので、配線溝55の深さの制御が可能である。
層間絶縁膜として有機シリコン酸化膜あるいは無機シリ
コン酸化膜を使用しているが、PSG膜、BSG膜、B
PSG膜、FSG膜、シリコン酸化膜のいずれかを用い
てもよい。また、前記ポリシリコン膜52を成膜する方
法としては、CVD法、PVD法、塗布方法のいずれを
用いてもよい。
膜53を形成する際、前記第1の実施の形態の変形例に
示したように、ポリシラン膜を二層あるいは多層に塗布
して成膜し、ポリシラン膜の膜厚を厚く加工するように
しても、層間絶縁膜の加工が容易になる。
の形態では、絶縁膜のホ−ルあるいは配線溝の加工に際
してポリシラン膜のパターンを用いる場合について述べ
ているが、例えばデュアルダマシンプロセスのように溝
およびホ−ルを一括加工する場合にも、前記実施の形態
に準じて本発明を適用することが可能である。
は、半導体基板上の酸化膜上に順に形成されたゲート電
極材およびゲートマスク材上に、ポリシリコン膜と、ポ
リシラン膜からなる反射防止膜と化学増幅型レジストの
パターンを形成し、これをマスクとしてゲートマスク材
をエッチング加工し、このゲートマスクを用いてゲート
電極材をエッチング加工してMOSトランジスタのゲー
ト電極を形成する。
態に係る半導体装置の製造方法の工程を示している。
60上に熱酸化膜(SiO2膜)61を形成し、その上
にゲート電極材としてポリシリコン層62及びタングス
テンシリサイド(WSi)膜63を成膜する。この後、
シリコン窒化(Si3N4)膜64からなるゲートマスク
材を堆積するが、微細加工およびレジストの薄膜化に伴
い、対レジスト選択比の低いSi3N4膜64はエッチン
グ加工が非常に困難である。そして、上記Si3N4膜6
4上にポリシリコン65を成膜し、その上に反射防止膜
としてポリシラン膜66を塗布し、その上に化学増幅型
レジスト67のパターンを形成する。
67のパターンをマスクにしてポリシラン膜66とポリ
シリコン膜65のエッチング加工(パターニング)を行
う。
/ポリシラン膜/ポリシリコン膜のパターンをマスクと
して、Si3N4膜64のエッチング加工(ゲートマスク
の形成)を行う。
膜64のパターンをマスクとして、WSi膜63とポリ
シリコン層62のエッチング加工(ゲート電極の形成)
を行う。この場合、前記図6(c)の工程でSi3N4膜
54上にポリシリコン膜65が残っていても、上記WS
i膜63とポリシリコン層62のエッチングの工程で同
時にエッチングを行って取り除くことができる。この
時、ポリシラン膜を二層あるいはそれ以上の多層に塗布
して成膜し、ポリシラン膜の膜厚を厚く加工しても有効
である。
i3N4膜64からなるゲ−トマスクを厚く加工するプロ
セス、例えばナンドゲ−トの製造プロセスに適用して非
常に有効である。
は、Si基板上に形成された多層絶縁膜上に、ポリシリ
コン膜と、ポリシラン膜からなる反射防止膜と化学増幅
型レジストのパターンを形成し、これをマスクとして多
層絶縁膜をエッチング加工し、この多層絶縁膜をマスク
としてSi基板をエッチング加工して素子分離領域形成
用の溝を形成する。
態に係る半導体装置の製造方法の工程を示している。
70上に熱酸化膜(SiO2膜)71、Si3N4膜7
2、酸化膜(TEOS膜)73を順に形成し、その上に
ポリシリコン74を成膜し、その上に反射防止膜として
ポリシラン膜75を塗布し、その上に化学増幅型レジス
ト76のパターンを形成する。
76のパターンをマスクにしてポリシラン膜75とポリ
シリコン膜74のエッチング加工(パターニング)を行
う。
/ポリシラン膜/ポリシリコン膜のパターンをマスクと
して、TEOS膜73/Si3N4膜72/SiO2膜7
1のエッチング加工し、素子分離溝形成用のマスクを形
成する。
分離溝形成用のマスク(TEOS膜73/Si3N4膜7
2/SiO2膜71のパターン)を用いてSi基板70
のエッチング加工を行い、素子分離領域形成用の溝77
を形成する。この場合、前記図6(c)の工程でポリシ
リコン膜74とポリシラン膜75が残っていても、上記
Siエッチングの工程で同時にエッチングを行って取り
除くことができる。
記ポリシリコン膜74を成膜する方法としては、CVD
法、PVD法、塗布方法のいずれを用いてもよい。ま
た、ポリシリコン膜74上にポリシラン膜75を形成す
る際、前記第1の実施の形態の変形例に示したように、
ポリシラン膜を二層あるいは多層に塗布して成膜し、ポ
リシラン膜の膜厚を厚く加工するようにしても、層間絶
縁膜の加工が容易になる。
では、絶縁膜のホ−ルあるいは配線溝あるいはゲートマ
スクあるいは素子分離溝形成用のマスクの加工に際して
ポリシラン膜のパターンを用いる場合について述べてい
るが、その他の目的で層間絶縁膜の加工パターンを形成
する際にも本発明の方法を用いることにより層間絶縁膜
を容易に加工することができる。
第7の実施の形態および第8の実施の形態では、Si基
板上の層間絶縁膜上に形成されたポリシラン膜とその上
に形成されたレジストを剥離する2つの方法あるいはバ
ッファ層として活用する方法について説明する。
する際、ポリシラン中のSiが酸素と反応してSiO2
膜を形成するので、剥離残りが若干生じてしまう傾向が
ある。また、ポリシランを例えば希フッ酸を用いたウェ
ットエッチングにより剥離することは困難である。
に示す工程では、Si基板上の層間絶縁膜81上に形成
されたポリシラン膜82とその上に形成されたレジスト
83のパターンを用いて層間絶縁膜81をエッチング加
工した後、CMP(化学的機械研磨)を行う。この時、
レジスト83は水により圧力をかけて取り除くことがで
きる。
絶縁膜81がシリコン酸化膜であるかシリコン窒化膜か
に応じて使用するスラリーを変更することにより、ポリ
シラン膜の対層間絶縁膜選択比を約100程度確保する
ことができ、ポリシラン膜82が残らないように制御性
よく除去することができる。
(d)に示す工程では、Si基板上の多層絶縁膜91上
に形成されたポリシラン膜92とその上に形成されたレ
ジスト93のパターンを用いて層間絶縁膜91をエッチ
ング加工(例えば配線溝94を形成)した後、まず、レ
ジスト93のみを水圧を加える等の方法を用いて除去す
る。この後、層間絶縁膜91の配線溝94に埋め込むよ
うに配線材料95を堆積し、その配線材料95の上面を
CMPにより平坦化する。この際、配線材料95と同時
にポリシラン膜922を取り除く。これにより、少ない
工程数で、ポリシラン膜92を制御性よく除去すること
ができる。
は、Si基板上の層間絶縁膜上に形成されたポリシラン
膜をバッファ層として活用する方法について説明する。
Si基板上の多層絶縁膜101上に形成されたポリシラ
ン膜102とその上に形成されたレジスト103のパタ
ーンを用いて層間絶縁膜101をエッチング加工(例え
ば配線溝104を形成)した後、前記層間絶縁膜101
との選択性のない材料からなる他の層間絶縁膜105を
埋め込むように堆積し、上面をCMPにより平坦化す
る。この際、ポリシラン膜102は、層間絶縁膜101
に対する応力を緩和するバッファ層となり、制御性よく
平坦化することができ、CMP特性が向上する。
グ方法によれば、反射防止膜として少なくとも二種類の
有機シリコン膜を少なくとも二層に分けて成膜すること
により、有機シリコン膜上に形成したレジストパターン
をマスクとして有機シリコン膜に対してドライエッチン
グを行う際、ポリシランの加工形状の断面が垂直状に得
られるようになり、エッチング時の反応生成物によって
生じるマイクロローディング効果の影響を制御でき、下
層の被加工膜をエッチング加工する際に層間絶縁膜の加
工形状の制御、エッチング深さの寸法のばらつきの制御
性を向上させることができる。
れば、ドライエッチングに用いたポリシランを除去する
際、CMPにより研磨することにより容易に除去するこ
とができる。また、場合によっては、CMPによる研磨
時のバッファ層として使用することもできる。
よび半導体装置の製造方法によれば、層間絶縁膜上にポ
リシリコンを介してポリシランを成膜しておくことによ
り、ポリシランの加工時にポリシリコンを一括加工し、
層間絶縁膜に対するハ−ドマスクを一括加工することが
でき、層間絶縁膜の高アスペクトエッチングを容易に行
うことができる。
ング方法の工程を示す断面図。
E装置を示す構成説明図。
ング方法の工程を示す断面図。
製造方法の工程を示す断面図。
製造方法の工程を示す断面図。
製造方法の工程を示す断面図。
製造方法の工程を示す断面図。
の層間絶縁膜上に形成されたポリシラン膜とレジストパ
ターンを剥離する方法の工程を示す断面図。
の層間絶縁膜上に形成されたポリシラン膜とレジストパ
ターンを剥離する方法の工程を示す断面図。
上の層間絶縁膜上に形成されたポリシラン膜をバッファ
層として活用する方法の工程を示す断面図。
Claims (18)
- 【請求項1】 半導体基板上の被加工膜上に、レジスト
パターン形成のための反射防止膜として、シリコンとシ
リコンとの結合を主鎖に有する有機シリコン化合物を含
有する少なくとも二種類の有機シリコン膜を少なくとも
二層に分けて成膜する工程と、 前記有機シリコン膜上にレジストパターンを形成し、こ
のレジストパターンをマスクとして前記有機シリコン膜
に対してドライエッチングを行う第1のエッチング工程
とを具備することを特徴とするドライエッチング方法。 - 【請求項2】 前記少なくとも二種類の有機シリコン膜
は、互いに組成が異なり、シリコン含有量が大きいもの
ほど下層側に成膜されることを特徴とする請求項1記載
のドライエッチング方法。 - 【請求項3】 前記第1のエッチング工程において有機
シリコン膜を加工する際、前記被加工膜に対して所定の
エッチング選択性を有することを特徴とする請求項1ま
たは2記載のドライエッチング方法。 - 【請求項4】 前記第1のエッチング工程により加工さ
れた有機シリコン膜をマスクとして、その下層の被加工
膜に対してドライエッチングを行う第2のエッチング工
程をさらに具備することを特徴とする請求項1乃至3の
いずれか1項に記載のドライエッチング方法。 - 【請求項5】 前記第2のエッチング工程により加工さ
れた被処理膜をマスクとして、その下層のシリコン層あ
るいはメタル膜に対してドライエッチングを行う際、同
時に前記有機シリコン膜を除去することを特徴とする請
求項1乃至4のいずれか1項に記載のドライエッチング
方法。 - 【請求項6】 前記有機シリコン膜は、前記被加工膜上
にハ−ドマスク材を介して成膜されており、 前記第1のエッチング工程において有機シリコン膜を加
工する際、同時に前記ハ−ドマスク材を加工して被加工
膜加工用のハ−ドマスクを形成することを特徴とする請
求項1または2記載のドライエッチング方法。 - 【請求項7】 前記ハ−ドマスク材はポリシリコン膜で
あることを特徴とする請求項6記載のドライエッチング
方法。 - 【請求項8】 前記第1のエッチング工程において有機
シリコン膜およびハ−ドマスク材を加工する際、前記被
加工膜に対して所定のエッチング選択性を有することを
特徴とする請求項6または7記載のドライエッチング方
法。 - 【請求項9】 前記第1のエッチング工程により加工さ
れた有機シリコン膜およびハ−ドマスクをマスクとし
て、その下層の被加工膜に対してドライエッチングを行
う第2のエッチング工程をさらに具備することを特徴と
する請求項1乃至3のいずれか1項に記載のドライエッ
チング方法。 - 【請求項10】 前記第2のエッチング工程により加工
された被加工膜をマスクとして、その下層のシリコン層
あるいはメタル膜に対してドライエッチングを行う際、
同時に前記有機シリコン膜およびハ−ドマスクを除去す
ることを特徴とする請求項9記載のドライエッチング方
法。 - 【請求項11】 前記被加工膜は、有機シリコン酸化
膜、無機シリコン酸化膜、あるいはシリコン窒化膜ある
いはシリコン酸化膜を用いた層間絶縁膜であることを特
徴とする請求項1乃至10のいずれか1項に記載のドラ
イエッチング方法。 - 【請求項12】 前記有機シリコン膜を剥離する際、化
学的機械研磨法を用いることを特徴とする請求項1乃至
4のいずれか1項に記載のドライエッチング方法。 - 【請求項13】 前記第2のエッチング工程の後に、全
面に他の膜を成膜して上面を化学的機械研磨法により平
坦化する際に、前記有機シリコン膜を同時に剥離するこ
とを特徴とする請求項4記載のドライエッチング方法。 - 【請求項14】 前記第2のエッチング工程の後に、全
面に他の膜を成膜して上面を化学的機械研磨法により平
坦化する際に、前記有機シリコン膜をバッファ層として
利用し、残存させることを特徴とする請求項4記載のド
ライエッチング方法。 - 【請求項15】 半導体基板上に形成された層間絶縁膜
上に、レジストパターン形成のための反射防止膜とし
て、シリコンとシリコンとの結合を主鎖に有する有機シ
リコン化合物を含有する有機シリコン膜を成膜する工程
と、 前記有機シリコン膜上にレジストパターンを形成し、こ
のレジストパターンをマスクとして前記有機シリコン膜
に対してドライエッチングを行う第1のエッチング工程
と、 前記第1のエッチング工程により加工された有機シリコ
ン膜をマスクとして、その下層の層間絶縁膜に対してド
ライエッチングを行い、接続用ホ−ルおよび配線埋め込
み用溝の少なくとも一方を形成する第2のエッチング工
程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項16】 シリコン基板上に形成された層間絶縁
膜上にポリシリコン膜を形成する工程と、 前記ポリシリコン膜上にレジストパターン形成のための
反射防止膜として、シリコンとシリコンとの結合を主鎖
に有する有機シリコン化合物を含有する有機シリコン膜
を成膜する工程と、 前記有機シリコン膜上にレジストパターンを形成し、こ
のレジストパターンをマスクとして前記有機シリコン膜
およびポリシリコン膜に対してドライエッチングを行う
第1のエッチング工程と、 前記第1のエッチング工程により加工された有機シリコ
ン膜およびポリシリコン膜をマスクとして、その下層の
層間絶縁膜に対してドライエッチングを行い、トレンチ
を形成する第2のエッチング工程と、 前記第2のエッチング工程により加工された層間絶縁膜
をマスクとして、その下層のシリコン基板に対してドラ
イエッチングを行ってトレンチキャパシタ形成用のトレ
ンチを形成すると同時に、前記有機シリコン膜および/
あるいはポリシリコン膜を除去する第2のエッチング工
程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項17】 シリコン基板上に形成された層間絶縁
膜上にポリシリコン膜を形成する工程と、 前記ポリシリコン膜上にレジストパターン形成のための
反射防止膜として、シリコンとシリコンとの結合を主鎖
に有する有機シリコン化合物を含有する有機シリコン膜
を成膜する工程と、 前記有機シリコン膜上にレジストパターンを形成し、こ
のレジストパターンをマスクとして前記有機シリコン膜
およびポリシリコン膜に対してドライエッチングを行う
第1のエッチング工程と、 前記第1のエッチング工程により加工された有機シリコ
ン膜およびポリシリコン膜をマスクとして、その下層の
層間絶縁膜に対してドライエッチングを行い、トレンチ
を形成する第2のエッチング工程と、 前記第2のエッチング工程により加工された層間絶縁膜
をマスクとして、その下層のシリコン基板に対してドラ
イエッチングを行って素子分離領域形成用のトレンチを
形成すると同時に、前記有機シリコン膜および/あるい
はポリシリコン膜を除去する第2のエッチング工程とを
具備することを特徴とする半導体装置の製造方法。 - 【請求項18】 シリコン基板上でゲート配線材上に形
成された層間絶縁膜上にポリシリコン膜を形成する工程
と、 前記ポリシリコン膜上にレジストパターン形成のための
反射防止膜として、シリコンとシリコンとの結合を主鎖
に有する有機シリコン化合物を含有する有機シリコン膜
を成膜する工程と、 前記有機シリコン膜上にレジストパターンを形成し、こ
のレジストパターンをマスクとして前記有機シリコン膜
およびポリシリコン膜に対してドライエッチングを行う
第1のエッチング工程と、 前記第1のエッチング工程により加工された有機シリコ
ン膜およびポリシリコン膜をマスクとして、その下層の
層間絶縁膜に対してドライエッチングを行い、トレンチ
を形成する第2のエッチング工程と、 前記第2のエッチング工程により加工された層間絶縁膜
をマスクとして、その下層のゲート配線材に対してドラ
イエッチングを行ってMOSトランジスタのゲート電極
を形成すると同時に、前記有機シリコン膜および/ある
いはポリシリコン膜を除去する第2のエッチング工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06993399A JP3742243B2 (ja) | 1999-03-16 | 1999-03-16 | ドライエッチング方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06993399A JP3742243B2 (ja) | 1999-03-16 | 1999-03-16 | ドライエッチング方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269192A true JP2000269192A (ja) | 2000-09-29 |
JP3742243B2 JP3742243B2 (ja) | 2006-02-01 |
Family
ID=13416974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06993399A Expired - Fee Related JP3742243B2 (ja) | 1999-03-16 | 1999-03-16 | ドライエッチング方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3742243B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097923A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法 |
US6979610B2 (en) | 2002-10-30 | 2005-12-27 | Fujitsu Limited | Semiconductor device fabrication method |
US7169682B2 (en) | 2004-01-29 | 2007-01-30 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device |
JP2009200501A (ja) * | 2009-03-13 | 2009-09-03 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2015041624A (ja) * | 2013-08-20 | 2015-03-02 | 東京エレクトロン株式会社 | シリコン酸化膜をエッチングする方法 |
JP2019003999A (ja) * | 2017-06-13 | 2019-01-10 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置、基板処理システム、基板処理システムの制御装置、半導体基板の製造方法および半導体基板 |
JP2021141260A (ja) * | 2020-03-06 | 2021-09-16 | 東京エレクトロン株式会社 | ウエハを処理する方法 |
-
1999
- 1999-03-16 JP JP06993399A patent/JP3742243B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979610B2 (en) | 2002-10-30 | 2005-12-27 | Fujitsu Limited | Semiconductor device fabrication method |
WO2004097923A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法 |
US7211519B2 (en) | 2003-04-30 | 2007-05-01 | Fujitsu Limited | Method for manufacturing semiconductor device |
US7169682B2 (en) | 2004-01-29 | 2007-01-30 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device |
JP2009200501A (ja) * | 2009-03-13 | 2009-09-03 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2015041624A (ja) * | 2013-08-20 | 2015-03-02 | 東京エレクトロン株式会社 | シリコン酸化膜をエッチングする方法 |
JP2019003999A (ja) * | 2017-06-13 | 2019-01-10 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置、基板処理システム、基板処理システムの制御装置、半導体基板の製造方法および半導体基板 |
JP2021141260A (ja) * | 2020-03-06 | 2021-09-16 | 東京エレクトロン株式会社 | ウエハを処理する方法 |
JP7402715B2 (ja) | 2020-03-06 | 2023-12-21 | 東京エレクトロン株式会社 | ウエハを処理する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3742243B2 (ja) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
US6140224A (en) | Method of forming a tungsten plug | |
US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
US20060199370A1 (en) | Method of in-situ ash strip to eliminate memory effect and reduce wafer damage | |
JP2000260870A (ja) | ドライエッチングを用いた半導体装置の製造方法 | |
JP2000269192A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
KR100404479B1 (ko) | 듀얼 다마신 배선 형성방법 | |
JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
US20060292883A1 (en) | Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma | |
JPH10116904A (ja) | 半導体装置の製造方法 | |
JP2002217285A (ja) | 半導体装置の製造方法 | |
JP3803528B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
US7538037B2 (en) | Method for manufacturing semiconductor device | |
KR20000076893A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP3803516B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JP3239460B2 (ja) | 接続孔の形成方法 | |
JPH1140669A (ja) | 多層配線構造とその製造方法 | |
JP2001118927A (ja) | 半導体装置およびその製造方法 | |
US20050056615A1 (en) | Selective plasma etching process for aluminum oxide patterning | |
JP3629179B2 (ja) | 半導体装置の製造方法 | |
JP2005136097A (ja) | 半導体装置の製造方法 | |
JP2002158213A (ja) | 半導体装置の製造方法 | |
JP3312996B2 (ja) | エッチング方法 | |
KR100444302B1 (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |