JP2019114734A - 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 - Google Patents
貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 Download PDFInfo
- Publication number
- JP2019114734A JP2019114734A JP2017248866A JP2017248866A JP2019114734A JP 2019114734 A JP2019114734 A JP 2019114734A JP 2017248866 A JP2017248866 A JP 2017248866A JP 2017248866 A JP2017248866 A JP 2017248866A JP 2019114734 A JP2019114734 A JP 2019114734A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- electrode
- layer
- inorganic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 孔開口部の破損防止とその部位への配線形成を容易にすると伴に、該保護膜や該保護膜上に形成するシード層及び貫通めっき配線のシワ発生や膜剥がれを防止する貫通電極構造及びその製造方法を提供する。【解決手段】本開示の一実施形態に係る貫通電極基板は、基板と、前記基板の第1の面と、前記基板の前記第1の面と反対の面である第2の面と、前記第1の面と前記第2の面とを貫通する貫通孔と、前記基板の前記貫通孔がある内壁に配置された無機層と、を備え、前記無機層の前記貫通孔の端部における厚みが、前記無機層の前記貫通孔の中央部における厚みよりも大きい、貫通電極基板である【選択図】図3
Description
本開示は、貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置に関する。
近年、LSIシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設け、基板の貫通孔がある内壁に導電層を設けた後、当該導電層の内側を樹脂で充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている(例えば、特許文献1、非特許文献1)。
しかしながら、特許文献1に開示された技術等では、貫通電極基板の製品において、貫通孔に貫通電極を形成する際、貫通孔形状は、矩形形状をしているため、そこを起点にして破損することがあり、その部位への配線等の形成が難しい。そのために、現在までに開口孔付近を追加エッチング処理等で、形状を丸く処理し、その部位に保護膜を形成し、補強し又は丸みを帯びた形状とする方法が試みられている(特許文献2〜4)。特許文献2は貫通孔に、SiO2被膜を形成するものであり、特許文献3は貫通孔に、応力緩和膜を形成するものであり、特許文献4は貫通孔に、応力緩和膜を形成するものである。
しかし、前者は、加工制御が難しく(開口寸法の調整)、開口孔幅が広がり、パターンの集積化に不具合を発生する。後者は、形成した該保護膜の応力により、保護膜自体あるいは積層させるシード層やめっき層の膜剥離やシワ発生の不具合をもたらす。
Tech Chong Lee, Yung-Shun Chang, Che-Ming Hsu, Sheng-Chi Hsieh, Pao-Nan Lee, Yu-Chang Hsieh, "Glass Based 3D-IPD Integrated RFASIC in WLCSP, 2017 IEEE 67th Electronic Components and Technology Conference
孔開口部の破損防止とその部位への配線形成を容易にすると伴に、該保護膜や該保護膜上に形成するシード層及び貫通めっき配線のシワ発生や膜剥がれを防止する貫通電極構造及びその製造方法を提供する。
本開示の一実施形態によれば、基板と、前記基板の第1の面と、前記基板の前記第1の面と反対の面である第2の面と、前記第1の面と前記第2の面とを貫通する貫通孔と、前記基板の前記貫通孔がある内壁に配置された無機層と、を備え、前記無機層の前記貫通孔の端部における厚みが、前記無機層の前記貫通孔の中央部における厚みよりも大きい、貫通電極基板が提供される。
本開示の一実施形態によれば、基板と、前記基板の第1の面と、前記基板の前記第1の面と反対の面である第2の面と、前記第1の面と前記第2の面とを貫通する貫通孔と、前記基板の前記貫通孔がある内壁に配置された無機層と、を備え、前記無機層によって形成される孔の端部における径が、前記孔の中央部における径よりも大きい、貫通電極基板が提供される。言い換えれば、孔面における貫通孔の径(基板面における貫通孔の孔部分の径、すなわち、孔開口部の基板面における径)が、貫通孔の中央部における貫通孔の径よりも小さくなっている。
本開示の一実施形態において、前記基板がシリコン基板又はガラス基板であってもよい。
前記ガラス基板としては、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板であってもよい。
本開示の一実施形態において、前記第1の面に配置され、前記貫通電極に接続する第1の配線層をさらに備えてもよい。
本開示の一実施形態において、前記絶縁層は有機絶縁層であってもよい。
本開示の一実施形態において、前記樹脂層は、熱硬化性樹脂又は光硬化性樹脂を含んでもよい。
上記貫通電極基板において、無機層は、基板の貫通孔の端部を保護するように設けられてもよい。また、無機層はラウンド形状であってもよい。
上記貫通電極基板において、無機層は、基板の片方の面だけに設けられてもよいし、両側の面に設けられてもよい。
上記貫通電極基板において、無機層は、貫通孔の側壁と接していてもよい。
また、上記貫通電極基板において、貫通電極の上面が凹凸形状であってもよい。
また、上記貫通電極基板において、無機層は、窒化シリコン膜又は酸化シリコン膜であってもよい。
また、上記貫通電極基板において、第1無機層は、焼結体であってもよい。
また、上記貫通電極基板において、貫通孔に設けられ、貫通電極と側面で接する充填材をさらに含んでいてもよい。
また、上記貫通電極基板において、基板の第1面、貫通電極のうち第1面側の上面および無機層と接する導電層をさらに含んでいてもよい。
本開示の一実施形態によれば、貫通電極基板と、前記基板の前記貫通電極に接続されたLSI基板と、前記基板の前記貫通電極に接続された半導体チップと、貫通電極基板が提供される。
本開示の一実施形態によれば、第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、前記基板の前記貫通孔がある内壁に無機層を形成することを含み、前記無機層の前記貫通孔の端部における厚みが、前記無機層の前記貫通孔の中央部における厚みよりも大きい、貫通電極基板の製造方法が提供される。
本開示の一実施形態によれば、第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、前記基板の前記貫通孔がある内壁に無機層を形成することを含み、を備え、前記無機層によって形成される孔の端部における径が、前記孔の中央部における径よりも大きい、貫通電極基板の製造方法が提供される。
本開示の一実施形態において、前記樹脂層を形成した後、前記第1の面に前記貫通電極と接続する第1の配線層を形成することをさらに含んでもよい。
本開示の一実施形態において、前記第1の配線層の上側と前記樹脂層に接するように絶縁層を形成することをさらに含んでもよい。
本開示の一実施形態において、前記第1の面に配置され、前記貫通電極に接続する第1の配線層を形成することと、前記第1の配線層の上側に配置され、前記樹脂層と接する絶縁層を形成することと、をさらに備えてもよい。
本開示の一実施形態において、前記絶縁層は有機絶縁層であってもよい。
本開示の一実施形態において、前記樹脂層は、熱硬化性樹脂又は光硬化性樹脂を含んでもよい。
本開示の一実施形態において、無機層は、貫通孔の側壁と接していてもよい。
本開示の一実施形態において、上記貫通電極基板において、貫通電極の上面が凹凸形状であってもよい。
本開示の一実施形態において、無機層は、窒化シリコン膜又は酸化シリコン膜であってもよい。
本開示の一実施形態において、無機層は、焼結体であってもよい。
本開示の一実施形態において、貫通孔に設けられ、貫通電極と側面で接する充填材をさらに含んでいてもよい。
本開示の一実施形態において、基板の第1面、貫通電極のうち第1面側の上面および無機層と接する導電層をさらに含んでいてもよい。
本開示の一実施形態によると、気密性の高い貫通電極を有する貫通電極基板を提供することができる。たとえば掛かる貫通電極基板を使用した力学量センサは、センサ感度を高めることができる。
以下、本開示の各実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
(力学量センサ)
図1に力学量センサ20の断面図を示す。図1に示すように、力学量センサ20は、貫通電極基板100、基板210、絶縁層220、導電層230、薄膜235を有する。
図1に力学量センサ20の断面図を示す。図1に示すように、力学量センサ20は、貫通電極基板100、基板210、絶縁層220、導電層230、薄膜235を有する。
基板210には、シリコン基板が用いられる。絶縁層220には、酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウムなどが用いられる。導電層230には、半導体材料が用いられるが、金属材料などが用いられてもよい。例えば、導電層230にシリコン(Si)が用いられる場合、シリコン中にホウ素(B)、アルミニウム(Al)、リン(P)、ヒ素(As)などを多く(例えば1018〜1020atoms/cm3程度)含むことにより、導電性を有することができる。基板210および絶縁層220は、開孔部215を有する。
薄膜235は、導電層230の領域250に相当する部分として設けられる。薄膜235の膜厚は適宜設定すればよく、好ましくは1μm以上100μm以下であることが望ましい。薄膜235は、可撓性を有する。薄膜235は、少なくとも第1面235A(上面)において導電性を有する。
力学量センサ20は、閉じられた空間300を有し、外力(例えば、圧力)に応じて、薄膜235の形状が変わる。例えば、外力が大きい場合には、薄膜235は下側(第1面235A側)に大きく撓む。また、外力が小さい場合には、薄膜235は下側(第1面235A側)への撓みが小さくなる。この薄膜235の形状変化の違いにより、薄膜235と貫通電極基板100に設けられた電極140との間の距離が変わる。これにより、薄膜235と電極240との間の静電容量が変わるため、これを電気信号としてとらえ、外力に応じた電気信号が得られる。貫通電極基板100の構成については、以下に詳述する。本開示に係る貫通電極基板を用いた力学量センサは、センサ感度を向上させることができる。
(貫通電極基板)
図2に示すように、貫通電極基板10には、基板100に貫通孔110が設けられている。また、図3に示すように、貫通電極基板10は、基板100及び貫通電極130を有する。基板100は、上面(第1の面)102及び下面(第2の面)104を有する。基板100には、上面102と下面104とを貫通する貫通孔110が設けられている。貫通孔110や貫通電極130は、複数であってもよい。
図2に示すように、貫通電極基板10には、基板100に貫通孔110が設けられている。また、図3に示すように、貫通電極基板10は、基板100及び貫通電極130を有する。基板100は、上面(第1の面)102及び下面(第2の面)104を有する。基板100には、上面102と下面104とを貫通する貫通孔110が設けられている。貫通孔110や貫通電極130は、複数であってもよい。
基板100は、この例では、ガラス基板である。ガラス基板としては、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板などが挙げられる。また、ガラス基板の他にも、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミニウム(AlN)基板、ジルコニア(ZrO2)基板、サファイア基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられてもよい。シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板や、ステンレス基板などの導電性基板を使用する場合には、当該基板の周りを絶縁層で被覆する必要がある。たとえば、貫通孔110を形成後、シード層162の形成前に、絶縁膜を形成することになる。
基板100の厚さ、すなわち、上面102と下面104との間の距離は、特に制限はないが、例えば、100μm以上800μm以下の厚さの基板を使用することができる。基板100の厚さは、より好ましくは、200μm以上400μm以下であるとよい。上記の基板の厚さtの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。上記の基板の厚さtの上限よりも基板が厚くなると、ガラス基板への貫通孔形成が難しくなる。
貫通孔110は、基板100を貫くように内壁112に配置される。本発明では、貫通孔の端部130aにおける欠け等を防止するために無機層132(無機層132a及び無機層132b)が形成されている。無機層132の分、貫通孔が狭くなり、孔面における貫通孔の径(基板面における貫通孔の孔部分の径、すなわち、孔開口部の基板面における径)taが、中央部における貫通孔の径tcよりも小さくなる。すなわち、ta<tcとなる。また、貫通電極基板において無機層132の、貫通孔の端部における厚みが、前記無機層の前記貫通孔の中央部における厚みよりも大きくてもよい。なお、tは、t=t1+2t2、すなわち、内壁の径(t1)と内壁により形成される孔の径(t2)×2との合計として表すことができる(図3)。
貫通孔110は、基板100の貫通孔110がある内壁112に配置され、上面102側に配置された配線層(第1の配線層)160と下面104側に配置された配線層170とを電気的に接続する。貫通電極基板10において、貫通電極160はシード層162及びめっき層164を有する。貫通電極110と同様に、配線層160はシード層162及びめっき層164を有する。なお、表裏配線層と貫通孔配線を分けて記載するので、同時に形成するが、便宜上、分けて記載する。また、配線層170はシード層172及びめっき層174を有する。
シード層162及びめっき層164は、コンフォーマルに形成されている。シード層172及びめっき層174も、コンフォーマルに形成されている。ここで、コンフォーマルに形成するとは、表裏配線と貫通孔配線がほぼ均等な膜厚で形成できているために、表裏配線と貫通孔配線の厚みが均等ということを意味する。すなわち、貫通孔基板への基板表裏及び貫通孔部分への配線形成は、充填形状とコンフォーマル形状の2種類があり、充填形状は貫通孔全体にめっき配線が充填されているもので、他方、コンフォーマル形状は、めっき配線が充填されておらず、孔側壁に形成される形状である。このためコンフォーマル形状では、表裏と貫通孔部位を同時に、めっき形成することが可能である。もっとも、シード層162、172及びめっき層164、174は、コンフォーマルな形状に限定されず、凹凸があっても、配線層としての機能を有していればよい。
シード層162及び172は、導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。また、密着層を形成してもよく、密着層としては、採用したシード層材料以外の金属材料や金属酸化物を用いることができる。密着層を設けた場合、ガラスへのシード層の密着力を強化することが可能となる。特に、めっき層134、164及び174が銅(Cu)を含む場合、無機層132、162及び172は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。ここで、無機層132、162及び172の厚さは、特に制限はないが、例えば、300nm以上1200nm以下の範囲で適宜選択することができる。
めっき層134、164及び174は、それぞれ無機層132、162及び172との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。
無機層132は、貫通孔110と基板100との間に形成される。無機層132の材料は、無機材料である。本開示において、ポリイミド(PI)やエポキシ系樹脂のような有機系の樹脂は使用できない。本開示では、この無機層132を貫通孔端部保護可能に形成する。すなわち、通常は基板に直接シード層を形成するという従来の方法を覆し、無機層132を貫通孔端部の保護のために形成する。これにより、端部が欠けるなどして生じる配線性能の悪化(断線等)や基板全体の悪化(ひび割れ等)を阻止することができる。さらには、本開示では、無機層132を、貫通孔に対しコンフォーマルに形成してしまうと、応力によって無機層132が破壊されてしまうことがあることが分かった。そのため、無機層132を基板の上下で分割するように形成する(第1の面側を無機層132a、第2の面側を無機層132bという。)。このように形成することによって、応力が生じた場合においても、該応力を緩和させて無機層自体が変形、ひび割れ等を生じてしまうことを回避することが可能となる。
絶縁層180は、配線層160の上側に配置される。また、絶縁層180は、紙面で見たときに、配線層170の下側にも配置される。すなわち、貫通孔および基板上下面に形成された面に樹脂からなる絶縁膜を形成する。貫通孔に、樹脂を埋め込む。絶縁層180は、この例では、有機絶縁層である。有機絶縁層としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR−4、FR−5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。
なお、紙面でみたときに絶縁層180の上側及び下側に、さらに配線層と絶縁層(図示せず)を積層して多層配線基板としてもよい。
本開示によれば、無機層132によって形成される孔について、孔面における貫通孔の径(基板100の第1の面102及び第2の面104における貫通孔の孔部分の径、孔の端部における径ということもできる。)が、孔の中央部における径よりも大きい。また、貫通電極基板において無機層132の、貫通孔の端部における厚みが、無機層の貫通孔の中央部における厚みよりも大きくてもよい。そのため、孔開口部の破損防止とその部位への配線形成を容易にすると伴に、該保護膜や該保護膜上に形成するシード層及び貫通めっき配線のシワ発生や膜剥がれを防止する貫通電極構造となる。
[貫通電極基板10の製造方法]
図4から図16を用いて、貫通電極基板10の製造方法について説明する。図4から図16は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。図4から図16において、図2に示す要素と同じ要素には同一の符号を付した。
図4から図16を用いて、貫通電極基板10の製造方法について説明する。図4から図16は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。図4から図16において、図2に示す要素と同じ要素には同一の符号を付した。
まず、図4に示すように、基板100を準備する。この例では、基板100は、ガラス基板である。次に、図5に示すように、フェムト秒レーザを基板100に照射することで、貫通孔を形成したい領域の基板の材料を変質させる。ここで、光源600から出射されたレーザ光601は基板100の上面102側から入射され、基板100の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光601が焦点を結んだ位置では、高いエネルギーが基板100に供給され、基板の材料が変質する。
図6に示すように、上記のレーザ照射によって基板100の基板内部に変質領域を形成する。ここで、変質領域109は、所望の貫通孔の形状に合わせて、適宜形状を変更することができる。ここで、変質領域109の領域が後の貫通孔110になるため、所望の貫通孔110の大きさに合わせて変質領域を調整すればよい。
次に、図7に示すように、薬液611を使用して基板100の変質領域109をエッチングする。変質領域109は、変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板100全体を薬液611に浸漬させることで変質領域109が、選択的に又は変質していない領域に比べて早い速度でエッチングされる。図7では、容器610に入れられた薬液611に基板100を浸漬することで上面102及び下面104の両面側からエッチングを行う方法を示す。ここで、エッチングに使用する薬液611として、基板100がガラス基板であれば、フッ酸(HF)、バッファードフッ酸(BHF)、界面活性剤添加バッファードフッ酸などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。
次に、図8に示すように、上記の薬液611を使用したエッチングによって変質領域109を除去することで、貫通孔110を形成する。ここで、貫通孔110の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。もちろん、角に丸みを帯びた矩形や多角形であってもよい。
上記では、図4から図8を用いて、基板100において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板100に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはCO2レーザなどを使用することができる。
続いて、図9に示すように、無機層132を形成する。基板100の上面102側から、基板100の上面102にシード層162と基板100の側面112に無機層132を形成する。同様に、図10に示すように、基板100の下面104側から、基板100の下面104にシード層172と基板100の側面112に無機層132bを形成する。ここで、無機層132は、両端部における厚さが他の部分の厚さよりも厚くなるように、両端部に無機層132を形成する時間等の条件を調整する必要がある。
次に、図11に示すように、まず、シード層162及び172上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン630を形成する。レジストパターン630は、少なくとも貫通孔110を露出するように形成される。次に、無機層132、162及び172に通電することで電解めっきを行い、レジストパターン630から露出している無機層132、162及び172上に、それぞれめっき層134、164及び174を形成する。なお、孔があるために、液状レジストは使い難いため、ドライフィルムレジストを用いることができる。ドライフィルムレジストは、ラミネートにより形成し、その後、露光、現像する。
次に、レジストパターン630を除去する。すなわち、めっき層134、164及び174を形成した後に、レジストパターンを構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。めっき層から露出したシード層をエッチングする。すなわち、レジストパターン630によって覆われ、めっき層164及び174が形成されなかった領域のシード層162及び172を除去する(図12)。
次に、図13に示すように、樹脂を、上面102側から貫通孔110のうち貫通電極130の内側に充填する。この例では、樹脂は、ポリイミドである。樹脂を充填した時点では、樹脂は、流動性を有する。そこで、次に、樹脂を硬化させることによって、樹脂層150を形成する。この例では、樹脂は、熱硬化性樹脂であるポリイミドであるため、200℃〜300℃の温度で焼成することによって、硬化させる。なお、図15は、概念図であるため、隙間141が生じることによって、第1の樹脂層140があたかも浮いているかのように見えるが、実際には、微細な凹凸形状となっており、第1の樹脂層140の一部は貫通電極130に接している。
次に、図14に示すように、配線層160の上側と樹脂層150の上側に絶縁層180を形成する。同様に、紙面でみたときに、配線層170の下側と樹脂層150の下側にも絶縁層180を形成する。絶縁層180は樹脂層150に接するように形成される。なお、紙面でみたときに絶縁層180の上側及び下側に、さらに配線層と絶縁層(図示せず)を積層して多層配線基板としてもよい。また図15に示すように絶縁層180が樹脂層150を兼ねるように製造してもよい。
本開示によれば、無機層132によって形成される孔について、孔面における貫通孔の径(基板100の第1の面102及び第2の面104における貫通孔の孔部分の径、孔の端部における径ということもできる。)が、孔の中央部における径よりも大きい(図16)。また、貫通電極基板において無機層132の、貫通孔の端部における厚みが、無機層の貫通孔の中央部における厚みよりも大きくてもよい(図16)。そのため、孔開口部の破損防止とその部位への配線形成を容易にすると伴に、該保護膜や該保護膜上に形成するシード層及び貫通めっき配線のシワ発生や膜剥がれを防止する貫通電極構造となる。以上で貫通電極基板10の製造方法について説明した。
<第2実施形態>
図17から図19を用いて、本開示の一実施形態に係る貫通電極基板を用いた半導体装置について説明する。図17は、本開示の一実施形態又は変形例に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
図17から図19を用いて、本開示の一実施形態に係る貫通電極基板を用いた半導体装置について説明する。図17は、本開示の一実施形態又は変形例に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
図18は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図19に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。
半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通電極基板1300は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板1300に形成してもよい。
図19は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。上記2つの例(図18、図19)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図19に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
図19の例では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。なお、図19に示す例のように、貫通電極基板1300を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、貫通電極基板1330、1340、1360などが半導体チップに置き換えられてもよい。
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
本開示に係る貫通電極基板を実際に製造する際のSEM像を図20に示す。実際に、基板をSiとした場合において、無機層SiNを、貫通孔の端部を保護することができるよう形成した場合の図である。図20(a)(b)から分かるように、貫通孔の端部をラウンド形状の無機層が覆っている。図20(c)(d)から分かるように、無機層の貫通孔の端部における厚みが、無機層の貫通孔の中央部における厚みよりも大きくなっている。言い換えれば、孔面における貫通孔の径(基板面における貫通孔の孔部分の径、すなわち、孔開口部の基板面における径)が、貫通孔の中央部における貫通孔の径よりも小さくなっている。この無機層を形成した貫通基板は貫通孔端部を保護することができる(孔開口部の破損防止をすることができる)。さらに、この無機層を形成した貫通基板に電極を形成して貫通電極基板を作成することができ、その際、孔開口部への配線形成を容易にすることができると伴に、該保護膜や該保護膜上に形成するシード層及び貫通めっき配線のシワ発生や膜剥がれを防止する貫通電極構造及びその製造方法を提供することができる。
なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
10:貫通電極基板
20:力学量センサ
100:基板
110:貫通孔
102:上面
104:下面
130:貫通電極
130a:貫通孔端部
132:無機層
180:絶縁層
20:力学量センサ
100:基板
110:貫通孔
102:上面
104:下面
130:貫通電極
130a:貫通孔端部
132:無機層
180:絶縁層
Claims (9)
- 基板と、
前記基板の第1の面と、
前記基板の前記第1の面と反対の面である第2の面と、
前記第1の面と前記第2の面とを貫通する貫通孔と、
前記基板の前記貫通孔がある内壁に配置された無機層と、
を備え、
前記無機層の前記貫通孔の端部における厚みが、前記無機層の前記貫通孔の中央部における厚みよりも大きい、貫通電極基板。 - 基板と、
前記基板の第1の面と、
前記基板の前記第1の面と反対の面である第2の面と、
前記第1の面と前記第2の面とを貫通する貫通孔と、
前記基板の前記貫通孔がある内壁に配置された無機層と、
を備え、
前記無機層によって形成される孔の端部における径が、前記孔の中央部における径よりも大きい、貫通電極基板。 - 前記基板がシリコン又はガラスである、
請求項1又は2に記載の貫通電極基板。 - 前記第1の面に配置され、前記貫通電極に接続する第1の配線層をさらに備えることを特徴とする請求項1又は2に記載の貫通電極基板。
- 請求項1から4のいずれか一つに記載の貫通電極基板と、
前記基板の前記貫通電極に接続されたLSI基板と、
前記基板の前記貫通電極に接続された半導体チップと、
を有する、半導体装置。 - 第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、
前記基板の前記貫通孔がある内壁に無機層を形成することを含み、
前記無機層の前記貫通孔の端部における厚みが、前記無機層の前記貫通孔の中央部における厚みよりも大きい、貫通電極基板の製造方法。 - 第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、
前記基板の前記貫通孔がある内壁に無機層を形成することを含み、
を備え、
前記無機層によって形成される孔の端部における径が、前記孔の中央部における径よりも大きい、貫通電極基板の製造方法。 - 前記樹脂層を形成した後、前記第1の面に前記貫通電極と接続する第1の配線層を形成することをさらに含む、請求項6又は7に記載の貫通電極基板の製造方法。
- 前記第1の配線層の上側と前記樹脂層に接するように絶縁層を形成することをさらに含む、請求項8に記載の貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017248866A JP2019114734A (ja) | 2017-12-26 | 2017-12-26 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017248866A JP2019114734A (ja) | 2017-12-26 | 2017-12-26 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019114734A true JP2019114734A (ja) | 2019-07-11 |
Family
ID=67223285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017248866A Pending JP2019114734A (ja) | 2017-12-26 | 2017-12-26 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019114734A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021034385A (ja) * | 2019-08-13 | 2021-03-01 | 大日本印刷株式会社 | 配線基板および素子付き配線基板 |
-
2017
- 2017-12-26 JP JP2017248866A patent/JP2019114734A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021034385A (ja) * | 2019-08-13 | 2021-03-01 | 大日本印刷株式会社 | 配線基板および素子付き配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6596906B2 (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
TWI761852B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
US9024446B2 (en) | Element mounting substrate and semiconductor module | |
JP5026025B2 (ja) | 半導体装置 | |
TWI807259B (zh) | 貫通電極基板及安裝基板 | |
JP2018107423A (ja) | 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6809511B2 (ja) | 貫通電極基板および半導体装置 | |
TWI821972B (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP7435635B2 (ja) | 貫通電極基板 | |
JP6658846B2 (ja) | 貫通電極基板 | |
JP2019016732A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2017073413A (ja) | インターポーザ、インターポーザの製造方法、インターポーザを用いた半導体装置 | |
JP6435893B2 (ja) | 貫通電極基板の製造方法 |