JP2019016732A - 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 - Google Patents
貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 Download PDFInfo
- Publication number
- JP2019016732A JP2019016732A JP2017134531A JP2017134531A JP2019016732A JP 2019016732 A JP2019016732 A JP 2019016732A JP 2017134531 A JP2017134531 A JP 2017134531A JP 2017134531 A JP2017134531 A JP 2017134531A JP 2019016732 A JP2019016732 A JP 2019016732A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- resin
- resin layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】液やガスの浸入による貫通電極の腐食を抑制する貫通電極基板を提供する。【解決手段】本開示の一実施形態に係る貫通電極基板は、 第1の面と前記第1の面と反対の面である第2の面とを貫通する貫通孔を有する基板と、前記基板の前記貫通孔がある内壁に配置される貫通電極であって、第1の部分における厚さが第2の部分の厚さよりも厚い貫通電極と、前記貫通電極の内側に配置される第1の樹脂層と、前記貫通電極と前記第1の樹脂との間に配置される第2の樹脂層と、を備える。【選択図】図2
Description
本開示は、貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置に関する。
近年、LSIシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設け、基板の貫通孔がある内壁に導電層を設けた後、当該導電層の内側を樹脂で充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている(例えば、特許文献1)。
しかしながら、従来技術では、基板の貫通孔がある内壁に配置される導電層(貫通電極)の内側を樹脂で埋めるが、樹脂で埋める導電層の内側は体積が大きいため、樹脂を硬化収縮させる際に、樹脂と基板の貫通孔がある内壁に設けられた導電層との間に隙間が生じると、樹脂が抜け落ちてしまうといった問題がある。また、このような隙間に液やガスが浸入することによって、貫通電極が腐食してしまうといった問題がある。
本開示は、上記実情に鑑み、液やガスの浸入による貫通電極の腐食を抑制する貫通電極基板を提供するところにある。
本開示の一実施形態によれば、第1の面と前記第1の面と反対の面である第2の面とを貫通する貫通孔を有する基板と、前記基板の前記貫通孔がある内壁に配置される貫通電極であって、第1の部分における厚さが第2の部分の厚さよりも厚い貫通電極と、前記貫通電極の内側に配置される第1の樹脂層と、前記貫通電極と前記第1の樹脂との間に配置される第2の樹脂層と、を備える、貫通電極基板が提供される。
前記第1の部分は、前記第2の面の近傍の前記内壁を含んでもよい。
前記第1の樹脂層の材料と前記第2の樹脂層の材料は同じ材料であってもよい。
前記第1の面に配置され、前記貫通電極に接続する第1の配線層をさらに備えてもよい。
前記第1の配線層の上側に配置される絶縁層をさらに備えてもよい。
前記第1の樹脂層の材料と前記第2の樹脂層の材料は異なる材料であり、前記第2の樹脂層の材料と前記絶縁層の材料は同じ材料であってもよい。
前記第2の樹脂層の材料は、前記第1の樹脂層の材料よりも前貫通電極への密着性が高くてもよい。
前記第1の樹脂層は、熱硬化性樹脂又は光硬化性樹脂を含んでもよい。
本開示の一実施形態によれば、前記貫通電極基板と、前記基板の前記貫通電極に接続されたLSI基板と、前記基板の前記貫通電極に接続された半導体チップと、を有する、半導体装置が提供される。
本開示に一実施形態によれば、第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、前記基板の前記貫通孔がある内壁に、第1の部分における厚さが第2の部分の厚さよりも厚い貫通電極を形成し、前記貫通孔から前記貫通電極の内側に第1の樹脂を充填し、前記第1の樹脂を硬化させて第1の樹脂層を形成し、前記硬化によって生じた、前記貫通電極と前記第1の樹脂層との間の隙間に第2の樹脂を充填して第2の樹脂層を形成する、貫通電極基板の製造方法が提供される。
前記第1の部分が前記第2の面の近傍の前記内壁を含むときは、前記貫通孔から前記貫通電極の内側に第1の樹脂を充填することは、前記第1の面側の前記貫通孔から前記貫通電極の内側に前記第1の樹脂を充填してもよい。
前記第1の樹脂層を形成した後、前記第1の面に前記貫通電極と接続する第1の配線層を形成し、前記第1の配線層の上側と、前記硬化によって生じた前記貫通電極と前記第1の樹脂層との間の隙間と、に前記第2の樹脂を塗布することよって、前記第1の配線層の上側に絶縁層を形成し、前記隙間に前記第2の樹脂層を形成してもよい。
本開示によれば、液やガスの浸入による貫通電極の腐食を抑制する貫通電極基板を提供することができる。
以下、図面を参照して本開示に係る貫通電極基板、貫通電極基板の製造方法及び半導体装置について説明する。但し、本開示の貫通電極基板、貫通電極基板の製造方法及び半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。
<第1実施形態>
[貫通電極基板10の構成]
図1及び図2を用いて、本開示の第1実施形態に係る貫通電極基板10について説明する。図1は、本開示の一実施形態に係る貫通電極基板の概要を示す平面図である。図2は、図1における貫通電極基板のA−A’断面図である。
[貫通電極基板10の構成]
図1及び図2を用いて、本開示の第1実施形態に係る貫通電極基板10について説明する。図1は、本開示の一実施形態に係る貫通電極基板の概要を示す平面図である。図2は、図1における貫通電極基板のA−A’断面図である。
図1に示すように、貫通電極基板10には、基板100に貫通孔110が設けられている。また、図2に示すように、貫通電極基板10は、基板100及び貫通電極130を有する。基板100は、上面(第1の面)102及び下面(第2の面)104を有する。基板100には、上面102と下面104とを貫通する貫通孔110が設けられている。貫通孔110や貫通電極130は、複数であってもよい。
基板100は、この例では、ガラス基板である。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。なお、シリコン基板や導電性基板を用いる場合には、当該基板の周りを絶縁層で被覆する必要がある。この場合、貫通孔110を形成(図7参照)後、シード層162の形成(図8参照)前に、絶縁膜を形成することになる。また、基板に使用する材料として、熱膨張係数が2×10−6[/K]以上17×10−6[/K]以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。
基板100の厚さ、すなわち、上面102と下面104との間の距離は、特に制限はないが、例えば、100μm以上800μm以下の厚さの基板を使用することができる。基板100の厚さは、より好ましくは、200μm以上400μm以下であるとよい。上記の基板の厚さtの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。
貫通電極130は、基板100の貫通孔110がある内壁112に配置される。また、配線層(第1の配線層)160及び配線層170は、それぞれ上面102側及び下面104側に配置される。そして、貫通電極130は、基板100の貫通孔110がある内壁112に配置され、上面102側に配置された配線層160と下面104側に配置された配線層170とを電気的に接続する。貫通電極基板10において、貫通電極130はシード層132及びめっき層134を有する。貫通電極130と同様に、配線層160はシード層162及びめっき層164を有する。また、配線層170はシード層172及びめっき層174を有する。
シード層162及びめっき層164は、コンフォーマルに形成されている。シード層172及びめっき層174も、コンフォーマルに形成されている。ここで、コンフォーマルに形成するとは、覆われる層と同じ形状になるように層を形成することを意味する。もっとも、シード層162、172及びめっき層164、174は、コンフォーマルな形状に限定されず、凹凸があっても、貫通電極としての機能を有していればよい。
貫通電極130のシード層132及びめっき層134は、第1の部分における厚さt1が第2の部分における厚さt2よりも厚い。この例では、下面104の近傍の内壁112における厚さが第2の部分における厚さよりも厚い。言い換えれば、下面104の近傍の内壁112において隆起している。他方、シード層132及びめっき層134は、下面104の近傍以外の内壁112では、コンフォーマルに形成されている。言い換えれば、貫通電極130のシード層132及びめっき層134は、下面104の近傍の内壁112において、下面104の近傍以外の内壁112よりも厚く形成されている。
シード層132、162及び172は、導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層134、164及び174が銅(Cu)を含む場合、シード層132、162及び172は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。ここで、シード層132、162及び172の厚さは、特に制限はないが、例えば、300nm以上1200nm以下の範囲で適宜選択することができる。
めっき層134、164及び174は、それぞれシード層132、162及び172との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。
第1の樹脂層140は、貫通電極130の内側に配置される。そして、第2の樹脂層150は、貫通電極130と第1の樹脂層140との間に配置される。第1の樹脂層140の材料と第2の樹脂層150の材料は同じ材料である。例えば、第1の樹脂層140の材料及び第2の樹脂層150の材料は、ポリイミド(PI)やエポキシ系樹脂のような熱硬化性樹脂やアクリル系樹脂のような光硬化性樹脂である。もっとも、第1の樹脂層140の材料と第2の樹脂層150の材料は異なる材料であってもよい。第1の樹脂層140の材料がポリイミドである場合、第2の樹脂層150は、ポリイミドよりも貫通電極130への密着性が高い材料である。第2の樹脂層150は、例えば、密着性を高めるために、密着助剤(カップリング材)などを含んでもよい。
なお、基板100の上面102及び下面104を覆うように絶縁層(図示せず)をさらに設けてもよい。このとき、絶縁層は、第2の樹脂層150の上にも配置されることになるが、絶縁層の材料は、第2の樹脂層150の材料と同じであっても異なっていてもよい。さらに、配線層と絶縁層を積層して多層配線基板としてもよい。
本開示によれば、貫通電極130の内側に第1の樹脂層140が配置され、貫通電極130と第1の樹脂層140との間に第2の樹脂層150が配置される。第1の樹脂層140と第2の樹脂層150によって貫通孔110は充填されるため、貫通電極130と第2の樹脂層150との間に隙間が従来よりも生じにくくなる。そのため、従来よりも液やガスが隙間に浸入しにくくなり、その結果、貫通電極130が腐食することを抑制することができる。また、第2の樹脂層150として、第1の樹脂層140よりも貫通電極130との密着性が高い樹脂を用いれば、隙間がより生じにくくなるため、貫通電極130が腐食することを抑制することができるという効果はより大きくなる。
[貫通電極基板10の製造方法]
図3から図15を用いて、本開示の一実施形態に係る貫通電極基板10の製造方法について説明する。図3から図15は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。図3から図15において、図2に示す要素と同じ要素には同一の符号を付した。
図3から図15を用いて、本開示の一実施形態に係る貫通電極基板10の製造方法について説明する。図3から図15は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。図3から図15において、図2に示す要素と同じ要素には同一の符号を付した。
まず、図3に示すように、基板100を準備する。この例では、基板100は、ガラス基板である。次に、図4に示すように、フェムト秒レーザを基板100に照射することで、貫通孔を形成したい領域の基板の材料を変質させる。ここで、光源600から出射されたレーザ光601は基板100の上面102側から入射され、基板100の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光601が焦点を結んだ位置では、高いエネルギーが基板100に供給され、基板の材料が変質する。
図5に示すように、上記のレーザ照射によって基板100の基板内部に変質領域を形成する。ここで、変質領域109は、所望の貫通孔の形状に合わせて、適宜形状を変更することができる。ここで、変質領域109の領域が後の貫通孔110になるため、所望の貫通孔110の大きさに合わせて変質領域を調整すればよい。
次に、図6に示すように、薬液611を使用して基板100の変質領域109をエッチングする。変質領域109は、変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板100全体を薬液611に浸漬させることで変質領域109が、選択的に又は変質していない領域に比べて早い速度でエッチングされる。図6では、容器610に入れられた薬液611に基板100を浸漬することで上面102及び下面104の両面側からエッチングを行う方法を示す。ここで、エッチングに使用する薬液611として、基板100がガラス基板であれば、フッ酸(HF)、バッファードフッ酸(BHF)、界面活性剤添加バッファードフッ酸などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。
次に、図7に示すように、上記の薬液611を使用したエッチングによって変質領域109を除去することで、貫通孔110を形成する。ここで、貫通孔110の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。もちろん、角に丸みを帯びた矩形や多角形であってもよい。
上記では、図3から図7を用いて、基板100において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板100に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはCO2レーザなどを使用することができる。
続いて、図8に示すように、基板100の上面102側から、基板100の上面102にシード層162と基板100の内壁112にシード層132aを形成する。同様に、図9に示すように、基板100の下面104側から、基板100の下面104にシード層172と基板100の内壁112にシード層132bを形成する。
シード層132、162及び172は、例えば、Cu、Ti、Ta、W等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタ法等のPVD法により形成することができる。この例では、スパッタ法を用いている。シード層132、162及び172に使用する材料は、後にシード層132、162及び172上にそれぞれ形成するめっき層134、162及び174と同じ材質を選択することができる。ここで、基板100の下面104の近傍の内壁112においてシード層132bが隆起するように、隆起させる箇所に対して、圧力、時間、成膜角度等の条件を調整する必要がある。
次に、図10に示すように、まず、シード層162及び172上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン630を形成する。レジストパターン630は、少なくとも貫通孔110を露出するように形成される。次に、シード層132、162及び172に通電することで電解めっきを行い、レジストパターン630から露出しているシード層132、162及び172上に、それぞれめっき層134、164及び174を形成する。
次に、図11に示すように、レジストパターン630を除去する。すなわち、めっき層134、164及び174を形成した後に、レジストパターン630を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
次に、図12に示すように、めっき層から露出したシード層をエッチングする。すなわち、レジストパターン630によって覆われ、めっき層164及び174が形成されなかった領域のシード層162及び172を除去する。
次に、図13に示すように、第1の樹脂を、上面102側から貫通孔110のうち貫通電極130の内側に充填する。この例では、第1の樹脂は、ポリイミドである。第1の樹脂を充填した時点では、第1の樹脂は、流動性を有する。そこで、次に、第1の樹脂を硬化させることによって、第1の樹脂層140を形成する。この例では、第1の樹脂は、熱硬化性樹脂であるポリイミドであるため、200℃〜300℃の温度で焼成することによって、硬化させる。焼成すると第1の樹脂は収縮するため、図14に示すように、貫通電極130と第1の樹脂との間に隙間141が生じる。なお、図14は、概念図であるため、隙間141が生じることによって、第1の樹脂層140があたかも浮いているかのように見えるが、実際には、微細な凹凸形状となっており、第1の樹脂層140の一部は貫通電極130に接している。
次に、隙間141を埋めるように、上面102側から第2の樹脂を充填する。第2の樹脂も第1の樹脂と同様に、流動性を有するため、硬化処理が必要となる。この例では、第1の樹脂と同様に、焼成することによって第2の樹脂を硬化させる。その結果、図15に示すように、貫通電極基板10が完成する。なお、前述のとおり、図15に示す工程の後に、絶縁層や配線層をさらに積層することは可能である。もっとも、第2の樹脂を隙間141に埋めるだけでなく、上面102の上側にも塗布することによって、絶縁層も一括して形成してもよい。
なお、焼成すると、第2の樹脂は収縮するため、貫通電極130と第2の樹脂との間に隙間(図示せず)が生じる。もっとも、第2の樹脂を焼成することによって生じた隙間は、第1の樹脂を焼成することによって生じた隙間141と比較すると、遥かに小さい隙間である。以上で貫通電極基板10の製造方法について説明した。
本開示によれば、図14に示すように、基板100の下面104の近傍の内壁112においてシード層132bが隆起しているため、第1の樹脂を焼成によって硬化させることによって隙間141が生じても、貫通電極130の隆起している部分が、第1の樹脂層140が抜け落ちることを防止することができる。また、隙間141に第2の樹脂をさらに充填して、硬化によって第2の樹脂層150を形成するため、従来よりも、生じる隙間が遥かに小さくなる。そのため、隙間に液やガスが浸入しにくくなり、貫通電極130が腐食することを抑制することが可能になる。
<第1実施形態の変形例>
以上の実施形態においては、貫通電極130のうち厚さが厚い部分である第1の部分が、下面104の近傍の内壁112であることを前提に説明した。最も、貫通電極130のうち厚さが厚い部分である第1の部分は、第1の樹脂を硬化して収縮しても、第1の樹脂層140が抜け落ちなければ、内壁112のどこに形成してもよい。
以上の実施形態においては、貫通電極130のうち厚さが厚い部分である第1の部分が、下面104の近傍の内壁112であることを前提に説明した。最も、貫通電極130のうち厚さが厚い部分である第1の部分は、第1の樹脂を硬化して収縮しても、第1の樹脂層140が抜け落ちなければ、内壁112のどこに形成してもよい。
<第2実施形態>
以上の実施形態及び変形例においては、貫通電極130のうち厚さが厚い部分である第1の部分は1箇所であることを前提に説明した。もっとも、貫通電極130のうち厚さが厚い部分である第1の部分は、例えば、図16のように2か所であってもよい。さらに、貫通電極130のうち厚さが厚い部分である第1の部分は、3か所以上の複数であってもよい。ここで、図16を用いて、貫通電極基板20について説明する。図16は、本開示の他の実施形態に係る貫通電極基板の断面図である。貫通電極基板20は第1実施形態に係る貫通電極基板10と概ね同じである。そこで、異なる点について詳細に説明し、重複する点については詳細な説明は省略する。
以上の実施形態及び変形例においては、貫通電極130のうち厚さが厚い部分である第1の部分は1箇所であることを前提に説明した。もっとも、貫通電極130のうち厚さが厚い部分である第1の部分は、例えば、図16のように2か所であってもよい。さらに、貫通電極130のうち厚さが厚い部分である第1の部分は、3か所以上の複数であってもよい。ここで、図16を用いて、貫通電極基板20について説明する。図16は、本開示の他の実施形態に係る貫通電極基板の断面図である。貫通電極基板20は第1実施形態に係る貫通電極基板10と概ね同じである。そこで、異なる点について詳細に説明し、重複する点については詳細な説明は省略する。
貫通電極基板20は、貫通電極230の形状が異なる。すなわち、貫通電極130のうち厚さが厚い部分である第1の部分は2か所である。言い換えれば、貫通電極230は、下面104の近傍の内壁112において隆起しているだけでなく、上面102の近傍の内壁においても隆起している。貫通電極230の形状が異なることによって、第1の樹脂層240及び第2の樹脂層250の形状も、第1実施形態とは異なる。
第2実施形態の貫通電極基板20を製造するにあたっては、シード層232の形成方法が異なる。具体的には、下面104の近傍の内壁112において隆起させるだけでなく、上面102の近傍の内壁においても隆起させるように、スパッタリングする必要がある。なお、貫通電極230が、下面104の近傍の内壁112において隆起しているだけでなく、上面102の近傍の内壁においても隆起しているため、第1の樹脂を貫通電極230の内側に充填するのは、上面102側からだけでなく、下面104側からであってもよい。
第2実施形態の貫通電極基板20も、第1実施形態と同様の効果を奏する。
<第3実施形態>
図17から図19を用いて、本開示の一実施形態に係る貫通電極基板を用いた半導体装置について説明する。図17は、本開示の一実施形態又は変形例に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
図17から図19を用いて、本開示の一実施形態に係る貫通電極基板を用いた半導体装置について説明する。図17は、本開示の一実施形態又は変形例に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
図18は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図18に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。
半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通電極基板1300は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板1300に形成してもよい。
図19は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。上記2つの例(図17、図18)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図19に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
図19の例では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。なお、図19に示す例のように、貫通電極基板1300を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、貫通電極基板1330、1340、1360などが半導体チップに置き換えられてもよい。
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
10、20:貫通電極基板 100:基板 110:貫通孔
102:上面 104:下面 130、230:貫通電極
140、240:第1の樹脂層 150、250:第2の樹脂層
141:隙間
102:上面 104:下面 130、230:貫通電極
140、240:第1の樹脂層 150、250:第2の樹脂層
141:隙間
Claims (12)
- 第1の面と前記第1の面と反対の面である第2の面とを貫通する貫通孔を有する基板と、
前記基板の前記貫通孔がある内壁に配置される貫通電極であって、第1の部分における厚さが第2の部分の厚さよりも厚い貫通電極と、
前記貫通電極の内側に配置される第1の樹脂層と、
前記貫通電極と前記第1の樹脂との間に配置される第2の樹脂層と、
を備える、貫通電極基板。 - 前記第1の部分は、前記第2の面の近傍の前記内壁を含むことを特徴とする請求項1に記載の貫通電極基板。
- 前記第1の樹脂層の材料と前記第2の樹脂層の材料は同じ材料であることを特徴とする請求項1に記載の貫通電極基板。
- 前記第1の面に配置され、前記貫通電極に接続する第1の配線層をさらに備えることを特徴とする請求項1に記載の貫通電極基板。
- 前記第1の配線層の上側に配置される絶縁層をさらに備えることを特徴とする請求項3に記載の貫通電極基板。
- 前記第1の樹脂層の材料と前記第2の樹脂層の材料は異なる材料であり、
前記第2の樹脂層の材料と前記絶縁層の材料は同じ材料であることを特徴とする請求項5に記載の貫通電極基板。 - 前記第2の樹脂層の材料は、前記第1の樹脂層の材料よりも前記貫通電極への密着性が高いことを特徴とする請求項5に記載の貫通電極基板。
- 前記第1の樹脂層は、熱硬化性樹脂又は光硬化性樹脂を含むことを特徴とする請求項1に記載の貫通電極基板。
- 請求項1から8のいずれか一つに記載の貫通電極基板と、
前記基板の前記貫通電極に接続されたLSI基板と、
前記基板の前記貫通電極に接続された半導体チップと、
を有する、半導体装置。 - 第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、
前記基板の前記貫通孔がある内壁に、第1の部分における厚さが第2の部分の厚さよりも厚い貫通電極を形成し、
前記貫通孔から前記貫通電極の内側に第1の樹脂を充填し、
前記第1の樹脂を硬化させて第1の樹脂層を形成し、
前記硬化によって生じた、前記貫通電極と前記第1の樹脂層との間の隙間に第2の樹脂を充填して第2の樹脂層を形成する、貫通電極基板の製造方法。 - 前記第1の部分が前記第2の面の近傍の前記内壁を含むときは、
前記貫通孔から前記貫通電極の内側に第1の樹脂を充填することは、前記第1の面側の前記貫通孔から前記貫通電極の内側に前記第1の樹脂を充填することを特徴とする請求項10に記載の貫通電極基板の製造方法。 - 前記第1の樹脂層を形成した後、前記第1の面に前記貫通電極と接続する第1の配線層を形成し、
前記第1の配線層の上側と、前記硬化によって生じた前記貫通電極と前記第1の樹脂層との間の隙間と、に前記第2の樹脂を塗布することよって、前記第1の配線層の上側に絶縁層を形成し、前記隙間に前記第2の樹脂層を形成することを特徴とする請求項10に記載の貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017134531A JP2019016732A (ja) | 2017-07-10 | 2017-07-10 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017134531A JP2019016732A (ja) | 2017-07-10 | 2017-07-10 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019016732A true JP2019016732A (ja) | 2019-01-31 |
Family
ID=65359067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017134531A Pending JP2019016732A (ja) | 2017-07-10 | 2017-07-10 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019016732A (ja) |
-
2017
- 2017-07-10 JP JP2017134531A patent/JP2019016732A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6596906B2 (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP5568357B2 (ja) | 半導体装置及びその製造方法 | |
JP2017515314A (ja) | PoPパッケージのための基板ブロック | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP2018085412A (ja) | 貫通電極基板及びその製造方法 | |
JP6669201B2 (ja) | 貫通電極基板 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2019016732A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6809511B2 (ja) | 貫通電極基板および半導体装置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
TWI821972B (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
JP6658846B2 (ja) | 貫通電極基板 | |
JP7435635B2 (ja) | 貫通電極基板 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2016225360A (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
JP7088271B2 (ja) | 貫通電極基板および半導体装置 | |
JP6435893B2 (ja) | 貫通電極基板の製造方法 |