JP6669201B2 - 貫通電極基板 - Google Patents
貫通電極基板 Download PDFInfo
- Publication number
- JP6669201B2 JP6669201B2 JP2018128750A JP2018128750A JP6669201B2 JP 6669201 B2 JP6669201 B2 JP 6669201B2 JP 2018128750 A JP2018128750 A JP 2018128750A JP 2018128750 A JP2018128750 A JP 2018128750A JP 6669201 B2 JP6669201 B2 JP 6669201B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- hole
- conductive
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
以下、本発明の第1実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
図1は、本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図13において、図1のA−B線に沿った断面の模式図を示している。図1は、基板100の第1面101側から見た図である。まず、貫通電極基板1の構成について、図1および図13を用いて説明する。
図2は、本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、基板100の第1面101と、第1面101の反対側の第2面102と、を貫通する貫通孔90を形成する工程(ステップS201)、第1面101側から第1導電性密着層10を形成する工程(ステップS202)、第2面102側から第2導電性密着層20を形成する工程(ステップS203)、第1導電性密着層10と、第2導電性密着層20に接し、かつ、第1導電性密着層10と第2導電性密着層20から露出した貫通孔90の側壁に接して配置されるシード層30を形成する工程(ステップS204)、シード層30上に導電層60を形成する工程(ステップS205)、第1導電性密着層、第2導電性密着層、シード層および導電層をエッチングして、所望のパターンを形成する工程(ステップS206)を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程が含まれていることを妨げない。
まず始めに、図2に示すステップS201について図3、4を用いて説明する。図3は、本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。まず、基板100には、第1面101と第2面102とを貫通する貫通孔90が形成される。
ここで、図7、図8に示したシード層30の形成方法について、詳細に説明する。シード層30を形成する工程では、アスペクト比が5を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、斜め蒸着等の異方性が高く成膜源と基板との位置取りにより付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。
第1実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に第1導電性密着層10または第2導電性密着層20がそれぞれ一層だけ挟まれた構造であった。第2実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に複数の層が挟まれた構造について説明する。
第3実施形態においては、第1または第2実施形態における貫通電極基板1を用いて製造される半導体装置について説明する。
・ターゲット−基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.5Pa
・電力=3kW
・成膜温度=室温
・ターゲット−基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.3Pa
・電力=5kW
・成膜温度=室温
・蒸着源−基板間距離=100mm
・真空到達圧=5×10-4Pa
・蒸着材料の飛行方向に平行な線と基板の垂線とのなす角度=8°
10、11、15:第1導電性密着層
20、22、25、29:第2導電性密着層
30、31、32、35:シード層
40、41、42、45:第3導電性密着層
50、51、52、55:第4導電性密着層
60、61、62、65:導電層
70、71、72、85:絶縁層
79:端部
80、81、82:層間絶縁層
85:絶縁性充填部材
88:第2の感光性樹脂層
89:第1の感光性樹脂層
90:貫通孔
100:基板
101:第1面
102:第2面
110、111、112:開口部
121、122:配線層
130:垂線
132:基板の垂線と蒸着方向とのなす角度
140:回転支持柱
141:ホルダ
150:真空チャンバ
200:電子銃
201:電子ビーム
210:坩堝
212:蒸着源
214:蒸着材料
222:ゲートバルブ
300、310、320、330、340、350、360:貫通電極基板
400:LSI基板
410、420:半導体チップ
500、511、512、521、522、531:接続端子
600、610、620、630、640、650:バンプ
700:ワイヤ
1000:半導体装置
Claims (5)
- 第1面と第2面とを貫通する貫通孔を有する基板と、
前記貫通孔の前記第1面側の一部に設けられた第1導電層と、
前記貫通孔の前記第2面側の一部に、前記第1導電層から離隔されて設けられた第2導電層と、
前記第1導電層と前記第2導電層とを接続する第3導電層と、
を有し、
前記貫通孔の内側には、前記第1面側から前記第2面側につながる空洞が設けられている貫通電極基板。 - 第1面と第2面とを貫通する貫通孔を有する基板と、
前記貫通孔の前記第1面側の一部に設けられた第1導電層と、
前記貫通孔の前記第2面側の一部に、前記第1導電層から離隔されて設けられた第2導電層と、
前記第1導電層と前記第2導電層とを接続する第3導電層と、
前記第3導電層よりも前記貫通孔の中心側において、前記第1面側から前記第2面側まで連続して配置された絶縁性材料と、を有する貫通電極基板。 - 前記基板は、ガラス基板又は石英基板である、請求項1又は2に記載の貫通電極基板。
- 前記第1導電層と前記貫通孔の側壁との間、前記第2導電層と前記貫通孔の側壁との間、及び前記第3導電層と前記貫通孔の側壁との間に設けられた絶縁層をさらに有し、
前記第1導電層及び前記第2導電層は、前記絶縁層に接し、
前記第3導電層は、前記第1導電層及び前記第2導電層から露出された前記絶縁層に接する、請求項1乃至3のいずれか一に記載の貫通電極基板。 - 前記第1導電層及び前記第2導電層は、前記貫通孔の側壁に接し、
前記第3導電層は、前記第1導電層及び前記第2導電層から露出された前記側壁に接する、請求項1乃至3のいずれか一に記載の貫通電極基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128750A JP6669201B2 (ja) | 2018-07-06 | 2018-07-06 | 貫通電極基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128750A JP6669201B2 (ja) | 2018-07-06 | 2018-07-06 | 貫通電極基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015190980A Division JP6369436B2 (ja) | 2015-09-29 | 2015-09-29 | 貫通電極基板および貫通電極基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020029744A Division JP7014241B2 (ja) | 2020-02-25 | 2020-02-25 | 貫通電極基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018160697A JP2018160697A (ja) | 2018-10-11 |
JP6669201B2 true JP6669201B2 (ja) | 2020-03-18 |
Family
ID=63796885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128750A Active JP6669201B2 (ja) | 2018-07-06 | 2018-07-06 | 貫通電極基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6669201B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102564761B1 (ko) * | 2019-03-07 | 2023-08-07 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
EP3916770A4 (en) * | 2019-03-07 | 2022-11-02 | Absolics Inc. | ENCAPSULATING SUBSTRATE AND SEMICONDUCTOR DEVICE COMPRISING THEM |
JP7254930B2 (ja) | 2019-03-12 | 2023-04-10 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
JP4158159B2 (ja) * | 2004-12-06 | 2008-10-01 | 日立金属株式会社 | 貫通電極付基板およびその製造方法 |
JP6213143B2 (ja) * | 2013-10-23 | 2017-10-18 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
-
2018
- 2018-07-06 JP JP2018128750A patent/JP6669201B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018160697A (ja) | 2018-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP6669201B2 (ja) | 貫通電極基板 | |
JP5753904B2 (ja) | チップの両側からの段階的ビア形成 | |
EP2718968A1 (en) | Low-stress tsv design using conductive particles | |
WO2013019541A2 (en) | Low-stress vias | |
TW201403780A (zh) | 基板、基板之製造方法、半導體裝置及電子機器 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP7014241B2 (ja) | 貫通電極基板の製造方法 | |
JP7327535B2 (ja) | 貫通電極基板 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2004273525A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2003243396A (ja) | 感光性ポリイミドを用いた貫通電極形成方法 | |
TWI821972B (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
JP6809511B2 (ja) | 貫通電極基板および半導体装置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
WO2023085366A1 (ja) | 貫通電極基板、実装基板及び貫通電極基板の製造方法 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2016167491A (ja) | 貫通配線基板の製造方法 | |
JP2019016732A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6435893B2 (ja) | 貫通電極基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6669201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |