JPH02114694A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH02114694A JPH02114694A JP26867688A JP26867688A JPH02114694A JP H02114694 A JPH02114694 A JP H02114694A JP 26867688 A JP26867688 A JP 26867688A JP 26867688 A JP26867688 A JP 26867688A JP H02114694 A JPH02114694 A JP H02114694A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- thin film
- metal thin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000009713 electroplating Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 239000010949 copper Substances 0.000 abstract description 7
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 239000009719 polyimide resin Substances 0.000 abstract description 4
- 238000007772 electroless plating Methods 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 abstract description 2
- 230000000669 biting effect Effects 0.000 abstract 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract 1
- 239000011135 tin Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 238000009736 wetting Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、はんだを付与した回路基板の製造方法に関す
るものである。
るものである。
［従来の技術］
第３図（ａ）〜（ｇ）は、例えば刊行物（沖電気研究開
発 第１３８号 Ｖｏｌ、５５ Ｎｏ、２ 第４５
−５０頁）に示されている従来の回路基板の製造方法を
工程順に示す新面図である０図において（１）は例えば
ガラスエポキシ、金属、セラミックスからなるノ５板、
（２）は活性ペースト層、（３）は絶縁層、（４）は導
体７Ｌ（８）は金属層、（９ｂ）は厚膜めつきレジスト
層、（７ａ）ははんだめっき層、（７ｂ）ははんだ層で
ある。即ち、厚みの大きいはんだ層（はんだバンプ）を
形成する場合、絶縁層（３）と導体＃（４）を有する基
板（１）（第３図（ａ））に電気めっき用の金属層（８
）を形成しく第３図（ｂ））所望のはんだの厚みに相当
する厚膜めっきレジストｒｇｊ（９ｂ）を形成する。
（第３図（Ｃ））次にめっきによりはんだめっき層（７
ａ）を形成後。
発 第１３８号 Ｖｏｌ、５５ Ｎｏ、２ 第４５
−５０頁）に示されている従来の回路基板の製造方法を
工程順に示す新面図である０図において（１）は例えば
ガラスエポキシ、金属、セラミックスからなるノ５板、
（２）は活性ペースト層、（３）は絶縁層、（４）は導
体７Ｌ（８）は金属層、（９ｂ）は厚膜めつきレジスト
層、（７ａ）ははんだめっき層、（７ｂ）ははんだ層で
ある。即ち、厚みの大きいはんだ層（はんだバンプ）を
形成する場合、絶縁層（３）と導体＃（４）を有する基
板（１）（第３図（ａ））に電気めっき用の金属層（８
）を形成しく第３図（ｂ））所望のはんだの厚みに相当
する厚膜めっきレジストｒｇｊ（９ｂ）を形成する。
（第３図（Ｃ））次にめっきによりはんだめっき層（７
ａ）を形成後。
（第３図（ｄ））上記めっきレジスト層（９ｂ）を剥離
し、（第３図（ｅ））露出した金属Ｎ（８）をエツチン
グにより除去し、 （第３図（ｆ））上記はんだめっき
層（７ａ）をリフローして、導体層（４）にはんだ層（
７ｂ）を形成する。 （第３図（ｇ）） ［発明が解決しようとする課題］ しかし従来の回路基板の製造方法の導体Ｍ（４）にはん
だを付与する場合において、はんだ層の厚みに相当する
厚膜めつきレジスト層（９ｂ）が必要であるので、厚塗
りによるレジスト材のコスト高、高精度な微少ファイン
パターン形成が困難であると言う課題があった。
し、（第３図（ｅ））露出した金属Ｎ（８）をエツチン
グにより除去し、 （第３図（ｆ））上記はんだめっき
層（７ａ）をリフローして、導体層（４）にはんだ層（
７ｂ）を形成する。 （第３図（ｇ）） ［発明が解決しようとする課題］ しかし従来の回路基板の製造方法の導体Ｍ（４）にはん
だを付与する場合において、はんだ層の厚みに相当する
厚膜めつきレジスト層（９ｂ）が必要であるので、厚塗
りによるレジスト材のコスト高、高精度な微少ファイン
パターン形成が困難であると言う課題があった。
本発明はかかる課題を解決するためになされたものでコ
ストが低下し、作業性が向上した回路基板の製造方法を
得ることを目的としており、さらに高精度な微少ファイ
ンパターン形成できる回路基板の製造方法を得ることを
目的とする。
ストが低下し、作業性が向上した回路基板の製造方法を
得ることを目的としており、さらに高精度な微少ファイ
ンパターン形成できる回路基板の製造方法を得ることを
目的とする。
［課題を解決するための手段］
本発明の回路基板の製造方法は、絶ａ層を有し、所定領
域に導体層を有する基板において、上記絶ｍＦＡと導体
層にはんだぬれ性とはんだくわれ性の良好な金属薄膜層
を形成し、この金属薄膜層にはんだを電気めっきしては
んだめっき層を形成し。
域に導体層を有する基板において、上記絶ｍＦＡと導体
層にはんだぬれ性とはんだくわれ性の良好な金属薄膜層
を形成し、この金属薄膜層にはんだを電気めっきしては
んだめっき層を形成し。
上記はんだめっき層をリフローして上記導体層にはんだ
Ｉ曽を形成するものである。
Ｉ曽を形成するものである。
また本発明の別の発明の回路基板の製造方法は、絶縁層
を有し、所定領域に導体層を有する基板において、上記
絶縁層と導体層にはんだぬれ性とはんだくわれ性の良好
な金属源膜層を形成し、この金属薄膜層に、導体層領域
を囲んでその領域より広い開口を有するレジスト層を形
成し、レジストＩＪ＃口内の金属源膜層にはんだを電気
めっきしてはんだめっき層を形成し、上記レジスト層を
除去し露出した金属薄膜層をエツチングにより除去し上
記はんだめっき層をリフローして導体層にはんだ層を形
成するものである。
を有し、所定領域に導体層を有する基板において、上記
絶縁層と導体層にはんだぬれ性とはんだくわれ性の良好
な金属源膜層を形成し、この金属薄膜層に、導体層領域
を囲んでその領域より広い開口を有するレジスト層を形
成し、レジストＩＪ＃口内の金属源膜層にはんだを電気
めっきしてはんだめっき層を形成し、上記レジスト層を
除去し露出した金属薄膜層をエツチングにより除去し上
記はんだめっき層をリフローして導体層にはんだ層を形
成するものである。
［作用］
本発明において、はんだめっき層をリフローすると、は
んだぬれ作用とともに、絶縁層上の金属薄膜ははんだに
くわれて消失するが、過剰な基板上のはんだはその表面
張力により、導体層のはんだと一体となり、導体層のめ
つき厚以上のはんだｗＪ（はんだバンプ）が形成される
。そのため、同じ体積のはんだ層を得るのに、はんだめ
っき層が従来より薄くても良いのでめっき工程が短時間
で良くコストが低下し１作業性が向上する。
んだぬれ作用とともに、絶縁層上の金属薄膜ははんだに
くわれて消失するが、過剰な基板上のはんだはその表面
張力により、導体層のはんだと一体となり、導体層のめ
つき厚以上のはんだｗＪ（はんだバンプ）が形成される
。そのため、同じ体積のはんだ層を得るのに、はんだめ
っき層が従来より薄くても良いのでめっき工程が短時間
で良くコストが低下し１作業性が向上する。
又、本発明において、めっきレジスト層形成と、そのエ
ツチング工程が省略できるので、コストが低下し作業性
が向上する。
ツチング工程が省略できるので、コストが低下し作業性
が向上する。
さらに、本発明の別の発明において、はんだレジスト層
が従来より薄くても良いので、高精度な微少ファインパ
ターン形成が可能となり、コストも低下する。
が従来より薄くても良いので、高精度な微少ファインパ
ターン形成が可能となり、コストも低下する。
［実施例］
第１図（ａ）〜（ｄ）は本発明の一実施例の回路基板の
製造方法を工程順に示す断面図である１図において（５
）ははんだぬれ性とはんだくわれ性の良好な金属薄ｇ層
である。
製造方法を工程順に示す断面図である１図において（５
）ははんだぬれ性とはんだくわれ性の良好な金属薄ｇ層
である。
即ち、基板（１）上に、印刷により活性ペースト層（２
）を形成した後感光性ポリイミド樹脂を塗布し写真製版
技術を用いて所望のパターン形状を有する絶縁層（３）
を形成する。次にこの絶縁Ｍ（３）以外の基板（１）上
に選択的に例えば無電解銅メツキによる銅導体層（４）
を形成し回路基板を得る。 （第１図（ａ））さらに、
この回路基板の絶縁ＰＩ（３）導体層（４）の全面上に
はんだぬれ性とはんだくわれ性の良好な金属例えば錫、
銀、銅等の金属薄膜層（５）を例えば無電解メツキによ
り形成する。（第１図（ｂ））次に、この金属薄膜層（
５）にはんだを電気めっきしてはんだめっき層（７ａ）
を形成し、 （第１図（Ｃ））このはんだめっき層（７
ａ）をリフローして導体Ｆ９（４）にはんだ層（７ｂ）
を形成する。 （ｍ１図（ｄ））即ち、はんだめっき層
をリフローすると、はんだぬれ作用とともに、絶Ｍ層上
の金属薄膜ははんだにくわれて消失するが、過剰な基板
上のはんだはその表面張力により、導体上のはんだと一
体となり、導体層のめつき厚以上のはんだＮ（はんだバ
ンプ）が形成される。
）を形成した後感光性ポリイミド樹脂を塗布し写真製版
技術を用いて所望のパターン形状を有する絶縁層（３）
を形成する。次にこの絶縁Ｍ（３）以外の基板（１）上
に選択的に例えば無電解銅メツキによる銅導体層（４）
を形成し回路基板を得る。 （第１図（ａ））さらに、
この回路基板の絶縁ＰＩ（３）導体層（４）の全面上に
はんだぬれ性とはんだくわれ性の良好な金属例えば錫、
銀、銅等の金属薄膜層（５）を例えば無電解メツキによ
り形成する。（第１図（ｂ））次に、この金属薄膜層（
５）にはんだを電気めっきしてはんだめっき層（７ａ）
を形成し、 （第１図（Ｃ））このはんだめっき層（７
ａ）をリフローして導体Ｆ９（４）にはんだ層（７ｂ）
を形成する。 （ｍ１図（ｄ））即ち、はんだめっき層
をリフローすると、はんだぬれ作用とともに、絶Ｍ層上
の金属薄膜ははんだにくわれて消失するが、過剰な基板
上のはんだはその表面張力により、導体上のはんだと一
体となり、導体層のめつき厚以上のはんだＮ（はんだバ
ンプ）が形成される。
第２図（ａ）〜（ｇ）は本発明の別の発明の一実施例の
回路基板の製造方法を工程順に示す断面図である、即ち
、厚みの大きいはんだＭ （はんだバンプ）を形成する
場合、上記のようにして形成した絶縁層（３）と導体層
（４）を有する基板（１）（第２図（ａ））に電気めっ
き用のはんだぬれ性とはんだくわれ性の良好な金属薄膜
Ｎ（５）を上記のように形成しく第２図（ｂ））この金
属薄膜Ｎ（５）に、導体層領域を囲んでその領域より広
い開口を有する薄膜めっきレジスト層（９ａ）を形成す
る。 （第２図（Ｃ））次にはんだを電気めっきしては
んだめつきＮ（７ａ）を形成後、（第２図（ｄ））薄膜
めっきレジスト層（９ａ）を剥離し。
回路基板の製造方法を工程順に示す断面図である、即ち
、厚みの大きいはんだＭ （はんだバンプ）を形成する
場合、上記のようにして形成した絶縁層（３）と導体層
（４）を有する基板（１）（第２図（ａ））に電気めっ
き用のはんだぬれ性とはんだくわれ性の良好な金属薄膜
Ｎ（５）を上記のように形成しく第２図（ｂ））この金
属薄膜Ｎ（５）に、導体層領域を囲んでその領域より広
い開口を有する薄膜めっきレジスト層（９ａ）を形成す
る。 （第２図（Ｃ））次にはんだを電気めっきしては
んだめつきＮ（７ａ）を形成後、（第２図（ｄ））薄膜
めっきレジスト層（９ａ）を剥離し。
（第２図（ｅ））露出した金ＫｊＬ薄膜層（５）をエツ
チングにより除去し、 （第２図（ｆ））上記はんだめ
っき層（７ａ）をリフローして、導体層（４）にはんだ
層（７ｂ）を形成する。 （第２図（ｇ））なお、この
方法では、はんだ層形成後、基板に過剰のはんだが残ら
ない。
チングにより除去し、 （第２図（ｆ））上記はんだめ
っき層（７ａ）をリフローして、導体層（４）にはんだ
層（７ｂ）を形成する。 （第２図（ｇ））なお、この
方法では、はんだ層形成後、基板に過剰のはんだが残ら
ない。
また、上記実施例では、絶ａＦＩ（３）に感光性ポリイ
ミド樹脂を用いたが、感光性でなくてもよく。
ミド樹脂を用いたが、感光性でなくてもよく。
通常の熱硬化型のポリイミド樹脂を印刷法により形成し
てもよく、またプリント基板に用いるソルダーレジスト
でも良い。
てもよく、またプリント基板に用いるソルダーレジスト
でも良い。
また、金属薄膜層（５）の形成において、無電解メツキ
法を用いたが、蒸着法、スパッタ法等を用いてもよく、
その目的とするところは、溶融はんだ摺に浸漬した時に
、絶縁層（３）上の金属薄膜層（５）がはんだぬれ作用
を促進しながら、はんだにくわれて消失し、導体層（４
）上にのみ確実に付与するものであれば良い。金属薄膜
層の膜厚は１μｍ以下が望ましく、１μｍ以上でははん
だくわれ性が低下する。
法を用いたが、蒸着法、スパッタ法等を用いてもよく、
その目的とするところは、溶融はんだ摺に浸漬した時に
、絶縁層（３）上の金属薄膜層（５）がはんだぬれ作用
を促進しながら、はんだにくわれて消失し、導体層（４
）上にのみ確実に付与するものであれば良い。金属薄膜
層の膜厚は１μｍ以下が望ましく、１μｍ以上でははん
だくわれ性が低下する。
［発明の効果］
以上説明した通り本発明は、絶縁層を有し、所定領域に
導体層を有する基板において、上記絶縁層と導体層には
んだぬれ性とはんだくわれ性の良好な金属薄膜層を形成
し、この金属薄膜層にはんだを電気めっきしてはんだめ
っき層を形成し、上記はんだめっき層をリフローして上
記導体層にはんだ層を形成することにより、コストが低
下し、作業性が向上した回路基板の製造方法を得ること
ができる。
導体層を有する基板において、上記絶縁層と導体層には
んだぬれ性とはんだくわれ性の良好な金属薄膜層を形成
し、この金属薄膜層にはんだを電気めっきしてはんだめ
っき層を形成し、上記はんだめっき層をリフローして上
記導体層にはんだ層を形成することにより、コストが低
下し、作業性が向上した回路基板の製造方法を得ること
ができる。
また１本発明の別の発明は、絶縁層を有し、所定領域に
導体層を有する基板において、上記絶縁層と導体層には
んだぬれ性とはんだくわれ性の良好な金属薄膜層を形成
し、この金属薄膜層に、導体層領域を囲んでその領域よ
り広い開口を有するレジスト層を形成し、レジスト開口
内の金属薄膜層にはんだを電気めっきしてはんだめっき
層を形成し、上記レジスト層を除去し露出した金属薄膜
層をエツチングにより除去し上記はんだめっき層をリフ
ローして導体層にはんだ層を形成することにより、上記
効果に加えて、さらに高精度な微少ファインパターン形
成のできる回路基板の製造方法を得ることができる。
導体層を有する基板において、上記絶縁層と導体層には
んだぬれ性とはんだくわれ性の良好な金属薄膜層を形成
し、この金属薄膜層に、導体層領域を囲んでその領域よ
り広い開口を有するレジスト層を形成し、レジスト開口
内の金属薄膜層にはんだを電気めっきしてはんだめっき
層を形成し、上記レジスト層を除去し露出した金属薄膜
層をエツチングにより除去し上記はんだめっき層をリフ
ローして導体層にはんだ層を形成することにより、上記
効果に加えて、さらに高精度な微少ファインパターン形
成のできる回路基板の製造方法を得ることができる。
第１図（ａ）〜（ｄ）は本発明の一実施例の回路基板の
製造方法を工程順に示す新面図、第２図（ａ）〜（ｇ）
は本発明の別の発明の一実施例の回路基板の製造方法を
工程順に示す新面図、第３図（ａ）〜（ｇ）は、従来の
回路基板のＷｉ遣方法を工程順に示す断面図である。 図において、（１）は基板、（３）は絶ａ層、（４）は
導体１ＬＩＪ、（５）ははんだぬれ性とはんだくわれ性
の良好な金属薄膜層、（７ａ）はんだめっき層、（７ｂ
）ははんだ層。 （９ａ）は薄膜めっきレジスト層である。 なお、各図中同一符号は同一または相当部分を示す。
製造方法を工程順に示す新面図、第２図（ａ）〜（ｇ）
は本発明の別の発明の一実施例の回路基板の製造方法を
工程順に示す新面図、第３図（ａ）〜（ｇ）は、従来の
回路基板のＷｉ遣方法を工程順に示す断面図である。 図において、（１）は基板、（３）は絶ａ層、（４）は
導体１ＬＩＪ、（５）ははんだぬれ性とはんだくわれ性
の良好な金属薄膜層、（７ａ）はんだめっき層、（７ｂ
）ははんだ層。 （９ａ）は薄膜めっきレジスト層である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- （１） 絶縁層を有し、所定領域に導体層を有する基板
において、上記絶縁層と導体層にはんだぬれ性とはんだ
くわれ性の良好な金属薄膜層を形成し、この金属薄膜層
にはんだを電気めつきしてはんだめつき層を形成し、上
記はんだめつき層をリフローして上記導体層にはんだ層
を形成する回路基板の製造方法。 - （２） 絶縁層を有し、所定領域に導体層を有する基板
において、上記絶縁層と導体層にはんだぬれ性とはんだ
くわれ性の良好な金属薄膜層を形成し、この金属薄膜層
に、導体層領域を囲んでその領域より広い開口を有する
レジスト層を形成し、レジスト開口内の金属薄膜層には
んだを電気めつきしてはんだめつき層を形成し、上記レ
ジスト層を除去し露出した金属薄膜層をエッチングによ
り除去し上記はんだめつき層をリフローして上記導体層
にはんだ層を形成する回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26867688A JPH02114694A (ja) | 1988-10-25 | 1988-10-25 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26867688A JPH02114694A (ja) | 1988-10-25 | 1988-10-25 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114694A true JPH02114694A (ja) | 1990-04-26 |
Family
ID=17461845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26867688A Pending JPH02114694A (ja) | 1988-10-25 | 1988-10-25 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114694A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1322146A1 (en) * | 2001-12-18 | 2003-06-25 | Phoenix Precision Technology Corporation | Method of electroplating solder bumps on an organic circuit board |
| JP2009278017A (ja) * | 2008-05-16 | 2009-11-26 | Sanko:Kk | プリント配線板及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129479A (ja) * | 1973-04-11 | 1974-12-11 | ||
| JPS63252455A (ja) * | 1987-04-09 | 1988-10-19 | Nec Corp | 半導体装置 |
-
1988
- 1988-10-25 JP JP26867688A patent/JPH02114694A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129479A (ja) * | 1973-04-11 | 1974-12-11 | ||
| JPS63252455A (ja) * | 1987-04-09 | 1988-10-19 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1322146A1 (en) * | 2001-12-18 | 2003-06-25 | Phoenix Precision Technology Corporation | Method of electroplating solder bumps on an organic circuit board |
| JP2009278017A (ja) * | 2008-05-16 | 2009-11-26 | Sanko:Kk | プリント配線板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US5217597A (en) | Solder bump transfer method | |
| US4572925A (en) | Printed circuit boards with solderable plating finishes and method of making the same | |
| JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
| JP2007214534A (ja) | 導電構造を具備する回路基板の製造方法 | |
| JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| JPH0864938A (ja) | チップ型電子部品の接続方法 | |
| KR100714774B1 (ko) | 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법 | |
| JPWO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JPH02114694A (ja) | 回路基板の製造方法 | |
| JPH06151913A (ja) | 電極形成法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| JP2830317B2 (ja) | 表面実装用プリント配線板の製造方法 | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| JPH02113592A (ja) | 回路基板の製造方法 | |
| JPH0481877B2 (ja) | ||
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
| JPH08255870A (ja) | 電子部品実装板及びその製造方法 | |
| JP2021072369A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0653640A (ja) | プリント配線板及びその製造方法 | |
| JPH07283520A (ja) | プリント配線板及びその製造方法 | |
| JPH08139438A (ja) | はんだコート方法 | |
| JPH05275836A (ja) | 配線回路基板 | |
| JPS6285496A (ja) | 回路基板の製造方法 |