JPH05275836A - 配線回路基板 - Google Patents

配線回路基板

Info

Publication number
JPH05275836A
JPH05275836A JP4068405A JP6840592A JPH05275836A JP H05275836 A JPH05275836 A JP H05275836A JP 4068405 A JP4068405 A JP 4068405A JP 6840592 A JP6840592 A JP 6840592A JP H05275836 A JPH05275836 A JP H05275836A
Authority
JP
Japan
Prior art keywords
circuit board
solder
component mounting
metal layer
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4068405A
Other languages
English (en)
Other versions
JP2665293B2 (ja
Inventor
Izuru Yoshizawa
出 吉澤
Noboru Yamaguchi
昇 山口
Hiromasa Hattori
浩昌 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4068405A priority Critical patent/JP2665293B2/ja
Publication of JPH05275836A publication Critical patent/JPH05275836A/ja
Application granted granted Critical
Publication of JP2665293B2 publication Critical patent/JP2665293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 高密度実装化によって金属部分の面積が微小
化しても、リフロー工程時に所定のはんだがコーティン
グができる配線回路基板を提供する。 【構成】 部品実装部3となる金属層2以外の部分がは
んだレジスト4によって被覆された配線回路基板であっ
て、はんだレジスト層4の表面が、前記部品実装部3と
なる金属層2の表面以下に位置することを特徴とする。
また、部品実装部3となる金属層2の表面がそれ以外の
金属層2の表面よりも高くなっていることをも特徴とす
る場合もある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子材料分野等で使
用される配線回路基板に関する。
【0002】
【従来の技術】従来、はんだリフロー工程に供する配線
回路基板には、部品実装に必要な部分のみにはんだコー
ティングするため、図5に示すように、基板1表面に形
成された金属層2のうち、部品実装部3となる箇所以外
の箇所(配線回路部)を、はんだレジスト4で被覆する
ことが行われていた。
【0003】
【発明が解決しようとする課題】しかし、近年、高密度
実装が要求され部品実装部の面積が微小化するにしたが
い、リフロー工程中に溶融はんだと金属部分とが接触し
ているにもかかわらず、所定の箇所にはんだが付かない
という問題が発生し、その改善が望まれていた。この発
明の課題は、上述のような問題を解決するためになされ
たものであり、たとえ高密度実装化によって金属部分の
面積が微小化しても、リフロー工程時に所定のはんだが
コーティングができる配線回路基板を提供することにあ
る。
【0004】
【課題を解決するための手段】発明者らの検討したとこ
ろによれば、前述のように、リフロー工程中に溶融はん
だが金属層に接触しているにもかかわらず、所定の箇所
にはんだが付かないという問題が発生するのは、高密度
化に伴い部品実装部の金属層表面の面積とそれを取り囲
むレジスト層の高さとの比率が小さくなり、それにつれ
て、単に、レジスト層によって、金属層部分へのはんだ
の回り込みが阻害されるという理由だけでなく、はんだ
と金属層部分との濡れ性と、レジスト層がはんだをはじ
く力と、はんだの表面張力等とのバランスが崩れるため
である。このような問題は、部品実装部となる金属層の
表面とレジスト層の表面との段差が解消されるか小さく
なれば、解決される。
【0005】そこで、この発明にかかる配線回路基板
は、部品実装部となる金属層以外の部分がはんだレジス
トによって被覆された配線回路基板であって、前記はん
だレジスト層の表面が、前記部品実装部となる金属層の
表面以下に位置することを特徴とする。この発明にかか
る配線回路基板は、また、部品実装部となる金属層以外
の部分がはんだレジストによって被覆された配線回路基
板であって、前記部品実装部となる金属層の表面がそれ
以外の金属層の表面よりも高くなっていることを特徴と
する。
【0006】以下に、この発明にかかる配線回路基板に
ついて、具体的に説明する。図1は、この発明にかかる
配線回路基板の一例を示したものである。図から分かる
ように、この配線回路基板では、図5に示した従来のも
のとは異なり、基板1の表面に形成された金属層2は、
部品実装部3となる箇所の表面がそれ以外の箇所(配線
回路部)の表面よりも高くなっており、そのため、はん
だレジスト4の表面が部品実装部3となる金属層の表面
よりも下に位置している。
【0007】この発明にかかる配線回路基板では、部品
実装部3となる箇所の表面がそれ以外の箇所(配線回路
部)の表面よりも高くなっておりさえすれば、図1のよ
うなものである必要は必ずしもなく、レジスト4の表面
と同高もしくはやや低くなっていても良いのである。こ
のような配線回路基板は、例えば、次に示すような2つ
の方法で作製することができる。
【0008】先ず、第1の方法について、図2に示すフ
ロー工程に従って説明する。全面に所定の厚みの金属層
が形成された基板を用意し、ポジ型のレジストを施す。
ここで、ポジ型のレジストは、後のめっき工程に対して
支障をきたさないものであれば特に指定はなく、ドライ
フィルムタイプのものであっても、EDタイプのもので
あっても、あるいは液状タイプのものであっても、差し
支えなく、状況に応じて使い分けることができる。
【0009】そして、フォトリソグラフ法によって、後
のリフロー工程時にはんだコーティングを要する部分
(部品実装部となる金属層の部分)のみを露光現像す
る。次に、レジストが除去されて露出した金属層部分
(部品実装部)にめっきを行い、所定の厚みとなるよう
に金属層の厚付けを実施する。すなわち、本ポジ型レジ
ストはめっきレジストとして使用するわけである。
【0010】なお、このめっき工程では、前工程で形成
したポジ型レジストを、次工程でさらに露光現像するた
め、紫外線を当てないように例えばイエロールーム等で
作業する必要がある。本めっき工程では、めっきする金
属について特に指定はなく、さらに、電解めっき、無電
解めっきのいずれの方法によってもさしつかえない。次
に、露出した金属層表面、または、基板表面全面にポジ
型レジストを形成する。このレジスト形成は、例えば、
液状レジストを塗布することなどで対応できる。
【0011】次に、このポジ型レジストの回路となる部
分以外の箇所の露光現像を行い、露出した金属層のエッ
チング処理を行い、さらに残ったポジ型レジストの剥離
を行う。最後に、上記工程によって形成された部品実装
部となる金属層以外の部分を、この金属層の表面以下に
位置するように、はんだレジストで被覆すると、図1に
示すような配線回路基板が得られる。
【0012】次に、図3に示すフロー工程図に従って、
第2の方法について説明する。先ず、フルアディティブ
法によって所定のパターニングおよびメタライズを終え
た図4に示すような配線回路基板を準備する。図におい
て、1は基板、2は金属層、4はレジストである。つぎ
に、その部品実装部3となる箇所以外の箇所の金属層2
をレジスト4で覆い、図5のような配線回路基板を得
る。そして、この配線回路基板の部品実装部3に、無電
解めっき法等によって、金属層の積み上げ形成(厚付
け)をすることにより、その部分の金属層表面がはんだ
レジスト層表面以上の高さとなるようにすると、図1に
示すような配線回路基板が得られる。
【0013】なお、金属の厚付けを要する箇所すべてが
電気的に導通している場合は、この厚付けは、電気めっ
き法によって行うこともできる。ここで、フルアディテ
ィブ法で得た、図4に示すような従来の配線回路基板で
も、金属部へのリフロー時におけるはんだ濡れ性に関し
ていえば、全く問題はないが、以下の点で欠点を有す
る。すなわち、従来のフルアディティブ法では、部品実
装部となる箇所以外の配線回路部にもリフロー時にはん
だコーティングがなされてしまうため、例えば、他の配
線回路基板と張り合わせて、多層配線回路基板を作製し
ようとする場合には、はんだの溶融によって配線間が短
絡してしまったり、あるいは張り合わす相手の配線回路
基板とのコンタクト箇所以外の部分とコンタクトしてし
まうなどの不都合を生じる。
【0014】
【作用】この発明にかかる配線回路基板では、部品実装
部となる金属層の表面と、はんだレジスト層の表面との
段差が解消され、または減少しているため、はんだリフ
ロー時における溶融はんだの濡れ性が改善される。
【0015】
【実施例】以下に、この発明にかかる配線回路基板の一
実施例を挙げ、さらに詳述する。 −実施例1− 全面に所定の厚みの銅層が形成されたセラミック基板を
用意し、図2に示したフロー工程に従って配線回路基板
を作製した。
【0016】先ず、上記セラミック基板にポジ型の液状
レジストをディップ法によって塗布し、フォトリソグラ
フ法を用いて部品実装部となる部分のみ露光現像を行っ
た。なお、本実施例ではリフロー時のはんだ濡れ性を評
価するために、部品実装部が0.2〜2mmφとなるよ
うなテストパターンを準備した。前工程で露出した銅
に、イエロールーム内で硫酸銅電気めっきを行い、20
μmの銅の厚付けを行った。
【0017】次に、前工程で用いたものと同じポジ型の
液状レジストを全面に3μm程度塗布し、続いて、回路
となる部分の露光現像を行った。次に、前工程で露出し
た銅層を塩化銅エッチング液を用いて除去し、続いて残
ったレジストを炭酸ナトリウムの溶液で剥離した。そし
て、最後にペースト状のはんだレジストで、部品実装部
となる金属部以外の領域を被覆し、図1に示す配線回路
基板を得た。
【0018】なお、はんだレジストの厚みは部品実装部
となる金属部と同一面となるように20μmとした。得
られた配線回路基板を予熱炉で予熱した後、250°C
にセットされたはんだリフロー槽に通して、はんだコー
ティングを実施したところ、部品実装部として用意した
0.2〜2mmφのラウンド部すべてに均一なはんだコ
ーティングが実施できた。
【0019】−実施例2− 従来のフルアディティブ法によって図4に示すような構
造を有するガラスエポキシの銅配線回路基板を用意し、
図3に示したフロー工程図に従って、図1の配線回路基
板を作製した。すなわち、具体的には、本実施例でも、
実施例1と同様にリフロー時のはんだ濡れ性を評価する
ために、部品実装部が0.2〜2mmφとなるようなテ
ストパターンを準備した。先ず、上記ガラスエポキシの
銅配線回路基板にめっきレジスト兼フォトソルダーレジ
ストをスクリーン印刷法により20μm塗布し、露光現
像により部品実装部となる以外の部分を被覆した。
【0020】次いで、厚付けタイプの無電解銅めっき液
を用いて、露出している銅層のみ20μm厚付けし、部
品実装部となる銅層表面とはんだレジスト表面とが同一
の高さとなるようにして、図1に示す構造の配線回路基
板を得たのである。得られた配線回路基板を予熱炉で予
熱した後、230°Cにセットされたはんだリフロー槽
に通して、はんだコーティングを実施したところ、部品
実装部として用意した0.2〜2mmφのラウンド部す
べてに均一なはんだコーティングが実施できた。
【0021】−実施例3− 実施例1と同じ方法で作製した厚さ0.3mmの2種類
のセラミック配線回路基板を、それぞれの配線回路基板
のコンタクト部となる銅層表面にリフロー工程によって
はんだコーティングした後、はんだ溶融温度の下でそれ
ぞれの基板を張り合わせ、多層構造の配線回路基板とし
た。
【0022】張り合わせた多層構造の配線回路基板に対
して電気導通試験を実施したところ、全コンタクト部が
良好な接続をなされていることが確認された。 −比較例1− 実施例1と同じパターンを有し、図5に示す従来法で作
製されたセラミック配線回路基板に対し、実施例1と同
じ条件でリフロー工程におけるはんだ濡れ性の評価を実
施した。なお、本比較例で用いた配線回路基板における
部品実装部の銅層表面とはんだレジストの表面との高低
差(段差)は20μmであった。
【0023】はんだ濡れ性評価の結果、0.2mmφの
ラウンド部には全くはんだコーティングが行えず、ま
た、0.5mmφのラウンド部でも一部はんだコーティ
ングが行えない箇所が見られた。 −比較例2− 図5に示すような従来法によって作製した以外は実施例
3と同様の条件で2種類のセラミック配線回路基板を張
り合わせて多層構造の配線回路基板を得た。この多層構
造配線回路基板に対して、実施例3と同様の電気導通試
験を実施したところ、一部、はんだコーティング量の不
足が原因と思われる導通不良が観察された。
【0024】
【発明の効果】この発明にかかる配線回路基板では、部
品実装部となる金属層表面とはんだレジスト層の表面と
の高低差(段差)がほとんどなくなるか、または金属層
の表面がはんだレジスト層表面よりも高く位置するの
で、従来法のようにリフロー工程時に溶融はんだと金属
部分との接触が阻害されることがなく、所定量のはんだ
がコーティングできる。そのため、従来のように、リフ
ロー工程後、部品実装部となる金属表面のはんだ量が不
均一となったり、あるいは部分的にはんだコーティング
がなされない等の不良を起こすことがなく、均一なはん
だコーティングを実施することができるのである。
【図面の簡単な説明】
【図1】 この発明にかかる配線回路基板の構造の一例
を示す断面図
【図2】 この発明にかかる配線回路基板の作製方法の
一例を示すフロー工程図
【図3】 この発明にかかる配線回路基板の作製方法の
別の例を示すフロー工程図
【図4】 フルアディティブ法によって作製された配線
回路基板の一例を示す断面図
【図5】 従来の配線回路基板の構造の一例を示す断面
【符号の説明】
1 基板 2 金属層 3 部品実装部 4 はんだレジスト層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 部品実装部となる金属層以外の部分がは
    んだレジストによって被覆された配線回路基板であっ
    て、前記はんだレジスト層の表面が、前記部品実装部と
    なる金属層の表面以下に位置することを特徴とする配線
    回路基板。
  2. 【請求項2】 部品実装部となる金属層以外の部分がは
    んだレジストによって被覆された配線回路基板であっ
    て、前記部品実装部となる金属層の表面がそれ以外の金
    属層の表面よりも高くなっていることを特徴とする配線
    回路基板。
JP4068405A 1992-03-26 1992-03-26 配線回路基板 Expired - Fee Related JP2665293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4068405A JP2665293B2 (ja) 1992-03-26 1992-03-26 配線回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4068405A JP2665293B2 (ja) 1992-03-26 1992-03-26 配線回路基板

Publications (2)

Publication Number Publication Date
JPH05275836A true JPH05275836A (ja) 1993-10-22
JP2665293B2 JP2665293B2 (ja) 1997-10-22

Family

ID=13372746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4068405A Expired - Fee Related JP2665293B2 (ja) 1992-03-26 1992-03-26 配線回路基板

Country Status (1)

Country Link
JP (1) JP2665293B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088191A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472590A (en) * 1987-09-14 1989-03-17 Furukawa Electric Co Ltd Method of mounting component of aluminum conductor circuit substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472590A (en) * 1987-09-14 1989-03-17 Furukawa Electric Co Ltd Method of mounting component of aluminum conductor circuit substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088191A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 セラミック基板及びセラミック基板の製造方法
US10999927B2 (en) 2016-11-11 2021-05-04 Murata Manufacturing Co., Ltd. Ceramic substrate and method for manufacturing ceramic substrate

Also Published As

Publication number Publication date
JP2665293B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
US4104111A (en) Process for manufacturing printed circuit boards
US4572925A (en) Printed circuit boards with solderable plating finishes and method of making the same
US6022466A (en) Process of plating selective areas on a printed circuit board
US4525246A (en) Making solderable printed circuit boards
EP0784914B1 (en) Method of manufacturing a printed circuit board
EP0127955B1 (en) Manufacture of printed circuit boards
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
EP0042943A1 (en) Multilayer integrated circuit substrate structure and process for making such structures
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP2501174B2 (ja) 表面実装用端子の製造方法
EP0402811A2 (en) Method of manufacturing printed circuit boards
JPH05275836A (ja) 配線回路基板
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
CA1131746A (en) Circuit board with mounted components and method for manufacture
JPH0653640A (ja) プリント配線板及びその製造方法
JPH05283853A (ja) プリント回路基板
JPH0656861B2 (ja) 基板間接続子の製造法
JPH05259614A (ja) プリント配線板の樹脂埋め法
JPH08186357A (ja) プリント配線板及びその製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH04133492A (ja) 印刷配線板の製造方法
GB2026918A (en) Component-carrying printed circuit board
JPH04355994A (ja) プリント配線板の製造方法
JPH04239796A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees