JPH07193344A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH07193344A
JPH07193344A JP34728693A JP34728693A JPH07193344A JP H07193344 A JPH07193344 A JP H07193344A JP 34728693 A JP34728693 A JP 34728693A JP 34728693 A JP34728693 A JP 34728693A JP H07193344 A JPH07193344 A JP H07193344A
Authority
JP
Japan
Prior art keywords
wiring
gate
substrate
cross
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34728693A
Other languages
English (en)
Inventor
Hisatoshi Mori
久敏 森
Yayoi Nakamura
やよい 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP34728693A priority Critical patent/JPH07193344A/ja
Publication of JPH07193344A publication Critical patent/JPH07193344A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 基板に形成された配線を陽極酸化する工程時
に同時にその配線の一部の区間に電気的な非導通部を能
率よく形成することができる配線基板を提供する。 【構成】 電気絶縁性の基板21の上に金属膜からなる
配線22を形成した配線基板であって、最終的に前記配
線22の表面が陽極酸化され、かつ配線の一部の区間に
電気的な非導通部が形成されるものにおいて、前記配線
の電気的な非導通部を形成すべき部分Aの断面積を、他
の部分の配線の断面積よりも小さくしておく。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の電気絶縁性
の基板の上に金属膜からなる配線を形成してなる配線基
板に関する。
【0002】
【従来の技術】液晶表示素子には、表面に陽極酸化膜が
生成された金属膜からなる配線が用いられており、この
配線は液晶表示素子の製造過程で、前記配線の途中で電
気的に切断される。このような配線は、ガラス等の電気
絶縁性の基板の上にパターニングにより金属膜からなる
配線を形成し、この配線の表面(上面および両側面)に
電解液を用いる陽極酸化により酸化膜を生成させ、この
酸化膜により配線の表面の電気絶縁を図り、またその配
線の一部の区間に電気的な非導通部を形成する工程によ
り形成される。
【0003】この場合、従来においては、まず基板の上
に配線を形成する。そしてこの基板を電解液中に浸漬
し、この電解液中において、前記配線を陽極として陰極
に対向させ、この状態で前記配線と前記陰極との間に電
圧を印加して配線の表面(上面および両側面)を陽極酸
化し、酸化膜を生成させる。
【0004】この後、配線の電気的な非導通部を形成す
べき部分をエッチングにより除去して電気的な非導通部
を形成するようにしている。
【0005】このように、基板に配線を形成し、この配
線の表面を陽極酸化し、この陽極酸化後に配線の一部の
区間をエッチングして電気的な非導通部を形成する実際
の例としては、例えばアクティブマトリックス型液晶表
示素子における薄膜トランジスタパネルの製造工程にお
いて用いられている。
【0006】図6ないし図9には、アクティブマトリッ
クス型液晶表示素子に用いる薄膜トランジスタパネル
(以下、TFTパネルという。)の一般的な構成を示し
てあり、まずこの構成について説明する。
【0007】なお、一般に液晶表示素子は、複数個の液
晶表示素子を一括して組立てる製法で製造されており、
この製法で液晶表示素子を製造する場合に用いられるT
FTパネルは、液晶表示素子複数個分のパネルを採取で
きる大きさとされている。
【0008】図6は上記製法で液晶表示素子を製造する
場合に用いられるTFTパネルの平面図であり、このT
FTパネルは、ガラス等からなる透明な電気絶縁性の基
板1の上に、縦横に配列した複数の透明な画素電極2
と、これら画素電極2にそれぞれ接続された複数の薄膜
トランジスタ(TFT)3と、前記薄膜トランジスタ3
にゲート信号を供給するゲート配線GLと、前記薄膜ト
ランジスタ3にデータ信号を供給するデータ配線DLと
を形成して構成されている。
【0009】上記基板1は、液晶表示素子複数個分のT
FTパネルを採取できる大きさの大型基板であり、各液
晶表示素子のTFTパネルとなる部分は、液晶表示素子
の大きさに対応する領域(以下、素子領域という)1A
と、この素子領域1Aの周囲に確保された余白部1Bと
からなっており、画素電極2と薄膜トランジスタ3およ
びゲート,データ配線GL,DLは前記素子領域1Aに
形成されている。
【0010】また、上記余白部1Bは、最終的(TFT
パネルと対向電極形成パネルとを接合して液晶表示素子
を組立てた後)に除去される部分であり、この余白部1
Bは、図に一点鎖線で示した、素子領域1Aの輪郭に沿
う縦横2本ずつの分断線Cに沿って分断除去される。
【0011】図7は上記TFTパネルの一部分の拡大平
面図、図8および図9は図7の IIX−IIX 線および IIX
−IIX 線に沿う拡大断面図であり、上記薄膜トランジス
タ3は、図7および図8に示すように、基板1の上に配
線したゲート配線GLに一体に形成されたゲート電極G
と、このゲート電極Gを覆うSi N(窒化シリコン)等
からなるゲート絶縁膜4と、このゲート絶縁膜4の上に
前記ゲート電極Gに対向させて形成したa−Si (アモ
ルファスシリコン)からなるi型半導体膜5と、このi
型半導体膜5の上に不純物をドープしたa−Si からな
るn型半導体膜6を介して形成したソース電極Sおよび
ドレイン電極Dとで構成されている。
【0012】この薄膜トランジスタ3のゲート絶縁膜4
は、図6に示すように、上記ゲート配線GLを覆って基
板1のほぼ全面に形成されており、画素電極2とデータ
配線DLは前記ゲート絶縁膜(透明膜)4の上に形成さ
れている。なお、図6において、GLaはゲート配線G
Lの一端部に形成された端子部、DLaはデータ配線D
Lの一端部に形成された端子部であり、ゲート配線GL
の端子部GLaは、データ配線DLを形成した後に上記
ゲート絶縁膜4に開口4aを形成することによって露出
されている。
【0013】上記画素電極2は、その一端縁において薄
膜トランジスタ3のソース電極Sに接続されており、デ
ータ配線DLは薄膜トランジスタ3のドレイン電極Dに
つながっている。なお、このTFTパネルでは、前記デ
ータ配線DLを薄膜トランジスタ3のドレイン電極Dと
一体に形成しているが、TFTパネルには、上記ゲート
絶縁膜4の上に薄膜トランジスタ3の保護膜を兼ねる層
間絶縁膜を形成して、この層間絶縁膜の上にデータ配線
DLを配線しているものもあり、この種のTFTパネル
では、データ配線DLを前記層間絶縁膜に設けたコンタ
クト孔においてドレイン電極Dに接続している。
【0014】そして、上記TFTパネルにおいては、ゲ
ート配線GLとデータ配線DLとの層間短絡、および薄
膜トランジスタ3のゲート電極Gとソース,ドレイン電
極S,Dとの層間短絡の発生を確実に防止するため、ゲ
ート配線GLとゲート電極Gの表面を上記端子部GLa
を除いて陽極酸化し、その表面に図7〜図9に示すよう
に酸化膜aを生成させている。
【0015】上記陽極酸化は、ゲート配線GLを形成し
た基板1を電解液に浸漬してそのゲート配線GLを電解
液中において陰極と対向させ、ゲート配線GLを陽極と
して、このゲート配線GLと前記陰極との間に電圧を印
加することによって行なわれており、このように電解液
中においてゲート配線GLと陰極との間に電圧を印加す
ると、陽極であるゲート配線GLが化成反応を起してそ
の表面(上面および両側面)から陽極酸化されて行き、
ゲート配線GLおよびゲート電極Gの表面に酸化膜aが
生成される。
【0016】このゲート配線GLの陽極酸化は、基板1
の余白部1Bに形成した陽極酸化用給電路10から各ゲ
ート配線GLに電圧を供給して行なわれている。
【0017】すなわち、ゲート配線GLの両端は、基板
1の余白部1B(分断線Cの外側)に導出されて上記給
電路10につながっており、この給電路10は、図6に
示すように、基板1の素子領域1Aの全周を囲んで無端
枠状に形成されており、その縦給電路と横給電路の両端
はそれぞれ基板1の外周縁部まで延長され、基板外周縁
に沿わせて形成された図示しない主給電路につながって
いる。なお、前記給電路10および主給電路は、ゲート
配線GLと同じ金属(Al またはAl 系合金等)で形成
されている。
【0018】そして、上記ゲート配線GLの陽極酸化
は、ゲート配線GLの端子部GLaをレジストで覆って
おいて行なわれており、この状態で上述した陽極酸化を
行なうと、ゲート配線GLとゲート電極Gの表面が、上
記端子部GLaを除いて陽極酸化される。
【0019】次に、上記TFTパネルを用いる液晶表示
素子の製造について説明すると、液晶表示素子は、TF
Tパネルの各素子領域1Aの上にそれぞれ配向膜を形成
した後、このTFTパネルと図示しない対向電極形成パ
ネル(液晶表示素子複数個分のパネルを採取できる透明
基板の各素子領域にそれぞれ対向電極と配向膜を形成し
たもの)とを、その一方のパネルに各素子領域の液晶封
入領域を囲んで印刷した枠状シール材を介して接合する
ことにより、複数個一括して組立てられ、この組立体を
個々の素子に分離した後、各素子内に液晶を封入して製
造されている。なお、上記組立体の個々の素子への分離
は、TFTパネルと対向電極形成パネルの基板にそれぞ
れ各素子領域の輪郭に沿ってスクライブし、この箇所で
両パネルを折断する方法で行なわれている。
【0020】この場合、上記TFTパネルは、素子領域
1Aの輪郭に沿う縦横2本ずつの分断線Cに沿って分断
されており、この箇所でTFTパネルを分断すると、基
板1の余白部1Bに形成されている上述した給電路10
が余白部1Bとともに除去され、この給電路10を介し
て共通接続されていた各ゲート配線GLが個々の配線に
分離される。
【0021】ところが、TFTパネルの余白部1Bを分
断除去すると、ゲート配線GLの金属部分が、ゲート配
線GLの端部(分断線Cに沿って分断された端面)で剥
き出しになるため、液晶表示素子の使用中に、ゲート配
線GLの金属部分にその剥き出し端から電解腐食が進行
してしまう。
【0022】この電解腐食は、上記金属部分の剥き出し
端が空気中にさらされており、この状態で、各ゲート配
線GLの端部間にゲート配線相互間の電位差による漏れ
電流が流れることによって発生する。
【0023】そこで、基板1にゲート配線GLを形成
し、このゲート配線GLの表面を陽極酸化した後に、ゲ
ート配線GLの両端側でかつ余白部1Bの分断箇所(分
断線C)の内側におけるゲート配線GLの一部の区間
(図6に示すA部)をエッチングにより除去して電気的
な非導通部を形成する。そしてゲート配線GLの両端側
の一部に電気的な非導通部を形成した後に、基板1の上
に画素電極2および薄膜トランジスタ3を形成してTF
Tパネルを完成させる。
【0024】このようなTFTパネルにおいては、その
ゲート配線GLが余白部1Bの分断箇所(分断線C)よ
り内側の部分において電気的な非導通部(A部)が形成
されているから、余白部1Bの分断除去によりゲート配
線GLの金属部分が、ゲート配線GLの端面(分断線C
に沿って分断された端面)に剥き出しになっても、液晶
表示素子の使用中に、ゲート配線GLの金属部分が電解
腐食するようなことがない。
【0025】
【発明が解決しようとする課題】しかしながら、従来に
おいては、配線を陽極酸化した後に、エッチングの処理
でその配線の一部の区間に電気的な非導通部を形成する
ようにしており、このため工程数が増し、作業能率が低
下する難点がある。
【0026】本発明は、このような点に着目してなされ
たもので、その目的とするところは、基板に形成された
配線を陽極酸化する工程時に同時にその配線の一部の区
間に電気的な非導通部を能率よく形成することができる
配線基板を提供することにある。
【0027】
【課題を解決するための手段】本発明は、電気絶縁性の
基板の上に金属膜からなる配線を形成した配線基板であ
って、表面が陽極酸化された酸化膜と金属膜とからなる
配線と、断面積が前記配線の断面積よりも小さく形成さ
れ、前記金属膜が陽極酸化された酸化膜からなる非導通
部とが連続して形成されていること特徴とするものであ
る。
【0028】
【作用】配線の電気的な非導通部を形成すべき部分にお
いては、その断面積が配線の他の部分の断面積よりも小
さくしてあるため配線の他の部分の表面にある程度の厚
さの酸化膜が生成された時点に、電気的な非導通部を形
成すべき部分においてはその断面の全域が陽極酸化され
てその断面全域に酸化膜が形成される。
【0029】酸化膜は電気的な絶縁物であるから、その
断面全域が酸化膜となった部分により電気的な非導通部
が形成され、基板端面からの腐食の侵入を防止すること
ができる。
【0030】
【実施例】以下、本発明の実施例について図1ないし図
5を参照して説明する。
【0031】図2には配線基板20の全体の平面図を、
図1にはその一部を拡大した平面図をそれぞれ示してあ
る。この配線基板20はガラス等の電気絶縁性の基板2
1の上に、AlやAl合金等の金属膜からなる配線22
を配列形成し、さらにこれら配線22を囲むように、基
板21の上の周辺部に枠状の給電路23を形成して構成
されている。
【0032】平行に配列した各配線22は、その配列ご
とにそれぞれ反対側の端部に端子部22aを一体に有
し、さらにこれら端子部22aから引出し部22bが一
体に延出し、これら引出し部22bが前記給電路23に
一体につながっている。
【0033】前記配線22の一部の区間には、最終的に
電気的な非導通部となる部分が形成される。その非導通
部は端子部22aと給電路23とを接続する前記引出し
部22bの途中の図1に示す区間であるA部に形成され
る。そしてこのA部の区間においては、その厚さが配線
22の他の部分の厚さよりも薄く、すなわちA部におけ
る断面積が、配線22の他の部分の断面積よりも小さい
関係となっている。
【0034】このような配線22を形成する手段として
は、例えば図3(イ)に示すように、基板1の上に、配
線22のA部となる部分がとぎれた状態の第1層目の金
属膜M1 をパターニングにより形成し、次に(ロ)に示
すように第1層目の金属膜M1 の上および前記A部とな
る部分に第2層目の金属膜M2 をパターニングする。
【0035】このような工程で配線22を形成すると、
配線22のA部においては、その厚さが第2層目の金属
膜M2 の厚さ分のみで、他の部分の厚さが第1層目の金
属膜M1 の厚さと第2層目の金属膜M2 の厚さの和とな
り、したがってA部における断面積が、配線22の他の
部分の断面積よりも小さい状態となる。なお、配線22
と一体につながる給電路23は、配線22を形成する工
程時に、前記第1層目の金属膜M1 と、この第1層目の
金属膜M1 の上に堆積する第2層目の金属膜M2 とで形
成する。
【0036】次に、前記配線22のA部を電気的な絶縁
膜とするときの工程について説明する。まず、配線基板
20を陽極酸化用の電解液中に浸漬し、配線22をその
電解液中の陰極に対向させる。そして配線22を陽極と
し、この配線22と前記陰極との間に電圧を印加する。
【0037】この際、各配線22は給電路23にそれぞ
れ一体的につながっているから、各配線22への給電は
前記給電路23を介して行なうことができる。
【0038】このように電解液中において、配線22と
陰極との間に電圧を印加すると、陽極としての配線22
がその全体の表面(上面および両側面)から均等的に陽
極酸化され、徐々に酸化膜aが生成される。図4(イ)
には、配線22を陽極酸化する前の状態を、図(ロ)に
は、配線22を陽極酸化した後の状態を示してある。
【0039】ここで、配線22のA部においては、その
断面積が配線22の他の部分の断面積よりも小さい状態
にあり、このため配線22の他の部分の表面にある程度
の厚さの酸化膜aが生成された時点で、前記A部におい
てはその断面の全域が陽極酸化されてその断面全域が酸
化膜aとなる。
【0040】酸化膜aは電気的な絶縁物であるから、配
線22のA部の断面全域が酸化膜aとなることによりこ
のA部の区間が電気的な非導通部となる。そして陽極酸
化の処理中に、配線22のA部の断面全域が酸化膜aと
なって電気的な非導通部となると、給電路23から配線
22に流れる電流が遮断され、配線22の他の部分での
陽極酸化の進行が自動的に停止し、したがって特に電流
の制御を行うことなく、配線22のA部においてはその
断面の全域に酸化膜aが生成し、配線22の他の部分に
おいてはその表面にのみ酸化膜aが生成した配線22と
なる。
【0041】そして、このような本実施例をTFTパネ
ルの製造工程時に適用した場合、すなわち配線22を薄
膜トランジスタにゲート信号を供給するゲート配線と
し、最終的に基板1を図1に示す分断線Cに沿って折断
するような場合、配線22のA部を前記分断線C上に位
置させておくことにより、基板1を分断線Cに沿って折
断したときに、その折断端面には配線22の電気的な非
導通部が露出するだけで、配線22の金属部分が露出せ
ず、したがって配線22に対する電解腐食を確実に防止
することができる。
【0042】なお、前記実施例においては、配線の一
部、つまり電気的な非導通部を形成すべき部分の厚さを
薄くすることにより、その部分の断面積を、他の部分の
配線の断面積よりも小さくするようにしたが、電気的な
非導通部を形成すべき部分の幅を狭くしてこの部分の断
面積を他の部分の配線の断面積よりも小さくする場合で
あってもよい。
【0043】
【発明の効果】以上説明したように本発明によれば、基
板に形成された配線を陽極酸化する工程時に同時にその
配線の一部の区間に電気的な非導通部を能率よく形成す
ることができる利点がある。
【図面の簡単な説明】
【図1】本発明の一実施例による配線基板の一部の平面
図。
【図2】その配線基板の全体の平面図。
【図3】配線の一部の区間に厚さの薄い部分を形成する
手段を説明するための図。
【図4】配線を陽極酸化する前の状態と陽極酸化した後
の状態とを示す断面図。
【図5】図4中の V−V 線に沿う断面図。
【図6】従来の一般的なTFTパネルを示す平面図。
【図7】そのTFTパネルの一部分の拡大平面図。
【図8】図5の IIX−IIX 線に沿う拡大断面図。
【図9】図5のIX−IX線に沿う拡大断面図。
【符号の説明】
20…配線基板 21…基板 22……配線 A部…配線の最終的に電気的な非導通部とすべき部分

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】電気絶縁性の基板の上に金属膜からなる配
    線を形成した配線基板であって、表面が陽極酸化された
    酸化膜と金属膜とからなる配線と、断面積が前記配線の
    断面積よりも小さく形成され、前記金属膜が陽極酸化さ
    れた酸化膜からなる非導通部とが連続して形成されてい
    ることを特徴とする配線基板。
  2. 【請求項2】非導通部はその厚さが他の部分の配線の厚
    さよりも薄く形成されていることを特徴とする請求項1
    記載の配線基板。
  3. 【請求項3】非導通部はその幅が他の部分の配線の幅よ
    りも狭く形成されていることを特徴とする請求項1記載
    の配線基板。
JP34728693A 1993-12-27 1993-12-27 配線基板 Pending JPH07193344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34728693A JPH07193344A (ja) 1993-12-27 1993-12-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34728693A JPH07193344A (ja) 1993-12-27 1993-12-27 配線基板

Publications (1)

Publication Number Publication Date
JPH07193344A true JPH07193344A (ja) 1995-07-28

Family

ID=18389189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34728693A Pending JPH07193344A (ja) 1993-12-27 1993-12-27 配線基板

Country Status (1)

Country Link
JP (1) JPH07193344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258714A (ja) * 2006-03-20 2007-10-04 Samsung Electro-Mechanics Co Ltd 高温工程に適した絶縁構造体及びその製造方法
JPWO2006046676A1 (ja) * 2004-10-25 2008-05-22 パイオニア株式会社 電子回路基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006046676A1 (ja) * 2004-10-25 2008-05-22 パイオニア株式会社 電子回路基板及びその製造方法
JP4746557B2 (ja) * 2004-10-25 2011-08-10 パイオニア株式会社 電子回路基板及びその製造方法
JP2007258714A (ja) * 2006-03-20 2007-10-04 Samsung Electro-Mechanics Co Ltd 高温工程に適した絶縁構造体及びその製造方法

Similar Documents

Publication Publication Date Title
KR960011942B1 (ko) 박막트랜지스터(tft)패널 제조방법
JP3763381B2 (ja) 液晶表示装置の製造方法
US5555112A (en) Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor
US7417693B2 (en) Liquid crystal display device and its manufacturing method
US20010001482A1 (en) Process for fabricating thin-film device and thin-film device
US7982837B2 (en) Liquid crystal display device and its manufacturing method
US5796449A (en) Active matrix liquid crystal display with one repair line above protective layer and one below
JP3265702B2 (ja) 薄膜トランジスタパネル
JP2790002B2 (ja) 薄膜トランジスタパネル
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPH08179360A (ja) アクティブマトリックスパネル
JP3200753B2 (ja) 薄膜トランジスタパネル
US6160598A (en) Liquid crystal display and a method for fabricating thereof
JPH07193344A (ja) 配線基板
JPH08179358A (ja) アクティブマトリックスパネル
JPH06289430A (ja) 薄膜トランジスタパネル
JPH07193345A (ja) 配線基板
JP3087408B2 (ja) 薄膜トランジスタパネルの製造方法
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPS61100971A (ja) 薄膜トランジスタの製造方法
JPH08110528A (ja) アクティブマトリックスパネルおよびその製造方法
JPH08179262A (ja) アクティブマトリックスパネルの製造方法
JPH0443328A (ja) 液晶表示パネルの製造方法
JPH022522A (ja) Tftパネルの製造方法