JPH0443328A - 液晶表示パネルの製造方法 - Google Patents

液晶表示パネルの製造方法

Info

Publication number
JPH0443328A
JPH0443328A JP2149995A JP14999590A JPH0443328A JP H0443328 A JPH0443328 A JP H0443328A JP 2149995 A JP2149995 A JP 2149995A JP 14999590 A JP14999590 A JP 14999590A JP H0443328 A JPH0443328 A JP H0443328A
Authority
JP
Japan
Prior art keywords
photoresist
gate
display panel
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2149995A
Other languages
English (en)
Inventor
Haruo Matsumaru
松丸 治男
Hideaki Yamamoto
英明 山本
Kazuo Shirohashi
白橋 和男
Yuka Matsukawa
松川 由佳
Akira Sasano
笹野 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2149995A priority Critical patent/JPH0443328A/ja
Publication of JPH0443328A publication Critical patent/JPH0443328A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は陽極酸化工程を要する液晶表示パ′ネルの製造
方法、特に、a−5iTFTアクティブマトリクス駆動
液晶表示パネルの製造方法に関する。
〔従来の技術〕
ゲート電極をAQとし、これを陽極酸化して得られるA
l、O,をゲート絶縁膜の一部に用いた液晶表示パネル
用の薄膜トランジスタ基板(以下TPT基板と記す)の
例を第2図に示す。
第2図において(a)、(b)、(C)は各々、等価回
路、平面図、断面図を示すものである。G□。
G2はゲート端子、G1’、G、’はゲート配線。
Di、D、はドレイン線、T□1〜T、は薄膜トランジ
スタ、LCは液晶、Vco璽はカラーフィルタ基板側に
設けられる共通端子を示す、また、20は基板、21は
AΩ、22はAQ、O,,23はSiN、24は透明電
極(画素電極)、25.26は各々ノンドープa−5i
、リンをドープしたa−8i(n)、27はドレイン電
極・配線、28はソース電極であり、a−SiTFTと
画素電極とを接続している。第2図中Q1で示す線は陽
極酸化を行う領域とそうでない領域の境界を示すもので
、Q□より右の領域は陽極酸化を行う領域であり、左は
行わない領域である。
なおこの種の従来技術として、特願昭63−23640
3号を挙げることができる。
〔発明が解決しようとする課題〕
このように、ゲート端子や電極にAQを用い、一部のみ
を選択的に陽極酸化して利用しようとする場合、次のよ
うな問題がある。
第2図中に示すように境界Q1の左の領域は、陽極酸化
を行なわない。そのためには、陽極酸化液と接触しない
ように絶縁性の被膜でカバーする必要がある。
絶縁性の被膜としては、5in2.SiN、などの無機
物系のものと、ホトレジスト被膜のように有機系のもの
が考えられる。しかし、選択的に微細パターンで陽極酸
化する必要がある事、および陽極酸化後は不必要となる
ので下層のAQにダメージをあたえる事なく除去できる
事などから感光性有機物被膜が用いられる。これを第3
図に示す。
第3図において同図(、)は各々陽極酸化基板、同図(
b)は陽極酸化方法を示すもので、31は。
端子部、バスバー配線部など陽極酸化をしない部分をカ
バーする例えば0FPR,OMR(以上いずれも東京応
化社商品名)などのホトレジスト膜、32は陽極酸化用
の外部電源接続端子、33は、各々のゲート線を接続す
るための引き廻し配線。
34は画素部分を示す。
この画素部分34のAQを陽極酸化液43の中で電圧4
5を印加し酸化する。この時、陽極酸化基板を正側に、
白金板42を負側に接続する。上記工程において、正の
電源電極端子を陽極酸化基板の外部電源接続端子32に
タッチさせる必要がある。この作業において、カバレー
ジに使用したホトレジスト材料が電源電極端子との接触
により剥離することがある。
この剥離したホトレジスト材料が電極端子に付着したり
基板の表面に付着または、陽極酸化液中に混入し、基板
に付着する事により酸化被膜不良が発生する。ここで、
ホトレジストの付着状態によって不良の発生状態が異な
り、軽い付着の場合には、AQ膜にピンホール、切断な
どの不良が発生する。また、剥離したレジスト膜が密着
した場合は、その部分のAρが酸化されないという不良
となる。
また電極端子にホトレジ材料が付着すると、電気的に接
触が悪くなり、陽極酸化が行なわれない不良が発生する
このように、上記従来技術は電気的接触不良による酸化
処理不能レジスト剥離によるピンホールや未酸化部分の
発生等の不良発生の可能性が高く、歩留の面で問題があ
った。
〔課題を解決するための手段〕
本発明はこれらの問題を解決する技術を提供することを
目的とする。
上記目的を達成するために本発明においては、基板側の
外部電源接続端子と電源端子の接続作業によりホトレジ
材料が剥離しないように、選択的にホトレジストパター
ン形状を形成したものである。
陽極酸化を行なうため、外部電源から接続用の端子(例
えばクリップ、バネによる圧着、ネジ締めなど)を、基
板側の接続端子に接続させる必要がある。この時、第3
図(b)に示すように液面から露出している基板の上方
向又は横方向からクリップなどで基板と接続するが、カ
バレージに使用したホトレジ膜と電極端子部は同一平面
上にあるため機械的に接触する場合が多い。
本発明は、クリップなど外部電源の端子が来る方向を一
定化し、その方向にあたる部分のホトレジ膜を選択的に
除去しておくことにより膜剥離などによる不良を防止す
るものである。
〔作用〕
上記技術には次の作用がある。
1、機械的な接触動作によりカバレージ材料の剥離発生
が起らない。
2、カバレージ材料の剥離が発生しないので、陽極酸化
膜の欠陥歩留が向上する。
3、接続端子にカバレージ材料が付着しないので長時間
連続使用が可能、さらに保守点検が少なくてすみ量産に
適している。
〔実施例〕
以下本発明を実施例を用いて詳細に説明する。
第1図を用いて説明する。記号は先に第2図で説明した
ものと同じである。Ca dmは付加容量を示す。
まず基板10の上にCr (11)をスパッタにより約
1ooo人蒸着し、ホトエツチングによりゲート端子G
工、G、を形成する。その上にPdを0.1%添加した
AQ (12)を2800人スパッタにより蒸着し、ホ
トエツチングによりAJ(Pd)配線G、’、G、’ 
を形成する。ゲート端子G□、G8とは斜線を施したA
領域で接続されている。この時、陽極酸化する部分(図
中a1より右)を除いてホトレジストで被覆する。
Crは化成液に接すると電池反応により溶出してしまう
ので、接しないようにしなければならない。一方、レジ
ストで被覆していてもレジストとAQとの界面から化成
液がしみ込む。このしみ込む距離は100μm程度であ
る。したがってホトレジストとの界面からCrまでの距
離は100μm以上が望ましい。
第4,5図は上記の全体図(以下パネルと記す)を示し
たものである。
第4図の例は、ゲート端子が左側の化成ライン33で共
通接続され、ここから陽極酸化のための電圧を供給する
場合を示す。陽極酸化用の電極端子32や化成ライン3
3は、AΩ(又はAQを主体とする合金)を用い同時に
形成する。−点鎖線Q工で示した内側が陽極酸化を行な
う領域である。
Q工より外側は電極端子32を除いてホトレジストで覆
う、この時、電極端子32を対して陽極酸化液面AL力
方向下側、逆の方向を上側と呼ぶ。
電極端子32の上側方向に基板端面まで第4図に示すご
とくホトレジストを選択的に除去する・これによりクリ
ップ等で電極端子32をはさむ作業においても、ホトレ
ジストとクリップ等が接触しレジスト膜が剥離する事が
ない。
第5図の実施例は、ゲート配線を左右に引き出した場合
の例を示す。本実施例では、化成ライン33は2本必要
になる。この場合、ALは陽極酸化液の液面を示すが、
電極端子32の部分を液面より上側に呂し、クリップ等
ではさんで電圧を印加する。この時、電極端子32が液
に触れると、この部分のAQが酸化され、絶縁膜となっ
て端子の働きをしなくなる。またクリップ等外部電極治
具に液が触れると電流が、その部分を通じて流れるため
、陽極酸化ができなくなる。
第5図の場合も、第4図と同様に一点鎖線Q1で示した
内側が陽極酸化を行なう領域である。
Q工より外側は電極端子32を除いてホトレジストで覆
う。この時、電極端子32の横方向のホトレジストを第
5図に示すごとく基板端面まで選択的に除去する。この
場合、クリップなど外部電極治具は、ホトレジストのな
い横方向から電極端子32と接触する。
第6図の実施例は、電極端子32及び化成用引き回し配
線33の1部を含む部分から、基板端面方向へ選択的に
ホトレジを除いた例を示す。点線Ω、が陽極酸化を行う
領域である。Q工より斜線で示した部分がホトレジで覆
われていることを示す、この場合、クリップなど外部電
極治具は、左右、上方向のいずれから接触してもホトレ
ジストを剥離するような事はない、いずれの場合におい
ても陽極酸化液面ALは、ホトレジスト膜で覆われた場
所で、電極端子32と接触しない位置にあることが重要
である。
第4〜6図の実施例において、電極端子32は1個以上
複数個ある事が望ましい。これは、クリップ等、外部電
極治具との接触を確実にする上で有効である。
陽極酸化の方法は、電極端子32が液に接触しないよう
にして浸し、電極端子に〜144vの直流電圧を印加す
る。印加の方法は、定電流0.5〜5 m A / a
Jになるように徐々にOvから昇圧することが望ましい
、初から高い電圧を印加した場合、大電流が流れるため
、AQ線が溶け、ゲート線に断線を生ずる。
また、ホトレジストの耐電圧の弱い部分および接着性の
弱い部分に初めから高電圧が印加されると、レジストが
破断し、A、 Qの溶断や形状不良の大きな原因となる
基板は陽極側とし、陰極は白金電極とする。陽極酸化膜
としては、3%酒石酸とエチレングリコール液で1:9
に希釈したものを用いる。
電流密度0 、5 m A / tyiの場合、約10
公租度で電圧が144vになる。この時陽極酸化により
、Al2O2膜が2000人の厚さで得られる。
陽極酸化中、陰極からH2ガスが発生し、液中に気泡と
なって移動する。この気泡がAQの表面等に付着すると
、Anの表面にピンホールが発生したりAfl、O,の
正常な成長を妨たげ、欠陥発生の要因となる。これを防
止する方法としては、陽極酸化液中で基板を傾斜(AQ
面側を表にして)する事が有効である。
以上、説明の中で陽極酸化用のマスキング材料としてホ
トレジストを挙げたが、材料としてはこれにとられれる
ものではなく、絶縁性の材料なら有機物、無機物(Si
n2.SiN膜など)いずれでも良い。
〔発明の効果〕
本発明によれば、陽極酸化工程においてホトレジスト膜
の剥離がないので、これが原因で起きるAQの溶断、ピ
ンホール等が発生せず大幅に歩留を改善することができ
る。
また、第4〜6図の実施例で、給電端子32を基板の内
側に設置したが、給電端子32の一部が基板のへりに接
しているように設置してもかまわない、この実施例を第
7図a、bで示す。
第7図(a)は、給電端子32の一辺が基板の上部へり
に接している例であり、(b)は給電端子32の二辺が
基板のスミに接している場合を示す、また、(c)は給
電端子32の一辺が、基板の横へりに接している。
上記いずれの場合も、基板のへりと接する部分にホトレ
ジス1〜IIがないので、給電用クリップ等ではさんで
もレジストの剥離が起こらず、陽極酸化膜にピンホール
等の欠陥が発生しない。
【図面の簡単な説明】
第1図は本発明の一実施例の表示パネルの回路図、電極
配線パターンの平面図、素子形成部の断面図、第2図は
従来の表示パネルの回路図、電極配線パターンの平面図
、素子形成部の断面図、第3図(a)は、従来のホトレ
ジスト膜によるカバレージを示す表示パネルの平面図、
同図(b)は、基板と陽極酸化方法を示す説明図、第4
図乃至第7図は本発明のホトレジストによるカバレージ
の状態を示す表示パネルの平面図である。 G、、G2・・ゲート端子、Q、・・化成境界、G、0
2′・・・ゲート配線、A′・・・CrとAQとの接続
部、D工ID2・・・ドレイン配線、T l i〜T2
□・ a −5iTFT、LC・−・液晶セル、11−
 Cr 、 Cad・・・付加容量、12・・・AQ、
13・・・AQ20.、PAD・・・化成バッド、14
− S i N、15− a −S i、Q・・・切断
線、17・・・画素電極、18・・・ドレイン電極、1
9・・・SiN、32・・化成電極端子、33・・・化
成ライン、31・・・ホトレジスト膜、41・・化成槽
、42・・・白金板、43・・・陽極酸化液、44・化
(b) り福1号 TFT印

Claims (1)

  1. 【特許請求の範囲】 1、複数本のゲート端子とこれに接続する複数本のゲー
    ト線と、マトリクス状に配置された複数個の薄膜トラン
    ジスタとを含む薄膜電子回路を有する液晶表示パネルに
    おいて、前記ゲート端子を形成する工程と、前記ゲート
    配線を形成する工程と、前記ゲート端子部をホトレジス
    トで被覆する工程と、前記ゲート配線をゲート端子を介
    して共通接続し、これに通電して陽極酸化することによ
    りゲート配線の表面をAl_2O_3により被覆する工
    程において、陽極酸化用の給電端子を陽極酸化範囲より
    外側としたことを特徴とする液晶表示パネルの製造方法
    。 2、前記ゲート端子部をホトレジストで被覆する工程に
    おいて、少なくとも給電端子及びゲート端子部の一部を
    除いてホトレジストで被覆することを特徴とする請求項
    第1項記載の液晶表示パネルの製造方法。 3、前記ゲート端子部をホトレジストで被覆する工程に
    おいて、少なくとも給電端子周辺の一方向にホトレジス
    トを設けないことを特徴とする請求項第1項記載の液晶
    表示パネルの製造方法。 4、前記ゲート端子部をホトレジストで被覆する工程に
    おいて、少なくとも給電端子周辺の三方向にホトレジス
    トを設けないことを特徴とする請求項第1項記載の液晶
    表示パネルの製造方法。 5、前記ゲート端子部をホトレジストで被覆する工程に
    おいて、少なくとも給電端子の一辺が基板のへりと接し
    ていることを特徴とする請求項第1項記載の液晶表示パ
    ネルの製造方法。 6、前記ゲート端子部をホトレジストで被覆する工程に
    おいて、少なくとも給電端子の二辺が基板のへりと接し
    ていることを特徴とする請求項第1項記載の液晶表示パ
    ネルの製造方法。
JP2149995A 1990-06-11 1990-06-11 液晶表示パネルの製造方法 Pending JPH0443328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2149995A JPH0443328A (ja) 1990-06-11 1990-06-11 液晶表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2149995A JPH0443328A (ja) 1990-06-11 1990-06-11 液晶表示パネルの製造方法

Publications (1)

Publication Number Publication Date
JPH0443328A true JPH0443328A (ja) 1992-02-13

Family

ID=15487166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2149995A Pending JPH0443328A (ja) 1990-06-11 1990-06-11 液晶表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JPH0443328A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343688A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 金属ゲイト電界効果型半導体装置の作製方法
US5418636A (en) * 1992-06-05 1995-05-23 Matsushita Electric Industrial Co., Ltd. Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same
WO2006046676A1 (ja) * 2004-10-25 2006-05-04 Pioneer Corporation 電子回路基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418636A (en) * 1992-06-05 1995-05-23 Matsushita Electric Industrial Co., Ltd. Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same
JPH05343688A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 金属ゲイト電界効果型半導体装置の作製方法
WO2006046676A1 (ja) * 2004-10-25 2006-05-04 Pioneer Corporation 電子回路基板及びその製造方法
JPWO2006046676A1 (ja) * 2004-10-25 2008-05-22 パイオニア株式会社 電子回路基板及びその製造方法
US7968458B2 (en) 2004-10-25 2011-06-28 Pioneer Corporation Electronic circuit board and its manufacturing method
JP4746557B2 (ja) * 2004-10-25 2011-08-10 パイオニア株式会社 電子回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
JPH055898A (ja) 薄膜素子形成パネル
KR950008931B1 (ko) 표시패널의 제조방법
KR930005549B1 (ko) 표시패널 및 그의 제조방법
JPH09244055A (ja) 液晶表示装置
KR970063783A (ko) 반도체 장치 형성방법
EP0530834B1 (en) Thin-film transistor and method of manufacturing the same
JPH0443328A (ja) 液晶表示パネルの製造方法
US4098637A (en) Process for the production of a planar conductor path system for integrated semiconductor circuits
JP3200639B2 (ja) 薄膜トランジスタパネルの製造方法
JPH05165059A (ja) 薄膜トランジスタの製造方法
JP3175225B2 (ja) 薄膜トランジスタの製造方法
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
JPH02281237A (ja) 表示装置の電極構造
JPH0457114B2 (ja)
JPH07193344A (ja) 配線基板
JPH06332008A (ja) アクティブマトリクス基板とその製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH08110528A (ja) アクティブマトリックスパネルおよびその製造方法
JPH06289430A (ja) 薄膜トランジスタパネル
JPH02277242A (ja) 半導体装置の製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JP3231395B2 (ja) アクティブマトリクス基板の製造方法
JPH04365016A (ja) アクティブマトリクス基板
JPH0815721A (ja) 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法
JPH05173186A (ja) 薄膜トランジスタパネルの製造方法