WO2006046676A1 - 電子回路基板及びその製造方法 - Google Patents

電子回路基板及びその製造方法 Download PDF

Info

Publication number
WO2006046676A1
WO2006046676A1 PCT/JP2005/019845 JP2005019845W WO2006046676A1 WO 2006046676 A1 WO2006046676 A1 WO 2006046676A1 JP 2005019845 W JP2005019845 W JP 2005019845W WO 2006046676 A1 WO2006046676 A1 WO 2006046676A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
electronic circuit
pattern
distribution pattern
conductor pattern
Prior art date
Application number
PCT/JP2005/019845
Other languages
English (en)
French (fr)
Inventor
Takashi Chuman
Satoru Ohta
Satoshi Miyaguchi
Original Assignee
Pioneer Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corporation filed Critical Pioneer Corporation
Priority to JP2006543275A priority Critical patent/JP4746557B2/ja
Priority to US11/666,137 priority patent/US7968458B2/en
Publication of WO2006046676A1 publication Critical patent/WO2006046676A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Definitions

  • the present invention relates to an electronic circuit board that can be used for a display panel and the like, and a method for manufacturing the same.
  • Organic EL elements include a red EL element having a structure emitting red light, a green EL element having a structure emitting green light, and a blue EL element having a structure emitting blue light.
  • a color display device can be realized by using these three organic EL elements emitting red, blue and green RGB as a single-pixel light emitting unit and arranging a plurality of pixels in a matrix on the panel.
  • An active matrix drive type EL display device has advantages such as lower power consumption and less crosstalk between pixels compared with a simple matrix type display device, especially large screen display devices and high definition. Suitable for display devices.
  • the display panel of an active matrix drive type EL display device that is, an electronic circuit board, includes an anode power supply line, a cathode power supply line, a scanning line for horizontal scanning, and a data line arranged in a cross pattern with each scanning line in a grid pattern. Is formed. RGB subpixels are formed at each RGB intersection of the scan line and data line.
  • a scan line is connected to the gate of a field effect transistor (FET) for selecting a scan line, a data line is connected to the source, and light is emitted to the drain.
  • FET field effect transistor
  • the FET gate for driving is connected.
  • a drive voltage is applied to the source of the light emission drive FET via an anode power line, and the anode end of the EL element is connected to the drain D thereof.
  • Capacitance is connected between the gate and source of the light emission drive FET.
  • a ground potential is applied to the cathode end of the EL element via the cathode power supply line.
  • TFTs thin film transistors
  • FETs field-effect transistors
  • This TFT element may be an inorganic TFT element formed of an inorganic material such as polysilicon, or an organic TFT element formed of an organic material including an organic semiconductor.
  • an organic TFT device in its gate insulating film, forming an inorganic insulating film such as S i 0 2 or a method of forming by vacuum deposition, an organic insulating film such as Poria diphosphate Supinko bets, printing, etc.
  • Various methods, such as a method to do are proposed.
  • any TF device there is a method of forming a gate insulating film by anodic oxidation of a gate electrode (see Japanese Patent Laid-Open No. 2000-0 2 3 5 2 98).
  • Methods for cutting the power distribution pattern after anodic oxidation include etching and laser irradiation heating (see Japanese Patent Laid-Open No. 5-334688), but the manufacturing process is complicated in any case. Disclosure of the invention
  • the present invention provides an electronic circuit board and a method for manufacturing the same that can simplify the manufacturing process.
  • the substrate manufacturing method of the present invention includes a pattern step of forming a conductor pattern capable of anodic oxidation on each of the substrates and a distribution pattern connected to the conductor pattern, and a chemical conversion process on the conductor pattern and the distribution pattern.
  • An electronic circuit board of the present invention includes a conductor pattern formed on a substrate capable of anodization, an oxide film disposed on the conductor pattern generated by anodizing from the conductor pattern, And an insulator portion formed between the side walls of the conductor pattern.
  • FIG. 1 is a partial plan view showing a sub-pixel light emitting portion of an organic EL display panel according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram showing a sub-pixel light emitting portion of the organic EL display panel according to the embodiment of the present invention.
  • FIG. 3 is a partial cross-sectional view of an organic TFT element in a sub-pixel light emitting portion of an organic EL display panel according to an embodiment of the present invention.
  • FIG. 4 is a partial cross-sectional view of the organic EL element in the sub-pixel light emitting portion of the organic EL display panel according to the embodiment of the present invention.
  • FIG. 5 is a flowchart illustrating the method for manufacturing an organic EL display panel according to the embodiment of the present invention.
  • 6 and 7 are partial plan views of the substrate in the organic EL display panel manufacturing process of the embodiment according to the present invention.
  • FIG. 8 is a schematic cross-sectional view showing an electrolytic cell for performing anodizing treatment in an organic EL display panel manufacturing process of an example according to the present invention.
  • FIG. 9A to FIG. 9C are partial plan views showing conductors and distribution patterns on the substrate during the anodizing process in the manufacturing process of the organic EL display panel according to the embodiment of the present invention.
  • FIG. 10 to FIG. 16 are partial plan views of the substrate in the organic EL display panel manufacturing process of the embodiment according to the present invention.
  • FIGS. 17A to 17C are partial plan views showing a power distribution pattern on the substrate in the organic EL display panel manufacturing process of the embodiment according to the present invention.
  • FIGS. 18A to 18D are partial plan views showing conductors and distribution patterns on the substrate during anodizing treatment in the electronic circuit board manufacturing process according to another embodiment of the present invention.
  • FIGS. 19A to 19O are cross-sectional views taken along line AA in FIGS. 18A to 18D.
  • FIGS. 2OA to 20C are partial plan views showing conductors and distribution patterns on the substrate during anodization in the electronic circuit board manufacturing process of another embodiment according to the present invention.
  • FIG. 2 2A to FIG. 2D, FIG. 2 2A to FIG. 2 2D, and FIG. 2 3A to FIG. 2 3D are partial plan views showing power distribution patterns on a substrate according to another embodiment of the present invention. is there.
  • FIGS. 24A and 24B are partial plan views showing conductors and power distribution patterns on a substrate according to another embodiment of the present invention.
  • FIGS. 25A and 25B are cross-sectional views taken along line AA in FIGS. 24A and 24B. Detailed Description of the Invention
  • Fig. 1 is a partial plan view showing the light emitting part of a subpixel of an organic EL display panel, and Fig. 2 shows its equivalent circuit diagram.
  • the light emitting unit 102 formed on the substrate 10 includes a selection transistor switching organic TFT element 11, a driving transistor driving organic TFT element 12, a data voltage holding capacity 13, and an organic EL element. 14 and.
  • a selection transistor switching organic TFT element 11 a driving transistor driving organic TFT element 12
  • a data voltage holding capacity 13 a driving transistor driving organic TFT element 14
  • a light emitting portion of the pixel can be realized.
  • the gate electrode G of the switching organic TFT element 11 is connected to a scanning line SL to which an address signal is supplied, and the source electrode S of the switching organic TFT element 11 is connected to a data line DL to which a data signal is supplied.
  • the drain electrode D of the switching organic TFT element 11 is connected to the gate electrode G of the driving organic TFT element 12 and one terminal of the capacitor 13.
  • the source electrode S of the driving organic TFT element 12 is connected to the power supply line Vc c L, and the other of the capacitor 13 is connected to the capacitance line Vc a p.
  • the drain electrode D of the driving organic TFT element 12 is connected to the anode of the organic EL element 14, and the cathode of the organic EL element 14 is connected to the common electrode 17.
  • the power supply line V cc L and the common electrode 17 are respectively connected to voltage sources (not shown) that supply power to each.
  • Lower pattern on substrate 10 of organic EL display panel (scanning line SL, switching organic TFT element 1 1 gate electrode G, driving organic TFT element 12 gate electrode G and the other terminal of capacitor 13 are conductor patterns that can be anodized. An oxide film formed by anodizing from these conductor patterns becomes an insulating film on each conductor pattern.
  • the portion to be noted here is an insulator portion 103 formed between the scanning line SL and the side wall of the gate electrode G of the driving organic TFT element 12.
  • the insulator portion 10 3 electrically insulates the scanning line S L from the gate electrode G of the driving organic TFT element 12.
  • the insulator portion 103 is made only of an oxide film obtained by anodic oxidation, and is made of the same material as the insulating film on the conductor pattern.
  • the width of the insulator portion is constant and uniform, but the width may be set to change variously.
  • the insulator portion 10 3 is obtained by anodic oxidation, thereby eliminating the effect of omitting the step of cutting the distribution pattern after anodic oxidation of the gate insulating film of the organic TFT element in the manufacturing process. Play.
  • FIG. 3 shows an example of the structure of the switching organic TFT element 11 and the driving organic TFT element 12.
  • the organic TFT element is composed of an organic semiconductor film O SF, a source electrode S, a drain electrode D, and an organic semiconductor film made of an organic semiconductor laminated so that a channel can be formed between the source electrode and the drain electrode.
  • a gate insulating film GIF that covers the gate electrode G and insulates from the source electrode S and the drain electrode D.
  • the gate insulating film GIF covers the gate electrode G and applies an electric field to the organic semiconductor film OSF between the electrodes D.
  • FIG. 4 shows an example of the structure of the organic EL element 14.
  • the organic EL element 14 includes a pixel electrode 15, an organic material layer 16, and a common electrode 17.
  • Organic material layer 1 6 Usually, hole injection layer 1 6 1, hole transport layer 1 6 2, light emitting layer 1 6 3, hole blocking layer 1 6 4, electron transport layer 1 6 5, electron injection layer 1 stacked on the pixel electrode 15 in order. Although it is composed of a plurality of layers such as 6 and 6, it is sufficient that it includes at least a light emitting layer.
  • the organic material layer 16 is painted on a pixel-by-pixel basis depending on the emission color.
  • the pixel electrode 15 is used as a transparent anode, but at least one of the pixel electrode 15 and the common electrode 17 is made of a light-transmitting conductive material in order to extract the EL emission to the outside.
  • FIG. 5 shows the general procedure of the organic EL display panel manufacturing method.
  • the contact protection step S2, the anodization step S3, the inspection step S4, and the cleaning step S5 are repeated.
  • a sealing film that covers the circuit and the organic EL element on the substrate with silicon nitride, silicon oxynitride, or the like. A sealing process is performed to seal the element.
  • a lower conductor pattern including a scanning line SL, a gate electrode G, and one electrode 13a of a capacitor is formed on a substrate 10 such as glass.
  • a power distribution pattern 10 3 a made of the same material that connects the gate electrode G and the scanning line SL is formed so as to enable anodic oxidation.
  • the gate electrode G is for a switching and driving organic TFT element.
  • the gate electrode material in the conductor pattern may be any metal that can be anodized such as Ta, and may be a single element such as Mg, Ti, Nb, or Zr, or an alloy or laminate thereof. Can be mentioned.
  • tantalum (T a) tantalum pentoxide obtained by the electrode anodized (T a 2 0 5) has a high dielectric constant of about 2 4, which is very advantageous for an organic TFT element electric current.
  • the conductor pattern may be a single layer or a multilayer wiring of two or more layers by further laminating a second conductor pattern.
  • the lower conductor pattern can also be patterned by dry etching or wet etching.
  • the substrate may be a plastic substrate such as PES or PS, a substrate bonded with glass and a plastic, and the substrate surface may be coated with an alkali barrier film or a gas barrier film.
  • Plastic substrates include polyethylene terephthalate, polyethylene 1,6-naphthalate, polycarbonate, polysulfone, polyethersulfone, polyetheretherketone, polyphenoxyether, polyarylate, fluorine resin, polypropylene, etc. of Film can be applied.
  • insulating contact protection that can withstand anodic oxidation is formed to form a contact part that connects the drain electrode D of the switching organic TFT element 11 and the gate electrode G of the driving organic TFT element in a later process.
  • Part CP is provided.
  • Metal oxides as the material of the protective portion, the metal nitride, a compound of a metal such as metal fluorides, for example, A 1 2 ⁇ 3, S I_ ⁇ 2, S i N, such as S i ON, or insulating Po Limer, such as polyimide, can be used.
  • portions that should not be anodized on the substrate 10 such as the end portions of the electrodes other than the contact portions are protected by forming an insulating mask.
  • Anodizing is performed by bringing a chemical solution into contact with the anodizable conductor pattern and distribution pattern on the substrate formed in the patterning process, and using them as anodes, and oxidation is performed from the conductor pattern and distribution pattern.
  • a film is formed (anodic oxidation process). That is, the gate insulating film and other insulating films of each TFT element are formed from the lower conductor pattern by an anodic oxidation method.
  • the dielectric layer of the capacitor 13 is simultaneously formed from the electrode 1 3 a with the same dielectric material as the gate insulating film.
  • FIG. 8 is a schematic cross-sectional view showing an electrolytic cell for anodizing.
  • the substrate 10 is immersed in the chemical conversion liquid 2 2 in the electrolytic cell 2 1, and the conductor and the distribution pattern MF are immersed facing the counter electrode 2 3.
  • the positive oxidation of the conductor and the distribution pattern MF is performed by applying a positive voltage to the conductor and the distribution pattern MF.
  • chemical conversion solutions include ammonium borate and ammonium phosphate.
  • a solution containing can be used.
  • FIG. 9 is an enlarged partial plan view showing a conductor and a distribution pattern (scanning line S L, gate electrode G, distribution pattern 10 3 a) on the substrate 10 during anodization.
  • the surface of the conductor and distribution pattern MF on the substrate 10 is transformed into its oxide film by anodic oxidation, and a laminated structure composed of the lower conductor and distribution pattern MF and the upper oxide film is formed.
  • the distribution pattern 1 0 3 a is all metal, but with the passage of time, the width of the distribution pattern 1 0 3 a is the width of the metal part of the distribution pattern 1 0 3 a on the side wall.
  • the resulting oxide film becomes thicker and thinner ( Figure 9B).
  • the oxide film formed on one side wall of the power distribution pattern is integrated with the oxide film formed on the other side wall to form only the insulator portion.
  • the insulator portion 103 is formed by oxidizing the distribution pattern and blocking the conductive path.
  • the width of the distribution pattern 1 0 3 a is set so that only the insulator part is formed.
  • the line width w of the power distribution pattern 10 3 connected to the gate electrode of the driving TFT element is about twice or less the film thickness t of the oxide film such as the gate insulating film. Pre-set.
  • the insulator portion 10 3 eliminates the need for etching the gate electrode G and the scanning line SL and cutting by laser irradiation.
  • the contact protection part CP is removed by washing, and heat treatment is performed to stabilize the oxide film.
  • the power line V cc L, the gate electrode G, and the scanning line SL are covered with an oxide film except for the contact part CS where the metal part is exposed.
  • the gate electrode and the capacitor electrode are covered with an oxide film as a gate insulating film GIF and a dielectric layer 13b, respectively.
  • An electronic circuit component is formed on the surface of the substrate after the anodizing treatment.
  • a substantially rectangular pixel electrode 15 is formed in a predetermined pattern on the substrate as the anode of the organic EL element.
  • a transparent electrode such as a single metal, a very thin translucent film of an alloy, or a metal oxide is generally used as an electrode material.
  • semi-permeable membranes such as Au and Pd, tin tin oxide (ITO), zinc zinc oxide (IZO), ZnO, and SnO are also used.
  • a single metal or alloy is generally used as the material. For example, A 1, A g, C u, A u, C r, etc., and alloys or laminates containing these can be used.
  • the wiring to the data line DL and the power supply line as well as the source electrode S and the drain electrode D of the switching organic TFT element and the driving organic TFT element are predetermined on the pixel electrode 15 or the gate insulating film.
  • the second conductor pattern The The data line DL is formed to be orthogonal to the scan line SL.
  • the drain electrode D of the driving organic TFT element is formed to be connected to the pixel electrode 15 and the source electrode S is connected to the power supply line Vc c L.
  • the source electrode S of the switching organic TFT element is connected to the line D L and the drain electrode D is formed to be connected to the gate electrode of the corresponding driving organic TFT element via the contact CS.
  • the material of the source electrode and the drain electrode is preferably one that can inject carriers efficiently into the organic semiconductor to be used and has a low resistivity.
  • a two-layer structure of CrZ Au is used.
  • the material of the source / drain electrode is not particularly limited as long as it has sufficient conductivity.
  • Pt Au, W, Ru, Ir, A and Sc, Ti, V, Mn, Fe, Co, Ni, Zn, Ga, Y, Zr, Nb, Mo, Tc, Rh, Pd, Ag, Cd, Ln, Sn, Ta, Re, ⁇ s, Tl, Pb, La, Ce, P It may be a single metal such as r, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, or Lu or a compound thereof. Also, metal oxides such as ITO and I I may be used. The same material as the source / drain electrodes can be used as the material for the data line DL and the power supply line VccL.
  • a conjugated polymer compound such as an organic conductive material, polyaniline, polythiophene, or polypyrrole can be used for the source electrode and the drain electrode.
  • a low-cost method such as a printing method can be used for pattern formation.
  • the formation process of the pixel electrode 15 is performed for the source electrode and the drain electrode. Although it performed before the formation process, you may carry out in reverse order.
  • a protective insulating film 18 that functions as a protective film for the pixel electrode collar and the organic semiconductor edge is formed in a predetermined pattern. That is, the protective insulating film 18 covers the edge portion of the pixel electrode 15 of the organic EL element 14 to expose the pixel electrode 15 and exposes the source and drain electrodes and the gate insulating film of the organic TFT element. It is formed with a pattern.
  • an insulating polymer such as polyimide or a metal compound such as metal oxide, metal nitride, metal fluoride, for example, A 1 2 0 3 , S i 0 2 , S i N, Si ON, etc. can be used.
  • each of the organic semiconductor films OSF is formed in a predetermined pattern, for example, by vapor deposition using a metal mask.
  • the material of the organic semiconductor film OSF a material having a high carrier mobility is preferable, and a low molecular organic semiconductor material or an organic semiconductor polymer can be used.
  • Penyusen is an organic semiconductor, but is not limited to this, and any organic material that exhibits semiconductor characteristics may be used.
  • low molecular weight materials include phthalocyanine derivatives, naphthalocyanine derivatives, azo compound derivatives, and perylene derivatives.
  • the structure of the low molecular compound described above is used as the main chain or side chain of the polymer chain such as a polyethylene chain, a polysiloxane chain, a polyether chain, a polyester chain, a polyamide chain, and a polyimide chain.
  • Pendant bonded, aromatic conjugated polymer such as polybaraphenylene, aliphatic conjugated polymer such as polyacetylene, bicyclic conjugated polymer with polypinol-polypolythiophene ratio, Containing structural units of hetero-primitive conjugated polymers such as polyaniline and polyphenylene sulfide, and conjugated polymers such as poly (phenylene pinylene), poly (anilenylene vinylene), and poly (chenylene vinylene).
  • a carbon-based conjugated polymer such as a composite conjugated polymer having a bonded structure is used.
  • Carbon conjugated with oligosilanes such as polysilanes and disila diarylene polymers, (disilanylene) ethenylene polymers, and disilarylene carbon conjugated polymer structures such as (disilanylene) ethynylene polymers
  • Polymers with alternating structures are used.
  • polymer chains composed of inorganic elements such as phosphorus and nitrogen may be used, and polymers having aromatic chain ligands such as phthalocyanate polysiloxane coordinated, perylenetetracarboxylic.
  • Polymers obtained by heat-treating a berylene such as an acid ladder polymers obtained by heat-treating a polyethylene derivative having a cyano group such as polyacrylonitrile, and It is also possible to use a composite material in which organic compounds are intensively applied to velovskites.
  • the gate insulating film surface between the source and drain electrodes can be covered with a self-assembled monolayer.
  • HMDS hexamethyldisilazane, (CH 3 ) 3 Si NHSi (CH 3 ) 3
  • OTS Octadecyltrichlorosilane CH 3 (CH 2 ) 17 Si C 1 3
  • an alignment film can be provided on the gate insulating film.
  • the organic EL element is not limited to the configuration of the present embodiment, and for example, a configuration using a polymer organic EL material is also effective.
  • the organic material layer 16 may include a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, and the like in addition to the light emitting layer.
  • a common electrode 17 as a cathode of the organic EL element 14 is formed on the organic material layer 16 in a predetermined pattern by, for example, a vapor deposition method using a metal mask.
  • the common electrode 17 is also formed on the protective insulating film 18.
  • a single metal or an alloy is used as a material for the common electrode 17.
  • A1 Ag, Cu, Au, Cr, etc., and alloys thereof can be used.
  • any organic material layer formed in the organic material layer forming step After the organic material layer is formed for example, there is a restriction that the film is formed at a temperature lower than the glass transition point of each organic material layer.
  • Seal with a sealing can in an inactive state to cover the formed circuit and the back of the organic EL element.
  • membrane sealing with an inorganic system or a polymer system may be used.
  • an insulating sealing film on the back surface of an organic EL device for example, a nitride such as silicon nitride, a nitride oxide such as silicon nitride oxide, an oxide such as silicon oxide or aluminum oxide, or a carbide such as silicon carbide.
  • sealing with an inorganic sealing film made of or a multilayer sealing of a polymer and an inorganic film may be used.
  • an active matrix display type organic EL display panel has been described.
  • the present invention can also be applied to a simple matrix display type panel substrate in which TFT elements and the like are arranged around the screen of the panel.
  • Table 1 shows the material composition of the organic EL display panel of the example.
  • a conductor and distribution pattern, a Ta film for a gate electrode and a capacitor lower electrode were formed, and dry etching was performed with an RIE apparatus to obtain a desired conductor pattern.
  • the line width of the distribution pattern connected to the gate electrode of the driving transistor was thinned so that it was insulated by the oxide film after anodic oxidation which was narrower than other lines. Specifically, the line width was 15 O nm.
  • This Ta conductor and distribution pattern are anodized to cover the Ta surface with a Ta 2 0 5 film, and a gate insulating film and a capacitor dielectric layer made of Ta 2 0 s. Was deposited. At this time, the entire distribution pattern with a line width of 150 nm was oxidized, resulting in an insulator.
  • the CrZAu bilayer film for the source / drain electrodes was patterned. Thereafter, a resist was patterned as a protective insulating film having a predetermined opening. Then, a hexamethyldisilane film was provided on the gate insulating film by dip coating.
  • the organic semiconductor and organic EL elements were formed using a metal mask to provide desired openings, and each organic material layer was formed using a vacuum evaporation system. Finally, in a glove box filled with dry nitrogen gas N2, a glass sealing can was bonded to the substrate film-forming surface side.
  • an organic EL panel that was actively driven with an organic TFT element was fabricated, and the characteristics of the organic TFT element were evaluated.
  • the two organic TFT elements operated normally, and active driving of the organic EL element was confirmed.
  • the gate electrode of the drive transistor was completely separated from the gate electrode of the switching transistor.
  • the mobility of the two first and second organic TFT elements was 0.18 to 0125 and 0.16 cm2 Vs, respectively, and their threshold voltages were -2.4 V and -2.1 V, respectively.
  • the distribution pattern 103a having a uniform width on the substrate is used. Further, as shown in FIG. 17B or FIG. It is also possible to adopt the distribution pattern 103a with various widths that are twisted or tapered.
  • anodizing solution for aluminum anodic oxidation there is a tartaric acid and ethylene glycol electrolyte having a pH of 7.0 ⁇ 0.5.
  • the chemical solution, voltage, current, and processing time are determined so that the porosity becomes small so that the oxide film of the insulating film becomes dense.
  • the film thickness for forming the pores of the oxide film is controlled by the formation time. Even when the above method is used, the pore size can be controlled to a desired film thickness by controlling the chemical conversion liquid concentration, the current density, and the like.
  • the porosity is expressed as the ratio of the volume of the portion where the voids are formed out of the total volume of the substrate surface layer, and the total pore volume is V 1 and includes the pores.
  • the total volume is V2, it is expressed as V12.
  • a barrier type oxide film and a porous oxide film can be formed.
  • a barrier type film is formed. Since these aqueous solutions have a weak ability to dissolve aluminum oxide, a dense thin oxide film can be formed on the aluminum by positive oxidation.
  • the thickness of the barrier type 1 oxide film depends on the voltage when anodizing. A thick barrier type film can be formed by anodizing at a high voltage, but it causes dielectric breakdown, so the limit voltage is around 500 to 700 V.
  • a barrier type film is preferably used.
  • the bath temperature of the electrolytic bath is low, the growth rate of the oxide film is good and a hard oxide film is formed.
  • the Oxide films anodized with sulfuric acid baths at 0 and before are used as hard oxide films.
  • the bath temperature of the electrolytic bath is as high as 60 to 75, the oxide film is thin and soft, and may have a surface state that has been electropolished.
  • FIG. 3 is a partial plan view showing a conductor and a power distribution pattern on an electronic circuit board 10 during anodizing for supplying current.
  • the surface of the conductor and distribution pattern on the substrate 10 is transformed into the oxide film by anodic oxidation, and a laminated structure composed of the lower conductor and distribution pattern and the upper oxide film is formed.
  • the chemical conversion solution, voltage, current, treatment time, etc. are set so that the insulating film (oxide film) has a fine porosity.
  • the conductor and the distribution pattern are initially all metal, but as shown in Fig. 1 8B, the width of distribution pattern 1 0 3 a is the distribution pattern over time.
  • the width of the metal part of 10 3 a becomes narrower because the oxide film formed on the side wall becomes thicker.
  • the oxide film generated on one side wall of the distribution pattern 10 3 a is integrated with the oxide film generated on the other side wall, and the entire bent part is oxidized and insulated. A body part is formed.
  • the width and length of the metal portion of the power distribution pattern 10 3 a decrease as shown in FIG.
  • the portion grows and expands toward the high potential side pattern PH.
  • the width of a part of the bent portion of the power distribution pattern 10 3 a is set to be narrow, the formation of the insulator portion 103 can be reliably achieved.
  • the high potential side pattern PH and the low potential side pattern PL are connected. All exposed surfaces of the subsequent power distribution pattern 1 0 3 a are oxidized to form insulator portions 1 0 3. Therefore, an anodized conductor pattern formed on the substrate, an oxide film disposed on the conductor pattern generated by anodizing from the conductor pattern, and the sidewall of the conductor pattern are formed.
  • an electronic circuit board comprising: an insulating body part 103 made of the same material as the oxide film;
  • Fig. 19 A to Fig. 19 90 show the cross section of the power distribution pattern 10 03 a in Fig. 18 8 to Fig. 18 D.
  • anodic oxidation is an oxidation reaction
  • the initial film of each pattern is formed by metal oxidation.
  • the film thickness T + ⁇ and width W + 2 ⁇ of the oxide after the treatment are larger than the thickness T and the width W. This is because the action seen in the film thickness direction and the lateral (side wall) direction is in contact with the chemical conversion solution, and the oxidation reaction proceeds.
  • the line width of the bent portion of the distribution pattern 10 3 should be approximately twice or less than the thickness of the oxide film, that is, 2 ( ⁇ + ⁇ ) ⁇ +2 or 2 ⁇ W (V If cT O) is set in advance, the formation of the insulator portion 103 can be reliably achieved. .
  • the width of the distribution pattern to be anodized is at least partially such that an insulating film is formed in which the oxide film formed on one side wall of the power distribution pattern is integrated with the oxide film formed on the other side wall.
  • the width of the distribution pattern is set so that the insulation portion is arranged on the higher potential side than the lower positive potential side of the distribution pattern during energization in the anodizing process.
  • the width of the power distribution pattern only needs to be set so that the insulator portion is biased to one side between adjacent conductor patterns (FIG. 18C).
  • FIG. 20 shows the distribution pattern 10 3 a with the taper shown in Fig. 17 C, connecting the high-potential side pattern PH (wide) and the low-potential side pattern PL (narrow).
  • FIG. 5 is a partial plan view showing a conductor and a power distribution pattern on an electronic circuit board 10 during anodization processing for supplying current from a potential side pattern PH to a low potential side pattern PL.
  • the conductor and the distribution pattern are all metallic at first, but as shown in FIG. 20 B, the width of the distribution pattern 1 0 3 a is increased over time.
  • the width of the metal part of the distribution pattern 103a becomes narrower as the oxide film formed on the side wall becomes thicker, and the oxide film generated from the both side walls is formed by the narrow low-potential side pattern PL to form an insulator part. Is done.
  • the width and length of the metal portion of the distribution pattern 10 3 a decrease and the insulator portion grows toward the high potential side pattern PH. ,Expanding.
  • the formation of the insulator portion 103 can be reliably achieved by the taper of the power distribution pattern 103a. As shown in FIG. 18, all exposed surfaces of the distribution pattern 1 0 3 a connecting the high-potential side pattern PH and the low-potential side pattern PL are oxidized to form the insulator portion 1 0 3.
  • the conductor protrusion CP (metal remaining portion) is disposed on the side wall of the conductor pattern adjacent to the insulator portion 10 3 on the substrate 10, the insulator portion 10 3 In the process of inspecting for the presence or absence, the conductor protrusion CP becomes a standard, and the presence of the remaining metal in the power distribution pattern 103, that is, the presence or absence of electrical connection, can be easily determined by visual observation or imaging.
  • FIG. 21A to FIG. 21D show another example of the distribution pattern 1 0 3 a having a twist. It is arranged symmetrically with respect to the center line at the midpoint between adjacent conductor patterns in the conductor pattern connection direction (vertical direction in the drawing) of the distribution pattern 10 3 a, and the taper ends of straight lines or curves are mutually connected. To be joined in the middle (Fig. 2 1 A or Fig. 2 1 B), or It can be formed with rectangular or circular notches arranged symmetrically about the core (Fig. 21C or Fig. 21D).
  • Figures 2 2 A to 2 2 D show yet another example of a twisted distribution pattern 1 0 3 a.
  • the wrinkle is placed at the midpoint between adjacent conductor patterns in the conductor pattern connection direction (vertical direction in the drawing) of the power distribution pattern 10 3 a, while the notch (Fig. 2 2 A) is cut only from the side wall side. Or so that the tapered ends of the curve are joined together in the center (Fig. 2 2 B), or an asymmetrical circular notch is provided in the center line (Fig. 2 2 C), or the tapered ends are staggered ( Figure 2 2D).
  • Fig. 23 A to Fig. 23 D show another example in which a portion having a small width is arranged near the side of one conductor pattern in the distribution pattern 10 3 a connecting the conductor patterns.
  • the distribution pattern 1003a can be formed so that only rectangular cutouts (Fig. 23D) are provided at the connection.
  • the second conductor pattern P2 is formed in advance on the substrate 10, and FIG. As shown in B, a conductor including the power distribution pattern 103a and the power distribution pattern P1 can be stacked thereon to form a multilayer.
  • the conductor and distribution pattern P 1 and the second conductor pattern P 2 can also be multilayered.
  • the upper conductor and distribution pattern P1 are used as the anodizable material.
  • both sides of the power distribution pattern The thickness of the distribution pattern to be anodized can be set so that the insulator portion is formed by the oxide film formed on the wall and the upper surface forming a body.
  • the conductor and distribution pattern P1 and the second conductor pattern P2 can be selected from the same material or different materials.

Abstract

　電子回路基板の製造方法は、基板上に各々が陽極酸化の可能な導電体パターン及び導電体パターンに接続された配電パターンを形成するパターン工程と、導電体パターン及び配電パターン上に化成液を接触させて、それらを陽極として通電しつつ陽極酸化を行い、導電体パターン及び配電パターンから酸化膜を生成する陽極酸化工程と、を含み、配電パターンの幅又は膜厚は、陽極酸化工程において配電パターンの１つの側壁に生じる酸化膜が他の側壁に生じる酸化膜と一体となった絶縁体部分が形成されるように、少なくとも部分的には設定されている。

Description

明細書 電子回路基板及びその製造方法 技術分野
本発明は、表示パネルなどに用いられ得る電子回路基板及びその製造方法に関 する。 背景技術
現在、 物質における電荷の発生、 移動、 光伝導、 或いは電荷の再結合による電 界発光のエレクトロルミネセンス (以下、 単に E Lという）を利用している発光素 子例えば、有機化合物材料を用いた有機 E L素子による表示パネルを搭載した E L表示装置が着目されている。有機 E L素子には、赤色で発光する構造を有する 赤色 E L素子、緑色で発光する構造を有する緑色 E L素子、及び青色で発光する 構造を有する青色 E L素子がある。 これら赤、 青、 緑 R G Bで発光する 3つの有 機 E L素子を 1画素発光ュニットとして、複数画素をパネル部上にマ卜リクス状 に配列すればカラー表示装置を実現することができる。かかるカラー表示装置に よる表示パネルの駆動方式として、単純マトリクス駆動型と、 ァクティブマトリ クス駆動型が知られている。アクティブマトリクス駆動型の E L表示装置は、単 純マトリクス型のものに比べて、低消費電力であり、 また画素間のクロストーク が少ないなどの利点を有し、特に大画面表示装置や高精細度表示装置に適してい る。 ァクティブマ卜リクス駆動型の EL表示装置の表示パネルすなわち電子回路 基板には、 陽極電源ライン、 陰極電源ライン、 水平走査を担う走査ライン及び各 走査ラインに交叉して配列されたデータラインが格子状に形成されている。走査 ライン及びデータラインの各 RGB交差部に RGBサブピクセルが形成されて いる。
サブピクセル毎に、 走査ライン選択用の電界効果トランジスタ （FET : F i e l d E f f e c t Tr an s i s t o r)のゲートには走査ラインが接続 され、そのソースにはデータラインが接続されて、そのドレインには発光駆動用 の F E Tのゲー卜が接続されている。発光駆動 F ETのソースには陽極電源ライ ンを介して駆動電圧が印加され、そのドレイン Dには EL素子の陽極端が接続さ れている。発光駆動 F E Tのゲート及びソース間にはキャパシ夕が接続されてい る。更に、 EL素子の陰極端には、 陰極電源ラインを介して接地電位が印加され る。
このように、有機 EL素子をアクティブ駆動させるためには、電子回路基板の 1サブピクセル毎に 2個以上の薄膜トランジス夕（T F T)例えば F E Tが必要 であり、 1サブピクセル内に有機 EL素子と複数の T FT素子がレイアウトされ ている。
この T FT素子はポリシリコンなどの無機物で形成されている無機 T FT素 子でも、有機半導体を含む有機物で形成されている有機 T FT素子でもよい。 こ の有機 TFT素子の場合、 そのゲート絶縁膜には、 S i 02などの無機絶縁膜を 真空成膜によって形成する方法や、ポリア二リンなどの有機絶縁膜をスピンコー ト、 印刷などで形成する方法などさまざまな手法が提案されている。 いずれの T F Τ素子でも、ゲート電極の陽極酸化によってゲート絶縁膜を形成 する方法（特開 2 0 0 4— 2 3 5 2 9 8公報、 参照） がある。 この陽極酸化法で 表示パネル内の電極や配線の金属パターン上に絶縁膜（ゲート絶縁膜など）を形 成しようとする場合、絶縁膜を設けたい部分が全て電気的に繋がった状態とする ために配電パターンを設け、パターンすべてに外部から電圧を印加して陽極酸化 を実行する必要がある。
しかしながら、形成された絶縁膜で覆われた部分の不要となつた配電パターン を切断する必要がある。
陽極酸化後に配電パターンを切断する手法としては、エッチング、 レーザ照射 加熱（特開平 5— 3 4 3 6 8 8号公報、 参照） などあるが、 いずれにしても製造 工程が煩雑である。 発明の開示
そこで本発明は、製造工程が簡略化できる電子回路基板及びその製造方法を提 供することが一例として挙げられる。
本発明の基板の製造方法は、基板上に各々が陽極酸化の可能な導電体パターン 及び前記導電体パターンに接続された配電パターンを形成するパターン工程と、 前記導電体パターン及び配電パターン上に化成液を接触させて、それらを陽極と して通電しつつ陽極酸化を行い、前記導電体パターン及び配電パターンから酸化 膜を生成する陽極酸化工程と、 を含み、前記陽極酸化工程において前記配電パタ ーンを酸化して前記配電パターンの導電経路を遮断する絶縁体部分を形成する ことを特徴とする。 本発明の電子回路基板は、基板上に形成された陽極酸化が可能な導電体パター ンと、前記導電体パターンから陽極酸化されて生成された前記導電体パターン上 に配置された酸化膜と、前記導電体パ夕一ンの側壁間に形成された絶縁体部分と、 からなることを特徴とする。 図面の簡単な説明
図 1は、本発明による実施例の有機 E L表示パネルのサブピクセル発光部を示 す部分平面図である。
図 2は、本発明による実施例の有機 E L表示パネルのサブピクセル発光部を示 す等価回路図である。
図 3は、本発明による実施例の有機 E L表示パネルのサブピクセル発光部にお ける有機 T F T素子の部分断面図である。
図 4は、本発明による実施例の有機 E L表示パネルのサブピクセル発光部にお ける有機 E L素子の部分断面図である。
図 5は、本発明による実施例の有機 E L表示パネル製造方法を説明するフロー チヤ一卜である。
図 6及び図 7は、本発明による実施例の有機 E L表示パネル製造工程における 基板の部分平面図である。
図 8は、本発明による実施例の有機 E L表示パネル製造工程における陽極酸化 処理を行う電解槽を示す概略断面図である。
図 9 Aから図 9 Cは、本発明による実施例の有機 E L表示パネル製造工程にお ける陽極酸化処理中の基板上の導電体及び配電パターンを示す部分平面図であ る。
図 1 0から図 1 6は、本発明による実施例の有機 E L表示パネル製造工程にお ける基板の部分平面図である。
図 1 7 Aから図 1 7 Cは、本発明による実施例の有機 E L表示パネル製造工程 における基板上の配電パターンを示す部分平面図である。
図 1 8 Aから図 1 8 Dは、本発明による他の実施例の電子回路基板製造工程に おける陽極酸化処理中の基板上の導電体及び配電パターンを示す部分平面図で ある。
図 1 9 Aから図 1 9 0は図1 8 Aから図 1 8 Dの線 A Aに沿った部分の断面 図である。
図 2 O Aから図 2 0 Cは、本発明による他の実施例の電子回路基板製造工程に おける陽極酸化処理中の基板上の導電体及び配電パターンを示す部分平面図で ある。
図 2 1 Aから図 2 1 D、図 2 2 Aから図 2 2 D並びに図 2 3 Aから図 2 3 Dは、 本発明による他の実施例の基板上の配電パターンを示す部分平面図である。
図 2 4 A及び図 2 4 Bは、本発明による他の実施例の基板上の導電体及び配電 パターンを示す部分平面図である。
図 2 5 A及び図 2 5 Bは、図 2 4 A及び図 2 4 Bの線 AAに沿った部分の断面 図である。 発明の詳細な説明
以下に本発明の実施例の電子回路基板の一例として有機 E L表示パネル及び その製造方法を図面を参照しつつ説明する。
図 1は有機 E L表示パネルのサブピクセルの発光部を示す部分平面図を、図 2 はその等価回路図を示す。
基板 10上に形成された発光部 102は、選択用トランジスタのスイッチング 有機 TFT素子 1 1と、駆動用トランジスタの駆動有機 TFT素子 12と、デー タ電圧の保持用のキャパシ夕 13と、有機 EL素子 14と、から構成されている。 この構成を走査ライン SL及び電源ライン Vc c L、並びにデータライン DLの 各交点近傍に、配置することで画素の発光部を実現することができる。有機 EL 素子を駆動するために最も単純な構成である 2トランジスタの場合を示したが、 3以上のトランジスタを用いた素子にも適用できる。
スィツチング有機 T F T素子 11のゲート電極 Gは、ァドレス信号が供給され る走査ライン S Lに接続され、スィツチング有機 T F T素子 1 1のソース電極 S はデータ信号が供給されるデータライン DLに接続されている。スイッチング有 機 TFT素子 1 1のドレイン電極 Dは駆動有機 TFT素子 12のゲート電極 G 及びキャパシタ 13の一方の端子に接続されている。駆動有機 T FT素子 12の ソース電極 Sは電源ライン Vc c Lに接続されており、キャパシタ 13の他方は キャパシ夕ライン Vc a pに接続されている。駆動有機 TFT素子 12のドレイ ン電極 Dは有機 EL素子 14の陽極に接続され、有機 EL素子 14の陰極は共通 電極 17に接続されている。電源ライン V c c L及び共通電極 17は、それぞれ に電力を供給する電圧源 （図示せず） にそれぞれ接続されている。
有機 EL表示パネルの基板 10上の下部パターン（走査ライン SL、スィッチ ング有機 T FT素子 1 1のゲート電極 G、駆動有機 T FT素子 12のゲート電極 G及びキャパシ夕 1 3の他方の端子）は、陽極酸化が可能な導電体パターンであ る。これら導電体パターンから陽極酸化されて生成された酸化膜がそれぞれの導 電体パターン上の絶縁膜となる。
ここで注目されるべき部分は、走査ライン S Lと駆動有機 T F T素子 1 2のゲ —ト電極 Gの側壁間に形成された絶縁体部分 1 0 3である。絶縁体部分 1 0 3は 走査ライン S Lと駆動有機 T F T素子 1 2のゲート電極 Gを電気的に絶縁して いる。
絶縁体部分 1 0 3は陽極酸化により得られた酸化膜のみからなり、導電体パタ —ン上の絶縁膜と同一材料からなる。図では絶縁体部分の幅が一定で一様に形成 されているが、 その幅は多様に変化するように設定されてもよい。
本実施例では、陽極酸化で絶縁体部分 1 0 3になることにより、製造工程にお いて、有機 T F T素子のゲ一ト絶縁膜などの陽極酸化後に配電パターンを切断す る工程を省く効果を奏する。
図 3は、スイッチング有機 T F T素子 1 1及び駆動有機 T F T素子 1 2の構造 の一例を示す。有機 T F T素子は、対向するソース電極 S及びドレイン電極 Dと、 ソース電極及びドレイン電極の間にチャネルを形成できるように積層された有 機半導体からなる有機半導体膜〇 S Fと、ソース電極 S及びドレイン電極 Dの間 の有機半導体膜 O S Fに電界を印加せしめるゲート電極 Gと、 を含み、 さらに、 ゲート電極 Gを覆いソース電極 S及びドレイン電極 Dから絶縁するゲート絶緣 膜 G I Fを有している。
図 4は、有機 E L素子 1 4の構造の一例を示す。有機 E L素子 1 4は画素電極 1 5、有機材料層 1 6及び共通電極 1 7から構成される。有機材料層 1 6は、通 常、画素電極 1 5上に順に積層されたホール注入層 1 6 1、ホール輸送層 1 6 2、 発光層 1 6 3、 ホールブロッキング層 1 6 4、電子輸送層 1 6 5、 電子注入層 1 6 6など複数の層で構成されるが、少なくとも発光層を含んでいればよい。有機 材料層 1 6はその発光色により画素毎に塗り分けられる。ここでは画素電極 1 5 を透明陽極として用いているが、画素電極 1 5、共通電極 1 7の少なくとも一方 は、 E L発光を外部に取り出すために光の透過性導電材料からなる。
図 5は、有機 E L表示パネル製造方法の概略手順を示す。蒸着法やスパッ夕法 などの成膜方法により、配線や電極のための金属膜パターン（すべて電気的に接 続されている）を基板上に成膜を行う第 1パターン工程 S 1と、金属膜パターン のコンタクト部分など絶縁膜が不要の部位上に保護膜を成膜するコンタクト保 護工程 S 2と、絶縁膜必要部分が露出した金属膜パターンが設けられた基板を所 定の化成液に漬け込み対向電極 （陰極） と金属膜（陽極） 間に電源から電流を流 す陽極化成処理を行い陽極酸化金属膜を形成する陽極酸化工程 S 3と、パターン 間の絶縁体部分の形成完了の検査を行う検査工程 S 4、陽極酸化により酸化物で 被覆された金属膜の基板を洗诤する洗浄工程 S 5と、基板上に複数の有機 E L素 子、 T F Tなどの電子部品を作製する工程 S 6と、 を逐次実行する。多層配線構 造とする場合は、 コンタクト保護工程 S 2、 陽極酸化工程 S 3と、検査工程 S 4 と、 洗浄工程 S 5とを繰り返して実行する。 なお、 有機 E L素子の作製後、 窒化 シリコン、窒化酸化シリコンなどで基板上の回路及び有機 E L素子を覆う封止膜 を形成する、もしくは乾燥剤を入れた封止缶で前述の回路および有機 E L素子を 密封する封止工程を実行する。
以下に、 具体的に有機 E L表示パネルの製造方法を説明する。 [下部導電体パターンの形成]
図 6の平面図に示すように、 まず、 ガラスなどの基板 1 0上に、 走査ライン S L、ゲート電極 G、キャパシ夕の一方の電極 1 3 aを含む下部の導電体パターン を形成する。同時に、陽極酸化の可能となるようにゲート電極 G及び走査ライン S Lを接続する同一材料からなる配電パターン 1 0 3 aを形成する。ゲート電極 Gはスイッチング及び駆動有機 T F T素子のものである。
導電体パターンにおけるゲート電極材料としは、 T aなどの陽極酸化可能な金 属であれば何でもよく、 Aし M g、 T i、 N b、 Z rなどの単体もしくはそれ らの合金又は積層が挙げられる。例えばタンタル（T a )電極を陽極酸化して得 られる五酸化タンタル （T a 205) は誘電率が約 2 4と高く、 有機 T F T素子 が電流を流す上で非常に有利である。 また、 導電体パターンは、 1層でも、 更に 第 2導電体パターンを積層され 2層以上の多層配線としてもよい。
なお、以下のすべての薄膜のパターン成膜方法は、有機又は無機材料に合わせ て、 マスクを用いたスパッタ法、 E B蒸着法、 抵抗加熱蒸着法、 C VD法や、 印 刷法などを用いることができる。下部導電体パターンはドライエッチングゃゥェ ットエッチングでもパターニングできる。
基板はガラスの他、 P E S、 P Sなどのブラスティック基板や、 ガラスとブラ スティックの貼り合わせた基板でもよく、 また基板表面にアルカリバリア膜や、 ガスバリア膜がコートされていてもよい。ブラスティック基板としては、ポリエ チレンテレフタレ一卜、 ポリエチレン一 2， 6 —ナフ夕レート、 ポリカーボネー ト、 ポリサルフォン、 ポリエーテルサルフォン、 ポリエーテルエーテルケトン、 ポリフエノキシエーテル、 ポリアリレート、 フッ素樹脂、 ポリプロピレンなどの フィルムが適用できる。
[コンタクト保護パターンの形成]
図 7に示すように、スィツチング有機 T F T素子 1 1のドレイン電極 D及び駆 動有機 T F T素子のゲート電極 Gを後の工程で接続させるコンタクト部の形成 ため、陽極酸化に耐えられる絶縁性のコンタクト保護部 C Pがそれぞれ設けられ る。保護部の材料としては金属酸化物、 金属窒化物、金属弗化物など金属の化合 物、 例えば、 A 1 2〇3、 S i〇2、 S i N、 S i O Nなど、 もしくは絶縁性のポ リマー、 例えばポリイミドなど、 を用いることができる。
さらに、コンタクト部以外の電極の各端部など基板 1 0に陽極酸化処理しては ならない部分は絶縁性のマスクを成膜して保護しておく。
[酸化物絶縁膜の形成]
パターン工程で形成された基板上の陽極酸化の可能な導電体パターン及び配 電パターンに化成液を接触させて、それらを陽極として通電しつつ陽極酸化を行 い、 導電体パターン及び配電パターンから酸化膜を生成する （陽極酸化工程)。 すなわち、下部導電体パターンから各 T F T素子のゲ一ト絶縁膜及び他の絶縁膜 を陽極酸化法で形成する。 ここで、 ゲート絶縁膜と同一の誘電体材料で、電極 1 3 aからキャパシタ 1 3の誘電体層を同時に成膜する。
図 8は陽極酸化処理を行う電解槽を示す概略断面図である。絶縁膜を成長させ るために基板 1 0を、電解槽 2 1中の化成液 2 2に、導電体及び配電パターン M Fを対向電極 2 3と向い合わせに浸漬し、対向電極 2 3に対して導電体及び配電 パターン M Fに正電圧を印加することにより導電体及び配電パターン M Fの陽 極酸化を実行する。化成液には例えば、ホウ酸アンモニゥムゃ燐酸アンモニゥム を含む溶液が用いられ得る。
図 9は陽極酸化処理中の基板 1 0上の導電体及び配電パターン（走査ライン S L、 ゲート電極 G、 配電パターン 1 0 3 a ) を示す拡大部分平面図である。基板 1 0上の導電体及び配電パターン M Fは陽極酸化により、その表面がその酸化膜 に変成され、下部の導電体及び配電パターン M Fと上部の酸化膜とからなる積層 構造が形成される。
図 9に示すように、ゲ一ト電極 G及び走査ライン S Lを接続する配電パターン 1 0 3 aのすべてが酸化され、 絶縁体部分 1 0 3が形成される。 ここで、 図 9 A に示すように、配電パターン 1 0 3 aはすべて金属であるが、時間経過とともに 配電パターン 1 0 3 aの幅は、配電パターン 1 0 3 aの金属部分幅は側壁に生じ る酸化膜が厚くなるので細くなる （図 9 B )。 陽極酸化工程の所定時間後におい て図 9 Cに示すように、配電パターンの 1つの側壁に生じる酸化膜が他の側壁に 生じる酸化膜と一体となり絶縁体部分のみが形成される。 このように、配電パ夕 ーンを酸化して導電経路を遮断する絶縁体部分 1 0 3を形成する。絶縁体部分の みが形成されるように、 配電パターン 1 0 3 aの幅が設定されている。 例えば、 図 9 Cに示すように、駆動用 T F T素子のゲート電極に繋がる配電パターン 1 0 3の線幅 wがゲート絶縁膜などの酸化膜の膜厚 tの略 2倍以下となるように、予 め設定されている。
陽極酸化した導電体パターンに接続された配電パターンから形成された絶縁 体部分 1 0 3の有無を検査して、絶縁体部分がすべて形成されている基板を選別 し、 この基板上に、 以下の工程で電子部品が形成される。酸化物と金属の屈折率 が異なるので、陽極酸化工程後にパネルの目視又は撮像により、配電パターン 1 0 3の残部金属の存在すなわち電気的接続の有無が分かり、これによりパネルの 良否を判別できる。絶縁体部分 1 0 3により、ゲート電極 G及び走査ライン S L のエッチング、 レーザ照射による切断は不要となる。
後処理として、 洗浄しコンタクト保護部 C Pなどを除去し、 加熱処理をして、 酸化膜を安定化させる。陽極酸化処理後の基板 1 0表面では、図 1 0に示すよう に、 金属部分が露出するコンタクト部 C S以外、 電源ライン V c c L、 ゲート電 極 G及び走査ライン S Lは酸化膜で被覆され、ゲート電極及びキャパシ夕電極は 酸化膜がゲート絶縁膜 G I F及び誘電体層 1 3 bとしてそれぞれ被覆される。
[画素電極の形成]
陽極酸化処理後の基板表面に電子回路部品を形成する。先ず、図 1 1の平面図 に示すように、有機 E L素子の陽極としてほぼ矩形の画素電極 1 5を基板上に所 定のパターンで形成する。
画素電極 1 5に光透過性が必要な場合、電極材料として一般的には金属単体や 合金の非常に薄い半透過膜、金属酸化物などの透明電極を用いる。例えば、 A u， P dなどの半透過膜、ィンジゥム錫酸化物（ I T O)、ィンジゥム亜鉛酸化物（ I Z O)、 Z n〇、 S n Oも用いられる。 画素電極に光透過性が必要でない場合、 材料としては一般的には金属単体、もしくは合金を用いる。例えば、 A 1 , A g , C u , A u， C rなど、 及びこれらを含む合金又は積層を用いることができる。
[ソース電極及びドレイン電極の形成]
図 1 2に示すように、スィツチング有機 T F T素子及駆動有機 T F T素子のソ —ス電極 S及びドレイン電極 Dとともにデータライン D L及び電源ラインへの 配線を、画素電極 1 5又はゲート絶縁膜上に所定の第 2導電体パターンで形成す る。 データライン D Lは走査ライン S Lに直交するように形成される。
駆動有機 T F T素子のドレイン電極 Dは画素電極 15に、ソース電極 Sは電源 ライン Vc c Lに接続されるように形成される。スイッチング有機 TFT素子の ソース電極 Sはデ一夕ライン D Lに接続され、ドレイン電極 Dは対応する駆動有 機 T FT素子のゲート電極にコンタク卜部 CSを介して接続するように形成さ れる。
ソース電極及びドレイン電極の材料としては使用する有機半導体に対して効 率よくキャリアを注入でき、 かつ抵抗率が低いものが望ましく、 例えば、 C rZ A uの 2層構造などが用いられる。ソース/ドレイン電極の材料は特に限定され ることなく、 十分な導電性があればよく、 P t：、 Au、 W、 Ru、 I r、 Aし S c、 T i、 V、 Mn、 Fe、 Co, N i、 Zn、 Ga、 Y、 Z r、 Nb、 Mo、 Tc、 Rh、 Pd、 Ag、 Cd、 Ln、 Sn、 Ta、 Re、 〇s、 T l、 Pb、 L a、 Ce、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb, Dy、 Ho, E r、 Tm、 Yb、 Luなどの金属単体もしくは積層もしくはその化合物でもよい。 ま た、 I TO、 I ΖΟのような金属酸化物類でもよい。 なお、 デ一夕ライン DL及 び電源ライン Vc c Lの材料としてはソース ドレイン電極と同様のものが用 いられ得る。
抵抗率の点では金属より劣るがソース電極及びドレイン電極に有機導電材料、 ポリア二リン類、 ポリチォフェン類、ポリピロール類などの共役性高分子化合物 を用いることもできる。この場合パターン形成に印刷法など低コス卜な方法を用 いることもできる。
なお、本実施例では画素電極 15の形成工程をソース電極及びドレイン電極の 形成工程よりも先に行ったが、 逆の順序で行ってもよい。
[保護用絶縁膜の形成]
図 1 3に示すように、画素電極緣部及び有機半導体極縁部の保護膜として機能 する保護用絶縁膜 1 8を所定のパターンで形成する。すなわち、保護用絶縁膜 1 8は有機 E L素子 1 4の画素電極 1 5のエッジ部分を覆って画素電極 1 5を露 出せしめ、かつ有機 T F T素子のソース及びドレイン電極並びにゲート絶縁膜を 露出せしめるパターンで形成される。
保護用絶縁膜の材料としては例えばポリイミドなど絶縁性のポリマーもしく は、 金属酸化物、 金属窒化物、 金属弗化物など金属の化合物、 例えば、 A 1 20 3， S i 02， S i N, S i O Nなど、 を用いることができる。
[有機半導体膜の形成]
図 1 4に示すように、保護用絶縁膜 1 8の開口を介して、駆動有機 T F T素子 並びにスイッチング有機 T F T素子の露出しているソース及びドレイン電極並 びにそれら間のゲート絶縁膜に接続するように、それぞれ有機半導体膜 O S Fが、 例えばメタルマスクを用いた蒸着法により、 所定のパターンで形成される。
有機半導体膜 O S Fの材料としてはキヤリァの移動度が高い材料が好ましく、 低分子の有機半導体材料、 有機半導体ポリマーを用いることができる。
有機半導体としてペン夕センがあるが、これに限らず半導体特性を示す有機材 料であればよく、例えば低分子系材料はフタロシアニン系誘導体、ナフタロシア ニン系誘導体、 ァゾ化合物系誘導体、 ペリレン系誘導体、 インジゴ系誘導体、 キ ナクリドン系誘導体、 アントラキノン類などの多環キノン系誘導体、 シァニン系 誘導体、 フラーレン類誘導体、 あるいはインドール、 カルバゾール、 ォキサゾ一 ル、 インォキサゾール、 チアゾール、 イミダゾール、 ピラゾール、 ォキサアジア ゾ一ル、 ピラゾリン、 チアチアゾール、 トリァゾールなどの含窒素環式化合物誘 導体、 ヒドラジン誘導体、 トリフエニルァミン誘導体、 トリフエニルメタン誘導 体、 スチルペン類、 アントラキノンジフエノキノンなどのキノン化合物誘導体、 アントラセン、 ビレン、 フエナントレン、 コロネンなどの多環芳香族化合物誘導 体などである。高分子材料では、上述した低分子化合物の構造がポリェチレン鎖、 ポリシロキサン鎖、 ポリエーテル鎖、 ポリエステル鎖、 ポリアミド鎖、 ポリイミ ド鎖などの高分子の主鎖中に用いられた物あるいは側鎖としてペンダント状に 結合したもの、 もしくはポリバラフエ二レンなどの芳香族系共役性高分子、 ポリ ァセチレンなどの脂肪族系共役性高分子、ポリピノ一ルャポリチォフエン率の複 素環式共役性高分子、ポリアニリン類ゃポリフエニレンサルフアイドなどの含へ テロ原始共役性高分子、 ポリ （フエ二レンピニレン） やポリ （ァニーレンビニレ ン）やポリ （チェ二レンビニレン） などの共役性高分子の構成単位が交互に結合 した構造を有する複合型共役系高分子などの炭素系共役高分子が用いられる。ま た、 ポリシラン類やジシラ二レンァリレンポリマー類、 （ジシラニレン） ェテニ レンポリマ一類、 （ジシラニレン） ェチニレンポリマー類のようなジシラ二レン 炭素系共役性ポリマー構造などのオリゴシラン類と炭素系共役性構造が交互に 連鎖した高分子類などが用いられる。他にもリン系、窒素系などの無機元素から なる高分子鎖でもよく、さらにフタロシアナートポリシロキサンのような高分子 鎖の芳香族系配位子が配位した高分子類、ペリレンテトラカルボン酸のようなべ リレン類を熱処理して縮環させた高分子類、ポリァクリロニトリルなどのシァノ 基を有するポリェチレン誘導体を熱処理して得られるラダー型高分子類、さらに ベロブスカイト類に有機化合物がィンタ一力レートした複合材料を用いてもよ い。
また、ソース ドレイン電極間のゲート絶緣膜表面を自己組織化単分子膜で被 覆することもできる。 例えば、 HMDS (：へキサメチルジシラザン、 （CH3) 3S i NHS i (CH3) 3)で処理することが好ましい。そのほかに、 OTS (： ォクタデシルトリクロロシラン CH3 (CH2) 17S i C 13) 処理によって疎水 膜を設けた構成でもよい。また、それとは別にゲート絶縁膜上に配向膜を設ける こともできる。
有機 EL素子も本実施例の構成に限るものではなく、例えば高分子有機 EL材 料を使用した構成でも有効である。
[有機材料層の形成]
次に、 図 15に示すように、保護用絶縁膜 18の開口を介して、 少なくとも発 光層を含む有機材料層 16が、例えばメタルマスクを用いた蒸着法により、露出 している画素電極 15上に形成される。有機材料層 16は発光層の他にホール注 入層、 ホール輸送層、 電子輸送層、 電子注入層などを含んでいてもよい。
[共通電極の形成]
図 16に示すように、有機材料層 16上に有機 EL素子 14の陰極としての共 通電極 17を、例えばメタルマスクを用いた蒸着法により、所定のパターンで形 成する。 共通電極 17は保護用絶縁膜 18上にも形成される。
共通電極 17の材料としては金属単体、もしくは合金を用いる。例えば、 A 1， Ag, Cu, Au, C rなど、 及びそれらの合金を用いることができる。
共通電極の形成には、有機材料層の形成工程で成膜されたいずれの有機材料層 をも劣化させないように、有機材料層形成後は、例えばそれぞれの有機材料層の ガラス転移点以下の温度で成膜を行う制限がある。
[封止]
形成された回路及び有機 E L素子の背面を覆うように、不活性状態で封止缶で 封止する。 この他、 無機系、 ポリマー系などによる膜封止でもよい。 例えば、 有 機 E L素子などの背面に絶緣性の封止膜、例えば窒化シリコンなどの窒化物、窒 化酸化シリコンなどの窒化酸化物、酸化シリコンや酸化アルミニウムなどの酸化 物、 炭化シリコンなどの炭化物からなる無機物封止膜による封止や、 その他に、 高分子及び無機膜の多層封止でもよい。
さらに上述した実施例においては、ァクティブマトリクス表示タイプの有機 E L表示パネルを説明したが、本発明は T F T素子などをパネルの画面周囲に配置 した単純マトリクス表示タイプのパネルの基板にも応用できる。
[実施例]
有機 T F T素子でアクティブ駆動する有機 E Lパネルを作製し、その特性を評 価した。 実施例の有機 E L表示パネルの材料の構成を表 1に示す。
表 1
Figure imgf000020_0001
洗浄したガラス基板上に導電体及び配電パターン、ゲート電極及びキャパシ夕 下部電極用の T a膜を成膜し、 R I E装置にてドライエッチングを行い、所望の 導電体パターンを得た。 このとき、駆動トランジスタのゲート電極に繋がる配電 パターンの線幅は他のラインより細ぐ陽極酸化後に酸化膜により絶縁化される よう、 細く成膜した。 具体的にはライン幅 1 5 O n mとした。
この T a導電体及び配電パターンに陽極酸化を行うことにより T a表面部を T a 205膜で覆い、 T a 20 sからなるゲート絶縁膜及びキャパシ夕用誘電体層 を成膜した。このとき、 ライン幅 150 nmの配電パターン部分は全体が酸化さ れ、 結果として絶縁体部分となった。
その後、 有機 EL素子の陽極として I ZO膜をパターニングした。
その後、 ソース ドレイン電極用の C rZAuの 2層膜をパターニングした。 その後、 所定開口を有する保護用絶縁膜としてレジストをパターニングした。 そして、ディップコート法でへキサメチルジシラン膜をゲート絶縁膜上に設け た。
有機半導体及び有機 E L素子の成膜には、メタルマスクを用いることでそれぞ れ所望の開口部を設け、真空蒸着装置にてそれぞれの有機材料層の成膜を行 た。 最後に、乾燥窒素ガス N 2で充たしたグローブボックス内で、ガラス製の封止 缶を基板成膜面側に貼り合せた。
以上の条件で有機 T FT素子でアクティブ駆動する有機 ELパネルを作製し、 有機 T F T素子の特性を評価したところ、 2つの有機 T F T素子が正常に動作し、 有機 E L素子のァクティブ駆動が確認できた。駆動トランジス夕のゲート電極は スイッチングトランジスタのゲート電極と完全に分離できていることが確認で きた。 2つの第 1及び第 2有機 T FT素子の移動度はそれぞれ 0. 18じ012 5及び0. 16 cm2 Vsで、 その閾値電圧は— 2. 4V及び— 2. 1 Vで あった。
[他の実施例]
上記実施例では、図 17 Aに示すように、基板上のその幅が一様な配電パター ン 103 aを用いているが、 さらに、 図 17B又は図 17 Cに示すように、 線パ ターンに縊れ又はテーパーがある多様な幅の配電パターン 103 aも採用でき る。
他の実施例としてアルミニウム配線を備えた電子回路基板の製造方法を説明 する。
例えば、 アルミニウムの陽極酸化用の化成液としては P H 7 . 0 ± 0 . 5の酒 石酸及びェチレングリコール電解液がある。絶縁膜の酸化膜が緻密になるように 多孔度が小さくなるように、 化成液と電圧、 電流及び処理時間などを決める。 酸化膜の細孔を形成する膜厚の制御は化成時間にて行う。上記の方法を用いて も、細孔の大きさを化成液濃度、電流密度などを制御することによって所望の膜 厚に制御することができる。 なお、 多孔度とは、 基板表層部全体の体積のうち、 細孔による空洞が形成された部分の体積の割合で表され、全細孔体積を V 1とし て細孔を含めて酸化膜の全体積を V 2としたとき、 V 1 2で表される。 アルミニウムを陽極にして特定溶液中で電気分解すると、アルミニウム上に酸 化皮膜が形成されるが、電解浴の種類の違いにより、バリヤ一型酸化皮膜と多孔 質型酸化皮膜ができる。アルミニウムを中性水溶液であるホウ酸—ホウ酸ナトリ ゥム混合水溶液 （p H 5〜7 ) や酒石酸アンモニゥム、 クェン酸、 マレイン酸、 グリコール酸などの水溶液中で陽極酸化するとバリヤー型皮膜ができる。これら の水溶液はアルミニウム酸化物を溶解する力が弱いので、アルミニウム上には陽 極酸化によって緻密な薄い酸化皮膜ができる。バリヤ一型酸化皮膜の厚さは陽極 酸化する時の電圧に依存する。高電圧で陽極酸化すれば厚いバリヤ一型皮膜がで きることになるが、絶縁破壊を起こすので、 5 0 0 V〜7 0 0 V程度が限界電圧 である。 ここではバリヤ一型皮膜が好ましく用いられる。
電解浴の浴温が低いと酸化皮膜の成長率がよく、かつ硬い酸化皮膜が形成され る。 0で前後の硫酸浴で陽極酸化した酸化皮膜は硬質酸化皮膜として実用に供さ れている。電解浴の浴温が 6 0〜7 5 のような高温の場合は、酸化皮膜は薄く て、 軟質であり、 電解研摩された表面状態になることもある。
図 1 8は、図 1 7 Bに示す縊れがある配電パターン 1 0 3 aで高電位側パター ン P H及び低電位側パターン P Lを接続し、高電位側パターン P Hから低電位側 パターン P Lへ電流を供給する陽極酸化処理中の電子回路基板 1 0上の導電体 及び配電パターンを示す部分平面図である。基板 1 0上の導電体及び配電パター ンは陽極酸化により、その表面がその酸化膜に変成され、下部の導電体及び配電 パターンと上部の酸化膜とからなる積層構造が形成される。絶縁膜（酸化膜）が 緻密に多孔度が小さくなるように、化成液と電圧、電流及び処理時間などが設定 される。
ここで、 図 1 8 Aに示すように、 当初、導電体及び配電パターンはすべて金属 であるが、図 1 8 Bに示すように、時間経過とともに配電パターン 1 0 3 aの幅 は、配電パターン 1 0 3 aの金属部分幅は側壁に生じる酸化膜が厚くなるので細 くなる。さらに、図 1 8 Cに示すように、配電パターン 1 0 3 aの縊れ部分にて、 その一方側壁に生じる酸化膜が他方側壁に生じる酸化膜と一体となり、縊れ部分 がすべて酸化され絶縁体部分が形成される。陽極酸化が進むと、導電経路を遮断 する絶縁体部分を形成することにより、図 1 8 Dに示すように、配電パターン 1 0 3 aの金属部分の幅及び長さが減少しするとともに絶縁体部分が高電位側パ ターン P Hへ向け成長し、拡大する。 このように、 配電パターン 1 0 3 aの一部 の縊れ部分の幅が細く設定されると、絶縁体部分 1 0 3の形成が確実に達成でき る。図 1 8に示すように、高電位側パターン P H及び低電位側パターン P Lを接 続する配電パターン 1 0 3 aのすベての露出表面が酸化され、絶縁体部分 1 0 3 が形成される。よって、基板上に形成された陽極酸化が可能な導電体パターンと、 導電体パターンから陽極酸化されて生成された導電体パターン上に配置された 酸化膜と、導電体パターンの側壁間に形成された該酸化膜と同一材料からなる絶 縁体部分 1 0 3と、 からなる電子回路基板が得られる。
図 1 9 A〜図 1 9 0は、図1 8八〜図1 8 Dの配電パターン 1 0 3 aの断面を 示すが、陽極酸化は酸化反応なので金属の酸化により、各パターンの当初の膜厚 T及び幅 Wよりも処理後の酸化物の膜厚 T + α及び幅 W+ 2 αが増加する。この 膜厚方向と横（側壁）方向にも見られる作用は化成液にそれぞれ接触して酸化反 応が進むからである。 よって、 配電パターン 1 0 3の縊れ部分の線幅が、酸化膜 の膜厚の略 2倍以下となるように、 すなわち、 2 (Τ + α ) ≥ + 2ひ又は2丁 ≥W (V cT O ) と、 予め設定されれば、 絶縁体部分 1 0 3の形成が確実に達成 できる。.
このように、陽極酸化される配電パターンの幅は、配電パターンの 1つの側壁 に生じる酸化膜が他の側壁に生じる酸化膜と一体となった絶縁体部分が形成さ れるように、 少なくとも部分的には設定されていることが好ましい。 さらに、 こ の実施例においては、絶緣体部が陽極酸化工程の通電中における配電パターンの 正電位の低い側よりも高い電位側に配置されるように、配電パターンの幅が設定 されるが、配電パターンの幅は、絶縁体部が隣接する導電体パターン間の一方に 偏って配置されるように、 設定されていればよい （図 1 8 C)。
さらに、 図 2 0は、図 1 7 Cに示すテーパーがある配電パターン 1 0 3 aで高 電位側パターン P H (広幅） 及び低電位側パターン P L (狭幅） を接続し、 髙電 位側パターン P Hから低電位側パターン P Lへ電流を供給する陽極酸化処理中 の電子回路基板 1 0上の導電体及び配電パターンを示す部分平面図である。
この実施例では、 図 2 O Aに示すように、 当初、 導電体及び配電パターンはす ベて金属であるが、図 2 0 Bに示すように、時間経過とともに配電パターン 1 0 3 aの幅は、配電パターン 1 0 3 aの金属部分幅は側壁に生じる酸化膜が厚くな るので細くなり、狭幅の低電位側パターン P Lにて両側壁から生じる酸化膜が一 体となり絶縁体部分が形成される。 さらに、 図 2 0 Cに示すように、陽極酸化が 進むと、配電パターン 1 0 3 aの金属部分の幅及び長さが減少しするとともに絶 縁体部分が高電位側パターン P Hへ向け成長し、拡大する。 このように、配電パ ターン 1 0 3 aのテーパーにより、絶縁体部分 1 0 3の形成が確実に達成できる。 図 1 8に示すように、高電位側パターン P H及び低電位側パターン P Lを接続す る配電パターン 1 0 3 aのすベての露出表面が酸化され、絶縁体部分 1 0 3が形 成される。
なお、いずれの実施例においても、基板 1 0上の絶縁体部分 1 0 3の隣接する 導電体パターンの側壁に導電体突起 C P (金属残部）が配されているので、絶縁 体部分 1 0 3の有無を検査する工程おいて、かかる導電体突起 C Pが目安となり、 目視又は撮像により、配電パターン 1 0 3の残部金属の存在すなわち電気的接続 の有無の判別が容易化する。
図 2 1 A〜図 2 1 Dは、縊れがある配電パターン 1 0 3 aの他の例を示す。縊 れは、 配電パターン 1 0 3 aの導電体パターン接続方向（図面縦方向） において 隣接する導電体パターン間の中点に中心線に対称に配置され、直線又は曲線のテ 一パー端が互いに中央で結合するように （図 2 1 A又は図 2 1 B )、 或いは、 中 心線に対称に配置された矩形又は円形の切欠を設けるように（図 2 1 C又は図 2 1 D)、 形成できる。
図 2 2 A〜図 2 2 Dは、縊れがある配電パターン 1 0 3 aの更なる他の例を示 す。縊れは、 配電パターン 1 0 3 aの導電体パターン接続方向 （図面縦方向） に おいて隣接する導電体パターン間の中点に配置され、 一方側壁側からのみ切欠 (図 2 2 A) を設け、 又は曲線のテーパー端が互いに中央で結合するように（図 2 2 B )、 或いは、 中心線に非対称に円形の切欠を設けるように （図 2 2 C)、 又 はテーパー端が互い違いになるように形成できる （図 2 2 D)。
図 2 3 A〜図 2 3 Dは、導電体パターン間を接続する配電パターン 1 0 3 aに おいて一方の導電体パターン側の近くに偏って幅の小なる部分を配置した更な る他の例を示す。一方側壁側からのみテーパー（図 2 3 A)又は切欠（図 2 3 B ) を設けるように、 或いは、 中心線に対称に配置された 2つの矩形の切欠（図 2 3 C)又は一方側壁側のみ矩形切欠（図 2 3 D) を接続部に設けるように配電パ夕 ーン 1 0 3 aを形成できる。
さらに、上記いずれの実施例も単層パターンとして説明したが、いずれにおい ても、図 2 4 Aに示すように、第 2導電体パターン P 2を予め基板 1 0に成膜し、 図 2 4 Bに示すように、その上に配電パターン 1 0 3 aを含む導電体及び配電パ ターン P 1を積層して多層化も可能である。導電体及び配電パターン P 1並びに 第 2導電体パターン P 2もそれぞれ多層とすることもできる。
図 2 5 Aに示すように、導電体及び配電パターン P 1並びに第 2導電体パ夕一 ン P 2を多層とした場合、上層の導電体及び配電パターン P 1を陽極酸化可能材 料とすれば、陽極酸化工程において図 2 5 Bに示すように、配電パターンの両側 壁に生じる酸化膜と上部表面とがー体となつて絶縁体部分が形成されるように、 陽極酸化される配電パターンの膜厚は設定されていることもできる。導電体及び 配電パターン P 1並びに第 2導電体パターン P 2は、それぞれ同一材料でも互い に異なる材料からでも選択できる。

Claims

請求の範囲
1 . 電子回路基板の製造方法であって、
基板上に各々が陽極酸化の可能な導電体パターン及び前記導電体パターンに 接続された配電パターンを形成するパターン工程と、
前記導電体パターン及び配電パターン上に化成液を接触させて、それらを陽極 として通電しつつ陽極酸化を行い、前記導電体パターン及び配電パターンから酸 化膜を生成する陽極酸化工程と、 を含み、
前記陽極酸化工程において前記配電パターンを酸化して前記配電パターンの 導電経路を遮断する絶縁体部分を形成することを特徴とする電子回路基板の製 造方法。
2 . 陽極酸化した前記導電体パターンに接続された前記配電パターンから形成 された前記絶縁体部分の有無を検査して、 前記絶縁体部分がある基板を選別し、 この基板上に、電子部品を形成することを特徴とする請求項 1記載の電子回路基 板の製造方法。
3 . 前記導電体パターンに第 2導電体パ夕一ンが積層されていることを特徴と する請求項 1又は 2記載の電子回路基板の製造方法。
4. 前記配電パターンの幅が一様に設定されることを特徴とする請求項 1〜 3 いずれかに記載の電子回路基板の製造方法。
5 . 前記配電パターンの幅が多様に設定されることを特徴とする請求項 1〜 3 いずれかに記載の電子回路基板の製造方法。
6 . 前記配電パターンの幅は、前記絶縁体部が隣接する前記導電体パターン間 の一方に偏って配置されるように、設定されていることを特徴とする請求項 1〜 6いずれかに記載の電子回路基板の製造方法。
7 . 前記陽極酸化工程の通電中における前記配電パターンの正電位の低い側よ りも高い電位側に前記絶縁体部が配置されるように、前記配電パターンの幅が設 定されることを特徴とする請求項 6記載の電子回路基板の製造方法。
8 . 前記陽極酸化工程において前記配電パターンの 1つの側壁に生じる前記酸 化膜が他の側壁に生じる前記酸化膜と一体となつた絶縁体部分が形成されるよ うに、前記配電パターンの幅又は膜厚が設定されていることを特徴とする請求項 1〜 7いずれかに記載の電子回路基板の製造方法。
9 . 前記絶縁体部分の幅が前記酸化膜の膜厚の 2倍以下であることを特徴とす る請求項 1〜 8いずれかに記載の電子回路基板の製造方法。
1 0 . 前記電子部品は薄膜トランジスタであり、前記導電体パターンは薄膜ト ランジス夕の電極の一部であることを特徴とする請求項 1〜 9いずれかに記載 の電子回路基板の製造方法
1 1 . 前記電子部品は有機 E L素子であり、前記導電体パターンは有機 E L素 子の電極の一部であることを特徴とする請求項 1〜 1 0いずれかに記載の電子 回路基板の製造方法。
1 2 . 電子回路基板であって、
基板上に形成された陽極酸化が可能な導電体パターンと、前記導電体パターン から陽極酸化されて生成された前記導電体パターン上に配置された酸化膜と、前 記導電体パターンの側壁間に形成された絶縁体部分と、からなることを特徴とす る電子回路基板。
1 3 . 前記絶縁体部分は前記酸化膜と同一材料からなることを特徴とする請求 項 1 2記載の電子回路基板。
1 4. 前記絶縁体部分の幅が前記酸化膜の膜厚の 2倍以下であることを特徴と する請求項 1 2又は 1 3記載の電子回路基板。
1 5 . 前記導電体パターンに第 2導電体パターンが積層されていることを特徴 とする請求項 1 2〜 1 4いずれかに記載の電子回路基板。
1 6 . 前記絶縁体部分の幅が一様に設定されることを特徴とする請求項 1 2〜 15いずれかに記載の電子回路基板。
17. 前記絶縁体部分の幅が多様に設定されることを特徴とする請求項 12〜 15いずれかに記載の電子回路基板。
18. 前記絶縁体部は、隣接する前記導電体パターン間の一方に偏って配置さ れていることを特徴とする請求項 12〜17いずれかに記載の電子回路基板。
19. 前記絶縁体部分の隣接する前記導電体パターンの側壁の前記基板側に導 電体突起が配されていることを特徴とする請求項 12〜18いずれかに記載の 電子回路基板。
20. 前記導電体パターンは T a、 A l、 Mg、 T i、 Nb、 Z rの単体もし くはそれらの合金又は積層からなることを特徴とする請求項 12〜19いずれ かに記載の電子回路基板。
21. 前記導電体パターンは薄膜トランジスタの電極の一部であることを特徴 とする請求項 12〜20いずれかに記載の電子回路基板。
22. 前記導電体パターンは有機 EL素子の電極の一部であることを特徴とす る請求項 12〜 22いずれかに記載の電子回路基板。
PCT/JP2005/019845 2004-10-25 2005-10-21 電子回路基板及びその製造方法 WO2006046676A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006543275A JP4746557B2 (ja) 2004-10-25 2005-10-21 電子回路基板及びその製造方法
US11/666,137 US7968458B2 (en) 2004-10-25 2005-10-21 Electronic circuit board and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004309355 2004-10-25
JP2004-309355 2004-10-25

Publications (1)

Publication Number Publication Date
WO2006046676A1 true WO2006046676A1 (ja) 2006-05-04

Family

ID=36227917

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019845 WO2006046676A1 (ja) 2004-10-25 2005-10-21 電子回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US7968458B2 (ja)
JP (1) JP4746557B2 (ja)
CN (1) CN101053084A (ja)
WO (1) WO2006046676A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123746A (ja) * 2007-04-04 2014-07-03 Cambridge Display Technology Ltd 有機薄膜トランジスタ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986024B1 (ko) * 2007-12-31 2010-10-07 (주)에이디에스 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법
JP5426956B2 (ja) * 2009-02-13 2014-02-26 株式会社神戸製鋼所 半導体液晶製造装置用表面処理部材の製造方法
KR101319808B1 (ko) 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
JP6382781B2 (ja) * 2015-09-15 2018-08-29 株式会社東芝 半導体素子の製造方法および製造装置
US10222256B2 (en) * 2016-09-22 2019-03-05 Apple Inc. Ambient light sensor system having light-scattering desiccant
CN108909343B (zh) * 2018-06-08 2019-06-07 北京梦之墨科技有限公司 一种智能图绘及其制作方法
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6486113A (en) * 1987-09-29 1989-03-30 Casio Computer Co Ltd Manufacture of thin film transistor
JPH02116831A (ja) * 1988-10-27 1990-05-01 Sharp Corp 表示電極基板の製造方法
JPH0443328A (ja) * 1990-06-11 1992-02-13 Hitachi Ltd 液晶表示パネルの製造方法
JPH05343688A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 金属ゲイト電界効果型半導体装置の作製方法
JPH0982977A (ja) * 1995-09-18 1997-03-28 Fujitsu Ltd 薄膜トランジスタマトリクス基板の製造方法
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
JPS61110449A (ja) * 1984-11-05 1986-05-28 Hitachi Ltd 半導体装置の製造方法
JP3161003B2 (ja) * 1992-02-13 2001-04-25 カシオ計算機株式会社 配線表面の陽極酸化方法
JPH07193344A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 配線基板
JP3176253B2 (ja) * 1995-05-25 2001-06-11 シャープ株式会社 回路基板
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
JP4647194B2 (ja) * 2003-07-14 2011-03-09 新光電気工業株式会社 キャパシタ装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6486113A (en) * 1987-09-29 1989-03-30 Casio Computer Co Ltd Manufacture of thin film transistor
JPH02116831A (ja) * 1988-10-27 1990-05-01 Sharp Corp 表示電極基板の製造方法
JPH0443328A (ja) * 1990-06-11 1992-02-13 Hitachi Ltd 液晶表示パネルの製造方法
JPH05343688A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 金属ゲイト電界効果型半導体装置の作製方法
JPH0982977A (ja) * 1995-09-18 1997-03-28 Fujitsu Ltd 薄膜トランジスタマトリクス基板の製造方法
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123746A (ja) * 2007-04-04 2014-07-03 Cambridge Display Technology Ltd 有機薄膜トランジスタ

Also Published As

Publication number Publication date
US20080124522A1 (en) 2008-05-29
CN101053084A (zh) 2007-10-10
JP4746557B2 (ja) 2011-08-10
JPWO2006046676A1 (ja) 2008-05-22
US7968458B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
JP4746557B2 (ja) 電子回路基板及びその製造方法
KR100782619B1 (ko) 표시장치 및 그 제조방법
JP4692415B2 (ja) エレクトロルミネッセンス素子の製造方法
KR100597698B1 (ko) 디스플레이 소자들
US10516133B2 (en) Organic EL display panel and method of manufacturing organic EL display panel
JP5002553B2 (ja) 自発光型素子及びその製造方法
KR19990087667A (ko) 유기 전압 발광 소자 및 유기 전압 발광 표시 장치
TWI442815B (zh) Organic thin film transistor substrate and manufacturing method thereof, and image display panel and manufacturing method thereof
TW200838005A (en) Two-terminal switching devices and their methods of fabrication
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
JP2006278021A (ja) 有機機能素子封止膜検査方法及び構造
JP2002237383A (ja) 有機ｅｌ素子の製造方法、有機ｅｌ素子
WO2007043704A1 (ja) 発光素子及び表示装置
KR20130054255A (ko) 발광 장치
WO2006098420A1 (ja) 発光素子及び表示装置
US20060220528A1 (en) Light-emitting devices
JP4760063B2 (ja) 有機化合物層の積層方法、エレクトロルミネッセンスディスプレイパネルの製造方法、エレクトロルミネッセンスディスプレイパネル
JP2019102337A (ja) 有機ｅｌ素子及びその製造方法
TWI308805B (en) Active matrix oled and fabricating method incorporating the same
KR101755239B1 (ko) 적층체, 고립된 금속 패턴의 양극 산화 처리 방법, 및 그 방법을 이용한 유기박막 트랜지스터 회로의 제조방법
JP4742317B2 (ja) 表示装置及びその製造方法
JP2011081948A (ja) 有機電界発光素子、有機電界発光素子の製造方法、表示装置および照明装置
US20060145139A1 (en) Organic semiconductor device and its manufacturing method
KR100705345B1 (ko) 유기 전계발광표시소자 및 그 제조방법
JP2012023064A (ja) 導電部形成方法、導電部及び発光装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV LY MD MG MK MN MW MX MZ NA NG NO NZ OM PG PH PL PT RO RU SC SD SG SK SL SM SY TJ TM TN TR TT TZ UG US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IS IT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006543275

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580036458.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05805327

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 11666137

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11666137

Country of ref document: US