JPWO2013183289A1 - 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JPWO2013183289A1
JPWO2013183289A1 JP2013544053A JP2013544053A JPWO2013183289A1 JP WO2013183289 A1 JPWO2013183289 A1 JP WO2013183289A1 JP 2013544053 A JP2013544053 A JP 2013544053A JP 2013544053 A JP2013544053 A JP 2013544053A JP WO2013183289 A1 JPWO2013183289 A1 JP WO2013183289A1
Authority
JP
Japan
Prior art keywords
layer
electrode
gate insulating
thin film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013544053A
Other languages
English (en)
Inventor
有子 奥本
有子 奥本
宮本　明人
明人 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013544053A priority Critical patent/JPWO2013183289A1/ja
Publication of JPWO2013183289A1 publication Critical patent/JPWO2013183289A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

基板（１）の上方に位置するゲート電極（２ａ，２ｂ）と、ゲート電極（２ａ，２ｂ）と対向するゲート絶縁層（３）と、ゲート絶縁層（３）の表面を内部に含む開口部（６ａ，６ｂ）を区画し、撥液性がゲート絶縁層（３）より高い隔壁（６）と、ゲート絶縁層（３）を間にしてゲート電極（２ａ，２ｂ）と対向し、開口部（６ａ，６ｂ）の内部に塗布法により形成された半導体層（８ａ，８ｂ）と、半導体層（８ａ，８ｂ）と電気的に接続されるソース電極（４ａ，４ｂ）およびドレイン電極（５ａ，５ｂ）と、隔壁（６）の材料と同一の材料からなり、ゲート絶縁層（３）と半導体層（８ａ，８ｂ）との間に位置する中間層（７ａ，７ｂ）と、を有し、中間層は、前記ゲート絶縁層の上方において離散的に存在する。

Description

本発明は、薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法に関し、特に、半導体層が隔壁の開口部内に形成された薄膜トランジスタ等に関する。
液晶表示パネルや有機ＥＬ表示パネル等のアクティブマトリクス駆動型の表示パネルでは、各サブピクセル単位での表示状態を制御するために薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されている。
表示パネルでは、一般的に、シリコンを半導体層として用いた薄膜トランジスタが用いられているが、近年、有機材料を半導体層として用いた有機薄膜トランジスタの開発が進められている（例えば特許文献１）。
図１３は、半導体層が有機材料である従来の薄膜トランジスタの構成を示す図である。
図１３の（ａ）に示すように、従来の薄膜トランジスタ１０００は、基板１００１上に、ゲート電極１００２と、ゲート絶縁層１００３と、ソース電極１００４およびドレイン電極１００５と、半導体層１００８とが順に積層して形成されている。半導体層１００８は、ゲート絶縁層１００３上において、ソース電極１００４とドレイン電極１００５との間を埋めるとともに、それらの上を覆うように形成されている。
また、ゲート絶縁層１００３上には、隣接する素子間を区画するために隔壁１００６が設けられている。隔壁１００６には開口部１００６ａが設けられており、開口部１００６ａの底部には、ソース電極１００４およびドレイン電極１００５が開口部１００６ａから露出するように形成されている。また、隔壁１００６の開口部１００６ａ内には、有機材料からなる半導体層１００８が形成されている。
このように構成される薄膜トランジスタ１０００は、例えば有機ＥＬ表示パネルにおける各サブピクセルに形成され、ゲート電極１００２への信号の入力により、発光素子（有機ＥＬ素子）の発光制御が行われる。
特開２００９−７６７９１号公報
しかしながら、従来の薄膜トランジスタでは、キャリア移動度が低かったり閾値電圧がシフトしたりして、良好なトランジスタ特性を得ることが難しいという問題がある。
本発明は、上記問題を解決するためになされたものであり、より優れたトランジスタ特性を有する薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法を提供することを目的とする。
本発明の一態様に係る薄膜トランジスタは、基板の上方に位置するゲート電極と、前記ゲート電極と対向するゲート絶縁層と、前記ゲート絶縁層の表面を内部に含む開口部を区画し、撥液性が前記ゲート絶縁層より高い隔壁と、前記ゲート絶縁層を間にして前記ゲート電極と対向し、前記開口部の内部に塗布法により形成された半導体層と、前記半導体層と電気的に接続されるソース電極およびドレイン電極と、前記隔壁の材料と同一の材料からなり、前記ゲート絶縁層と前記半導体層との間に位置する中間層と、を有し、前記中間層は、前記ゲート絶縁層の上方において離散的に存在することを特徴とする。
本発明によれば、ゲート絶縁層と半導体層との間に隔壁と同一の材料からなり、離散的に存在する中間層を有するので、半導体層の結晶性を向上させることができる。これにより、キャリア移動度を向上させることができるので、優れたトランジスタ特性を有する薄膜トランジスタを得ることができる。
また、本発明によれば、中間層の材料を隔壁との材料と同一にしているので、隔壁を形成する際に中間層を形成することができる。これにより、製造工程やコストを増加させることなく、優れたトランジスタ特性を有する薄膜トランジスタを作製することができる。
図１は、本発明の実施の形態１に係る有機ＥＬ表示装置の概略構成を示す図である。 図２は、本発明の実施の形態１に係る有機ＥＬ表示パネルの構成を示す図である。 図３の（ａ）は、本発明の実施の形態１に係る薄膜トランジスタおよび接続配線の構成を示す平面図であり、図３の（ｂ）は、（ａ）のＡ−Ａ’線における断面図であり、図３（ｃ）は、（ａ）のＢ−Ｂ’線における断面図である。 図４は、図３の（ａ）において、半導体層を透過して見たときの図である。 図５は、本発明の実施の形態１に係る有機ＥＬ表示パネルの製造方法のフローチャートである。 図６は、本発明の実施の形態１に係る薄膜トランジスタの製造方法のフローチャートである。 図７Ａは、本発明の実施の形態１に係る薄膜トランジスタの製造方法におけるゲート電極形成工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｂは、本発明の実施の形態１に係る薄膜トランジスタの製造方法におけるゲート絶縁層形成工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｃは、本発明の実施の形態１に係る薄膜トランジスタの製造方法におけるソース電極およびドレイン電極形成工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｄは、本発明の実施の形態１に係る薄膜トランジスタの製造方法における隔壁材料層形成工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｅは、本発明の実施の形態１に係る薄膜トランジスタの製造方法における隔壁材料層露光工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｆは、本発明の実施の形態１に係る薄膜トランジスタの製造方法における中間層形成工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｇは、本発明の実施の形態１に係る薄膜トランジスタの製造方法における半導体インク塗布工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｈは、本発明の実施の形態１に係る薄膜トランジスタの製造方法における半導体インク乾燥工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図７Ｉは、本発明の実施の形態１に係る薄膜トランジスタの製造方法におけるパッシベーション膜形成工程を模式的に示した平面図（ａ）および断面図（ｂ）である。 図８は、本発明の実施の形態１に係る薄膜トランジスタにおいて、隔壁形成前後のゲート絶縁層の表面をＸＰＳ測定結果を示す図である。 図９は、本発明の実施の形態１に係る薄膜トランジスタにおいて、中間層が形成されたゲート絶縁層の接触角θが６８度、４３度、３４度である場合のＶｇｓ−Ｉｄｓ特性を示す図である。 図１０の（ａ）は、本発明の実施の形態２に係る薄膜トランジスタおよび接続配線の構成を示す平面図であり、図１０の（ｂ）は、（ａ）のＡ−Ａ’線における断面図であり、図１０の（ｃ）は、（ａ）のＢ−Ｂ’線における断面図である。 図１１は、本発明の実施の形態２に係る薄膜トランジスタの製造方法のフローチャートである。 図１２は、本発明の変形例に係る薄膜トランジスタの構成を示す断面図である。 図１３は、従来の薄膜トランジスタの構成を示す図である。
（本発明の一態様に至った経緯）
図１３の（ａ）に示すような薄膜トランジスタ１０００において、半導体層１００８におけるゲート絶縁層１００３との界面は、薄膜トランジスタのチャネル部となり、キャリア移動度や閾値電圧などのトランジスタ特性に非常に大きな影響を及ぼすと考えられる。つまり、半導体層１００８はゲート絶縁層１００３の表面状態の影響を大きく受け、これによりトランジスタ特性が変動すると考えられる。
例えば、図１３の（ｂ）に示すように、半導体層１００８の下には、表面エネルギーが高い下地層（ゲート絶縁層１００３）が存在する。これにより、半導体層１００８の結晶性が劣化して、半導体層１００８のキャリア移動度が低下するという問題がある。
また、このように表面エネルギーが高い下地層には、極性の高い官能基が多く含まれていると考えられる。さらに、ソース電極１００４およびドレイン電極１００５を形成した後のゲート絶縁層１００３上には、ソース電極１００４およびドレイン電極１００５をパターニングする際のエッチング残渣などのプロセス残渣が残っている場合がある。このように、下地層の極性官能基や下地層の表面に残存するプロセス残渣は、キャリア（電荷）を引き寄せやすく、半導体層１００８に対するキャリア誘起サイト（トラップサイト）となりやすい。この結果、薄膜トランジスタの閾値電圧がシフトするという問題もある。
本発明は、このような課題に鑑みてなされたものであり、半導体層の下地層の表面エネルギーを制御することにより、製造工程やコストを増加させることなく、優れたトランジスタ特性を有する薄膜トランジスタを提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る薄膜トランジスタは、基板の上方に位置するゲート電極と、前記ゲート電極と対向するゲート絶縁層と、前記ゲート絶縁層の表面を内部に含む開口部を区画し、撥液性が前記ゲート絶縁層より高い隔壁と、前記ゲート絶縁層を間にして前記ゲート電極と対向し、前記開口部の内部に塗布法により形成された半導体層と、前記半導体層と電気的に接続されるソース電極およびドレイン電極と、前記隔壁の材料と同一の材料からなり、前記ゲート絶縁層と前記半導体層との間に位置する中間層と、を有し、前記中間層は、前記ゲート絶縁層の上方において離散的に存在することを特徴とする。
本態様によれば、ゲート絶縁層よりも撥液性が高い隔壁と同一材料からなる中間層が、半導体層と接するようにして半導体層とゲート絶縁層との間に形成されている。これにより、半導体層とゲート絶縁層との間に中間層が存在しない場合と比べて半導体層の下地層の表面エネルギーを低下させることができる。したがって、半導体層の結晶性を向上させることができるので、薄膜トランジスタのキャリア移動度を向上させることができる。また、中間層が離散的に存在することにより、下地層の濡れ性を適切な範囲に設定することが出来る。
さらに、本態様によれば、半導体層とゲート絶縁層との間に中間層が形成されている。これにより、ゲート絶縁層の表面に残存するプロセス残渣およびゲート絶縁層の露出面を、中間層によって被覆することができる。したがって、プロセス残渣やゲート絶縁層の極性官能基によって生じるキャリア誘起サイトを減少させることができるので、薄膜トランジスタの閾値電圧がシフトする現象を抑制することができる。
さらに、本態様によれば、中間層の材料が隔壁と同一の材料であるので、隔壁をフォトリソグラフィー等で形成する際に中間層を形成することができる。すなわち、隔壁をパターン形成すると同時に、中間層を形成することができる。これにより、製造工程やコスト面での負荷を抑えることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記中間層が形成された前記ゲート絶縁層の水に対する接触角が前記隔壁の水に対する接触角よりも小さくなるように構成してもよい。
本態様によれば、半導体層の下に位置する面の表面エネルギーを低くすることができるので、半導体層の結晶性を一層向上させることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記中間層のうち前記半導体層と接する領域の少なくとも一部において、前記中間層が形成された前記ゲート絶縁層の水に対する接触角は４０度以上７０度以下である、としてもよい。
本態様によれば、塗布系半導体材料（半導体インク）の濡れ性と良好なトランジスタ特性との両立を図ることができる。
ここで、溶媒に水を用いて測定したときの中間層が形成されたゲート絶縁層の接触角が４０度未満であると、表面エネルギーを高くさせる極性官能基（例えばヒドロキシル基など）が中間層の表面に現われる。これにより、中間層の上に形成される半導体層の結晶性が悪化する。また、極性官能基は半導体層に対するキャリア誘起サイトにもなりやすく、これによって薄膜トランジスタの閾値電圧シフトも発生する。
一方、中間層が形成されたゲート絶縁層の水に対する接触角を４０度以上としていることにより、極性官能基が中間層の表面に現われることを防止することができる。これにより、半導体層の結晶性が悪化することを防止するとともに、キャリア誘起サイトによる閾値電圧シフトの発生を抑制することができる。
また、溶媒に水を用いて測定したときの中間層が形成されたゲート絶縁層の接触角が７０度よりも大きい場合は、塗布された半導体インクをはじいてしまって良好な半導体層を形成することができないが、中間層が形成されたゲート絶縁層の接触角を７０度以下とすることによって半導体インクの所望の濡れ性を確保することができ、良好な半導体層を形成することができる。
このように、半導体層が形成された下地層となる中間層が形成されたゲート絶縁層の接触角を４０度以上７０度以下とすることにより、半導体インクの濡れ性を確保しながら、半導体層の結晶性を向上させることができるとともに閾値電圧のシフトを抑制することができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記中間層は、さらに、前記ソース電極および前記ドレイン電極の少なくとも一方と前記半導体層との間にも位置し、前記中間層は、前記ソース電極および前記ドレイン電極の少なくとも一方の上方において離散的に存在する、としてもよい。
本態様によれば、表面エネルギーの小さい中間層がソース電極（ドレイン電極）に存在するので、ソース電極（ドレイン電極）上に形成される半導体層の結晶性も向上させることができる。これにより、ソース電極（ドレイン電極）付近のゲート絶縁層上のチャネル部（半導体層）の結晶性も向上させることができる。また、中間層が離散的に存在することで、ソース電極およびドレイン電極と、半導体層との間の接触抵抗を下げることができる。
また、中間層をソース電極（ドレイン電極）上とゲート絶縁層上とに形成することで、ソース電極（ドレイン電極）上方での表面エネルギーとゲート絶縁層上方での表面エネルギーとを近い値に設定することができる。これにより、ソース電極（ドレイン電極）とゲート絶縁層との間に形成される半導体層において粒界を発生しにくくすることができ、半導体層の結晶性を向上させることができる。このように、半導体層の結晶性の改善を図ることにより、トランジスタ特性、特にキャリア移動度を向上させることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記ソース電極および前記ドレイン電極の少なくとも一方と前記半導体層との間に位置する前記中間層の厚みが、前記ゲート絶縁層と前記半導体層との間に位置する前記中間層の厚みより薄い、としてもよい。
本態様によれば、ソース電極またはドレイン電極の上の中間層の膜厚が、ゲート絶縁層の上の中間層の膜厚よりも薄くなっているので、ソース電極またはドレイン電極と半導体層との間の接触抵抗を下げて、キャリア注入に対する障壁を低減することができる。これにより、さらに優れたトランジスタ特性を有する薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記ソース電極および前記ドレイン電極のそれぞれは、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が小さい第２電極層と、を含み、前記ゲート絶縁層の表面から前記半導体層の表面までの距離は、前記第１電極層の膜厚よりも大きい、としてもよい。
本態様によれば、中間層の厚みの分だけ、第１電極層と半導体層との接触領域を減少させることができるとともに、第２電極層と半導体層との接触領域を増加させることができる。これにより、キャリア注入効率の低下を抑制することができるとともに、キャリア注入効率を増加させることができるので、優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
また、本発明の一態様に係る薄膜トランジスタにおいて、前記ソース電極および前記ドレイン電極のそれぞれは、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が小さい第２電極層と、を含み、前記中間層の膜厚は、前記第１電極層の膜厚よりも大きい、としてもよい。
本態様によれば、中間層の膜厚によって、第１電極層と半導体層との接触領域が存在しなくなり、第２電極層は、半導体層の下面から上の部分と接することになる。これにより、キャリア注入効率の低下を抑制することができるとともに、キャリア注入効率を増加させることができるので、優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
また、本発明の一態様に係る表示パネルは、上記いずれかの薄膜トランジスタを備えることを特徴とする。
このように、本発明の一態様に係る薄膜トランジスタ素子が表示パネルに備えられることにより、表示パネル全体としても高品質なものとすることができる。
また、本発明の一態様に係る表示パネルにおいて、マトリクス状に配置された複数の画素の各々に形成された複数の前記薄膜トランジスタと、表示素子とを備え、一の前記薄膜トランジスタは、前記表示素子を駆動する駆動トランジスタであり、他の前記薄膜トランジスタは、駆動する前記表示素子を選択的に切り替えるスイッチングトランジスタであり、前記駆動トランジスタにおける前記中間層が形成された前記ゲート絶縁層の水に対する接触角は、前記スイッチングトランジスタにおける前記中間層が形成された前記ゲート絶縁層の水に対する接触角よりも大きい、としてもよい。
これにより、駆動トランジスタにおける半導体層の結晶性を、スイッチングトランジスタにおける半導体層の結晶性よりも良好なものとすることができる。この結果、駆動トランジスタのキャリア移動度を、スイッチングトランジスタのキャリア移動度よりも高くすることができるので、駆動トランジスタのオン特性をスイッチングトランジスタのオン特性よりも向上させることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法は、基板の上方にゲート電極を形成する工程と、前記ゲート電極と対向するゲート絶縁層を形成する工程と、前記ゲート絶縁層の上方にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層の上方に、撥液性が前記ゲート絶縁層より高い隔壁材料を塗布して隔壁材料層を形成する工程と、前記隔壁材料層をパターニングして、前記ソース電極および前記ドレイン電極の少なくとも一部を内部に含む開口部を有する隔壁を形成すると共に、前記ゲート絶縁層の上方に前記隔壁材料層と同一の材料からなる中間層を離散的に形成する工程と、前記開口部の内部において、前記中間層の上方に半導体層を塗布法により形成する工程と、を含むことを特徴とする。
本態様によれば、ゲート絶縁層よりも撥液性が高い隔壁と同一材料からなる中間層が、半導体層と接するようにして半導体層とゲート絶縁層との間に形成されている。これにより、半導体層とゲート絶縁層との間に中間層が存在しない場合と比べて半導体層の下地層の表面エネルギーを低下させることができるので、結晶性に優れた半導体層を形成することができる。これにより、トランジスタ特性、特にキャリア移動度に優れた薄膜トランジスタを得ることができる。また、中間層が離散的に存在することにより、下地層の濡れ性を適切な範囲に設定することが出来る。
さらに、本態様によれば、半導体層とゲート絶縁層との間に中間層が形成されている。これにより、ゲート絶縁層の表面に残存するプロセス残渣およびゲート絶縁層の露出面を、中間層によって被覆することができる。したがって、プロセス残渣やゲート絶縁層の極性官能基によって生じるキャリア誘起サイトを減少させることができるので、閾値電圧のシフトが抑制された薄膜トランジスタを得ることができる。
さらに、本態様によれば、中間層の材料が隔壁と同一の材料であるので、隔壁をフォトリソグラフィー等で形成する際に中間層を形成することができる。すなわち、隔壁をパターン形成すると同時に、中間層を形成することができる。これにより、製造工程やコストを増加させることなく、トランジスタ特性に優れた薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記中間層を形成する工程では、前記中間層が形成された前記ゲート絶縁層の水に対する接触角が前記隔壁の水に対する接触角よりも小さくなるように前記中間層を形成する、としてもよい。
本態様によれば、半導体層の下に位置する面の表面エネルギーを低くすることができるので、半導体層の結晶性を一層向上させることができる。これにより、トランジスタ特性に優れた薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記中間層を形成する工程において、前記中間層のうち前記半導体層と接する領域の少なくとも一部において、前記中間層が形成された前記ゲート絶縁層の水に対する接触角が４０度以上７０度以下となるように前記中間層を形成する、としてもよい。
本態様によれば、塗布系半導体材料（半導体インク）の濡れ性と良好なトランジスタ特性との両立を図ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記中間層を形成する工程では、前記ソース電極および前記ドレイン電極の少なくとも一方の上方に前記中間層を離散的に形成する、としてもよい。
本態様によれば、表面エネルギーの小さい中間層がソース電極（ドレイン電極）に存在するので、ソース電極（ドレイン電極）上に形成される半導体層の結晶性も向上させることができる。これにより、ソース電極（ドレイン電極）付近のゲート絶縁層上のチャネル部（半導体層）の結晶性も向上させることができる。
また、中間層をソース電極（ドレイン電極）上とゲート絶縁層上とに形成することで、ソース電極（ドレイン電極）上方での表面エネルギーとゲート絶縁層上方での表面エネルギーとを近い値に設定することができる。これにより、ソース電極（ドレイン電極）とゲート絶縁層との間に形成される半導体層において粒界を発生しにくくすることができ、半導体層の結晶性を向上させることができる。
このように、半導体層の結晶性の改善を図ることにより、トランジスタ特性、特にキャリア移動度を向上させることができる。したがって、トランジスタ特性に優れた薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記中間層を形成する工程には、マスクを介して前記隔壁材料層を露光光により露光する工程が含まれており、前記隔壁材料層を露光する工程では、前記ゲート絶縁層上に位置する前記隔壁材料層の上方における前記露光光の透過率が、前記ソース電極または前記ドレイン電極の上に位置する前記隔壁材料層の上方における前記露光光の透過率よりも高くなるように構成されたマスクを配置する、としてもよい。
本態様によれば、ソース電極またはドレイン電極の上の中間層の膜厚を、ゲート絶縁層の上の中間層の膜厚よりも薄くすることができる。これにより、ソース電極またはドレイン電極と半導体層との間のキャリア注入に対する障壁を低減することができるので、さらにトランジスタ特性に優れた薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記中間層を形成する工程では、前記ゲート絶縁層の上方と前記ソース電極および前記ドレイン電極の少なくとも一方の上方とに前記中間層を形成した後に、前記ソース電極および前記ドレイン電極のいずれか一方の上方に形成された前記中間層に対してレーザー光を照射することによって前記ソース電極および前記ドレイン電極のいずれか一方の上方に形成された前記中間層の厚みを減少させる、としてもよい。
本態様によれば、ソース電極またはドレイン電極の上の中間層の膜厚を、ゲート絶縁層の上の中間層の膜厚よりも薄くすることができる。これにより、ソース電極またはドレイン電極と半導体層との間のキャリア注入に対する障壁を低減することができるので、さらにトランジスタ特性に優れた薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記ソース電極および前記ドレイン電極を形成する工程では、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が小さい第２電極層を形成することによって前記ソース電極および前記ドレイン電極を形成し、前記半導体層を形成する工程では、前記ゲート絶縁層の表面から前記半導体層の表面までの距離が前記第１電極層の膜厚よりも大きくなるように、前記半導体層を形成する、としてもよい。
本態様によれば、中間層の厚みの分だけ、第１電極層と半導体層との接触領域を減少させることができるとともに、第２電極層と半導体層との接触領域を増加させることができる。これにより、キャリア注入効率の低下を抑制することができるとともに、キャリア注入効率を増加させることができるので、トランジスタ特性に優れた薄膜トランジスタを得ることができる。
また、本発明の一態様に係る薄膜トランジスタの製造方法において、前記ソース電極および前記ドレイン電極を形成する工程では、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が小さい第２電極層を形成することによって前記ソース電極および前記ドレイン電極を形成し、前記中間層を形成する工程では、前記中間層の膜厚が前記第１電極層の膜厚よりも大きくなるように、前記中間層を形成する、としてもよい。
本態様によれば、中間層の膜厚によって、第１電極層と半導体層との接触領域が存在しなくなり、第２電極層は、半導体層の下面から上の部分と接することになる。これにより、キャリア注入効率の低下を抑制することができるとともに、キャリア注入効率を増加させることができるので、優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
（実施の形態）
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
なお、各図において、実質的に同一の構成部材については同一の符号を付す。また、各図は、模式図であり、必ずしも厳密に図示したものではない。また、本明細書において、「上方」という用語は、絶対的な空間認識における上方向（鉛直上方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施の形態１）
以下、本発明の実施の形態１に係る薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法について説明する。
（有機ＥＬ表示装置１００の構成）
まず、本発明の実施の形態１に係る表示装置の一例として、有機ＥＬ表示装置１００の構成について図１を用いて説明する。図１は、本発明の実施の形態１に係る有機ＥＬ表示装置の概略構成を示す図である。
図１に示すように、有機ＥＬ表示装置１００は、有機ＥＬ表示パネル１１０と、これに接続された駆動制御回路部１２０とを有する。
有機ＥＬ表示パネル１１０は、有機材料の電界発光現象を利用した表示パネルであり、複数のサブピクセルＰＸが、例えばマトリクス状に配列された画素部（表示部）１１１を有する。複数のサブピクセルの各々には、発光素子として有機ＥＬ素子（不図示）が形成されている。複数のサブピクセルは、例えば、赤色発光画素、緑色発光画素および青色発光画素によって構成することができ、また、各色の発光画素に対応するようにして、赤色を発光する有機ＥＬ素子、緑色を発光する有機ＥＬ素子および青色を発光する有機ＥＬ素子を形成することができる。
駆動制御回路部１２０は、有機ＥＬ表示パネルの周辺に設けられており、例えば、４つの駆動回路１２１〜１２４と制御回路１２５とによって構成されている。なお、本実施の形態に係る有機ＥＬ表示装置１００では、有機ＥＬ表示パネル１１０に対する駆動制御回路部１２０の配置については、図１の配置に限られない。
（有機ＥＬ表示パネル１１０の構成）
次に、有機ＥＬ表示パネル１１０の構成について、図２を用いて説明する。図２は、本発明の実施の形態１に係る有機ＥＬ表示パネルの構成を示す図である。
図２に示すように、有機ＥＬ表示パネル１１０は、ＴＦＴ（薄膜トランジスタ）基板１１２を備える。ＴＦＴ基板１１２は、第１薄膜トランジスタ１０ａと、第２薄膜トランジスタ１０ｂと、接続配線２０とを備える。また、有機ＥＬ表示パネル１１０は、第１薄膜トランジスタ１０ａの半導体層８ａおよび第２薄膜トランジスタ１０ｂの半導体層８ｂを覆うように形成されたパッシベーション膜３０と、パッシベーション膜３０上に形成された平坦化膜４０と、平坦化膜４０の上に形成された有機ＥＬ素子５０と、有機ＥＬ素子５０を覆うように形成された封止層６０と、封止層６０上に形成された接着層７０と、接着層７０上に設けられたＣＦ基板（カラーフィルタ基板）８０とを備える。以下、有機ＥＬ表示パネル１１０の各構成部材について、詳細に説明する。
第１薄膜トランジスタ１０ａは、有機ＥＬ素子５０を駆動するための駆動トランジスタである。第１薄膜トランジスタ１０ａによって有機ＥＬ素子５０の発光状態が制御される。本実施の形態における第１薄膜トランジスタ１０ａはｐチャネル型のトランジスタであるので、第１薄膜トランジスタ１０ａのドレイン電極５ａは有機ＥＬ素子５０のアノード５１と電気的に接続されている。
第２薄膜トランジスタ１０ｂは、ゲート信号に基づいて、駆動（発光）させる有機ＥＬ素子５０を選択的に切り替えるスイッチングトランジスタである。本実施の形態における第２薄膜トランジスタ１０ｂも、ｐチャネル型のトランジスタである。
接続配線２０は、第１薄膜トランジスタ１０ａのソース電極４ａまたはドレイン電極５ａから延出して形成され、ソース電極４ａおよびドレイン電極５ａの一方と電気的に接続されている。本実施の形態では、第１薄膜トランジスタ１０ａがｐチャネル型であるので、ドレイン電極５ａを延設させて接続配線２０としている。また、接続配線２０は、隔壁６の開口部６ｃ内に形成されている。接続配線２０の上には、コンタクトホール９０が形成されており、コンタクトホール９０は隔壁６の開口部６ｃに連通している。
パッシベーション膜３０は、例えば、ポリビニルアルコール（ＰＶＡ）などの水溶性樹脂や、フッ素系樹脂などを用いて形成することができる。なお、コンタクトホール９０によって、接続配線２０の上方にはパッシベーション膜３０が形成されていない。
平坦化膜４０は、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂ等の表面を平坦化するために形成された厚膜の層間絶縁層である。平坦化膜４０は、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂ等を覆うように、基板１の全面上方に形成される。平坦化膜４０は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用いて形成することができる。なお、コンタクトホール９０によって、接続配線２０の上方には平坦化膜４０が形成されていない。
有機ＥＬ素子５０は、サブピクセル単位で形成されており、それぞれ、アノード５１、透明導電膜５２、ホール注入層５３、ホール輸送層５４、有機発光層５５、電子輸送層５６、および、カソード５７によって構成されている。これらは平坦化膜４０の上に順に積層されている。なお、アノード５１、透明導電膜５２およびホール注入層５３は、平坦化膜４０におけるコンタクトホール９０を臨む側面に沿っても形成されている。
アノード５１は、平坦化膜４０の上に形成されている。アノード５１は、コンタクトホール９０において中間層７ｃを介して接続配線２０と電気的に接続されている。アノード５１には、駆動トランジスタである第１薄膜トランジスタ１０ａから電流が流れ込む。具体的には、アノード５１には、第１薄膜トランジスタ１０ａのドレイン電極５ａから、ソース配線（データ線）によって供給されたデータ電圧に対応する電流が供給される。
アノード５１は、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料によって構成されている。本実施の形態における有機ＥＬ表示パネル１１０はトップエミッション型であるので、アノード５１は、表面が高い反射性を有する反射電極であるとよい。
透明導電膜５２は、例えば、インジウムスズ複合酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはインジウム亜鉛複合酸化物（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明金属酸化物を用いて形成することができる。透明導電膜５２とアノード５１とによって下部電極が構成される。
ホール注入層５３は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。なお、本実施の形態において、ホール注入層５３は金属酸化物によって構成することを想定している。金属酸化物は導電性ポリマーと比べて仕事関数が大きいので、ホール注入層５３を金属酸化物によって構成した方が、ホール注入層５３をＰＥＤＯＴなどの導電性ポリマー材料によって構成する場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層５５に対してホールを注入することができる。
さらに、ホール注入層５３を遷移金属の酸化物によって構成する場合には、複数の酸化数をとるために複数の準位をとることができる。その結果、ホール注入が容易になるので駆動電圧を低減することができる。特に、ホール注入層５３として酸化タングステン（ＷＯＸ）を用いると、ホールをより安定的に注入し、且つ、ホールの生成をより補助することができる。
ホール輸送層５４は、親水基を備えない高分子化合物を用いて形成することができる。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものを用いることができる。
有機発光層５５は、ホールと電子とが注入されて再結合することにより励起状態が生成されて発光する機能を有する。有機発光層５５の材料としては、湿式印刷法を用い成膜できる発光性有機材料を用いることができる。
有機発光層５５としては、例えば、オキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物、アザキノロン化合物、ピラゾリン誘導体、ピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、または、希土類錯体などの蛍光物質を用いることができる。
電子輸送層５６は、カソード５７から注入された電子を有機発光層５５へ輸送する機能を有する。電子輸送層５６としては、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などを用いることができる。
カソード（上部電極）５７は、アノード５１と対向するように形成された対向電極である。カソード５７は、電子輸送層５６およびバンク５８の露出面を覆うように形成されており、全てのサブピクセルに共通の共通電極である。カソード５７は、例えば、ＩＴＯまたはＩＺＯなどの透明金属酸化物を用いて形成することができる。本実施の形態のように、有機ＥＬ表示パネル１１０がトップエミッション型である場合、カソード５７は光透過性を有する材料で構成することが必要となり、透明電極であるとよい。カソード５７の光透過率は、８０％以上とすることが好ましい。
なお、カソード５７としては、上記の他に、例えば、アルカリ金属、アルカリ土類金属、またはそれらのハロゲン化物を含む材料からなる層、あるいは、そのいずれかの層とそれらの材料に銀を含む層とをこの順で積層した構造とすることもできる。この場合、銀を含む層は、銀単独で構成されていてもよいし、銀合金で構成されていてもよい。また、有機ＥＬ表示パネル１１０としての光取出し効率の向上を図るために、当該銀を含む層の上に、さらに光透過率の高い（例えば透明）屈折率調整層を設けてもよい。
バンク５８は、サブピクセル（発光部）に相当する箇所を囲繞するように形成されており、有機発光層５５をサブピクセルごとに分離して区画するための開口部を有する。本実施の形態におけるバンク５８は、ホール注入層５３の上に形成されており、ホール輸送層５４、有機発光層５５および電子輸送層５６を囲繞している。すなわち、ホール輸送層５４、有機発光層５５および電子輸送層５６は、バンク５８によって構成される開口部内に積層されている。
バンク５８は、絶縁性を有し、樹脂等の有機材料を用いて形成することができる。バンク５８の材料としては、例えば、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。例えば、バンク５８として、感光性樹脂を用いることにより、この感光性樹脂を部分的に露光および現像することによって開口部を形成することができる。
また、バンク５８は、有機溶剤耐性を有するとよい。さらに、有機ＥＬ表示パネル１１０の製造工程中には、エッチング処理やベーク処理などが施されることがあるので、バンク５８は、それらの処理に対して過度に変形したり変質したりしないような耐性の高い材料で形成するとよい。
また、バンク５８の表面に撥水性をもたせるために、バンク５８の表面をフッ素処理してもよい。なお、バンク５８を親液性の材料を用いて形成すると、バンク５８の表面と有機発光層５５の表面とにおける親液性／撥液性の差異が小さくなり、有機発光層５５を形成するために有機物質を含んだインクを、バンク５８が規定する開口部内に選択的に保持させることが困難となってしまう。従って、バンク５８の表面にフッ素処理等を施してバンク５８の表面に撥液性（撥水性）をもたせるとよい。
さらに、バンク５８の構造については、一層構造ではなく、二層以上の多層構造としても構わない。この場合、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを組み合わせてもよい。
封止層６０は、カソード５７の上に積層されている。封止層６０は、有機発光層５５などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有する。封止層６０としては、例えば、ＳｉＮ（窒化シリコン）やＳｉＯＮ（酸窒化シリコン）などの無機材料を用いることができる。なお、ＳｉＮやＳｉＯＮなどからなる封止層６０の上に、さらに、アクリル樹脂やシリコーン樹脂などの樹脂材料からなる封止樹脂層を形成してもよい。本実施の形態のように、有機ＥＬ表示パネル１１０がトップエミッション型である場合、封止層６０は光透過性を有する材料で構成することが必要となる。
接着層７０は、封止層６０までが形成された基板とＣＦ基板８０とを接合するための機能を有する。接着層７０は、封止層６０とＣＦ基板８０との間に充填されており、封止層６０とＣＦ基板８０とを接合する。接着層７０の材料としては、例えば、アクリル系またはエポキシ系の樹脂などを用いることができる。
ＣＦ基板８０は、透明基板８１と、透明基板８１のＺ軸方向下側主面に形成されたカラーフィルタ８２およびブラックマトリクス８３とによって構成されている。カラーフィルタ８２としては、例えば、赤色発光画素、緑色発光画素および青色発光画素の各々に対応させるようにして、赤色カラーフィルタ、緑色カラーフィルタおよび青色カラーフィルタを用いることができる。
（薄膜トランジスタおよび接続配線の構成）
次に、第１薄膜トランジスタ１０ａ、第２薄膜トランジスタ１０ｂおよび接続配線２０の構成について、図３を用いて説明する。図３は、本発明の実施の形態１に係る薄膜トランジスタおよび接続配線の構成を示す図であり、（ａ）は平面図（Ｘ−Ｙ平面図）、（ｂ）は（ａ）のＡ−Ａ’線における断面図（Ｘ−Ｚ断面図）、（ｃ）は（ａ）のＢ−Ｂ’線における断面図（Ｙ−Ｚ断面図）である。
図３の（ａ）〜（ｃ）に示すように、第１薄膜トランジスタ１０ａは、基板１と、ゲート電極（第１ゲート電極）２ａと、ゲート絶縁層３と、ソース電極（第１ソース電極）４ａと、ドレイン電極（第１ドレイン電極）５ａと、隔壁６と、中間層（第１中間層）７ａと、半導体層（第１半導体層）８ａとによって構成されている。
第２薄膜トランジスタ１０ｂは、基板１と、ゲート電極（第２ゲート電極）２ｂと、ゲート絶縁層３と、ソース電極（第２ソース電極）４ｂと、ドレイン電極（第２ドレイン電極）５ｂと、隔壁６と、中間層（第２中間層）７ｂと、半導体層（第２半導体層）８ｂとによって構成されている。
第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂは、チャネル層となる半導体層８ａ，８ｂが隔壁６の開口部６ａ，６ｂ内に形成されている。本実施の形態における第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂは、特に、半導体層８ａ，８ｂが有機半導体材料によって構成された有機薄膜トランジスタである。また、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂは、ボトムゲート型の薄膜トランジスタである。
以下、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂの各構成要素について詳述する。
（基板１）
基板１としては、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金あるいは銀などからなる金属基板、ガリウム砒素基などの半導体基板、または、プラスチック基板等を用いることができる。
この場合、プラスチック基板としては、熱可塑性樹脂および熱硬化性樹脂のいずれの樹脂を用いてもよい。また、プラスチック基板として、プラスチックフィルム等の可撓性を有するフレキシブル基板を用いてもよい。プラスチック基板の材料としては、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種からなる単層体、または、これらのうちの２種以上を積層した積層体で構成することができる。
（ゲート電極２ａ，２ｂ）
ゲート電極２ａ，２ｂは、基板１の上方に位置しており、所定形状にパターン形成されている。ゲート電極２ａとゲート電極２ｂとは互いに間隔をあけた状態で形成されている。ゲート電極２ａ，２ｂの材料は、導電性を有するものであれば特に限定されない。ゲート電極２ａ，２ｂの材料としては、例えば、クロム、アルミニウム、タンタル、モリブデン、ニオブ、チタン、タングステン、銅、銀、金、白金、プラチナ、パラジウム、インジウム、ニッケル、ネオジウムなどから選ばれる金属もしくはそれらの合金（ＭｏＷ等）、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物、インジウムスズ複合酸化物（ＩＴＯ）、インジウム亜鉛複合酸化物（ＩＺＯ）、アルミニウム亜鉛複合酸化物（ＡＺＯ）もしくはガリウム亜鉛複合酸化物（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、または、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、ゲート電極２ａ，２ｂの材料としては、金属微粒子とグラファイトのような導電性粒子とを含むポリマー混合物を用いてもよい。なお、これらの材料は、１種または２種以上を組み合わせて用いることができる。
（ゲート絶縁層３）
ゲート絶縁層３は、ゲート電極２ａ，２ｂと対向するように形成される。本実施の形態において、ゲート絶縁層３は、ゲート電極２ａ，２ｂを覆うように、基板１上の全面に形成されている。ゲート絶縁層３は、絶縁性を有する材料によって構成することができ、有機材料または無機材料によって構成することができる。ゲート絶縁層３を有機材料で構成する場合、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用いることができる。また、ゲート絶縁層３を無機材料で構成する場合、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛あるいは酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタンあるいは窒化タンタルなどの金属窒化物、または、チタン酸バリウムストロンチウムあるいはジルコニウムチタン酸鉛などの金属複合酸化物を用いることができる。なお、これらの材料は、１種または２種以上を組み合わせて用いることができる。
さらに、表面処理剤（ＯＤＴＳ，ＯＴＳ，ＨＭＤＳ，βＰＴＳ）などによって、ゲート絶縁層３の表面を処理してもよい。
（ソース電極４ａ，４ｂ、ドレイン電極５ａ，５ｂ）
一対のソース電極４ａおよびドレイン電極５ａと、一対のソース電極４ｂとドレイン電極５ｂとは、ゲート絶縁層３上に形成される。第１薄膜トランジスタ１０ａにおいて、ソース電極４ａとドレイン電極５ａとは、ゲート電極２ａの上方においてＹ軸方向に所定の間隔をあけて対向配置されており、半導体層８ａと電気的に接続される。同様に、第２薄膜トランジスタ１０ｂにおいて、ソース電極４ｂとドレイン電極５ｂとは、ゲート電極２ｂの上方においてＹ軸方向に所定の間隔をあけて対向配置されており、半導体層８ｂと電気的に接続される。
ソース電極４ａ，４ｂとドレイン電極５ａ，５ｂとは、導電性材料またはその合金等によって構成することができ、例えば、ゲート電極２ａ，２ｂと同様の材料を用いることができる。
（隔壁６）
隔壁（バンク）６は、半導体層８ａ，８ｂの各々を画素ごとに区画する開口部６ａ，６ｂを有し、半導体層８ａ，８ｂの周囲を規制するように構成されている。隔壁６の開口部６ａ，６ｂの内部にはゲート絶縁層３の表面が含まれており、ゲート絶縁層３の表面は隔壁６の底部を構成する。
さらに、隔壁６の開口部６ａの内部にはソース電極４ａ，４ｂも含まれており、また、隔壁６の開口部６ｂの内部にはドレイン電極５ａ，５ｂも含まれている。本実施の形態において、隔壁６は、ソース電極４ａおよびドレイン電極５ａと、ソース電極４ｂおよびドレイン電極５ｂとを、それぞれ囲繞している。
このように、隔壁６の開口部６ａ，６ｂは、ゲート絶縁層３、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂを露出させるように構成されている。
また、隔壁６は開口部６ｃを有し、開口部６ｃの内部には接続配線２０が形成されている。つまり、接続配線２０は隔壁６によって囲繞されている。開口部６ｃは、接続配線２０と有機ＥＬ素子５０のアノード５１とを電気的に接続するために設けられている。
なお、図３に示すように、隔壁６に形成された３つの開口部６ａ，６ｂ，６ｃのうち、底部にソース電極４ａとドレイン電極５ａとが露出する開口部６ａ、および、底部にソース電極４ｂとドレイン電極５ｂとが露出する開口部６ｂは、それぞれチャネル部として機能する部分である。また、接続配線２０が底部に露出する開口部６ｃは、チャネル部とは異なる部分であり、有機ＥＬ素子５０におけるアノード５１とのコンタクト部として機能する。
隔壁６は、絶縁性を有し、例えば、樹脂等の有機材料を用いて形成することができる。隔壁６の有機材料としては、アクリル系樹脂、ポリイミド系樹脂、または、ノボラック型フェノール樹脂等の樹脂材料があげられる。また、隔壁６の材料としては、無機材料を用いることもできる。なお、隔壁６は、有機溶剤耐性を有するとよい。さらに、薄膜トランジスタの製造工程中には、エッチング処理やベーク処理などが施されることがあるので、隔壁６は、それらの処理に対して過度に変形したり変質したりしないような耐性の高い材料で形成するとよい。
また、隔壁６は所定の撥液性を有する。隔壁６の撥液性は、隔壁６の材料によって調整してもよいし、隔壁６に対して表面処理を施すことで調整してもよい。例えば、隔壁６の主となる骨格材料を上記の樹脂材料とし、側鎖を適宜変えることによって撥液性を制御することができる。すなわち、隔壁６を構成する樹脂の側鎖を変えることによって、隔壁６の接触角（表面エネルギー）を変えることができる。
本実施の形態において、隔壁６の撥液性はゲート絶縁層３の撥液性よりも高くなるように構成されており、隔壁６の表面は、ゲート絶縁層３の表面よりも撥液性が高くなっている。つまり、隔壁６の溶媒（水や有機半導体材料等）に対する接触角がゲート絶縁層３の溶媒に対する接触角よりも大きくなっている。
さらに、隔壁６の構造については、一層構造だけでなく、二層以上の多層構造としても構わない。この場合、層毎に上記材料を組み合わせることもできるし、層毎に組み合わせてもよい。
例えば、隔壁６として、感光性樹脂を用いる場合、この感光性樹脂を部分的に露光および現像することによって開口部６ａ，６ｂ，６ｃを形成することができる。
（中間層７ａ，７ｂ，７ｃ）
中間層（第１中間層）７ａは、隔壁６の開口部６ａ内に形成されており、第１薄膜トランジスタ１０ａにおいて、ゲート絶縁層３と半導体層８ａとの間に位置する。また、中間層（第２中間層）７ｂは、隔壁６の開口部６ｂ内に形成されており、第２薄膜トランジスタ１０ｂにおいて、ゲート絶縁層３と半導体層８ｂとの間に位置する。なお、中間層（第３中間層）７ｃは、隔壁６の開口部６ｃ内に形成されており、接続配線２０上に形成されている。
中間層７ａ，７ｂの各々は、ゲート絶縁層３に接するようにゲート絶縁層３の上に形成されるとともに、半導体層８ａ，８ｂの各々と接するように半導体層８ａ，８ｂの直下に形成されている。すなわち、中間層７ａ，７ｂは、半導体層８ａ，８ｂの下地層となっている。
本実施の形態において、中間層７ａは、さらに、ソース電極４ａおよびドレイン電極５ａと半導体層８ａとの間にも位置しており、ゲート絶縁層３の直上だけではなく、ソース電極４ａおよびドレイン電極５ａと接するようにしてソース電極４ａ上およびドレイン電極５ａ上にも形成されている。同様に、中間層７ｂは、ソース電極４ｂおよびドレイン電極５ｂと半導体層８ｂとの間にも位置しており、ゲート絶縁層３の直上だけではなく、ソース電極４ｂおよびドレイン電極５ｂと接するようにしてソース電極４ｂ上およびドレイン電極５ｂ上にも形成されている。
このように、本実施の形態において、中間層７ａ，７ｂは、図４に示すように、隔壁６の開口部６ａ，６ｂ内の全面に形成されている。なお、図４は、図３の（ａ）において、半導体層８ａ，８ｂを透過して見たときの図である。
中間層７ａ，７ｂ，７ｃは、隔壁６の材料と同一の材料によって構成されている。したがって、中間層７ａ〜７ｃは、例えば、隔壁６の開口部６ａ〜６ｃを形成すると同時にパターン形成することができる。具体的には、中間層７ａ〜７ｃは、隔壁６をパターニングするときの残渣を所望の撥液性を有するように意図的に残したものである。
中間層７ａ，７ｂの撥液性は、隔壁６の撥液性よりも低くなるように構成されている。すなわち、中間層７ａ，７ｂの溶媒（水や半導体インク）に対する接触角は、隔壁６の溶媒に対する接触角よりも小さい。さらに、中間層７ａ，７ｂの撥液性はゲート絶縁層３の撥液性よりも高くなっており、中間層７ａ，７ｂの接触角はゲート絶縁層３の接触角よりも大きい。なお、中間層７ａ，７ｂの撥液性（接触角）は、中間層７ａ，７ｂの表面状態や分布状態を変更することによって調整することができる。
このように、ゲート絶縁層３と半導体層８ａ，８ｂとの間には接触角の大きい中間層７ａ，７ｂを形成し、半導体層８ａ，８ｂの下地層として中間層７ａ，７ｂを設けることによって、半導体層８ａ，８ｂの下地層がゲート絶縁層３である場合よりも、下地層の表面エネルギーを小さくすることができる。これにより、中間層７ａ，７ｂ（下地層）の上に形成される半導体層８ａ，８ｂの結晶性を向上させることができる。
また、ゲート絶縁層３の表面にプロセス残渣が残存していたとしても、ゲート絶縁層３が中間層７ａ，７ｂによって被覆されるので、プロセス残渣の影響を抑えることができる。また、ゲート絶縁層３の表面に極性官能基が存在していても、ゲート絶縁層３が中間層７ａ，７ｂによって被覆されるので、極性官能基の影響も抑えることができる。これにより、プロセス残渣や極性官能基によって生じるキャリア誘起サイトを減少させることができるので、薄膜トランジスタの閾値電圧がシフトする現象を抑制することができる。
ここで、中間層７ａ，７ｂは離散的に存在する形状であるとよい。離散的に存在とは、中間層が存在しない領域を所々に有する形状、例えば、中間層の断面を観測した際に、互いに離間した中間層が間隔を開けて存在する状態を意味する。
なお、単に中間層と隔壁６が同一材料で形成されている場合、単に中間層７ａ，７ｂの厚みを薄くしたとしても、中間層７ａ，７ｂがアイランド状に形成されていない場合は、中間層の接触角と隔壁の接触角度は同一となる。そのため、塗布法により形成される半導体が、中間層７ａの表面ではじかれてしまう場合がある。そこで、中間層を離散的に存在させることで、半導体層をゲート絶縁層上に良好に形成しつつ、かつ、中間層の水に対する接触角を隔壁の水に対する接触角よりも低くすることで、半導体層の結晶性を向上させることが出来る。
（半導体層８ａ，８ｂ）
半導体層８ａは、ゲート絶縁層３を間にしてゲート電極２ａと対向して形成されるとともに、隔壁６の開口部６ａの内部に形成されている。半導体層８ａは、第１薄膜トランジスタ１０ａのチャネル層として機能する。同様に、半導体層８ｂは、ゲート絶縁層３を間にしてゲート電極２ｂと対向して形成されるとともに、隔壁６の開口部６ｂの内部に形成されている。半導体層８ｂは、第２薄膜トランジスタ１０ｂのチャネル層として機能する。このように、半導体層８ａ，８ｂは、隔壁６により互いに区画されている。
本実施の形態において、半導体層８ａ，８ｂは、中間層７ａ，７ｂと接するようにして中間層７ａ，７ｂ上に形成される。
半導体層８ａ，８ｂは、例えば塗布型の半導体層を用いることができ、インクジェット法等の印刷法によって、隔壁６の開口部６ａ，６ｂ内に半導体材料を塗布して結晶化することによって形成することができる。塗布型の半導体層８ａ，８ｂとしては、可溶性の有機材料を用いた有機半導体層、または、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）等の透明アモルファス酸化物半導体等の酸化物半導体層等を用いることができる。
本実施の形態における半導体層８ａ，８ｂは、有機半導体層である。有機半導体層の材料としては、半導体特性を有し、溶媒に可溶な材料であれば、特に限定されない。有機半導体層の材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）もしくはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）およびオクタチオフェンなどのα−オリゴチオフェン類もしくは２，５−ビス（５’−ビフェニル−２’−チエニル）−チオフェン（ＢＰＴ３）、２，５−［２，２’−（５，５’−ジフェニル）ジチエニル］−チオフェンなどのチオフェン誘導体、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）などのフェニレンビニレン誘導体、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）などのフルオレン誘導体、トリアリルアミン系ポリマー、アントラセン、テトラセン、ペンタセンおよびヘキサセン等のアセン化合物、１，３，５−トリス［（３−フェニル−６−トリ−フルオロメチル）キノキサリン−２−イル］ベンゼン（ＴＰＱ１）および１，３，５−トリス［｛３−（４−ｔ−ブチルフェニル）−６−トリスフルオロメチル｝キノキサリン−２−イル］ベンゼン（ＴＰＱ２）などのベンゼン誘導体、フタロシアニン、銅フタロシアニン（ＣｕＰｃ）および鉄フタロシアニンのようなフタロシアニン誘導体、トリス（８−ヒドロキシキノリノレート）アルミニウム（Ａｌｑ３）、およびファクトリス（２−フェニルピリジン）イリジウム（Ｉｒ（ｐｐｙ）３）のような有機金属化合物、Ｃ６０、オキサジアゾール系高分子、トリアゾール系高分子、カルバゾール系高分子およびフルオレン系高分子のような高分子系化合物ならびにポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体およびポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）などのフルオレンとの共重合体などが挙げられる。これらの材料は、１種のみを用いることもできるし、２種以上組み合わせて用いることもできる。また、塗布型の半導体層８ａ，８ｂの材料としては、溶媒に可溶な無機材料を使用することも可能である。
なお、図示しないが、半導体層８ａ，８ｂを保護するために、半導体層８ａ，８ｂを覆うようにパッシベーション膜（保護膜）を形成してもよい。パッシベーション膜としては、例えば、アクリルポリマー等の高分子材料あるいはアクリルモノマー等の低分子材料の有機材料を用いることができる。
また、接続配線２０は、図３の（ａ）および（ｂ）に示すように、隔壁６の開口部６ｃ内において、ゲート絶縁層３の上に形成されている。接続配線２０は、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂと同層に位置し、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂと同じ材料によって形成されている。
（有機ＥＬ表示装置の製造方法）
次に、本実施の形態に係る有機ＥＬ表示装置１００の製造方法、特に、有機ＥＬ表示パネル１１０の製造方法について、図２を参照しながら図５を用いて説明する。図５は、本発明の実施の形態１に係る有機ＥＬ表示パネルの製造方法のフローチャートである。
図５に示すように、先ず、ＴＦＴ基板１１２のベースとなる基板１を準備する（ステップＳ１）。例えば、基板１として透明ガラス基板を準備することができる。なお、基板１上には、必要に応じてアンダーコート層を形成してもよい。
次に、基板１に薄膜トランジスタ等の駆動回路部を形成して、ＴＦＴ基板１１２を作製する（ステップＳ２）。例えば、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂ等を基板１上に形成する。
次に、ＴＦＴ基板１１２上に絶縁材料からなる平坦化膜４０を形成する（ステップＳ３）。その後、平坦化膜４０には、ＴＦＴ基板１１２における接続配線２０の上方に相当する箇所にコンタクトホール９０があけられる。これにより、コンタクトホール９０以外の部分におけるＺ軸方向の上面が略平坦化されている。
次に、平坦化膜４０上にアノード５１を形成する（ステップＳ４）。ここで、図２に示すように、アノード５１は、発光単位（サブピクセル）で区画されて形成されており、コンタクトホール９０の側壁に沿って一部がＴＦＴ基板１１２の接続配線２０に接続される。
なお、アノード５１は、例えば、スパッタリング法や真空蒸着法などによって金属膜を成膜した後に、サブピクセル単位でエッチングを行うことによって所定形状にパターン形成することができる。
次に、アノード５１の上面を覆うように透明導電膜５２を形成する（ステップＳ５）。図２に示すように、透明導電膜５２は、アノード５１の上面のみならず側面も覆っており、また、コンタクトホール９０内においてもアノード５１の上面を覆っている。なお、透明導電膜５２は、アノード５１と同様に、スパッタリング法や真空蒸着法などを用いて導電膜を成膜した後に、エッチングによりサブピクセル単位に区画することにより形成される。
次に、透明導電膜５２上にホール注入層５３を形成する（ステップＳ６）。図２に示すように、ホール注入層５３は、透明導電膜５２上の全面を覆うように形成される。なお、ホール注入層５３は、サブピクセル毎に区画した状態で形成することもできる。
ホール注入層５３を金属酸化物（例えば、酸化タングステン）によって形成する場合、金属酸化膜の形成は、例えば、アルゴンガスと酸素ガスとの混合ガスをスパッタ装置のチャンバー内のガスとして用い、当該ガスの全圧が２．７［Ｐａ］を超え７．０［Ｐａ］以下であり、且つ、酸素ガス分圧の全圧に対する比が５０［％］以上７０［％］以下であり、さらにターゲット単位面積当たりの投入電力密度が１［Ｗ／ｃｍ２］以上２．８［Ｗ／ｃｍ２］以下となる成膜条件で行うことができる。
次に、各サブピクセルを規定するバンク５８を形成する（ステップＳ７）。図２に示すように、バンク５８は、ホール注入層５３の上に積層される。
バンク５８を形成する場合、先ず、ホール注入層５３の上に、バンク５８の材料層を積層する。この材料層は、例えば、アクリル系樹脂、ポリイミド系樹脂、または、ノボラック型フェノール樹脂などの感光性樹脂成分とフッ素成分とを含む材料であり、スピンコート法等によって形成される。なお、感光性樹脂として、例えば、日本ゼオン（株）製のネガ型感光性材料（品番：ＺＰＮ１１６８）を用いることができる。次に、材料層をパターニングすることによって、各サブピクセルに対応する開口部を形成する。具体的には、材料層の上にマスクを配して露光を行い、その後で現像を行うことによって、開口部を形成することができる。
次に、ホール注入層５３上におけるバンク５８の各開口部内に、ホール輸送層５４、有機発光層５５、および電子輸送層５６をこの順に積層する（ステップＳ８，Ｓ９，Ｓ１０）。
ホール輸送層５４は、その構成材料である有機化合物からなる有機膜を印刷法で成膜した後、焼成することで形成される。有機発光層５５および電子輸送層５６についても同様に、所定の有機材料からなる有機膜を印刷法で成膜した後、焼成することで形成される。
次に、電子輸送層５６上にカソード５７および封止層６０を順に積層する（ステップＳ１１，Ｓ１２）。図２に示すように、カソード５７および封止層６０は、バンク５８の頂面（露出面）をも被覆するように形成されており、画素部の全面に形成されている。
次に、封止層６０上に接着樹脂材からなる接着層７０を塗布し、予め準備しておいたＣＦ基板８０を接合することで、有機ＥＬ素子５０が形成されたＴＦＴ基板１１２とＣＦ基板８０とを貼り合わせる（ステップＳ１３）。なお、ＣＦ基板８０には、透明基板８１のＺ軸方向の下面にカラーフィルタ８２およびブラックマトリクス８３が形成されている。
以上のようにして、有機ＥＬ表示パネル１１０が完成する。なお、図示を省略しているが、有機ＥＬ表示パネル１１０に対して駆動制御回路部１２０を付設した後にエージング処理を施すことにより、有機ＥＬ表示装置１００が完成する。エージング処理は、例えば、処理前におけるホール注入層５３に対して、ホールの移動度が１／１０以下となるまで通電を行うことでなされる。具体的には、実際の使用時における輝度以上であって、且つ、その３倍以下の輝度となるように、予め規定された時間で通電処理を実行する。
（薄膜トランジスタの製造方法）
次に、本発明の実施の形態に係る薄膜トランジスタの製造方法について、図６および図７Ａ〜図７Ｉを用いて説明する。図６は、本発明の実施の形態１に係る薄膜トランジスタの製造方法のフローチャートである。図７Ａ〜図７Ｉは、本発明の実施の形態１に係る薄膜トランジスタの製造方法における各工程のＸ−Ｚ断面図（ａ）およびＹ−Ｚ断面図（ｂ）である。なお、本実施の形態では、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂを含むＴＦＴ基板１１２の製造方法として説明する。また、本実施の形態に係る薄膜トランジスタの製造は、図５のステップＳ２に相当する。
図６および図７Ａに示すように、まず、準備した基板１の主面の上方に、所定形状のゲート電極２ａ，２ｂを形成する（ステップＳ２１）。ゲート電極２ａ，２ｂは、上記アノード５１の形成方法と同様の方法によって形成することができる。例えば、基板１上にゲート電極２ａ，２ｂの材料を堆積させて金属膜を形成し、その後、金属膜をパターニングすることで所定形状のゲート電極２ａ，２ｂを同時に形成する。
次に、図６および図７Ｂに示すように、ゲート電極２ａ，２ｂを覆うように、基板１の上方の全面にゲート絶縁層３を形成する（ステップＳ２２）。例えば、ゲート絶縁層３の材料として有機材料を用いる場合は、塗布法によってゲート絶縁層３を成膜することができる。
次に、図６および図７Ｃに示すように、ゲート絶縁層３の主面上に、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂを形成する（ステップＳ２３）。このとき、接続配線２０も同時に形成する。例えば、ゲート絶縁層３上の全面に、所定の導電性材料を所定の成膜条件にて堆積させることによって金属膜を成膜する。その後、金属膜をパターニングすることにより、所定形状のソース電極４ａ，４ｂとドレイン電極５ａ，５ｂと接続配線２０とを同時に形成する。
次に、図６および図７Ｄに示すように、ゲート絶縁層３の上方に、撥液性がゲート絶縁層３より高い隔壁材料を塗布して隔壁材料層６Ａを形成する（ステップＳ２４）。隔壁材料層６Ａは、隔壁６を形成するための材料である。具体的には、ソース電極４ａ，４ｂ、ドレイン電極５ａ，５ｂ、接続配線２０、さらにはゲート絶縁層３の露出部を覆うように、隔壁材料層６Ａとして例えば感光性レジスト材料膜を塗布することで堆積させる。
次に、図６に示すように、隔壁材料層６Ａをパターニングして、開口部６ａ〜６ｃを有する隔壁６を形成するとともに、ゲート絶縁層３の上方に隔壁材料層６Ａと同一の材料からなる中間層７を形成する（ステップＳ２５）。
具体的には、図７Ｅに示すように、まず、露光マスク２００を介して隔壁材料層６Ａを露光光により露光する。例えば、堆積させた隔壁材料層６Ａの上方に露光マスク２００を配置してマスク露光を行う。
ここで、本実施の形態では、隔壁材料層６Ａの材料としてネガ型の感光性レジスト材料を用いているので、露光マスク２００のうち隔壁材料層６Ａを残す部分に対応する部分には窓部２１１，２１２，２１３，２１４があけられている。これにより、隔壁材料層６Ａのうち窓部２１１〜２１４を通って露光光が照射された部分は、露光光によって感光されて、次の現像工程で隔壁６として残る。
一方、露光マスク２００のうち隔壁材料層６Ａを残さない部分（隔壁６の開口部）に対応する部分は、露光光があまり届かないように構成されている。すなわち、本実施の形態では、隔壁６の開口部に対応する部分であっても、意図的に露光光が隔壁材料層６Ａに到達するように構成されている。具体的には、露光マスク２００には、窓部２１１〜２１４があけられた領域以外にも隔壁材料層６Ａを中間層７ａ〜７ｃとして残す部分にも窓部２２１，２２２，２２３があけられている。但し、窓部２１１〜２１４は隔壁６の開口部に対応する部分であるので、窓部２１１〜２１４の露光光に対する透過率は、窓部２２１〜２２３の露光光に対する透過率よりも小さくなるように構成されている。
そして、隔壁材料層６Ａを露光した後は、現像液によって現像することで隔壁材料層６Ａをパターニングする。これにより、図７Ｆに示すように、開口部６ａ〜６ｃを有する隔壁６がパターン形成されると同時に、開口部６ａ〜６ｃ内に中間層７ａ〜７ｃが形成される。本実施の形態において、中間層７ａは、開口部６ａ内の全面に形成されており、ソース電極４ａ、ドレイン電極５ａ、ゲート絶縁層３の露出面を覆うように形成される。また、中間層７ｂは、開口部６ｂ内の全面に形成されており、ソース電極４ｂ、ドレイン電極５ｂ、ゲート絶縁層３の露出面を覆うように形成される。また、中間層７ｃは、開口部６ｃ内の全面に形成されており、接続配線２０を覆うように形成される。
この場合、現像時間や温度、現像液などの現像条件を調整することで、隔壁材料層６Ａのパターニング後に残った残渣（以下、パターニング残渣、と呼ぶ）を中間層７ａ〜７ｃとして所望に残すことができる。すなわち、現像時における隔壁材料層６Ａのパターニング残渣量を調整し、このパターニング残渣を中間層として利用することで、隔壁６を形成すると同時に中間層７ａ〜７ｃを形成することができる。
このように、本実施の形態では、隔壁部６の開口部６ａ〜６ｃに相当する部分の隔壁材料層６Ａを、所望の撥液性（接触角）を有する中間層７ａ〜７ｃとなるように意図的に残存させるように制御している。具体的に、この中間層７ａ〜７ｃを形成する工程では、中間層７ａ，７ｂの水に対する接触角が隔壁６の水に対する接触角よりも小さくなるように中間層７ａ，７ｂを形成している。例えば、中間層７ａ，７ｂのうち半導体層８ａ，８ｂと接する領域の少なくとも一部における水に対する接触角が４０度以上７０度以下となるように中間層７ａ，７ｂを形成することができる。
さらに、本実施の形態では、隔壁材料層６Ａとしては、撥液性がゲート絶縁層３より高い材料を用いている。これにより、ゲート絶縁層３の上方に、撥液性がゲート絶縁層３より高い中間層７ａ〜７ｃを形成することができる。したがって、ゲート絶縁層３が露出している場合よりも表面エネルギーを低下させることができるので、半導体層８ａ，８ｂの結晶性を向上させることができる。
また、本実施の形態において、中間層７ａ，７ｂは、ゲート絶縁層３の上方だけではなく、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂの表面上にも形成されている。このように、表面エネルギーの小さい中間層７ａ，７ｂがソース電極４ａ，４ｂとドレイン電極５ａ，５ｂ上に存在することにより、これらの電極の上に形成される半導体層８ａ，８ｂの結晶性も向上させることができる。これにより、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂ付近のゲート絶縁層３上のチャネル部（半導体層）の結晶性も向上させることができる。
また、中間層７ａ，７ｂをソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）上およびゲート絶縁層３上の両方に形成することで、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）上方での表面エネルギーとゲート絶縁層３上方での表面エネルギーとを近い値に設定することができる。これにより、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）とゲート絶縁層３との間に形成される半導体層８ａ，８ｂにおいて粒界が発生しにくくなり、半導体層の結晶性を向上させることができる。このように、半導体層８ａ，８ｂの結晶化の改善を図ることにより、トランジスタ特性、特にキャリア移動度を向上させることができる。さらに、チャネル長、つまり向かい合ったソース電極４ａ（ソース電極４ｂ）とドレイン電極５ａ（ドレイン電極５ｂ）との間の距離が小さい方が、よりソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）近傍の半導体層８ａ，８ｂの結晶性の影響が大きくなるので、上記の移動度向上の効果は、チャネル長が小さい薄膜トランジスタに対して効果的である。なお、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）上は、特に半導体層８ａ，８ｂのチャネル領域とソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）が接触する領域（コンタクト領域）となるので、半導体層８ａ，８ｂの結晶性は高いことが望ましい。
次に、図６に示すように、隔壁６の開口部６ａ，６ｂの各々の内部において、中間層７ａ，７ｂと接するように半導体層８ａ，８ｂを形成する（ステップＳ２６）。
具体的には、隔壁６を形成した後、図７Ｇに示すように、隔壁６により規定される開口部６ａ，６ｂに対し、半導体層８ａ，８ｂを形成するための有機半導体インク８ａＡ，８ｂＡを塗布する。例えば、有機半導体インク８ａＡ，８ｂＡとして、半導体材料を含む溶液（半導体溶液）を、インクジェット法にて塗布する。
その後、有機半導体インク８ａＡ，８ｂＡを乾燥させることにより、図７Ｈに示すように、開口部６ａ，６ｂの各々の内部に半導体層８ａ，８ｂを形成することができる。
最後に、図６および図７Ｉに示すように、開口部６ｃを除くように、半導体層８ａ，８ｂおよび隔壁６の全体を覆うように、パッシベーション膜９を形成する（ステップＳ２７）。
これにより、第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂを作製することができ、ＴＦＴ基板１１２が完成する。
次に、この方法によってＴＦＴ基板１１２を実際に作製して、第１薄膜トランジスタ１０ａにおけるゲート絶縁層３上に所望の中間層７ａが形成されていることを確認するための実験を行った。本実験において、隔壁６は、フッ素を含有した撥液性を有する感光性樹脂を用いて形成した。なお、中間層７ａの存在の有無は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて確認した。以下、ＸＰＳの測定結果について、図８を用いて説明する。図８は、隔壁形成前後において隔壁の開口部内におけるゲート絶縁層の表面をＸＰＳにて測定した結果を示す図である。図８において、曲線Ａは、隔壁６を形成する前のゲート絶縁層３の表面をＸＰＳにて測定した結果を示している。また、曲線Ｂは、隔壁６を形成した後の隔壁６の開口部内部におけるゲート絶縁層３の表面をＸＰＳにて測定した結果を示している。
図８に示すように、曲線Ａ（隔壁形成前）では、大気で汚染された程度のＣ１ｓスペクトルが確認されている。一方、曲線Ｂ（隔壁形成後）では、Ｃ１ｓスペクトルにおいて絶対的なＣ付着量の増加を確認できるとともに、結合エネルギーが２８８ｅＶあたりにＣ−Ｆ由来のピークも確認できる。すなわち、隔壁６に由来する樹脂成分がゲート絶縁層３上に形成されていることが分かる。以上により、ゲート絶縁層３上に所望の中間層７ａが形成されていることが確認できた。
また、この中間層７ａの厚みをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によって測定したところ、中間層７ａの厚みは１ｎｍ以下であることが分かった。中間層７ａの厚みは、隔壁材料層６Ａの現像条件を調整することによって制御することができるが、酸・アルカリ洗浄もしくはＵＶ−Ｏ３，Ｏ２プラズマ処理等によって中間層７ａの厚みを調整してもよい。
なお、薄膜トランジスタがボトムコンタクト構造である場合、ゲート絶縁層の上方に形成された中間層の厚みは、ソース電極（ドレイン電極）の厚みよりも薄くするとよい。これにより、ソース電極（ドレイン電極）を半導体層のチャネル領域と接触させることができる。この結果、ソース電極（ドレイン電極）と半導体層との間の中間層によってコンタクト抵抗が上昇することを抑制することができる。
次に、中間層７ａの表面の好ましい撥液性について説明する。すなわち、中間層７ａにおける接触角の好適範囲について説明する。
まず、溶媒に水を用いて測定したときの中間層７ａの接触角（中間層７ａの水に対する接触角）が７０度を超える場合、隔壁６の開口部６ａ内に塗布された半導体インクが中間層７ａの表面ではじかれ、隔壁６の開口部６ａ内で半導体インクの未濡れ箇所が発生してしまう。つまり、開口部６ａ内の全面に半導体インクを塗布することができなくなってしまう。なお、実験により、中間層７ａの水に対する接触角が７５度の場合は、半導体インクが中間層７ａの表面ではじかれてしまい、半導体層８ａを良好に形成することができなかったが、中間層７ａの水に対する接触角が７０度の場合は、隔壁６の開口部６ａ内に半導体層８ａを良好に形成することができた。つまり、中間層７ａの接触角を少なくとも７０度にまで下げることで、半導体インクの所望の濡れ性を確保することができることが分かった。したがって、中間層７ａの水に対する接触角は７０度以下であることが好ましい。
なお、中間層７ａを離散的に存在させることで、中間層７ａの水に対する接触角を７０度以下にすることが出来た。
また、中間層７ａの水に対する接触角が４０度未満になると、表面エネルギーを上げるような極性官能基が中間層７ａの表面に露出しはじめる。これにより、中間層７ａ上に形成される半導体層８ａの結晶性が悪化する。また、中間層７ａの極性官能基は半導体層８ａに対するキャリア誘起サイトとなり閾値電圧がシフトする。したがって、中間層の水に対する接触角を４０度以上とすることにより、極性官能基が中間層７ａの表面に現われることを防止することができるので、半導体層８ａの結晶性が悪化することを防止するとともに、キャリア誘起サイトによる閾値電圧のシフトを抑制することができる。この結果、良好なトランジスタ特性を得ることができる。
このように、半導体層８ａが形成された下地層となる中間層７ａの水に対する接触角を４０度以上７０度以下とすることにより、半導体インクの濡れ性を確保しながら、半導体層８ａの結晶性を向上させることができるとともに、閾値電圧のシフトを抑制することができる。すなわち、半導体インクの濡れ性と良好なトランジスタ特性との両立を図ることができる。
ここで、中間層７ａの水に対する接触角を変化させた場合（すなわち、中間層７ａの表面エネルギーを変化させた場合）における各薄膜トランジスタの閾値電圧を測定した。図９に、その結果が示されている。図９は、中間層が形成されたゲート絶縁層の水に対する接触角θが６８度、４３度、３４度である各薄膜トランジスタのＶｇｓ−Ｉｄｓ特性を示す図である。なお、この実験では、ゲート絶縁層３をシリコン熱酸化膜とし、隔壁６をフッ素系樹脂とし、半導体層８ａを有機半導体層としている。
図９に示すように、接触角θが６８度の場合は、閾値電圧のシフトはほぼ見られないが、接触角θが４３度になると閾値電圧がやや増加し、接触角θが３４度になると、閾値電圧は大幅にシフトしていることが見て取れる。
なお、閾値電圧Ｖｔｈは、Ｖｇｓ−Ｉｄｓ（両軸ともＬｉｎｅａｒ軸）の特性から導出した。具体的には、Ｉｄｓが直線の領域である部分の延長線と、Ｉｄｓ＝０のＸ軸との交点の電圧を、閾値電圧Ｖｔｈとした。
閾値電圧Ｖｔｈは、−５Ｖ〜５Ｖ程度であれば、ゲート電圧Ｖｇを調整することにより緩和することが可能あるため、閾値電圧Ｖｔｈは−５Ｖ以上５Ｖ以下の範囲であることが好ましい。なお、この条件を満たすためには、中間層の水に対する接触角は４０度以上であることが好ましい。
なお、中間層７ａの接触角は、隔壁材料層６Ａの現像条件を調整したり隔壁材料層６Ａのプリベーク温度を調整したりすることによって制御することができるが、中間層７ａの接触角の調整にあたっては、以下の方法を適宜採用することもできる。例えば、中間層７ａの表面にエキシマＵＶやＵＶオゾンを照射することにより、親液性を向上させることができる。すなわち、接触角を小さくすることができる。一方、隔壁材料層６Ａを露光するときの露光量を増やし、中間層７ａが形成されている面積を減少させ、ゲート絶縁層３が中間層７ａから露出している領域を増加させることで、接触角を小さくすることもできる。
以上、本発明の実施の形態１に係る薄膜トランジスタ（第１薄膜トランジスタ１０ａおよび第２薄膜トランジスタ１０ｂ）によれば、ゲート絶縁層３よりも撥液性が高い隔壁６と同一材料からなる中間層７ａ，７ｂが、半導体層８ａ，８ｂと接するようにして半導体層８ａ，８ｂとゲート絶縁層３との間に形成されている。具体的には、半導体層８ａ，８ｂの下地層として、接触角がゲート絶縁層３よりも大きい中間層７ａ，７ｂが形成されている。すなわち、半導体層８ａ，８ｂの直下には、ゲート絶縁層３よりも表面エネルギーが小さい中間層７ａ，７ｂが形成されている。これにより、半導体層８ａ，８ｂとゲート絶縁層３との間に中間層７ａ，７ｂが存在せずにゲート絶縁層３が露出している場合よりも半導体層８ａ，８ｂの下地層（中間層７ａ，７ｂ）の表面エネルギーを低下させることができる。したがって、半導体層８ａ，８ｂの結晶性を向上させることができる。その結果、本実施の形態では、ゲート絶縁層３が露出している上に半導体層を形成した場合と比較して、キャリア移動度を向上させることができる。
また、本実施の形態に係る薄膜トランジスタによれば、半導体層８ａ，８ｂの下地層として隔壁６と同一成分の樹脂からなる中間層７ａ，７ｂが形成されている。これにより、隔壁６をパターン形成すると同時に中間層７ａ，７ｂを形成することができる。したがって、中間層７ａ，７ｂを別材料で形成する場合と比較して、製造工程やコストの増加を抑えることができる。
また、本実施の形態に係る薄膜トランジスタによれば、半導体層８ａ，８ｂとゲート絶縁層３との間に中間層７ａ，７ｂが形成されている。これにより、ゲート絶縁層３の表面に残存する残渣（トランジスタの製造時に残存するプロセス残渣）およびゲート絶縁層３の露出面を、中間層７ａ，７ｂによって被覆することができる。したがって、プロセス残渣やゲート絶縁層３の極性官能基によって生じるキャリア誘起サイトを減少させることができるので、薄膜トランジスタの閾値電圧がシフトする現象を抑制することができる。
また、本実施の形態において、第１薄膜トランジスタ１０ａ（駆動トランジスタ）における中間層７ａの水に対する接触角は、第２薄膜トランジスタ１０ｂ（スイッチングトランジスタ）における中間層７ｂの水に対する接触角よりも大きくするとよい。
駆動トランジスタはスイッチングトランジスタよりもオン特性が要求されるので、駆動トランジスタのキャリア移動度はスイッチングトランジスタのキャリア移動度よりも高いほうがよい。
したがって、第１薄膜トランジスタ１０ａ（駆動トランジスタ）における中間層７ａの水に対する接触角を、第２薄膜トランジスタ１０ｂ（スイッチングトランジスタ）における中間層７ｂの水に対する接触角よりも大きくすることによって、第１薄膜トランジスタ１０ａ（駆動トランジスタ）における半導体層８ａの結晶性を、第２薄膜トランジスタ１０ｂ（スイッチングトランジスタ）における半導体層８ｂの結晶性よりも良好なものとすることができる。この結果、第１薄膜トランジスタ１０ａ（駆動トランジスタ）のキャリア移動度を、第２薄膜トランジスタ１０ｂ（スイッチングトランジスタ）のキャリア移動度よりも高くすることができるので、第１薄膜トランジスタ１０ａ（駆動トランジスタ）のオン特性を、第２薄膜トランジスタ１０ｂ（スイッチングトランジスタ）のオン特性よりも向上させることができる。
なお、一般的には、ゲート絶縁層上の極性官能基を低減する手法として、シラノール基を有する表面処理剤を用いてゲート絶縁層の表面に単分子膜を形成する手法が知られているが、この手法は、修飾される表面（下地）の官能基に選択性があるため、ソース電極（ドレイン電極）のエッチング残渣などは修飾されず、むき出しとなってしまう。それに対して、本実施の形態では、隔壁６の樹脂の残渣でゲート絶縁層３の表面を被覆しているので、ゲート絶縁層３上に存在するプロセス残渣（ソース電極等のエッチング残渣）もすべて被覆される。つまり、本実施の形態の手法は、下地を選ばないため、下地材料によらず適用することが可能であると考えられる。
以上のとおり、本実施の形態によれば、製造工程やコストの負荷を抑えながら、優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。したがって、本実施の形態に係る薄膜トランジスタを用いたＴＦＴ基板１１２およびこれを備える有機ＥＬ表示パネル１１０、さらには、有機ＥＬ表示パネル１１０を含む有機ＥＬ表示装置１００は、高品質で、且つ、生産における歩留まりが高いという効果を奏する。
また、本実施の形態において、中間層７ａ，７ｂは、ゲート絶縁層３の表面全てを覆うように形成したが、これに限らない。例えば、中間層７ａ，７ｂがゲート絶縁層３の表面の一部を被覆するようにして、ゲート絶縁層３と半導体層８ａ，８ｂとが接するように構成してもよい。つまり、中間層７ａ，７ｂがゲート絶縁層３上において島状に点在していてもかまわない。
このように、ゲート絶縁層３の一部を中間層７ａ，７ｂで被覆するとともに、ゲート絶縁層３の他の一部を半導体層８ａ，８ｂと接するように構成することによって、半導体層８ａ，８ｂの結晶性向上と閾値電圧シフトの抑制とを図るだけではなく、ゲート絶縁層３と半導体層８ａ，８ｂとを接触させることによって半導体層８ａ，８ｂに所望のゲート電圧Ｖｇを印加することができる。したがって、高品質の薄膜トランジスタを実現することができる。さらに、この場合、薄膜トランジスタの生産時における製造コストの上昇を抑制することもできる。
なお、実施の形態１では、中間層７ａ，７ｂの性質を特定するために、中間層７ａ，７ｂの水に対する接触角を規定した。しかし、中間層７ａ，７ｂの厚みを比較的薄くした場合などにおいては、中間層７ａ，７ｂの面内に、部分的に均一に形成されていない領域（中間層７ａ，７ｂが島状に間欠的に形成された領域）が存在する場合がある。この場合、中間層７ａ，７ｂ上の撥液性は、中間層７ａ，７ｂだけでなくゲート絶縁層３の表面状態によっても左右される。
そのため、本明細書において、「中間層の水に対する接触角」には、「中間層の水に対する接触角」だけではなく、「中間層が形成されたゲート絶縁層の、水に対する接触角」をも含むものとする。
より具体的には、中間層７ａ，７ｂが形成されたゲート絶縁層３の水に対する接触角が、隔壁６の水に対する接触角より小さいほうがよい。
また、中間層７ａ，７ｂのうち半導体層８ａ，８ｂと接する領域の少なくとも一部において、中間層７ａ，７ｂが形成されたゲート絶縁層３の水に対する接触角は４０度以上、もしくは４０度以上０度以下であることが好ましい。
なお、「中間層の水に対する接触角」に、「中間層が形成されたゲート絶縁層の、水に対する接触角」が含まれることは、実施の形態２以降も同様である。
（実施の形態２）
次に、本発明の実施の形態２について、図１０および図１１を用いて説明する。図１０は、本発明の実施の形態２に係る薄膜トランジスタおよび接続配線の構成を示す図であり、（ａ）は平面図（Ｘ−Ｙ平面図）、（ｂ）は（ａ）のＡ−Ａ’線における断面図（Ｘ−Ｚ断面図）、（ｃ）は（ａ）のＢ−Ｂ’線における断面図（Ｙ−Ｚ断面図）である。図１０は、上記実施の形態１における図３に相当する図である。また、図１１は、本発明の実施の形態２に係る薄膜トランジスタの製造方法のフローチャートである。
なお、本実施の形態において、図示しない他の構成（有機ＥＬ表示パネル、有機ＥＬ表示装置）については、上記実施の形態１と同様であるので、図示および説明を省略する。また、本実施の形態では、実施の形態１と異なる点を中心に説明する。
実施の形態２と実施の形態１とは中間層の構成が異なる。つまり、実施の形態１では、中間層が隔壁６の開口部内の全面に同じ膜厚で形成されおり、中間層がゲート絶縁層の直上だけではなくソース電極およびドレイン電極の直上にも一様に形成されていた。これに対して、本実施の形態では、ソース電極およびドレイン電極の少なくとも一方と半導体層との間に位置する中間層の厚みが、ゲート絶縁層と半導体層との間に位置する中間層の厚みよりも薄い場合、または、ソース電極およびドレイン電極の上には中間層が形成されておらず、中間層がゲート絶縁層の上にのみ形成されている場合について説明する。なお、図１０に示すように、本実施の形態では、中間層がゲート絶縁層の上にのみ形成されている場合について説明する。
図１０に示すように、本実施の形態における薄膜トランジスタ（第１薄膜トランジスタ１０ａ’および第２薄膜トランジスタ１０ｂ’）では、中間層７ａ’，７ｂ’は、ゲート絶縁層３と半導体層８ａ，８ｂとの間に位置しており、少なくとも一部が半導体層８ａ，８ｂと接している点で実施の形態１と共通している。
一方、実施の形態１では、中間層７ａ，７ｂがゲート絶縁層３の直上だけではなく、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂの直上にも形成されていたのに対して、本実施の形態では、中間層７ａ’，７ｂ’は、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂの直上に形成されておらず、ゲート絶縁層３の直上のみに形成されている。
実施の形態１のように、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂの少なくとも一方と半導体層８ａ，８ｂとの間に中間層が存在すると、中間層の厚みによっては、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）から半導体層８ａ，８ｂへのキャリア注入の障壁となる可能性がある。これにより、トランジスタ特性が低下してしまう場合がある。
そこで、本実施の形態のように、半導体層８ａ，８ｂの結晶性に大きな影響を与えるゲート絶縁層３の直上には当該ゲート絶縁層３よりも撥液性が高い中間層７ａ’，７ｂ’を形成するとともに、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）と半導体層８ａ，８ｂとの間には中間層を形成しないように構成する。これにより、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の上には中間層が存在せずに、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）が半導体層８ａ，８ｂと接することになる。この結果、半導体層の結晶性を向上させることができるとともに、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）と半導体層８ａ，８ｂとの間の接触抵抗を下げてキャリア注入に対する障壁を低減することができる。したがって、実施の形態１よりもさらに優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
本実施の形態における薄膜トランジスタの構成は、図１１に示すように、実施の形態１のステップＳ２５とステップＳ２６との間に、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂの上の中間層を除去することによって形成することができる。
具体的に、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂの上の中間層（隔壁の残渣）を取り除く方法としては、短波長の光やレーザー光により隔壁材料層６Ａの樹脂を分解する方法、あるいは、酸やアルカリまたは水に容易に溶解する金属材料をソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の電極材料として用いている場合には、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の表面を熱や光、オゾンで酸化させて表面酸化物を形成した後に、当該表面酸化物ごとリフトオフにより剥ぎ取る方法などがある。
例えば、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）にモリブデンを使用する場合、モリブデンの表層に形成されたモリブデン酸化物は水洗によって除去することができる。この場合、モリブデン酸化物の上方とゲート絶縁層３との上方に中間層を形成した後に、ＴＦＴ基板を水洗することで、ゲート絶縁層３の上方には中間層７ａ’，７ｂ’を残存させることができる一方で、モリブデン電極の表面に形成されたモリブデン酸化物と中間層とを除去することができる。
また、本実施の形態の他の例として、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）と半導体層８ａ，８ｂとの間に位置する中間層の厚みを、ゲート絶縁層３と半導体層８ａ，８ｂとの間に位置する中間層の厚みよりも薄くする場合、例えば、隔壁材料層６Ａを露光する工程において、隔壁材料層６Ａへの露光量を調節することによって、上記構成を形成することができる。
具体的には、ネガ型の感光性材料からなる隔壁材料層６Ａを露光する際に、ゲート絶縁層３上に位置する隔壁材料層６Ａの上方における露光光の透過率が、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）上に位置する隔壁材料層６Ａの上方における露光光の透過率よりも高くなるように構成された露光マスクを用いて、当該露光マスクをゲート絶縁層３上に配置すればよい。
より具体的には、ソース電極４ａ，４ｂとドレイン電極５ａ，５ｂの上には遮光マスクを配置し、ゲート絶縁層３の上にはハーフトーンマスクを配置した上で、隔壁材料層６Ａの露光を行う。その後、現像処理を施すことにより、隔壁６および中間層７ａ’，７ｂ’を形成することができる。これにより、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の上の中間層の膜厚を、ゲート絶縁層３の上の中間層の膜厚よりも薄くすることができる。
あるいは、中間層に対してレーザー光を照射することによっても中間層の厚みを減少させることができる。具体的には、ゲート絶縁層３の上方とソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の上方とに中間層を形成した後、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の上方に形成された中間層に対して選択的にレーザー光を照射することによって、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の上方に形成された中間層の厚みを減少させることもできる。
このように、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）の上の中間層の膜厚を、ゲート絶縁層３の上の中間層の膜厚よりも薄くすることによって、ソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）と半導体層８ａ，８ｂとの間の接触抵抗を下げてキャリア注入に対する障壁を低減することができる。これにより、実施の形態１よりも優れたトランジスタ特性を有する薄膜トランジスタを得ることができる。
以上、本実施の形態に係る薄膜トランジスタによれば、ゲート絶縁層３上に形成された中間層７ａ’，７ｂ’によって、薄膜トランジスタのチャネル部となるゲート絶縁層３上の表面エネルギーをさげるとともに、キャリア誘起サイトとなりうるゲート絶縁層３におけるプロセス残渣や極性官能基を被覆している。これにより、半導体層８ａ，８ｂの結晶性を上げてキャリア移動度を向上させることができるとともに、閾値電圧のシフトを防ぐことができる。
さらに、本実施の形態では、ソース電極（ドレイン電極）上の中間層の厚みがゲート絶縁層３上の中間層の厚みよりも薄く形成されているか、もしくはソース電極（ドレイン電極）上には中間層が形成されていないので、半導体層８ａ，８ｂとソース電極４ａ，４ｂ（ドレイン電極５ａ，５ｂ）との間の接触抵抗を下げてキャリア注入に対する障壁を低減することができる。したがって、実施の形態１よりも優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
（変形例）
以下、本発明の変形例に係る薄膜トランジスタ１０Ａについて、図１２を用いて説明する。図１２は、本発明の変形例に係る薄膜トランジスタの構成を示す断面図である。
本変形例では、ゲート絶縁層３上に形成された中間層７ａ’を利用することで、ソース電極４Ａおよびドレイン電極５Ａからの電子注入効率を向上させている。
図１２に示すように、本変形例に係る薄膜トランジスタ１０Ａにおけるソース電極４Ａおよびドレイン電極５Ａの各々は、ゲート絶縁層３の上に形成された第１電極層４Ａ１と、第１電極層４Ａ１の上方に積層された第２電極層４Ａ２とを有する２層構造の電極である。
第１電極層４Ａ１は、第１電極層４Ａ１とゲート絶縁層３との間の密着力が、第２電極層４Ａ２とゲート絶縁層３との間の密着力よりも強い材料によって構成されている。これにより、第１電極層４Ａ１とゲート絶縁層３との間の密着力（密着強度）を向上させている。
第２電極層４Ａ２は、第１電極層４Ａ１よりも半導体層８ａに対するキャリア注入効率が高い材料によって構成されている。すなわち、第２電極層４Ａ２の半導体層８ａに対する注入障壁の高さが、第１電極層４Ａ１の半導体層８ａに対する注入障壁の高さよりも小さい。
また、本変形例では、ゲート絶縁層３の表面から半導体層８ａの表面までの距離（すなわち、中間層７ａ’の膜厚と半導体層８ａの膜厚との合計）が、第１電極層４Ａ１の膜厚よりも大きくなるように構成されている。
このように、ソース電極４Ａおよびドレイン電極５Ａがこのような複数層によって構成されている場合、第１電極層４Ａ１によってソース電極４Ａ（ドレイン電極５Ａ）とゲート絶縁層３との密着力は向上するものの、第１電極層４Ａ１と半導体層８ａとの接触領域が存在するので、キャリア注入効率が低くなってしまう。
そこで、本変形例では、ゲート絶縁層３と半導体層８ａとの間に中間層７ａ’を形成している。これにより、半導体層８ａの厚みが従来と同じであったとしても、中間層７ａ’の厚みの分だけ、第１電極層４Ａ１と半導体層８ａとの接触領域を減少させることができるとともに、第２電極層４Ａ２と半導体層８ａとの接触領域を増加させることができる。この結果、第１電極層４Ａ１と半導体層８ａとの接触領域の減少によってキャリア注入効率の低下を抑制することができるとともに、第２電極層４Ａ２と半導体層８ａとの接触領域の増加によってキャリア注入効率を増加させることができる。これにより、優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
また、本変形例において、中間層７ａ’の膜厚が第１電極層４Ａ１の膜厚よりも大きいほうがよい。これにより、第１電極層４Ａ１と半導体層８ａとの接触領域が存在しなくなり、第２電極層４Ａ２は、半導体層８ａの下面から上の部分と接する。したがって、キャリア注入効率を一層向上させることができるので、さらに優れたトランジスタ特性を有する薄膜トランジスタを実現することができる。
なお、本変形例は、実施の形態２における第１薄膜トランジスタ１０ａ’に適用した例であるが、実施の形態１における第１薄膜トランジスタ１０ａにも適用することができる。また、本変形例は、第２薄膜トランジスタ１０ｂ，１０ｂ’にも適用することができる。
（その他）
以上、本発明に係る薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法について、実施の形態および変形例に基づいて説明したが、本発明は、上記の実施の形態および変形例に限定されるものではない。
例えば、上記の実施の形態１，２では、有機ＥＬ表示パネルに用いる薄膜トランジスタを一例として説明したが、適用対象はこれに限定されるものではない。例えば、上記の実施の形態に係る薄膜トランジスタは、液晶表示パネルや電界放出表示パネルなどその他の表示パネルにも適用することもできる。さらに、電子ペーパなどにも適用することができる。
また、上記の実施の形態１，２において、表示装置の一例としてトップエミッション型の有機ＥＬ表示パネルについて説明したが、本発明は、ボトムエミッション型の有機ＥＬ表示パネルに適用することもできる。なお、その場合には、各使用材料およびレイアウト設計について、適宜の変更が可能である。
また、上記の実施の形態１，２において、第１薄膜トランジスタ１０ａ，１０ａ’および第２薄膜トランジスタ１０ｂ，１０ｂ’は、ボトムコンタクト構造の薄膜トランジスタとしたが、トップコンタクト構造の薄膜トランジスタとしてもよい。さらに、上記の実施の形態１，２において、第１薄膜トランジスタ１０ａ，１０ａ’および第２薄膜トランジスタ１０ｂ，１０ｂ’は、ｐチャネル型の薄膜トランジスタとしたが、ｎチャネル型の薄膜トランジスタとしてもよい。
また、上記の実施の形態１，２において、隔壁材料層６Ａは、ネガ型の感光性材料を用いたが、ポジ型の感光性材料を用いても構わない。この場合、露光マスクの透過率等は、上記実施の形態の場合と逆の関係となる。
また、上記の実施の形態１，２において、半導体層８ａ，８ｂは、塗布系半導体材料を用いて塗布法によって形成したが、これに限らない。例えば、半導体層８ａ，８ｂは、無機材料や有機材料の半導体材料を蒸着法等によって形成することもできる。
また、上記の実施の形態１において、中間層７ａ，７ｂは、ソース電極４ａ，４ｂとドレイン電極５ａ，５ｂとの両電極の上に形成されているが、中間層７ａ，７ｂは、ソース電極４ａ，４ｂおよびドレイン電極５ａ，５ｂのいずれか一方のみの上に形成しても構わない。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタは、有機ＥＬ表示パネル等の表示パネルを備える表示装置、または、薄膜トランジスタを有するその他の様々な電気機器等に広く利用することができる。特に、本発明は、高精細化された表示パネルであっても高品質な薄膜トランジスタを実現するのに有用である。
１，１００１ 基板
２ａ，２ｂ，１００２ ゲート電極
３，１００３ ゲート絶縁層
４ａ，４ｂ，４Ａ，１００４ ソース電極
４Ａ１ 第１電極層
４Ａ２ 第２電極層
５ａ，５ｂ，５Ａ，１００５ ドレイン電極
６，１００６ 隔壁
６ａ，６ｂ，６ｃ，１００６ａ 開口部
６Ａ 隔壁材料層
７ａ，７ａ’，７ｂ，７ｂ’，７ｃ 中間層
８ａ，８ｂ，１００８ 半導体層
８ａＡ，８ｂＡ 有機半導体インク
９，３０ パッシベーション膜
１０ａ，１０ａ’ 第１薄膜トランジスタ
１０ｂ，１０ｂ’ 第２薄膜トランジスタ
１０Ａ，１０００ 薄膜トランジスタ
２０ 接続配線
４０ 平坦化膜
５０ 有機ＥＬ素子
５１ アノード
５２ 透明導電膜
５３ ホール注入層
５４ ホール輸送層
５５ 有機発光層
５６ 電子輸送層
５７ カソード
５８ バンク
６０ 封止層
７０ 接着層
８０ ＣＦ基板
８１ 透明基板
８２ カラーフィルタ
８３ ブラックマトリクス
９０ コンタクトホール
１００ 有機ＥＬ表示装置
１１０ 有機ＥＬ表示パネル
１１１ 画素部
１１２ ＴＦＴ基板
１２０ 駆動制御回路部
１２１，１２２，１２３，１２４ 駆動回路
１２５ 制御回路
２００ 露光マスク
２１１，２１２，２１３，２１４，２２１，２２２，２２３ 窓部

Claims (17)

  1. 基板の上方に位置するゲート電極と、
    前記ゲート電極と対向するゲート絶縁層と、
    前記ゲート絶縁層の表面を内部に含む開口部を区画し、撥液性が前記ゲート絶縁層より高い隔壁と、
    前記ゲート絶縁層を間にして前記ゲート電極と対向し、前記開口部の内部に塗布法により形成された半導体層と、
    前記半導体層と電気的に接続されるソース電極およびドレイン電極と、
    前記隔壁の材料と同一の材料からなり、前記ゲート絶縁層と前記半導体層との間に位置する中間層と、を有し、
    前記中間層は、前記ゲート絶縁層の上方において離散的に存在する
    薄膜トランジスタ。
  2. 前記中間層が形成された前記ゲート絶縁層の水に対する接触角は、前記隔壁の水に対する接触角より小さい
    請求項１に記載の薄膜トランジスタ。
  3. 前記中間層のうち前記半導体層と接する領域の少なくとも一部において、前記中間層が形成された前記ゲート絶縁層の水に対する接触角は４０度以上７０度以下である
    請求項１または２に記載の薄膜トランジスタ。
  4. 前記中間層は、さらに、前記ソース電極および前記ドレイン電極の少なくとも一方と前記半導体層との間にも位置し、
    前記中間層は、前記ソース電極および前記ドレイン電極の少なくとも一方の上方において離散的に存在する
    請求項１〜３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記ソース電極および前記ドレイン電極の少なくとも一方と前記半導体層との間に位置する前記中間層の厚みが、前記ゲート絶縁層と前記半導体層との間に位置する前記中間層の厚みより薄い
    請求項４に記載の薄膜トランジスタ。
  6. 前記ソース電極および前記ドレイン電極のそれぞれは、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が小さい第２電極層と、を含み、
    前記ゲート絶縁層の表面から前記半導体層の表面までの距離は、前記第１電極層の膜厚よりも大きい
    請求項１〜５のいずれか一項に記載の薄膜トランジスタ。
  7. 前記ソース電極および前記ドレイン電極のそれぞれは、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が低い第２電極層と、を含み、
    前記中間層の膜厚は、前記第１電極層の膜厚よりも大きい
    請求項１〜６のいずれか一項に記載の薄膜トランジスタ。
  8. 請求項１〜７のいずれか一項に記載の薄膜トランジスタを備える
    表示パネル。
  9. マトリクス状に配置された複数の画素の各々に形成された複数の前記薄膜トランジスタと、表示素子とを備え、
    一の前記薄膜トランジスタは、前記表示素子を駆動する駆動トランジスタであり、
    他の前記薄膜トランジスタは、駆動する前記表示素子を選択的に切り替えるスイッチングトランジスタであり、
    前記駆動トランジスタにおける前記中間層が形成された前記ゲート絶縁層の水に対する接触角は、前記スイッチングトランジスタにおける前記中間層が形成された前記ゲート絶縁層の水に対する接触角よりも大きい
    請求項８に記載の表示パネル。
  10. 基板の上方にゲート電極を形成する工程と、
    前記ゲート電極と対向するゲート絶縁層を形成する工程と、
    前記ゲート絶縁層の上方にソース電極およびドレイン電極を形成する工程と、
    前記ゲート絶縁層の上方に、撥液性が前記ゲート絶縁層より高い隔壁材料を塗布して隔壁材料層を形成する工程と、
    前記隔壁材料層をパターニングして、前記ソース電極および前記ドレイン電極の少なくとも一部を内部に含む開口部を有する隔壁を形成すると共に、前記ゲート絶縁層の上方に前記隔壁材料層と同一の材料からなる中間層を離散的に形成する工程と、
    前記開口部の内部において、前記中間層の上方に半導体層を塗布法により形成する工程と、
    を含む薄膜トランジスタの製造方法。
  11. 前記中間層を形成する工程では、前記中間層が形成された前記ゲート絶縁層の水に対する接触角が前記隔壁の水に対する接触角よりも小さくなるように前記中間層を形成する
    請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記中間層を形成する工程において、前記中間層のうち前記半導体層と接する領域の少なくとも一部において、前記中間層が形成されたゲート絶縁層の水に対する接触角が４０度以上７０度以下となるように前記中間層を形成する
    請求項１０または１１に記載の薄膜トランジスタの製造方法。
  13. 前記中間層を形成する工程では、前記ソース電極および前記ドレイン電極の少なくとも一方の上方に前記中間層を離散的に形成する
    請求項１０〜１２のいずれか一項に記載の薄膜トランジスタの製造方法。
  14. 前記中間層を形成する工程には、マスクを介して前記隔壁材料層を露光光により露光する工程が含まれており、
    前記隔壁材料層を露光する工程では、前記ゲート絶縁層上に位置する前記隔壁材料層の上方における前記露光光の透過率が、前記ソース電極または前記ドレイン電極の上に位置する前記隔壁材料層の上方における前記露光光の透過率よりも高くなるように構成されたマスクを配置する
    請求項１０〜１３のいずれか一項に記載の薄膜トランジスタの製造方法。
  15. 前記中間層を形成する工程では、前記ゲート絶縁層の上方と前記ソース電極および前記ドレイン電極の少なくとも一方の上方とに前記中間層を形成した後に、前記ソース電極および前記ドレイン電極のいずれか一方の上方に形成された前記中間層に対してレーザー光を照射することによって前記ソース電極および前記ドレイン電極のいずれか一方の上方に形成された前記中間層の厚みを減少させる
    請求項１０〜１３のいずれか一項に記載の薄膜トランジスタの製造方法。
  16. 前記ソース電極および前記ドレイン電極を形成する工程では、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が小さい第２電極層を形成することによって前記ソース電極および前記ドレイン電極を形成し、
    前記半導体層を形成する工程では、前記ゲート絶縁層の表面から前記半導体層の表面までの距離が前記第１電極層の膜厚よりも大きくなるように、前記半導体層を形成する
    請求項１０〜１５のいずれか一項に記載の薄膜トランジスタの製造方法。
  17. 前記ソース電極および前記ドレイン電極を形成する工程では、前記ゲート絶縁層と接する第１電極層と、前記第１電極層の上方に位置し、前記第１電極層よりも前記半導体層に対する注入障壁が低い第２電極層を形成することによって前記ソース電極および前記ドレイン電極を形成し、
    前記中間層を形成する工程では、前記中間層の膜厚が前記第１電極層の膜厚よりも大きくなるように、前記中間層を形成する
    請求項１０〜１５のいずれか一項に記載の薄膜トランジスタの製造方法。
JP2013544053A 2012-06-08 2013-06-05 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法 Pending JPWO2013183289A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013544053A JPWO2013183289A1 (ja) 2012-06-08 2013-06-05 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012131318 2012-06-08
JP2012131318 2012-06-08
JP2013544053A JPWO2013183289A1 (ja) 2012-06-08 2013-06-05 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法
PCT/JP2013/003528 WO2013183289A1 (ja) 2012-06-08 2013-06-05 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPWO2013183289A1 true JPWO2013183289A1 (ja) 2016-01-28

Family

ID=49711695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013544053A Pending JPWO2013183289A1 (ja) 2012-06-08 2013-06-05 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US8921867B2 (ja)
JP (1) JPWO2013183289A1 (ja)
CN (1) CN103650150A (ja)
WO (1) WO2013183289A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081879B (zh) 2012-01-18 2017-03-01 株式会社日本有机雷特显示器 电子装置及其制造方法
WO2013187074A1 (ja) 2012-06-15 2013-12-19 パナソニック株式会社 発光素子の製造方法、発光素子および表示パネル
KR102102911B1 (ko) * 2013-11-29 2020-04-21 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
JP6220300B2 (ja) * 2014-03-20 2017-10-25 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置の製造方法及び有機エレクトロルミネセンス表示装置
JP6371094B2 (ja) * 2014-03-31 2018-08-08 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
WO2015178021A1 (ja) * 2014-05-21 2015-11-26 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、および有機ｅｌ素子の製造方法
KR20160011310A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102253531B1 (ko) * 2014-07-25 2021-05-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6273374B2 (ja) * 2014-09-18 2018-01-31 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
WO2017051730A1 (ja) * 2015-09-24 2017-03-30 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
US10269293B2 (en) * 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
KR102461970B1 (ko) * 2015-11-27 2022-10-31 엘지디스플레이 주식회사 유기발광 표시장치
KR102618593B1 (ko) * 2015-12-29 2023-12-27 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6863803B2 (ja) * 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
CN108630829B (zh) * 2017-03-17 2019-11-08 京东方科技集团股份有限公司 显示面板的制作方法、显示面板及显示装置
CN109031742B (zh) * 2018-07-26 2021-01-22 京东方科技集团股份有限公司 显示基板的制造方法、显示基板及显示装置
CN110828521B (zh) * 2019-11-18 2023-06-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板及显示装置
CN111678961B (zh) * 2020-06-10 2022-08-16 中国科学院苏州纳米技术与纳米仿生研究所 半导体激光器的缺陷识别方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290006B (en) * 2002-05-03 2007-11-11 Ritdisplay Corp A method for fabricating LTPS-OLED
JP2004288836A (ja) 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
JP4865999B2 (ja) 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
JP5256676B2 (ja) 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2010016280A (ja) * 2008-07-07 2010-01-21 Konica Minolta Holdings Inc 有機ｔｆｔの製造方法、及び有機ｔｆｔ
JP5469358B2 (ja) * 2009-03-27 2014-04-16 パナソニック株式会社 有機トランジスタ
EP2571044A1 (en) 2010-05-12 2013-03-20 Teijin Limited Organic semiconductor film and method for manufacturing the same, and stamp for contact printing
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法

Also Published As

Publication number Publication date
US20140159026A1 (en) 2014-06-12
WO2013183289A1 (ja) 2013-12-12
CN103650150A (zh) 2014-03-19
US8921867B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
WO2013183289A1 (ja) 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法
US8946730B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9024319B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US20050279999A1 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
TWI442815B (zh) Organic thin film transistor substrate and manufacturing method thereof, and image display panel and manufacturing method thereof
US8907344B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8941115B2 (en) Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9024449B2 (en) Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
US9799687B2 (en) Method for manufacturing active-matrix display panel, and active-matrix display panel
US8994186B2 (en) Thin-film transistor element and method for producing same, organic el display element, and organic el display device
US8969884B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
US10020323B2 (en) Thin-film transistor device and display device using same
US9876061B2 (en) Organic light-emitting device and organic display apparatus
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2013105895A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP2013105894A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置