CN101053084A - 电子电路基板及其制造方法 - Google Patents

电子电路基板及其制造方法 Download PDF

Info

Publication number
CN101053084A
CN101053084A CNA2005800364581A CN200580036458A CN101053084A CN 101053084 A CN101053084 A CN 101053084A CN A2005800364581 A CNA2005800364581 A CN A2005800364581A CN 200580036458 A CN200580036458 A CN 200580036458A CN 101053084 A CN101053084 A CN 101053084A
Authority
CN
China
Prior art keywords
electronic circuit
circuit board
pattern
conductive pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800364581A
Other languages
English (en)
Inventor
中马隆
大田悟
宫口敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of CN101053084A publication Critical patent/CN101053084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了电子电路基板及其制造方法。该制造方法包括：构图步骤，在基板上分别形成可阳极氧化的导体图案以及与所述导体图案相连接的配电图案；以及阳极氧化步骤，通过使电解液与所述导体图案和所述配电图案接触并且在对其施加电流的同时进行阳极氧化，从所述导体图案和所述配电图案产生氧化膜，所述图案用作阳极，其中，至少部分地将所述配电图案的宽度或膜厚度设置成使得在所述阳极氧化步骤中形成这样的绝缘体部分，在该绝缘体部分中，形成在所述配电图案的侧壁之一上的氧化膜与形成在另一侧壁上的氧化膜成为一体。

Description

电子电路基板及其制造方法
技术领域
本发明涉及一种能够用于显示面板等的电子电路基板及其制造方法。
背景技术
近来，配备有由利用物质中的电荷的产生或移动、光的传导或电荷的再结合而导致的磁场所产生的电致发光(EL)的发光器件(诸如使用有机化合物材料的有机EL器件)构成的显示面板的电致发光显示装置已经引起了相当大的关注。有机EL器件由具有发射红光的结构的红色EL器件、具有发射绿光的结构的绿色EL器件和具有发射蓝光的结构的蓝色EL器件组成。可以通过将红色(R)、绿色(G)和蓝色(B)这三种有机EL器件组合到一个像素发光单元中并且以矩阵形式将该多个像素布置在面板上，来实现彩色显示装置。公知的用于驱动采用彩色显示装置的显示面板的方法包括简单矩阵驱动和有源矩阵驱动。由于与简单矩阵驱动型的EL显示装置相比，有源矩阵驱动型的EL显示装置提供功耗较低并且像素之间的串扰降低的优点，所以有源矩阵驱动型的EL显示装置特别适合大屏幕显示装置和高清晰度显示装置。
阳极电源线、阴极电源线、用于水平扫描的扫描线以及与各扫描线交叉布置的数据线以矩阵的形式形成在EL显示装置的有源矩阵驱动型的显示面板(即电子电路基板)中。RGB子像素形成在扫描线和数据线的各RGB交叉点处。
扫描线连接到用于为每个子像素选择扫描线的场效应晶体管(FET)的栅极，数据线连接到该场效应晶体管的源极，并且用于驱动发光的FET的栅极连接到场效应晶体管的漏极。驱动电压经由阳极电源线而施加到发光驱动FET的源极，并且该EL器件的阳极端子连接到其漏极D。在发光驱动FET的栅极和源极之间连接有电容器。此外，地电势经由阴极电源线而施加到该EL器件的阴极端子。
这样，为了有源地驱动有机EL器件，电子电路基板的每个子像素需要两个或更多个诸如FET的薄膜晶体管(TFT)，并且将一个有机EL器件和多个TFT器件布置在一个子像素中。
该TFT器件可以是由诸如多晶硅的无机材料形成的无机TFT器件或由包含有机半导体的有机材料形成的有机TFT器件。在有机TFT器件的情况下，已经针对栅极绝缘膜提出了多种技术，诸如通过真空淀积而形成诸如SiO2的无机绝缘膜的方法、以及通过旋涂或印刷而形成诸如聚苯胺的有机绝缘膜的方法。
还有一种通过对任一类型的TFT器件的栅极进行阳极氧化来形成栅极绝缘膜的方法(见第2004-235298号日本专利申请公报)。在尝试使用这种阳极氧化方法在显示面板内的电极或配线的金属图案上形成绝缘膜(诸如栅极绝缘膜)的情况下，由于期望设置绝缘膜的部分变得完全电连接，所以必需通过设置配电图案并且将来自外部的电压施加到所有图案来执行阳极氧化。
然而，还需要切断在被形成的绝缘膜覆盖的那些部分处不再需要的那些配电图案。
虽然用于在阳极氧化之后切断配电图案的技术的示例包括蚀刻、激光照射和加热(见第5-343688号日本专利申请公报)，但是对于这些技术中的每一种，制造工艺都是麻烦和复杂的。
发明内容
因此，本发明的一个示例提供了一种能够简化制造工艺的电子电路基板以及一种用于制造该电子电路基板的制造方法。
根据本发明，得到一种用于制造电子电路基板的制造方法，该方法包括：构图步骤，在基板上分别形成可阳极氧化的导体图案以及与所述导体图案相连接的配电图案；以及阳极氧化步骤，通过使电解液与所述导体图案和所述配电图案接触并且在对其施加电流的同时进行阳极氧化，从所述导体图案和所述配电图案产生氧化膜，所述图案用作阳极，其中，在所述阳极氧化步骤中，通过使所述配电图案氧化而形成绝缘体部分，所述绝缘体部分用于切断所述配电图案的导电路径。
根据本发明，还得到一种电子电路基板，该基板包括：形成在基板上的可阳极氧化的导体图案；通过阳极氧化从所述导体图案产生的布置在所述导体图案上的氧化膜；和形成在所述导体图案的侧壁之间的绝缘体部分。
附图说明
图1是示出了根据本发明的实施例的有机EL显示面板的子像素发光部的局部俯视图；
图2是示出了根据本发明的实施例的有机EL显示面板的子像素发光部的等效电路图；
图3是根据本发明实施例的有机EL显示面板的子像素发光部中的有机TFT器件的局部截面图；
图4是根据本发明实施例的有机EL显示面板的子像素发光部中的有机EL器件的局部截面图；
图5是用于解释根据本发明实施例的有机EL显示面板制造方法的流程图；
图6和图7是分别示出了根据本发明实施例的有机EL显示面板制造方法中的基板的局部俯视图；
图8是示出了用于在根据本发明实施例的有机EL显示面板制造方法中进行阳极氧化处理的电解槽的示意性截面图；
图9A到9C是分别示出了根据本发明实施例的有机EL显示面板制造方法中在阳极氧化处理期间基板上的导体和配电图案的局部俯视图；
图10到图16是分别示出了根据本发明实施例的有机EL显示面板制造方法中的基板的局部俯视图；
图17A到17C是分别示出了根据本发明实施例的有机EL显示面板制造方法中在基板上的配电图案的局部俯视图；
图18A到18D是分别示出了根据本发明实施例的电子电路基板制造方法中在阳极氧化处理期间基板上的导体和配电图案的局部俯视图；
图19A到19D是分别示出了沿图18A到18D的每个中的线AA截取的部分的截面图；
图20A到20C是分别示出了根据本发明另一实施例的电子电路基板制造方法中在阳极氧化处理期间基板上的导体和配电图案的局部俯视图；
图21A到21D、图22A到22D以及图23A到23D是分别示出了根据本发明另一实施例的基板上的配电图案的局部俯视图；
图24A和24B是分别示出了根据本发明另一实施例的基板上的导体和配电图案的局部俯视图；以及
图25A和25B是分别示出了在图24A和24B的每个中沿线AA截取的部分的截面图。
具体实施方式
下面参照附图来解释作为本发明实施例的电子电路基板的示例的有机EL显示面板及其制造方法。
图1是示出了有机EL显示面板的子像素发光部的局部俯视图，而图2是其等效电路图。
形成在基板10上的发光部102包括：开关晶体管的开关有机TFT器件11、驱动晶体管的驱动有机TFT器件12、用于保持数据电压的电容器13、以及有机EL器件14。可以通过将该构造布置在扫描线SL、电源线VccL和数据线DL的各交叉点附近来实现像素发光部。虽然附图示出的是由用于驱动有机EL器件的两个晶体管构成的最简单构造的情况，但是这还可应用于使用三个或更多个晶体管的器件。
开关有机TFT器件11的栅极G连接到地址信号提供至其的扫描线SL，而开关有机TFT器件11的源极S连接到数据信号提供至其的数据线DL。开关有机TFT器件11的漏极D连接到驱动有机TFT器件12的栅极G以及电容器13的一个端子。驱动有机TFT器件12的源极S连接到电源线VccL，并且电容器13的另一端子连接到电容器线Vcap。驱动有机TFT器件12的漏极D连接到有机EL器件14的阳极，而有机EL器件14的阴极连接到公共电极17。电源线VccL和公共电极17分别连接到分别向其提供电力的电压源(未示出)。
有机EL显示面板的基板10上的下部图案(包括扫描线SL、开关有机TFT器件11的栅极G、驱动有机TFT器件12的栅极G以及电容器13的所述另一端子)是可阳极氧化的导体图案。通过阳极氧化而从这些导体图案形成的氧化膜用作各导体图案上的绝缘膜。
这里应该注意的是：形成在扫描线SL和驱动有机TFT器件12的栅极G的侧壁之间的绝缘部分。该绝缘体部分103使扫描线SL与驱动有机TFT器件12的栅极G电绝缘。
绝缘体部分103仅包括通过阳极氧化而获得的氧化膜，并且由与导体图案上的绝缘膜的材料相同的材料制成。虽然附图中绝缘部分一致地形成为具有恒定宽度，但是也可以将该宽度设置为不同的。
在本实施例中，作为通过阳极氧化来提供绝缘体部分103的结果，展示了这样的效果：可以从制造方法中省去在有机TFT器件的栅极绝缘膜的阳极氧化之后切断配电图案的步骤等。
图3示出了开关有机TFT器件11和驱动有机TFT器件12的结构的示例。该有机TFT器件包括：相对的源极S和漏极D、以及用以形成源极和漏极之间的沟道的由层叠的有机半导体构成的有机半导体膜OSF、以及将电场施加到源极S和漏极D之间的有机半导体膜OSF的栅极G。此外，有机TFT器件具有栅极绝缘膜GIF，该绝缘膜GIF覆盖栅极G并且使栅极G与源极S和漏极D绝缘。
图4示出了有机EL器件14的结构的示例。该有机EL器件14包括像素电极15、有机材料层16和公共电极17。虽然有机材料层16通常包括多个层，诸如顺序地层叠在像素电极15上的空穴注入层161、空穴传输层162、发光层163、空穴阻挡层164、电子传输层165和电子注入层166，但是最少需要包括至少一个发光层。根据各像素的发光颜色为各像素涂覆有机材料层16。虽然在此提供的解释是基于将像素电极15用作透明阳极，但是至少像素电极15或公共电极17包括用于将EL发光提取到外部的透光性导电材料。
图5示出了有机EL显示面板制造方法的总体概要。顺序地执行以下步骤：第一构图步骤S1，用于通过诸如气相淀积或溅射的淀积方法将配线和电极的(全部电连接的)金属膜图案淀积在基板上；接触保护步骤S2，用于在诸如金属膜图案的不需要绝缘膜的接触部的部位处淀积保护层；阳极氧化步骤S3，用于将设置有暴露出需要绝缘膜的部分的金属膜图案的基板浸入预定电解液，并且通过将来自电源的电流施加在对向电极(阴极)和金属膜(阳极)之间来执行阳极氧化处理；检查步骤S4，用于在其形成之后检查图案之间的绝缘部分；清洗步骤S5，用于清洗具有通过阳极氧化而覆盖有氧化物的金属膜的基板；以及步骤S6，用于在基板上制造诸如有机EL器件或TFT的多个电子部件。当形成多层配线结构时，重复地执行接触保护步骤S2、阳极氧化步骤S3、检查步骤S4和清洗步骤S5。此外，在制造了有机EL器件之后，执行密封步骤，其中，形成用硅氮化物或硅氮氧化物(silicon oxide-nitride)来覆盖基板上的电路和有机EL器件的密封膜，或者将电路和有机EL器件密封在包含干燥剂的封装中。
下面对有机EL显示面板的制造方法进行了详细解释。
[形成下部导体图案]
如图6的俯视图所示，将下部导体图案首先形成在包含扫描线SL、栅极G和电容器的一个电极13a的玻璃或其他材料的基板10上。同时，将由与栅极G和扫描线SL的材料相同的材料制成的配电图案103a形成为连接栅极G和扫描线SL以使得能够进行阳极氧化。栅极G属于开关有机TFT器件和驱动有机TFT器件。
该导体图案中的栅极的材料可以是任何材料，只要其是能够被阳极氧化的金属(诸如Ta)即可，其示例包括诸如Al、Mg、Ti、Nb和Zr的金属以及这些金属的合金或层叠体。通过对钽(Ta)电极进行阳极氧化而获得的五氧化二钽(Ta2O5)具有约24的高介电常数，并且就有机TFT器件的电流流动而言极为有利。此外，可以在一层中设置该导体图案，或者可以以包含与第二导体图案层叠的两层或更多层的多层配线的形式来设置该导体图案。
此外，针对与使用有机材料或无机材料相对应的所有下面的薄膜的图案淀积，可以使用利用掩模的溅射、EB气相淀积、电阻加热气相淀积、CVD或印刷。可以通过干蚀刻或湿蚀刻对下部导体图案进行构图。
该基板可以是玻璃基板、PES、PS或其他类型的塑料基板、或者由玻璃和塑料构成的层叠基板，并且可以在基板表面上涂覆碱性阻挡膜或气体阻挡膜。塑料基板的示例包括由以下材料制成的膜：聚对苯二甲酸乙二醇酯、聚2，6-萘二甲酸乙二醇酯(polyethylene-2，6-naphthalate)、聚碳酸酯、聚砜、聚醚砜、聚醚醚酮、聚苯氧醚、聚烯丙基化物(polyallylate)、氟树脂和聚丙烯。
[形成接触保护图案]
如图7所示，分别设置能够经受阳极氧化的绝缘接触保护部CP，以在随后步骤中形成连接开关有机TFT器件11的漏极D与驱动有机TFT器件的栅极G的接触部。针对该保护部的材料，可以使用诸如金属氧化物、金属氮化物或金属氟化物的金属化合物(其示例包括AL2O3、SiO2、SiN和SiON)或者诸如聚酰亚胺的绝缘聚合物。
此外，通过在基板10上的未经受阳极氧化处理的部分(诸如除接触部之外的电极的各个端子)上淀积绝缘掩模来保护这些部分。
[形成氧化物绝缘膜]
通过使电解液与导体图案和配电图案接触并且通过利用其作为阳极施加电流来进行阳极氧化(阳极氧化步骤)，从在构图步骤中形成的基板上的可阳极氧化的导体图案和配电图案形成氧化膜。即，通过阳极氧化从下部导体图案形成各TFT器件的栅极绝缘膜和其他绝缘膜。这里，使用与栅极绝缘膜的材料相同的材料从电极13a同时淀积了电容器13的介电层。
图8是示出了用于执行阳极氧化处理的电解槽的示意性截面图。为了生成绝缘膜，将基板10浸入电解槽21中的电解液22，使导体图案和配电图案MF面对对向电极23，并且通过将相对于对向电极23的正电压施加到导体图案和配电图案MF，从而对导体图案和配电图案MF进行阳极氧化。例如，对于该电解液，可以使用包含硼酸铵或磷酸铵的溶液。
图9是示出了阳极氧化处理期间的基板10上的导体图案和配电图案(扫描线SL、栅极G和配电图案103a)的放大的局部俯视图。通过阳极氧化，基板10上的导体图案和配电图案MF的表面变成氧化膜，并且形成了包括下部的导体图案和配电图案MF以及上部的氧化膜的层叠结构。
如图9所示，连接栅极G和扫描线SL的配电图案103a都被氧化，从而形成绝缘体部分103。这里，如图9A所示，虽然所有的配电图案103a由金属制成，但是因为配电图案103a的金属部分的宽度由于形成在侧壁上的氧化膜变厚而变窄，所以配电图案103a的宽度随着时间变窄(图9B)。如图9C所示，在阳极氧化步骤的预定量的时间过去以后，形成在配电图案的侧壁之一上的氧化膜与形成在另一侧壁上的氧化膜成为一体，从而仅形成了绝缘体部分。这样，通过使配电图案氧化将绝缘体部分103形成为切断导电路径。将配电图案103a的宽度设置为仅形成绝缘体部分。例如，如图9C所示，将跨驱动TFT器件的栅极G延伸的配电图案103的线宽度w预先设置为大致不超过诸如栅极绝缘膜的氧化膜的膜厚度t的2倍。
在接下来的步骤中，通过检查从连接到导体图案的经阳极氧化的配电图案形成的绝缘体部分103是否存在并且选择其上全部形成了绝缘体部分的那些基板，从而在基板上形成电子部件。由于氧化物和金属的折射率不同，所以可以在阳极氧化步骤之后通过观察面板或对其成像来确定配电图案103中的残余金属(即电连接)的存在，从而可以评定面板的可接受性。由于存在绝缘体部分103，所以不必通过激光照射来蚀刻或切断栅极G和扫描线SL。
后处理包括：通过清洗来去除接触保护部CP，之后通过热处理使氧化膜稳定化。如图10所示，在阳极氧化处理以后，在基板10的表面上，除暴露出金属部分的接触部CS以外，电源线VccL、栅极G和扫描线SL被氧化膜覆盖，并且栅极和电容器电极分别被栅极绝缘膜GIF和介电层13b的形式的氧化膜覆盖。
[形成像素电极]
在阳极氧化处理之后，在基板的表面上形成电子电路部件。首先，如图11的俯视图所示，在基板上以预定图案形成近似为矩形的像素电极15，其用作有机EL器件的阳极。
在像素电极15需要透光的情况下，金属或金属合金或金属氧化物等的极薄半透明膜通常用作电极材料。例如，也使用Au或Pd、铟锡氧化物(ITO)、铟锌氧化物(IZO)、ZnO或SnO的半透明膜。在像素电极不需要透光的情况下，金属或金属合金通常用作该材料。例如，可使用Al、Ag、Cu、Au、Cr、以及包含这些金属的合金或层叠体。
[形成源极和漏极]
如图12所示，将连接到数据线DL和电源线的配线以预定的第二导体图案形成在像素电极15或开关有机TFT器件和驱动有机TFT器件的源极S和漏极D两者的栅极绝缘膜之上。将数据线DL形成为与扫描线SL垂直相交。
将驱动有机TFT器件的漏极D形成为连接到像素电极15，而将源极S形成为连接到电源线VccL。将开关有机TFT器件的源极S形成为连接到数据线DL，而将漏极D形成为经由接触部CS而连接到驱动有机TFT器件的对应栅极。
优选的是，源极和漏极的材料允许载流子(carrier)有效注入到所使用的有机半导体中同时还具有低电阻率，该材料的示例是由Cr和Au构成的双层结构。对源极和漏极的材料没有具体的限制，可以使用诸如Pt、Au、W、Ru、Ir、Al、Sc、Ti、V、Mn、Fe、Co、Ni、Zn、Ga、Y、Zr、Nb、Mo、Tc、Rh、Pd、Ag、Cd、Ln、Sn、Ta、Re、Os、T1、Pb、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu的金属、或这些金属的层叠体或化合物，只要其具有足够的电导率即可。此外，也可以使用诸如ITO和IZO的金属氧化物。此外，对于数据线DL和电源线VccL的材料，可以使用用于源极和漏极的相同材料。
虽然在电阻率方面比金属差，但是也可将有机导电材料和诸如聚苯胺、聚噻吩和聚吡咯的共轭高分子化合物用于源极和漏极。在这种情况下，可使用诸如印刷的低成本方法来进行图案形成。
此外，虽然在本实施例中在形成源极和漏极的步骤之前执行形成像素电极15的步骤，但是也可以以相反的顺序来执行这些步骤。
[形成保护绝缘膜]
如图13所示，以预定图案形成保护绝缘膜18，其用作像素电极的边缘和有机半导体电极的边缘的保护膜。即，将保护绝缘膜18形成为如下图案：暴露出像素电极15，同时覆盖有机EL器件14的像素电极15的边缘，并且暴露出有机TFT器件的源极和漏极以及栅极绝缘膜。
对于该保护绝缘膜的材料，可以使用诸如聚酰亚胺的绝缘聚合物、或者诸如金属氧化物、金属氮化物或金属氟化物的金属化合物(其示例包括Al2O3、SiO2、SiN和SiON)。
[形成有机半导体膜]
如图14所示，使用金属掩模通过气相淀积以预定图案分别形成有机半导体膜OSF，该有机半导体膜OSF例如穿过保护绝缘膜18的开口从而连接驱动有机TFT器件和开关有机TFT器件的暴露出的漏极和源极以及其间的栅极绝缘膜。
优选地将具有高载流子迁移率的材料用作有机半导体膜OSF的材料，并且可以使用低分子量的有机半导体材料或有机半导体聚合物。
虽然可将并五苯用作有机半导体，但是也可使用其他材料，只要这些材料是表现出半导体特性的有机材料即可。低分子量材料的示例包括：多环醌类衍生物，如酞菁类衍生物、萘酞菁类衍生物、偶氮化合物类衍生物、苝类衍生物、靛青类衍生物、喹吖啶酮类衍生物和蒽醌类衍生物、花青类衍生物、富勒烯类衍生物；或者含氮环式化合物衍生物，如吲哚、咔唑、噁唑、吲唑(inoxazole)、噻唑、咪唑、吡唑、噁二唑、吡唑啉、硫代噻唑(thiathiazole)和三唑、肼衍生物、三苯胺衍生物、三苯甲烷衍生物、茋(stilbene)衍生物；醌化合物衍生物，诸如蒽醌二苯酮(anthraquinone diphenoxone)；和多环芳香族化合物衍生物，诸如蒽、芘、菲和晕苯。能够使用的聚合物材料的示例包括以下材料：将上述低分子量化合物的结构使用在诸如聚乙烯链、聚硅氧烷链、聚醚链、聚酯链、聚酰胺链或聚酰亚胺链的聚合物的主链中的材料或将其以附属物(pendant)的形式结合为侧链的材料、或者诸如聚对苯(polyparaphenylene)的芳香族共轭聚合物、诸如聚乙炔(polyacetylene)的脂肪族共轭聚合物、诸如聚乙烯醇(polyvinol)和聚噻吩的聚噻吩类杂环共轭聚合物、诸如聚苯胺和聚苯硫醚的含杂原子的共轭聚合物、以及诸如具有诸如聚(对亚苯基亚乙烯基)(poly(phenylenevinylene))、聚(亚苯胺亚乙烯基)(poly(anilenevinylene))或聚(亚噻吩基亚乙烯基)(poly(thienylenevinylene))的共轭聚合物的结构单元交替链接的结构的复合共轭聚合物的碳类共轭聚合物。此外，还使用这样的聚合物，其具有交替链接的碳类共轭结构以及聚硅烷和亚乙硅烷基亚芳基聚合物(disilanylene arylene polymer)、(亚乙硅烷基)亚乙烯基聚合物和(亚乙硅烷基)亚乙炔基聚合物的形式的诸如亚乙硅烷基碳类共轭聚合物结构的寡硅烷(oligosilane)。可以使用的聚合物的其他示例包括：由诸如磷或氮的无机元素构成的聚合物链、芳香族配体与聚合物链相配位的聚合物(诸如酞菁酸聚硅氧烷(phthalocyanate polysiloxane))、诸如苝四甲酸(perylene tetracarboxylic acid)的苝已经通过热处理而缩合的聚合物、通过对具有氰基的聚乙烯衍生物(诸如聚丙烯腈)进行热处理而获得的梯型聚合物、以及将有机化合物已经掺入钙钛矿的复合材料。
此外，还可以用自组装的单分子膜来涂覆源极和漏极之间的栅极绝缘膜的表面。例如，优选地用六甲基二硅氮烷(HMDS：(CH3)3SiNHSi(CH3)3)来处理该表面。此外，还可以采用这样的构造，用十八烷基三氯硅烷(OTS：CH3(CH2)17SiC13)进行处理以设置憎水膜。此外，还可将配向膜分立地设置在栅极绝缘膜上。
该有机EL器件也不限于本实施例的构造，使用例如聚合物有机EL材料的构造也是有效的。
[有机材料层的形成]
接着，如图15所示，通过保护绝缘膜18的开口利用金属掩模例如通过气相淀积在暴露出的像素电极15上形成至少包含发光层的有机材料层16。除了该发光层以外，该有机材料层16例如还可以包含空穴注入层、空穴传输层、电子传输层和电子注入层。
[公共电极的形成]
如图16所示，例如通过利用金属掩模的气相淀积以预定图案在该有机材料层16上形成用作有机EL器件14的阳极的公共电极17。该公共电极17还形成在保护绝缘膜18上。
将金属或合金用作公共电极17的材料，其示例包括Al、Ag、Cu、Au、Cr及这些金属的合金。
公共电极的形成被限制为在形成有机材料层以后在等于或小于各有机材料层的玻璃态转变温度的温度执行淀积，从而不会使在有机材料层形成步骤中淀积的有机材料层中的任何一层劣化。
[密封]
以覆盖所形成的电路和有机EL器件的背面的惰性状态将其密封在封装内。此外，还能够采用无机或聚合物膜将其密封。例如，还可以采用诸如由氮化物(诸如硅氮化物)、氮氧化物(诸如硅氮氧化物)、氧化物(诸如硅氧化物或铝氧化物)或碳化物(诸如硅碳化物)构成的无机密封膜的绝缘密封膜或采用多层的聚合物膜和无机膜来密封有机EL器件等的背面。
此外，虽然如上所述在本实施例中解释了有源矩阵显示型的有机EL显示面板，但是本发明还可应用于其中在面板屏幕周围设置TFT器件等的简单矩阵显示型面板的基板。
[实施例]
制造采用通过有机TFT器件有源驱动的有机EL面板以后，对其特性进行评价。表1示出了该示例的有机EL显示面板的材料的构成。
表1
部位 材料
导体图案(扫描线、电源线、数据线) Ta
配电图案 Ta
(电容器结构)
下部电极 Ta
介电层 Ta2O5
上部电极 Al
(有机TFT器件结构)
源极/漏极 Cr/Au
栅极 Ta
栅极绝缘膜 Ta2O5
有机半导体膜 并五苯
自组装的单分子膜 六甲基二硅氮烷
(有机EL器件结构)
阳极 IZO
空穴注入层 CuPc
空穴传输层 NPB
发光层 CBP(Ir(ppy)3掺杂)
空穴阻挡层 BAlq
电子传输层 Alq3
电子注入层 Li2O
阴极 Al
保护绝缘膜 抗蚀剂
将用于导体图案和配电图案、栅极和电容器下部电极的Ta膜淀积在清洗过的玻璃基板上，然后采用RIE设备进行干蚀刻以获得期望的导体图案。此时，跨驱动晶体管的栅极延伸的配电图案的线宽度窄于其他线因而被淀积得较窄，从而在阳极氧化之后被氧化膜绝缘。更具体地讲，该线宽度是150nm。
作为对Ta导体和配电图案进行阳极氧化的结果，Ta表面部分被Ta2O5膜覆盖，并且淀积了由Ta2O5构成的栅极绝缘膜和电容器介电层。此时，配电图案的线宽度为150nm的部分被氧化，从而形成了绝缘体部分。
随后，对用作有机EL器件的阳极的IZO膜进行构图。
接下来，对用于源极和漏极的由Cr和Au构成的双层膜进行构图。
随后，对具有预定开口的抗蚀剂形式的保护绝缘膜进行构图。
然后，通过浸涂在栅极绝缘膜上提供六甲基二硅烷膜。
通过使用用于有机半导体和有机EL器件的淀积的金属掩模，分别提供期望的开口并且利用真空淀积装置分别淀积有机材料层。
最后，在填充有干燥氮气N2的手套箱内将玻璃封装安装到基板的经淀积的表面。
在上述的条件下制造出用有机TFT器件有源驱动的有机EL面板。对有机TFT器件的特性的评价确认了：这两个有机TFT器件工作正常并且该有机EL器件被有源驱动。能够确认该驱动晶体管的栅极已经与开关晶体管的栅极完全隔离。该第一和第二有机TFT器件的迁移率分别是0.18cm2/Vs和0.16cm2/Vs，并且阈值电压是-2.4V到-2.1V。
[其他实施例]
虽然在上述实施例中使用了在如图17A所示的基板上具有一致宽度的配电图案103a，但是如图17B或17C所示，还可采用在配线图案中存在内缩或锥形的宽度不同的配电图案103a。
下面解释作为本发明的另一实施例的设置有铝配线的电子电路基板的制造方法。
例如，使用PH为7.0±0.5的酒石酸和乙二醇电解液来对铝阳极进行氧化。确定电解液、电压、电流和处理时间等以形成用作绝缘膜的精细氧化膜并且降低多孔度。
通过处理时间来控制用于在氧化膜中形成孔的膜厚度。当同样使用以上方法时，通过控制电解液浓度、电流密度等能够将孔的大小控制到期望的膜厚度。此外，由通过孔形成的空隙的部分的体积与基板表面层的总体积的比率来表示多孔度，并且在将总的孔体积定义为V1并将包括这些孔的氧化膜的总体积定义为V2时，多孔度被表示为V1/V2。
虽然在使用铝作为阳极在特定溶液中进行电解时在铝上形成了氧化物涂层，但是由于电解槽类型的差别，会形成阻挡氧化物涂层和多孔氧化物涂层。当在硼酸和硼酸钠的混合溶液(PH为5到7)形式的中性水溶液中或者在酒石酸铵、柠檬酸、马来酸、乙醇酸等的水溶液中对铝进行阳极氧化时，能够形成阻挡涂层。由于这些水溶液溶解铝氧化物的能力弱，所以通过对铝进行阳极氧化可以形成细、薄的氧化物涂层。阻挡氧化物涂层的厚度取决于阳极氧化期间的电压。虽然如果以高电压进行阳极氧化会形成厚的阻挡涂层，但是由于这会导致绝缘击穿，所以大约500到700V的电压是极限电压。这里，优选地使用阻挡涂层。
如果电解槽的温度低，则这对氧化物涂层的生长速率是有利的并且会形成硬的氧化物涂层。在实践中，可将在大约0℃在硫磺酸槽中进行阳极氧化的氧化物涂层用作硬氧化物涂层。在电解槽为60到75℃的高温的情况下，氧化物涂层变薄并变软，从而形成电解抛光的表面。
图18示出了阳极氧化处理期间的电子电路基板10上的导体图案和配电图案103a的局部俯视图，其中，高电势图案PH和低电势图案PL由图17B所示的内缩配电图案进行连接，并且电流从高电势图案PH提供给低电势图案PL。基板10上的导体图案和配电图案具有通过阳极氧化在其表面上转化的氧化膜，并且形成了包括下部导体图案和配电图案以及上部氧化膜的层叠结构。将电解的电压、电流、处理时间等设置为使得可以精细地形成具有低多孔度的氧化膜(绝缘膜)。
这里，如图18A所示，虽然导体图案和配电图案最初都是金属，但是如图18B所示，因为配电图案103a的金属部分的宽度由于形成在侧壁上的氧化膜的厚度增加而变窄，所以随着时间的流逝配电图案103a的宽度变窄。此外，如图18C所示，在配电图案103a的内缩部分的侧壁之一上形成的氧化膜与在另一侧壁上形成的氧化膜成为一体，并且该内缩部分完全氧化，从而形成绝缘体部分。作为如图18D所示随着阳极氧化的进行而形成切断导电路径的绝缘体部分、以及配电图案103a的金属部分的宽度和长度减小的结果，该绝缘体部分向着高电势图案PH延伸并且尺寸增大。这样，如果将配电图案103a的一部分的内缩部分的宽度设置得窄，则能够可靠地形成绝缘体部分103。如图18所示，连接高电势图案PH和低电势图案PL的配电图案103a的所有暴露表面被氧化，从而形成绝缘体部分103。因此，获得了这样得电子电路基板，其包括：形成在基板上的可阳极氧化的导体图案、通过阳极氧化而从导体图案形成的布置在导体图案上的氧化膜、以及形成在导体图案的侧壁之间的由与氧化膜的材料相同的材料构成的绝缘体部分103。
图19A到19D是图18A到18D的配电图案103a的截面图。由于阳极氧化是一种氧化反应，所以在对金属进行氧化的处理之后各图案的初始膜厚度T和宽度W增加到氧化膜厚度T+a和宽度W+2a。在膜厚度方向和宽度(侧壁)方向上观察到的这种作用是由于与电解液的不断接触而导致氧化反应进行的结果。因此，如果将条件预设为使配电图案103a的内缩部分的线宽度大致不大于氧化膜的膜厚度的两倍，即使得2(T+a)≥W+2a或2T≥W(∵a≈0)，则能够可靠地形成绝缘体部分103。
这样，优选的是，至少部分地将经阳极氧化的配电图案的宽度设置为使得形成这样的绝缘体部分，在该绝缘体部分中，在配电图案的侧壁之一上形成的氧化膜与在另一侧壁上形成的氧化膜成为一体。此外，在本实施例中，虽然将配电图案的宽度设置为使得当在阳极氧化步骤中施加电流时绝缘体部分会偏向于配电图案的正电势的高电势侧而非低电势侧而设置，但是也可将配电图案的宽度设置为使得绝缘体部分偏向于相邻导体图案之中的一侧而设置(图18C)。
此外，图20示出了阳极氧化处理期间的电子电路基板10上的导体图案和配电图案的局部俯视图，其中，高电势图案PH(宽度宽)和低电势图案PL(宽度窄)由具有如图17C所示的锥形的配电图案103a进行连接，并且电流从高电势图案PH提供给低电势图案PL。
在本实施例中，虽然如图20A所示导体图案和配电图案最初都是金属，但是如图20B所示，因为配电图案103a的金属部分的宽度由于形成在侧壁上的氧化膜的厚度增加而变窄，所以随着时间的流逝配电图案103a的宽度变窄，并且从两个侧壁形成的氧化膜在窄的低电势图案PL处整合成一个单元从而形成绝缘体部分。此外，如图20C所示，随着阳极氧化的进行，配电图案103a的金属部分的宽度和长度减小，同时绝缘体部分向着高电势图案PH生长并且尺寸增加。这样，通过锥形的配电图案103a能够可靠地形成绝缘体部分103。如图18所示，连接高电势图案PH和低电势图案PL的配电图案103a的所有暴露表面被氧化，从而形成了绝缘体部分103。
此外，由于在各实施例中在与基板10上的绝缘体部分103相邻的导体图案的侧壁上布置有导体突起(CP)(残余金属)，所以在检查是否存在绝缘体部分103的步骤中可将这些导体突起CP用作基准，以帮助通过视觉或成像来区分配电图案103是否存在残余金属，即，是否存在电连接。
图21A到21D示出了内缩配电图案103a的其他示例。可以按照以下方式形成该内缩：使得在配电图案103a的在连接导体图案的方向(图中的垂直方向)上在关于位于相邻导体图案之间的中心的中线对称地布置的直线或曲线锥形的末端在中心互相结合(图21A或图21B)；或者使得设置关于该中线对称地布置的矩形或圆形凹口(图21C或图21D)。
图22A到22D示出了内缩配电图案103a的另外的示例。可以按照如下方式形成该内缩：仅从侧壁之一的那侧设置配电图案103a的在连接导体图案的方向(图中的垂直方向)上布置在相邻导体图案之间的中心的凹口(图22A)；曲线锥形末端在该中心互相结合(图22B)；关于中线不对称地设置圆形凹口(图22C)；或者使锥形的末端互不相同(图22D)。
图23A到23D示出了在连接导体图案的配电图案103a中具有偏向于导体图案之一的窄宽度的部分的另外的示例。可以按照如下方式来形成配电图案103a：仅仅从侧壁之一的那侧设置锥形(图23A)或凹口(图23B)；或者在连接部分上设置关于中线对称地布置的两个矩形凹口(图23C)；或者在连接部分上设置仅在一个侧壁的那侧上的矩形凹口(图23D)。
此外，虽然使用单层图案解释了各个实施例，但是如图24A所示可以将第二导体图案P2预先淀积在基板10上，并且可将包含配电图案103a的导体和半导体图案P1层叠在其上，以形成如图24B所示的层叠体。导体图案和配电图案P1以及第二导体图案P2还可各自包括多层。
在如图25A所示将半导体和配电图案P1以及第二导体图案P2进行层叠的情况下，如果上层的导体和配电图案P1使用可阳极氧化的材料，则还可将经阳极氧化的配电图案的膜厚度设置为使得在阳极氧化步骤中形成在配电图案的两个侧壁和上层表面上的氧化膜成为一体，从而形成绝缘体部分，如图25B所示。针对导体和配电图案P1以及第二导体图案P2，可以分别选择相同的材料或不同的材料。

Claims (22)

1、一种用于制造电子电路基板的制造方法，所述方法包括：
构图步骤，在基板上分别形成可阳极氧化的导体图案以及与所述导体图案相连接的配电图案；以及
阳极氧化步骤，通过使电解液与所述导体图案和所述配电图案接触并且在对其施加电流的同时进行阳极氧化，从所述导体图案和所述配电图案产生氧化膜，所述图案用作阳极，其中
在所述阳极氧化步骤中，通过使所述配电图案氧化而形成绝缘体部分，所述绝缘体部分用于切断所述配电图案的导电路径。
2、如权利要求1所述的用于制造电子电路基板的制造方法，其中，检查从连接到所述导体图案的经阳极氧化的配电图案形成的所述绝缘体部分是否存在，选择存在所述绝缘体部分的基板，并且在所述基板上形成电子部件。
3、如权利要求1或2所述的用于制造电子电路基板的制造方法，其中，将第二导体图案层叠在所述导体图案上。
4、如权利要求1到3中任一项所述的用于制造电子电路基板的制造方法，其中，将所述配电图案的宽度设置成一致的。
5、如权利要求1到3中任一项所述的用于制造电子电路基板的制造方法，其中，将所述配电图案的宽度设置成多样的。
6、如权利要求1到6中任一项所述的用于制造电子电路基板的制造方法，其中，将所述配电图案的宽度设置成使得所述绝缘体部分偏向于其间布置有所述绝缘体部分的所述导体图案之一。
7、如权利要求6所述的用于制造电子电路基板的制造方法，其中，将所述配电图案的宽度设置成在所述阳极氧化步骤中当施加电流时使得所述绝缘体部分偏向于所述配电图案的正电势的高电势侧而非低电势侧地布置。
8、如权利要求1到7中任一项所述的用于制造电子电路基板的制造方法，其中，将所述配电图案的宽度设置成在所述阳极氧化步骤中形成这样的绝缘体部分，在该绝缘体部分中，形成在所述配电图案的侧壁之一上的氧化膜与形成在另一侧壁上的氧化膜成为一体。
9、如权利要求1到8中任一项所述的用于制造电子电路基板的制造方法，其中，所述绝缘体部分的宽度不大于所述氧化膜的膜厚度的两倍。
10、如权利要求1到9中任一项所述的用于制造电子电路基板的制造方法，其中，所述电子部件是薄膜晶体管，并且所述导体图案是所述薄膜晶体管的电极的一部分。
11、如权利要求1到10中任一项所述的用于制造电子电路基板的制造方法，其中，所述电子部件是有机电致发光器件，并且所述导体图案是所述有机电致发光器件的电极的一部分。
12、一种电子电路基板，所述电子电路基板包括：
形成在基板上的可阳极氧化的导体图案；
通过阳极氧化从所述导体图案产生的布置在所述导体图案上的氧化膜；和
形成在所述导体图案的侧壁之间的绝缘体部分。
13、如权利要求12所述的电子电路基板，其中，所述绝缘体部分是由与所述氧化膜相同的材料形成的。
14、如权利要求12或13所述的电子电路基板，其中，所述绝缘体部分的宽度不大于所述氧化膜的膜厚度的两倍。
15、如权利要求12到14中任一项所述的电子电路基板，其中，在所述导体图案上层叠有第二导体图案。
16、如权利要求12到15中任一项所述的电子电路基板，其中，将所述绝缘体部分的宽度设置成一致的。
17、如权利要求12到15中任一项所述的电子电路基板，其中，将所述绝缘体部分的宽度设置成多样的。
18、如权利要求12到17中任一项所述的电子电路基板，其中，在相邻的导体图案之间，所述绝缘体部分被布置成偏向于所述导体图案之一。
19、如权利要求12到18中任一项所述的电子电路基板，其中，在与所述绝缘体部分相邻的导体图案的侧壁的基板侧上布置有导体突起。
20、如权利要求12到19中任一项所述的电子电路基板，其中，所述导体图案是由金属Ta、Al、Mg、Ti、Nb或Zr、或者这些金属的合金或层叠体构成的。
21、如权利要求12到20中任一项所述的电子电路基板，其中，所述导体图案是薄膜晶体管的电极的一部分。
22、如权利要求12到22中任一项所述的电子电路基板，其中，所述导体图案是有机电致发光器件的电极的一部分。
CNA2005800364581A 2004-10-25 2005-10-21 电子电路基板及其制造方法 Pending CN101053084A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004309355 2004-10-25
JP309355/2004 2004-10-25

Publications (1)

Publication Number Publication Date
CN101053084A true CN101053084A (zh) 2007-10-10

Family

ID=36227917

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800364581A Pending CN101053084A (zh) 2004-10-25 2005-10-21 电子电路基板及其制造方法

Country Status (4)

Country Link
US (1) US7968458B2 (zh)
JP (1) JP4746557B2 (zh)
CN (1) CN101053084A (zh)
WO (1) WO2006046676A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108909343A (zh) * 2018-06-08 2018-11-30 北京梦之墨科技有限公司 一种智能图绘及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0706653D0 (en) * 2007-04-04 2007-05-16 Cambridge Display Tech Ltd Organic thin film transistors
KR100986024B1 (ko) * 2007-12-31 2010-10-07 (주)에이디에스 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법
JP5426956B2 (ja) * 2009-02-13 2014-02-26 株式会社神戸製鋼所 半導体液晶製造装置用表面処理部材の製造方法
KR101319808B1 (ko) 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
JP6382781B2 (ja) * 2015-09-15 2018-08-29 株式会社東芝 半導体素子の製造方法および製造装置
US10222256B2 (en) * 2016-09-22 2019-03-05 Apple Inc. Ambient light sensor system having light-scattering desiccant
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
JPS61100971A (ja) 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS61110449A (ja) * 1984-11-05 1986-05-28 Hitachi Ltd 半導体装置の製造方法
JPS6486113A (en) 1987-09-29 1989-03-30 Casio Computer Co Ltd Manufacture of thin film transistor
JPH0711642B2 (ja) 1988-10-27 1995-02-08 シャープ株式会社 表示電極基板の製造方法
JPH0443328A (ja) 1990-06-11 1992-02-13 Hitachi Ltd 液晶表示パネルの製造方法
JP3161003B2 (ja) * 1992-02-13 2001-04-25 カシオ計算機株式会社 配線表面の陽極酸化方法
JP2782027B2 (ja) 1992-06-09 1998-07-30 株式会社半導体エネルギー研究所 電界効果半導体装置の作製方法
JPH07193344A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 配線基板
JP3176253B2 (ja) * 1995-05-25 2001-06-11 シャープ株式会社 回路基板
JPH0982977A (ja) 1995-09-18 1997-03-28 Fujitsu Ltd 薄膜トランジスタマトリクス基板の製造方法
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ
JP4647194B2 (ja) * 2003-07-14 2011-03-09 新光電気工業株式会社 キャパシタ装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108909343A (zh) * 2018-06-08 2018-11-30 北京梦之墨科技有限公司 一种智能图绘及其制作方法
CN108909343B (zh) * 2018-06-08 2019-06-07 北京梦之墨科技有限公司 一种智能图绘及其制作方法

Also Published As

Publication number Publication date
JPWO2006046676A1 (ja) 2008-05-22
US20080124522A1 (en) 2008-05-29
WO2006046676A1 (ja) 2006-05-04
US7968458B2 (en) 2011-06-28
JP4746557B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
US8094096B2 (en) Organic electroluminescence display device and manufacturing method thereof
CN100511753C (zh) 平板显示器
JP4997688B2 (ja) 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP4857688B2 (ja) 表示装置及びその製造方法
CN100505296C (zh) 显示装置及其制造方法
CN101053084A (zh) 电子电路基板及其制造方法
KR101441159B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법
JP4498961B2 (ja) 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置
EP1675196A1 (en) Thin film transistors, flat panel display including the thin film transistor and method for manufacturing the thin film transistor and the flat panel display
KR20080112110A (ko) 패턴 형성 방법, 발광장치 제조방법, 및 발광장치
US6524884B1 (en) Method for fabricating an organic electroluminescene device having organic field effect transistor and organic eloectroluminescence diode
CN1828963A (zh) 薄膜晶体管、其制备方法以及使用该晶体管的平板显示器
US20090135105A1 (en) Light-emitting element and display apparatus using the same
US11744094B2 (en) Quantum-dot light emitting diode, method of fabricating the quantum-dot light emitting diode and quantum-dot light emitting display device
KR101327240B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
US20110121282A1 (en) Manufacturing method of organic electroluminescence element, light-emitting device, and display device
US20090252863A1 (en) Method of manufacturing protection film and method of manufacturing inorganic film
CN1622240A (zh) 电容器和具有此电容器的平板显示器
JP2004031335A (ja) 発光装置及びその作製方法
KR101383713B1 (ko) 표시 장치 및 그 제조 방법
JP2007109564A (ja) 発光素子及び表示装置
JP2006243127A (ja) シートディスプレイ
WO2006098420A1 (ja) 発光素子及び表示装置
KR20170021589A (ko) 표시 장치 및 이의 제조 방법
TW200926475A (en) Organic semiconductor light emitting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication