JPH0982977A - 薄膜トランジスタマトリクス基板の製造方法 - Google Patents
薄膜トランジスタマトリクス基板の製造方法Info
- Publication number
- JPH0982977A JPH0982977A JP23822695A JP23822695A JPH0982977A JP H0982977 A JPH0982977 A JP H0982977A JP 23822695 A JP23822695 A JP 23822695A JP 23822695 A JP23822695 A JP 23822695A JP H0982977 A JPH0982977 A JP H0982977A
- Authority
- JP
- Japan
- Prior art keywords
- voltage supply
- wiring
- supply line
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 陽極酸化後の不要となった電圧供給線の切断
工程をその前後の工程と兼用して行えるようにして, 薄
膜トランジスタマトリクス基板の製造工程の簡略化を図
る。 【解決手段】 複数のゲート配線と複数のデータ配線が
行列状に配置され, その交点に薄膜トランジスタを有
し, ゲート配線とデータ配線のうち少なくとも一方の配
線を陽極酸化するための複数の電圧供給線が形成された
薄膜トランジスタマトリクス基板において，陽極酸化さ
れる配線と電圧供給線を陽極酸化した後に，その後のパ
ターニング工程において該電圧供給線の切断を兼用する
薄膜トランジスタマトリクス基板の製造方法。
工程をその前後の工程と兼用して行えるようにして, 薄
膜トランジスタマトリクス基板の製造工程の簡略化を図
る。 【解決手段】 複数のゲート配線と複数のデータ配線が
行列状に配置され, その交点に薄膜トランジスタを有
し, ゲート配線とデータ配線のうち少なくとも一方の配
線を陽極酸化するための複数の電圧供給線が形成された
薄膜トランジスタマトリクス基板において，陽極酸化さ
れる配線と電圧供給線を陽極酸化した後に，その後のパ
ターニング工程において該電圧供給線の切断を兼用する
薄膜トランジスタマトリクス基板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ(T
FT) マトリクス基板の製造方法に関する。薄膜トランジ
スタは素子形成層として非晶質シリコン, 多結晶シリコ
ン等を用いて形成され, 主にアクティブマトリクス型の
液晶表示パネルのスイッチング素子として用いられてい
る。液晶表示パネルは薄型の液晶パネルや情報端末とし
て使用されるが，特に, 近年は大量使用に伴い低価格化
への要求が大きい。そのためには薄膜トランジスタマト
リクス基板の製造工程数の低減が望まれる。
FT) マトリクス基板の製造方法に関する。薄膜トランジ
スタは素子形成層として非晶質シリコン, 多結晶シリコ
ン等を用いて形成され, 主にアクティブマトリクス型の
液晶表示パネルのスイッチング素子として用いられてい
る。液晶表示パネルは薄型の液晶パネルや情報端末とし
て使用されるが，特に, 近年は大量使用に伴い低価格化
への要求が大きい。そのためには薄膜トランジスタマト
リクス基板の製造工程数の低減が望まれる。
【０００２】
【従来の技術】図４(A) 〜(F) は薄膜トランジスタマト
リクス基板の製造工程の従来例の説明図である。
リクス基板の製造工程の従来例の説明図である。
【０００３】この例はプレーナ型のTFT であって, TFT
で構成される駆動回路により画素のTFT を駆動できる，
駆動回路内蔵型のTFT マトリクス基板の製造方法を示
す。まず，図４(A) で, ガラス等の透明絶縁性基板 1上
に, 半導体活性層 2となるポリシリコン膜を成長し，所
定の形にパターニングする。
で構成される駆動回路により画素のTFT を駆動できる，
駆動回路内蔵型のTFT マトリクス基板の製造方法を示
す。まず，図４(A) で, ガラス等の透明絶縁性基板 1上
に, 半導体活性層 2となるポリシリコン膜を成長し，所
定の形にパターニングする。
【０００４】図４(B) において，酸化シリコン(SiO2)か
らなるゲート絶縁膜 3, アルミニウム(Al)からなるゲー
ト配線 4及び配線表面を陽極酸化するための電圧供給線
4Aを同一Al膜をパターニングして形成する。この際, ゲ
ート配線 4と電圧供給線4Aは電気的に接続されている。
らなるゲート絶縁膜 3, アルミニウム(Al)からなるゲー
ト配線 4及び配線表面を陽極酸化するための電圧供給線
4Aを同一Al膜をパターニングして形成する。この際, ゲ
ート配線 4と電圧供給線4Aは電気的に接続されている。
【０００５】図４(C) において，熱処理工程でゲート配
線 4に発生するAlのヒロックを防止し且つ層間絶縁膜の
耐圧向上のため, 酒石酸等の溶液に基板を浸し, 電圧供
給線4Aを陽極に接続して, ゲート配線 4の表面に陽極酸
化膜 5を形成する。
線 4に発生するAlのヒロックを防止し且つ層間絶縁膜の
耐圧向上のため, 酒石酸等の溶液に基板を浸し, 電圧供
給線4Aを陽極に接続して, ゲート配線 4の表面に陽極酸
化膜 5を形成する。
【０００６】図４(D) において，不要となった電圧供給
線4Aを切断するために, 不要部を開口したレジスト膜 6
を形成し，Alの陽極酸化膜 5及び電圧供給線4Aをエッチ
ング除去する。次いで，レジスト膜 6を除去する。
線4Aを切断するために, 不要部を開口したレジスト膜 6
を形成し，Alの陽極酸化膜 5及び電圧供給線4Aをエッチ
ング除去する。次いで，レジスト膜 6を除去する。
【０００７】次いで, ゲート配線 4をマスクにしたイオ
ン注入により，ｎチャネルTFT にはりんイオン(P+ )
を, ｐチャネルTFT にはボロンイオン(B+ ) をそれぞれ
のポリシリコン膜 2のソース・ドレイン領域に打ち込
み，熱処理を行ってドーパントを活性化する。
ン注入により，ｎチャネルTFT にはりんイオン(P+ )
を, ｐチャネルTFT にはボロンイオン(B+ ) をそれぞれ
のポリシリコン膜 2のソース・ドレイン領域に打ち込
み，熱処理を行ってドーパントを活性化する。
【０００８】これにより, CMOS回路が構成でき駆動回路
を作製することができる。また，画素TFT は, 例えばｎ
チャネルTFT で作製する。図４(E) において，層間絶縁
膜 7として, 窒化シリコン(Si3N4) 膜を堆積し，ゲート
配線 4上及びポリシリコン膜 2上にコンタクト孔 8を開
口する。
を作製することができる。また，画素TFT は, 例えばｎ
チャネルTFT で作製する。図４(E) において，層間絶縁
膜 7として, 窒化シリコン(Si3N4) 膜を堆積し，ゲート
配線 4上及びポリシリコン膜 2上にコンタクト孔 8を開
口する。
【０００９】図４(F) において，データ配線 9となるAl
膜を被着しパターニングした後, 保護膜10となるSi3N4
膜を被着し，TFT と画素電極を接続するためのコンタク
ト孔11を開口する。
膜を被着しパターニングした後, 保護膜10となるSi3N4
膜を被着し，TFT と画素電極を接続するためのコンタク
ト孔11を開口する。
【００１０】最後に, 画素電極12となるITO(インジウム
錫の酸化物) 膜を被着しパターニングして, 薄膜トラン
ジスタマトリクス基板が完成する。
錫の酸化物) 膜を被着しパターニングして, 薄膜トラン
ジスタマトリクス基板が完成する。
【００１１】
【発明が解決しようとする課題】陽極酸化した後の電圧
供給線は切断して, 各ゲート配線を電気的に分離する必
要がある。そのために, 従来例では電圧供給線の切断の
ために, フォトリソグラフィ工程と, 陽極酸化膜及び電
圧供給線のエッチング工程とが必要で，工程数が多く,
低価格化の妨げとなっている。
供給線は切断して, 各ゲート配線を電気的に分離する必
要がある。そのために, 従来例では電圧供給線の切断の
ために, フォトリソグラフィ工程と, 陽極酸化膜及び電
圧供給線のエッチング工程とが必要で，工程数が多く,
低価格化の妨げとなっている。
【００１２】TFT による駆動回路を形成しないTFT マト
リクス基板では，電圧供給線は基板周辺のみに設けられ
る単純なパターンに限られるため，基板周辺部のみにレ
ジストを塗布しておき，電圧供給線は陽極酸化しないと
いう方法がとられ, この際は陽極酸化膜のエッチング工
程が省略できる。さらに，電圧供給線はTFT 基板完成後
にガラス基板と一緒に切断，除去される。
リクス基板では，電圧供給線は基板周辺のみに設けられ
る単純なパターンに限られるため，基板周辺部のみにレ
ジストを塗布しておき，電圧供給線は陽極酸化しないと
いう方法がとられ, この際は陽極酸化膜のエッチング工
程が省略できる。さらに，電圧供給線はTFT 基板完成後
にガラス基板と一緒に切断，除去される。
【００１３】しかしながら，TFT により駆動回路を形成
する場合は，電圧供給線は駆動回路内に入り込んだ複雑
なパターンとなり，電圧供給線のみを陽極酸化しないこ
とは困難であり，電圧供給線を切断するためには, フォ
トリソグラフィ工程と, 陽極酸化膜及び電圧供給線のエ
ッチング工程とが必要となる。
する場合は，電圧供給線は駆動回路内に入り込んだ複雑
なパターンとなり，電圧供給線のみを陽極酸化しないこ
とは困難であり，電圧供給線を切断するためには, フォ
トリソグラフィ工程と, 陽極酸化膜及び電圧供給線のエ
ッチング工程とが必要となる。
【００１４】本発明は, 陽極酸化後の不要となった電圧
供給線の切断工程をその前後の工程と兼用して行えるよ
うにして, 薄膜トランジスタマトリクス基板の製造工程
の簡略化を目的とする。
供給線の切断工程をその前後の工程と兼用して行えるよ
うにして, 薄膜トランジスタマトリクス基板の製造工程
の簡略化を目的とする。
【００１５】
【課題を解決するための手段】上記課題の解決は， １）複数のゲート配線と複数のデータ配線が行列状に配
置され, その交点に薄膜トランジスタを有し, ゲート配
線とデータ配線のうち少なくとも一方の配線を陽極酸化
するための複数の電圧供給線が形成された薄膜トランジ
スタマトリクス基板において，陽極酸化される配線と電
圧供給線を陽極酸化した後に，その後のパターニング工
程において該電圧供給線の切断を兼用する薄膜トランジ
スタマトリクス基板の製造方法，あるいは ２）透明絶縁性の基板上に半導体活性層を成長し，該半
導体活性層を所定の形にパターニングし，次いで，該基
板上にゲート絶縁膜を被着し，その上に前記陽極酸化さ
れる配線としてゲート配線及び該ゲート配線の表面を陽
極酸化するための電圧供給線を形成し，該ゲート配線及
び該電圧供給線の表面に陽極酸化膜を形成する工程と，
次いで，該基板上に層間絶縁膜を堆積し，該ゲート配線
上及び半導体活性層上及び該電圧供給線上の該層間絶縁
膜にそれぞれコンタクト孔を開口する工程と，次いで，
該ゲート配線上及び該電圧供給線上の該陽極酸化膜をエ
ッチング除去する工程と，次いで，該基板上に前記上部
配線としてデータ配線膜を被着し, データ配線をパター
ニングすると共に，該電圧供給線を切断する工程とを有
する前記１記載の薄膜トランジスタマトリクス基板の製
造方法により達成される。
置され, その交点に薄膜トランジスタを有し, ゲート配
線とデータ配線のうち少なくとも一方の配線を陽極酸化
するための複数の電圧供給線が形成された薄膜トランジ
スタマトリクス基板において，陽極酸化される配線と電
圧供給線を陽極酸化した後に，その後のパターニング工
程において該電圧供給線の切断を兼用する薄膜トランジ
スタマトリクス基板の製造方法，あるいは ２）透明絶縁性の基板上に半導体活性層を成長し，該半
導体活性層を所定の形にパターニングし，次いで，該基
板上にゲート絶縁膜を被着し，その上に前記陽極酸化さ
れる配線としてゲート配線及び該ゲート配線の表面を陽
極酸化するための電圧供給線を形成し，該ゲート配線及
び該電圧供給線の表面に陽極酸化膜を形成する工程と，
次いで，該基板上に層間絶縁膜を堆積し，該ゲート配線
上及び半導体活性層上及び該電圧供給線上の該層間絶縁
膜にそれぞれコンタクト孔を開口する工程と，次いで，
該ゲート配線上及び該電圧供給線上の該陽極酸化膜をエ
ッチング除去する工程と，次いで，該基板上に前記上部
配線としてデータ配線膜を被着し, データ配線をパター
ニングすると共に，該電圧供給線を切断する工程とを有
する前記１記載の薄膜トランジスタマトリクス基板の製
造方法により達成される。
【００１６】図１(A) 〜(D) は本発明の原理説明図であ
る。図１(A) において，絶縁膜上に，ゲート配線または
データ配線のうちいずれか一方の配線A1及び配線表面を
陽極酸化するための電圧供給線A2を同一Al膜をパターニ
ングして形成する。この際, 配線A1と電圧供給線A2は電
気的に接続されている。次いで, 配線A1の表面に陽極酸
化膜 Bを形成し, その上に層間絶縁膜 Cを被着する。
る。図１(A) において，絶縁膜上に，ゲート配線または
データ配線のうちいずれか一方の配線A1及び配線表面を
陽極酸化するための電圧供給線A2を同一Al膜をパターニ
ングして形成する。この際, 配線A1と電圧供給線A2は電
気的に接続されている。次いで, 配線A1の表面に陽極酸
化膜 Bを形成し, その上に層間絶縁膜 Cを被着する。
【００１７】図１(B) において，配線A1上にコンタクト
孔を開口するレジストマスクD1を,陽極酸化を行った後
に不要になった電圧供給線A2を切断する部分にも開口さ
れているように形成する。
孔を開口するレジストマスクD1を,陽極酸化を行った後
に不要になった電圧供給線A2を切断する部分にも開口さ
れているように形成する。
【００１８】図１(C) において，これらの開口部にある
層間絶縁膜 Cをエッチングし，続いて，配線A1上及び電
圧供給線A2上の陽極酸化膜 Bをエッチングする。図１
(D) において，層間絶縁膜 Cの上にパターンE を加工す
るためのレジストマスクD2が, 配線A1を覆うが電圧供給
線A2上の開口部を覆わない形状になっており，このレジ
ストマスクD2により，パターン Eのエッチングを行う際
に, 開口された電圧供給線A2も同時にエッチング除去す
る。
層間絶縁膜 Cをエッチングし，続いて，配線A1上及び電
圧供給線A2上の陽極酸化膜 Bをエッチングする。図１
(D) において，層間絶縁膜 Cの上にパターンE を加工す
るためのレジストマスクD2が, 配線A1を覆うが電圧供給
線A2上の開口部を覆わない形状になっており，このレジ
ストマスクD2により，パターン Eのエッチングを行う際
に, 開口された電圧供給線A2も同時にエッチング除去す
る。
【００１９】なお，パターン Eを加工するレジストマス
クD2は, 各配線A1を電圧供給線A2から電気的に分離可能
であれば，電圧供給線A2の一部を覆っても良い。また，
パターン Eはゲート配線またはデータ配線のうち, 配線
A1でない他の一方の配線か，またはその他の上部配線,
上部遮光膜, 上部画素電極のうちいずれでも良く, これ
らの膜のエッチング時に電圧供給線A2も同時にエッチン
グ除去する。
クD2は, 各配線A1を電圧供給線A2から電気的に分離可能
であれば，電圧供給線A2の一部を覆っても良い。また，
パターン Eはゲート配線またはデータ配線のうち, 配線
A1でない他の一方の配線か，またはその他の上部配線,
上部遮光膜, 上部画素電極のうちいずれでも良く, これ
らの膜のエッチング時に電圧供給線A2も同時にエッチン
グ除去する。
【００２０】ここで, 本発明は以下の場合にも適用可能
である。配線A1及び電圧供給線A2は, Al, Ta, Tiまたは
これらを含む合金でも良く, またそれらの積層膜で構成
されても良い。また，配線A1と電圧供給線A2は同一材料
であっても，異なる材料であっても良い。
である。配線A1及び電圧供給線A2は, Al, Ta, Tiまたは
これらを含む合金でも良く, またそれらの積層膜で構成
されても良い。また，配線A1と電圧供給線A2は同一材料
であっても，異なる材料であっても良い。
【００２１】次に, 本発明の作用を説明する。本発明に
よると，配線A1上のコンタクト孔を開口する際に, 陽極
酸化後に不要になった電圧供給線上の陽極酸化膜を同時
にエッチングし，上部配線 (または上部遮光膜, または
上部画素電極) をエッチングする際に, 電圧供給線も同
時にエッチングすることにより電圧供給線を切断する。
これによりフォトリソグラフィ工程及びエッチング工程
を簡略化することができる。
よると，配線A1上のコンタクト孔を開口する際に, 陽極
酸化後に不要になった電圧供給線上の陽極酸化膜を同時
にエッチングし，上部配線 (または上部遮光膜, または
上部画素電極) をエッチングする際に, 電圧供給線も同
時にエッチングすることにより電圧供給線を切断する。
これによりフォトリソグラフィ工程及びエッチング工程
を簡略化することができる。
【００２２】
【発明の実施の形態】図２(A) 〜(F) は本発明の実施の
形態の説明図である。図２(A) において, ガラス等の透
明絶縁性基板 1上に, 半導体活性層 2となる厚さ 80 nm
のポリシリコン膜を成長し，所定の形にパターニングす
る。
形態の説明図である。図２(A) において, ガラス等の透
明絶縁性基板 1上に, 半導体活性層 2となる厚さ 80 nm
のポリシリコン膜を成長し，所定の形にパターニングす
る。
【００２３】次いで，厚さ150 nmのSiO2からなるゲート
絶縁膜 3, 厚さ250 nmのAlからなるゲート配線 4及び配
線表面を陽極酸化するための電圧供給線4Aを同一Al膜を
パターニングして形成する。この際, ゲート配線 4と電
圧供給線4Aは電気的に接続されている。
絶縁膜 3, 厚さ250 nmのAlからなるゲート配線 4及び配
線表面を陽極酸化するための電圧供給線4Aを同一Al膜を
パターニングして形成する。この際, ゲート配線 4と電
圧供給線4Aは電気的に接続されている。
【００２４】図２(B) において，熱処理工程でゲート配
線 4に発生するAlのヒロックを防止し且つ層間絶縁膜の
耐圧向上のため, 酒石酸をアンモニアで中和した溶液に
基板を浸し, 電圧供給線4Aを陽極に接続して, ゲート配
線 4の表面に陽極酸化膜 5として厚さ 80 nmのアルミナ
膜を形成する。
線 4に発生するAlのヒロックを防止し且つ層間絶縁膜の
耐圧向上のため, 酒石酸をアンモニアで中和した溶液に
基板を浸し, 電圧供給線4Aを陽極に接続して, ゲート配
線 4の表面に陽極酸化膜 5として厚さ 80 nmのアルミナ
膜を形成する。
【００２５】次いで, ゲート配線 4をマスクにしたイオ
ン注入により，ｎチャネルTFT にはりんイオン(P+ )
を, ｐチャネルTFT にはボロンイオン(B+ ) をそれぞれ
のポリシリコン膜 2のソース・ドレイン領域に打ち込
み，熱処理を行って活性化する。これにより, CMOS回路
が構成でき駆動回路を作製することができる。また，画
素TFT は, 例えばｎチャネルTFT で作製する。
ン注入により，ｎチャネルTFT にはりんイオン(P+ )
を, ｐチャネルTFT にはボロンイオン(B+ ) をそれぞれ
のポリシリコン膜 2のソース・ドレイン領域に打ち込
み，熱処理を行って活性化する。これにより, CMOS回路
が構成でき駆動回路を作製することができる。また，画
素TFT は, 例えばｎチャネルTFT で作製する。
【００２６】図２(C) において，層間絶縁膜 7として,
厚さ300 nmのSi3N4 膜を堆積し，この膜上に, ゲート配
線 4上及びポリシリコン膜 2上及び陽極酸化後に不要と
なった電圧供給線4Aの切断部上にそれぞれコンタクト孔
8A, 8B, 8Cを開口するレジストマスク13を形成する。
厚さ300 nmのSi3N4 膜を堆積し，この膜上に, ゲート配
線 4上及びポリシリコン膜 2上及び陽極酸化後に不要と
なった電圧供給線4Aの切断部上にそれぞれコンタクト孔
8A, 8B, 8Cを開口するレジストマスク13を形成する。
【００２７】図２(D) において，これらの開口部にある
層間絶縁膜 7及びゲート絶縁膜 3をエッチングし，続い
て, ゲート配線 4及び電圧供給線4Aの表面に陽極酸化に
より形成されたアルミナ膜 5をエッチング除去する。次
いで, レジストマスク13を除去する。
層間絶縁膜 7及びゲート絶縁膜 3をエッチングし，続い
て, ゲート配線 4及び電圧供給線4Aの表面に陽極酸化に
より形成されたアルミナ膜 5をエッチング除去する。次
いで, レジストマスク13を除去する。
【００２８】図２(E) において，データ配線 9となる厚
さ300 nmのAl膜を被着した後, レジストマスク14をエッ
チングマスクにしてデータ配線 9をパターニングする。
このとき，開口部8Cにある電圧供給線4Aも同時にエッチ
ング除去する。次いで, レジストマスク14を除去する。
さ300 nmのAl膜を被着した後, レジストマスク14をエッ
チングマスクにしてデータ配線 9をパターニングする。
このとき，開口部8Cにある電圧供給線4Aも同時にエッチ
ング除去する。次いで, レジストマスク14を除去する。
【００２９】図２(F) において，保護膜10となる厚さ25
0 nmのSi3N4 膜を被着し，TFT と画素電極を接続するた
めのコンタクト孔11を開口する。最後に, 画素電極12と
なるITO(インジウム錫の酸化物) 膜を被着しパターニン
グして, 薄膜トランジスタマトリクス基板が完成する。
0 nmのSi3N4 膜を被着し，TFT と画素電極を接続するた
めのコンタクト孔11を開口する。最後に, 画素電極12と
なるITO(インジウム錫の酸化物) 膜を被着しパターニン
グして, 薄膜トランジスタマトリクス基板が完成する。
【００３０】この実施の形態は, TFT で構成する駆動回
路を内蔵した薄膜トランジスタマトリクス基板に適用し
たが，駆動回路のない基板に対しても適用可能であるこ
とは勿論である。
路を内蔵した薄膜トランジスタマトリクス基板に適用し
たが，駆動回路のない基板に対しても適用可能であるこ
とは勿論である。
【００３１】図３(A) 〜(D) は本発明の別の実施の形態
の説明図である。図３(A) において, ゲート絶縁膜 3上
に逆スタッガ型TFT を形成する。図の逆スタッガ型TFT
において， 2は半導体活性層, 4 はゲート, 9はAl等か
らなるデータ配線, 15は高濃度ポリシリコン等からなる
コンタクト層, 16はチャネル保護膜でSi3N4 膜またはSi
O2膜である。
の説明図である。図３(A) において, ゲート絶縁膜 3上
に逆スタッガ型TFT を形成する。図の逆スタッガ型TFT
において， 2は半導体活性層, 4 はゲート, 9はAl等か
らなるデータ配線, 15は高濃度ポリシリコン等からなる
コンタクト層, 16はチャネル保護膜でSi3N4 膜またはSi
O2膜である。
【００３２】図３(B) において, レジストマスク17を用
いてコンタクト孔を開口すると同時に電圧供給線4A上の
アルミナ膜 5をエッチング除去する。図３(C) におい
て, 遮光膜18となる厚さ150 nmのクロム(Cr)膜を被着
し，レジストマスク19をエッチングマスクにして遮光膜
18を加工する。このとき, 電圧供給線4Aも同時にエッチ
ング除去する。
いてコンタクト孔を開口すると同時に電圧供給線4A上の
アルミナ膜 5をエッチング除去する。図３(C) におい
て, 遮光膜18となる厚さ150 nmのクロム(Cr)膜を被着
し，レジストマスク19をエッチングマスクにして遮光膜
18を加工する。このとき, 電圧供給線4Aも同時にエッチ
ング除去する。
【００３３】図３(D) において, 保護膜10及び画素電極
12を形成して, 薄膜トランジスタマトリクス基板が完成
する。以上の実施の形態の説明にいて，上部配線 (デー
タ配線) のエッチングの代わりに, 上部遮光膜, 上部画
素電極膜のエッチングを用いても上記の実施の形態と同
等の効果が得られることは明らかである。
12を形成して, 薄膜トランジスタマトリクス基板が完成
する。以上の実施の形態の説明にいて，上部配線 (デー
タ配線) のエッチングの代わりに, 上部遮光膜, 上部画
素電極膜のエッチングを用いても上記の実施の形態と同
等の効果が得られることは明らかである。
【００３４】
【発明の効果】本発明によれば，ゲート配線またはデー
タ配線のうち一方の配線を陽極酸化し，その配線上にコ
ンタクト孔を開口する際に, 陽極酸化後に不要になった
電圧供給線上の陽極酸化膜を同時にエッチングし, ま
た，上部配線 (または上部遮光膜, または上部画素電
極) をエッチングする際に, 電圧供給線も同時にエッチ
ングすることにより, 電圧供給線を切断するためのフォ
トリソグラフィ工程及びエッチング工程を簡略化するこ
とができる。
タ配線のうち一方の配線を陽極酸化し，その配線上にコ
ンタクト孔を開口する際に, 陽極酸化後に不要になった
電圧供給線上の陽極酸化膜を同時にエッチングし, ま
た，上部配線 (または上部遮光膜, または上部画素電
極) をエッチングする際に, 電圧供給線も同時にエッチ
ングすることにより, 電圧供給線を切断するためのフォ
トリソグラフィ工程及びエッチング工程を簡略化するこ
とができる。
【００３５】特に, 本発明によれば, TFT により駆動回
路を構成している基板においても，駆動回路内部に複雑
に入り込んだ電圧供給線の切断を少ない工程数で容易に
行うことができる。
路を構成している基板においても，駆動回路内部に複雑
に入り込んだ電圧供給線の切断を少ない工程数で容易に
行うことができる。
【００３６】従って，本発明は, TFT マトリクス基板の
コストダウンに寄与することができる。
コストダウンに寄与することができる。
【図１】 本発明の原理説明図
【図２】 本発明の実施の形態の説明図(1)
【図３】 本発明の実施の形態の説明図(2)
【図４】 従来例の説明図
1 透明絶縁性基板 2 半導体活性層 3 SiO2からなるゲート絶縁膜 4 Alからなるゲート配線 4A 電圧供給線 5 陽極酸化膜でアルミナ膜 6 レジストマスク 7 層間絶縁膜でSi3N4 膜 8, 8A, 8B, 8C コンタクト孔 9 データ配線 10 保護膜でSi3N4 膜 11 コンタクト孔 12 画素電極 13 レジストマスク 14 レジストマスク 15 コンタクト層 16 チャネル保護膜 17 レジストマスク 18 遮光膜 19 レジストマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉川 浩太 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 和田 保 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇野有希子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 複数のゲート配線と複数のデータ配線が
行列状に配置され,その交点に薄膜トランジスタを有し,
ゲート配線とデータ配線のうち少なくとも一方の配線
を陽極酸化するための複数の電圧供給線が形成された薄
膜トランジスタマトリクス基板において，陽極酸化され
る配線と電圧供給線を陽極酸化した後に，その後のパタ
ーニング工程において該電圧供給線の切断を兼用するこ
とを特徴とする薄膜トランジスタマトリクス基板の製造
方法。 - 【請求項２】 透明絶縁性の基板上に半導体活性層を成
長し，該半導体活性層を所定の形にパターニングし，次
いで，該基板上にゲート絶縁膜を被着し，その上に前記
陽極酸化される配線としてゲート配線及び該ゲート配線
の表面を陽極酸化するための電圧供給線を形成し，該ゲ
ート配線及び該電圧供給線の表面に陽極酸化膜を形成す
る工程と，次いで，該基板上に層間絶縁膜を堆積し，該
ゲート配線上及び半導体活性層上及び該電圧供給線上の
該層間絶縁膜にそれぞれコンタクト孔を開口する工程
と，次いで，該ゲート配線上及び該電圧供給線上の該陽
極酸化膜をエッチング除去する工程と，次いで，該基板
上に前記上部配線としてデータ配線膜を被着し, データ
配線をパターニングすると共に，該電圧供給線を切断す
る工程とを有することを特徴とする請求項１記載の薄膜
トランジスタマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23822695A JPH0982977A (ja) | 1995-09-18 | 1995-09-18 | 薄膜トランジスタマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23822695A JPH0982977A (ja) | 1995-09-18 | 1995-09-18 | 薄膜トランジスタマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982977A true JPH0982977A (ja) | 1997-03-28 |
Family
ID=17027029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23822695A Pending JPH0982977A (ja) | 1995-09-18 | 1995-09-18 | 薄膜トランジスタマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527079B1 (ko) * | 1999-06-28 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| WO2006046676A1 (ja) * | 2004-10-25 | 2006-05-04 | Pioneer Corporation | 電子回路基板及びその製造方法 |
-
1995
- 1995-09-18 JP JP23822695A patent/JPH0982977A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527079B1 (ko) * | 1999-06-28 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| WO2006046676A1 (ja) * | 2004-10-25 | 2006-05-04 | Pioneer Corporation | 電子回路基板及びその製造方法 |
| JPWO2006046676A1 (ja) * | 2004-10-25 | 2008-05-22 | パイオニア株式会社 | 電子回路基板及びその製造方法 |
| US7968458B2 (en) | 2004-10-25 | 2011-06-28 | Pioneer Corporation | Electronic circuit board and its manufacturing method |
| JP4746557B2 (ja) * | 2004-10-25 | 2011-08-10 | パイオニア株式会社 | 電子回路基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4778560A (en) | Method for production of thin film transistor array substrates | |
| JP3717078B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| CN100501981C (zh) | 薄膜晶体管基板的制造方法 | |
| EP0301571B1 (en) | Thin film transistor array | |
| JPH09265113A (ja) | アクティブマトリクス型液晶表示装置およびその製造方 法 | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JP2001221992A (ja) | フリンジフィールド駆動液晶表示装置の製造方法 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| KR101051004B1 (ko) | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 | |
| JPH0982977A (ja) | 薄膜トランジスタマトリクス基板の製造方法 | |
| JPH06102528A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| JPS62286271A (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR101338988B1 (ko) | 액정표시소자 제조방법 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JPH05150268A (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| JPH0568708B2 (ja) | ||
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |