KR101338988B1 - 액정표시소자 제조방법 - Google Patents
액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR101338988B1 KR101338988B1 KR1020060127465A KR20060127465A KR101338988B1 KR 101338988 B1 KR101338988 B1 KR 101338988B1 KR 1020060127465 A KR1020060127465 A KR 1020060127465A KR 20060127465 A KR20060127465 A KR 20060127465A KR 101338988 B1 KR101338988 B1 KR 101338988B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- region
- pattern
- substrate
- semiconductor layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 86
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 146
- 229920002120 photoresistant polymer Polymers 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000002425 crystallisation Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 230000000903 blocking effect Effects 0.000 claims description 16
- 230000008025 crystallization Effects 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 97
- 239000010409 thin film Substances 0.000 description 37
- 230000005540 biological transmission Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 239000011810 insulating material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시소자 제조방법에 관한 것으로, 본 발명에 따른 액정표시소자 제조방법은 제1영역과 제2영역으로 구분되는 기판을 제공하는 단계; 상기 기판의 제1영역과 제2영역에 반도체층과 제1 게이트절연막을 적층하는 단계; 상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하여 상기 제1영역상에 제1 반도체층패턴과 제1 게이트절연막패턴을 형성하고, 상기 제2영역상에 제2 반도체층패턴을 형성하는 단계; 상기 제1, 2 반도체층패턴과 제1 게이트절연막패턴을 포함한 기판상에 제2 게이트절연막을 형성하는 단계; 상기 제1영역과 제2영역에 위치하는 제2게이트절연막상에 제1, 2 게이트전극을 각각 형성하는 단계; 및 상기 제1영역과 제2영역에 위치하는 게이트전극양측아래의 제1, 2 반도체층패턴에 불순물이온을 주입하여 제1, 2 소스/드레인영역을 각각 형성하는 단계를 포함하여 구성된다.
다결정실리콘층, 구동회로부, 제1게이트절연막패턴, 회절마스크
Description
도 1a 내지 1i는 종래기술에 따른 액정표시소자의 박막트랜지스터의 제조공정을 순차적으로 나타내는 공정단면도.
도 2는 본 발명에 따른 구동회로 일체형 액정표시소자의 구조를 개략적으로 나타내는 평면도.
도 3a 내지 3n은 본 발명에 따른 액정표시소자의 박막트랜지스터의 제조공정을 순차적으로 나타내는 공정단면도.
- 도면의 주요부분에 대한 부호설명 -
101 : 어레이기판 103 : 다결정실리콘층
103a : 제1 다결정실리콘층패턴 103b : 제2 다결정실리콘층패턴
103c, 103d : 제1 소스/드레인영역 103e, 103f : 제2 소스/드레인영역
105 : 게이트절연막 107a, 107b : 제1, 2 감광막패턴
109 : 회절마스크 109a : 제1 투과영역
109b : 차단영역 109c: 제2 투과영역
111 : 제2 게이트절연막 113 : 게이트금속층
113a: 제1 게이트전극 113b : 제2 게이트전극
115 : 층간절연막
115a, 115b, 115c, 115d : 제1, 2, 3, 4 콘택홀
117a, 117b : 제1 소스/드레인전극 117c, 117d : 제2 소스/드레인전극
본 발명은 액정표시소자 제조방법에 관한 것으로, 보다 상세하게는 액정표시소자의 구동회로부와 화소부의 각 트랜지스터에 다른 전압을 인가하기 위해 두께가 서로 다른 게이트절연막을 구비한 박막트랜지스터를 동시에 형성할 수 있는 액정표시소자 제조방법에 관한 것이다.
최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있다.
디스플레이가 향후 주요한 위치를 점하기 위해서는 저소비 전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다.
현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품산업으로서 성장하고 있다.
일반적으로, 액정표시장치는 매트릭스 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절하므로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
상기 액정표시장치에 주로 사용되는 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막트랜지스터를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
그러나, 상기 비정질실리콘 박막트랜지스터의 전기적 이동도로는 1 MHz 이상의 고속동작을 요구하는 주변회로에 이용하는데는 한계가 있다.
따라서, 전계효과 이동도(field effect mobility)가 상기 비정질실리콘 박막트랜지스터에 비해 큰 다결정실리콘(polycrystalline silicon; poly-Si) 박막트랜지스터를 이용하여 유리기판상에 화소부와 구동회로부를 동시에 집적하는 기술이 이용되고 있다.
상기 다결정실리콘의 이동도 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며, 이로 인한 표시장치의 고정세화가 용이해진다.
또한, 화소부의 신호전압의 충전시간의 감소로 인해 전달신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
그리고, 상기 다결정실리콘 박막트랜지스터는 높은 구동전압(약 25 V)을 갖는 비정질실리콘 박막트랜지스터에 비해 약 10 V 미만의 전압에서도 구동이 가능하므로 전력 소모를 감소시킬 수 있다.
이러한 관점에서, 다결정실리콘 박막트랜지스터를 이용한 종래기술에 따른 액정표시소자 구조에 대해 설명하면 다음과 같다.
도면에 도시하지 않았지만, 종래기술에 따른 액정표시소자는 크게 어레이기판과 컬러필터기판 및 상기 어레이기판과 컬러필터기판사이에 형성된 액정층으로 이루어져 있다.
상기 어레이기판에는 단위 화소들이 매트릭스 형태로 배열된 화상표시영역인 화소부와, 상기 화소부의 외곽에 위치한 게이트구동회로부와 데이터구동회로부로 구성된 구동회로부가 마련되어 있다.
여기서, 상기 어레이기판의 화소부는 상기 어레이기판위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.
상기 박막트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로서 전계에 의하여 전류의 흐름을 조절하는 일종의 전계효과 트랜지스터(Field Effect Transistor; FET)이다.
상기 어레이기판의 구동회로부를 구성하는 게이트구동회로부와 데이터구동회로부는 입력되는 신호를 적절하게 출력시키기 위하여 인버터 (inverter)인 CMOS (Complementary Metal Oxide Semiconductor) 구조의 박막트랜지스터를 사용한다.
상기 컬러필터기판에는 컬러를 구현하는 컬러필터(미도시)와 상기 어레이기판에 형성된 화소전극의 대향전극인 공통전극(미도시)이 형성되어 있다.
상기한 바와같이, 액정표시소자를 구성하는 화소부와 구동회로부에는 다수의 박막트랜지스터가 구비되어 있다.
그런데, 액정표시소자상에 다양한 회로를 집적화하기 위해서는 문턱전압 (Vth) 특성 및 파괴전압(breakdown voltage) 특성 등이 상이한 박막트랜지스터가 형성될 필요성이 있다.
이러한 관점에서, 서로 다른 두께의 게이트절연막을 가진 박막트랜지스터를 구비한 종래기술에 따른 액정표시소자 제조방법에 대해 도 1a 내지 도 1i를 참조하여 설명하면 다음과 같다.
도 1a 내지 1i는 종래기술에 따른 액정표시소자의 박막트랜지스터의 제조공정을 순차적으로 나타내는 공정단면도이다.
도 1a를 참조하면, 제1영역과 제2영역으로 구분된 투명한 어레이기판(11)상에 비정질실리콘층(a-SiH)(13)을 일정두께만큼 증착한다. 이때, 상기 어레이기판 (11)의 제1영역(I)은 화소부이고, 상기 제2영역(II)은 구동회로부를 나타낸다.
그다음, 상기 비정질실리콘층(13)을 레이저 아닐링 등의 결정화방법에 의해결정화하여 다결정실리콘층(13)을 형성한다.
이어서, 도 1b를 참조하면, 제1 마스크공정에 의해 상기 다결정실리콘층(13)을 선택적으로 패터닝하여 제1영역(I)과 제2영역(II)에 제1, 2 액티브패턴(13a) (13b)을 각각 형성한다.
그다음, 상기 제1, 2 액티브패턴(13a)(13b)을 포함한 어레이기판(11) 전체에 SiO2 등의 무기절연물질을 이용하여 게이트절연막(15)을 증착한다. 이때, 상기 제1영역과 제2영역에 위치하는 게이트절연막(15) 두께는 동일하다.
이어서, 도 1c를 참조하면, 제2마스크공정을 실시하기 위해, 상기 게이트절연막(15)상에 감광물질(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 통해 상기 감광물질층을 선택적으로 패터닝하여 상기 제1영역상에 위치하는 게이트절연막(15)상에 제1 감광막패턴(17)을 형성한다.
그다음, 상기 제1 감광막패턴(17)을 블로킹막(blocking layer)으로 하여 상기 제2영역의 게이트절연막(15)부분을 희석된 HF 에천트를 이용한 습식각공정을 통해 선택적으로 식각한다.
이때, 상기 제1영역에 위치하는 게이트절연막(15)부분은 제1게이트절연막 (13a)으로 사용되고, 상기 선택적으로 식각된 제2영역에 위치하는 게이트절연막은 제2게이트절연막(13b)으로 사용된다.
또한, 상기 선택적으로 식각된 제2영역의 제2 게이트절연막(13b) 부분은 제1영역의 제1 게이트절연막(13a) 부분에 비해 일정 두께만큼 얇게 형성된다.
이어서, 도 1d를 참조하면, 상기 제1 감광막패턴(17)을 제거한후 상기 제1게이트절연막(15a)과 제2게이트절연막(15b)상에 도전물질을 증착하여 게이트 도전금속층(19)을 형성한다.
그다음, 도면에는 도시하지 않았지만, 제3마스크공정을 실시하기 위해, 상기 게이트 도전금속층(19)상에 감광물질을 도포한후 포토리소그라피 공정기술을 이용한 노광 및 현상공정에 의해 상기 감광물질층을 선택적으로 패터닝하여 제2 감광막패턴(미도시)을 형성한다.
이어서, 도 1e를 참조하면, 상기 제2 감광막패턴(미도시)을 마스크로 상기 게이트 도전금속층(19)을 선택적으로 패터닝하여 상기 제1영역과 제2영역에 제1 게이트전극(19a)과 제2 게이트전극(19b)을 형성한다.
그다음, 도 1f를 참조하면, 상기 제2 감광막패턴을 제거한후 상기 제1 게이트전극(19a)과 제2 게이트전극(19b)양측 아래의 상기 제1, 2 액티브패턴(13a)(13b)에 n+ 불순물 이온을 주입하여 제1영역과 제2영역에 위치하는 상기 제1, 2 액티브패턴(13a)(13b)에 제1 소스/드레인영역(13c)(13d)와 제2 소스/드레인영역(13e) (13f)을 각각 형성한다.
이어서, 도 1g를 참조하면, 상기 제1 게이트전극(19a)과 제2 게이트전극 (19b)을 포함한 기판전체에 실리콘산화막 또는 실리콘질화막과 같은 무기절연물질을 이용하여 층간절연막(21)을 형성한다.
그다음, 도면에는 도시하지 않았지만, 제3 마스크공정을 실시하기 위해, 상기 층간절연막(21)상에 감광물질(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 통해 상기 감광물질층을 선택적으로 패터닝하여 제3 감광막패턴(미도시)을 형성한다.
이어서, 도 1h를 참조하면, 상기 제3 감광막패턴(미도시)을 블로킹막으로 하여 상기 층간절연막(21)과 그 하부에 있는 제1, 2 게이트절연막(15a, 15b)을 선택적으로 제거하여 상기 제1영역과 제2영역에 각각 위치하는 제1, 2 소스/드레인영역 (13c, 13d) (13e, 13f) 일부를 노출시키는 제1, 2, 3, 4 콘택홀(23a, 23b, 23c, 23d)을 형성한다.
그다음, 도면에는 도시하지 않았지만, 상기 제3 감광막패턴을 제거한후 상기 제1, 2, 3, 4 콘택홀(23a, 23b, 23c, 23d)을 포함한 상기 층간절연막(21)상에 도전금속층(미도시)을 증착한다.
이어서, 도면에는 도시하지 않았지만, 제4 마스크공정을 실시하기 위해, 상기 도전금속층(미도시)상에 감광물질(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 통해 상기 감광물질층을 선택적으로 패터닝하여 제4 감광막패턴(미도시)을 형성한다.
이어서, 도 1i를 참조하면, 상기 제4 감광막패턴(미도시)을 블로킹막으로 하여 상기 도전금속층을 선택적으로 제거하여 제1 소스/드레인전극(25a, 25b) 및 제2 소스/드레인전극(25c, 25d)을 형성하므로써 박막트랜지스터 제조를 완료한다.
상기한 바와같이, 종래기술에 따른 액정표시소자 제조방법에 의하면 다음과 같은 문제점이 있다.
종래기술에 따른 액정표시소자 제조방법은 액정표시소자상에 다양한 회로를 집적화시키기 위해 문턱전압 특성 및 파괴전압(breakdown voltage) 특성 등이 상이한 박막트랜지스터를 동시에 형성해야 하는데, 이러한 박막트랜지스터를 형성하기 위해서는 서로 다른 두께를 가진 이중 게이트절연막을 사용해야 한다.
그런데, 종래기술에 따른 액정표시소자 제조방법은 서로 다른 두께를 가진 이중 게이트절연막을 형성하기 위해 추가적인 마스크공정이 요구되기 때문에 제조 공정이 복잡해지고, 그로 인해 제조비용이 증가하게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것 으로서, 본 발명의 목적은 추가적인 마스크공정없이 서로 다른 두께를 가진 이중 게이트절연막을 형성할 수 있어 제조공정의 단순화 및 제조비용을 감소시킬 수 있는 액정표시소자 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 제1영역과 제2영역으로 구분되는 기판을 제공하는 단계; 상기 기판의 제1영역과 제2영역에 반도체층과 제1 게이트절연막을 적층하는 단계; 상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하여 상기 제1영역상에 제1 반도체층패턴과 제1 게이트절연막패턴을 형성하고, 상기 제2영역상에 제2 반도체층패턴을 형성하는 단계; 상기 제1, 2 반도체층패턴과 제1 게이트절연막패턴을 포함한 기판상에 제2 게이트절연막을 형성하는 단계; 상기 제1영역과 제2영역에 위치하는 제2게이트절연막상에 제1, 2 게이트전극을 각각 형성하는 단계; 및 상기 제1영역과 제2영역에 위치하는 게이트전극양측아래의 제1, 2 반도체층패턴에 불순물이온을 주입하여 제1, 2 소스/드레인영역을 각각 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 표시영역과 비표시영역으로 구분되는 기판을 제공하는 단계; 상기 기판의 표시영역과 비표시영역에 반도체층과 제1 게이트절연막을 적층하는 단계; 상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하여 상기 표시영역상에 제1 반도체층패턴과 제1 게이트절연막패턴을 형성하고, 상기 비표시영역상에 제2 반도체층패턴을 형성하는 단계; 상기 제1, 2 반도체층패턴과 제1 게이트절연막패턴을 포함한 기판상에 제2 게이트절연막을 형성하는 단계; 상기 표시영역과 비표시영역에 위치하는 제2게이트 절연막상에 제1, 2 게이트전극을 각각 형성하는 단계; 및 상기 표시영역과 비표시영역에 위치하는 게이트전극양측아래의 제1, 2 반도체층패턴에 불순물이온을 주입하여 제1, 2 소스/드레인영역을 각각 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 액정표시소자 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 구동회로 일체형 액정표시소자의 구조를 개략적으로 나타내는 평면도이다.
도 2를 참조하면, 본 발명에 따른 액정표시소자는 크게 어레이기판(101)과 컬러필터기판(131) 및 상기 어레이기판(101)과 컬러필터기판(131)사이에 형성된 액정층(미도시)으로 이루어져 있다.
상기 어레이기판(101)에는 단위 화소들이 매트릭스 형태로 배열된 화상표시영역인 화소부(100)와, 상기 화소부(100)의 외곽에 위치한 게이트구동회로부(123)와 데이터구동회로부(125)로 구성된 구동회로부(120)가 마련되어 있다.
여기서, 도면에 도시하지 않았지만, 상기 어레이기판(101)의 화소부(100)는 상기 어레이기판(101)위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인(미도시)과 데이터라인(미도시), 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막트랜지스터(미도시) 및 상기 화소영역에 형성된 화소전극(미도시)으로 구성된다.
상기 박막트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계효과 트랜지스터(Field Effect Transistor; FET)이다.
상기 어레이기판(101)의 구동회로부(120)를 구성하는 게이트구동회로부(123)와 데이터구동회로부(125)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터 (inverter)인 CMOS (Complementary Metal Oxide Semiconductor) 구조의 박막트랜지스터를 사용한다.
상기 컬러필터기판(131)에는 광을 차단하여 화상영역을 한정하는 블랙매트릭스(미도시)와 컬러를 구현하는 컬러필터(미도시)가 형성되어 있다.
또한, 상기 어레이기판(101)에는 상기 화소전극의 대향전극인 공통전극(미도시)이 형성되어 있다. 이때, 상기 공통전극(미도시)은, 액정 구현모드에 따라 컬러필터기판에 형성될 수도 있다.
이와 같이 구성된 상기 어레이기판(101)과 컬러필터기판(131)은 스페이서 (spacer) (미도시)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 화소부(100)의 외곽에 형성된 실패턴(seal pattern) (미도시)에 의해 합착되어 단위 액정표시소자를 이루게 된다.
이때, 상기 어레이기판(101)과 컬러필터기판(131)의 합착은 어레이기판(101)또는 컬러필터기판(131)에 형성된 합착키(미도시)를 통해 이루어진다.
상기한 바와 같이, 액정표시소자를 구성하는 화소부(100)와 구동회로부(120)에는 다수의 박막트랜지스터(미도시)가 구비되어 있다.
그런데, 액정표시패널에 다양한 회로를 집적화하기 위해서는 문턱전압 (Vth) 특성 및 파괴전압(breakdown voltage) 특성 등이 상이한 박막트랜지스터가 형성된다.
상기한 바와 같이, 문턱전압 특성 및 파괴전압(breakdown voltage) 특성 등이 상이한 박막트랜지스터를 형성하기 위해서는 서로 다른 두께를 가진 이중 게이트절연막을 사용한다.
이러한 서로 다른 두께를 가진 이중 게이트절연막을 구비한 본 발명에 따른 액정표시소자 제조방법에 대해 도 3a 내지 도 3n을 참조하여 설명하면 다음과 같다.
도 3a 내지 3n은 본 발명에 따른 액정표시소자의 박막트랜지스터의 제조공정을 순차적으로 나타내는 공정단면도이다.
도 3a를 참조하면, 제1영역과 제2영역으로 구분된 투명한 어레이기판(101)상에 비정질실리콘층(a-SiH)(미도시)을 일정두께만큼 증착한다. 이때, 상기 어레이기판 (101)의 제1영역(I)은 화소부이고, 상기 제2영역(II)은 구동회로부를 나타낸다. 또는, 경우에 따라 상기 제1영역(I)와 상기 제2영역(II)은 구동회로부의 먹스회로부, 쉬프트 레벨회로부 또는 게이트회로부, 데이터회로부중에서 어느 하나일 수도 있다. 본 발명에서는 제1영역(I)은 화소부이고, 상기 제2영역(II)은 구동회로부인 경우에 대해서 설명하기로 한다.
이때, 상기 비정질실리콘층(미도시)을 증착하는 방법으로는 저압 화학기상증착 (Low Pressure Chemical Vapor Deposition; LPCVD) 방법과 플라즈마 화학기상증 착 (Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법이 있다.
상기 플라즈마 화학기상증착방법으로 비정질실리콘 박막을 증착할 경우에는 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20% 내외의 수소원자가 상기 비정질 실리콘 박막내에 포함된다.
따라서, 상기 플라즈마 화학기상증착방법으로 비정질 실리콘 박막을 증착하는 경우에는 상기 박막내에 존재하는 수소 원자들을 외부로 배출시키는 탈수소화 (dehydrogenation)공정을 진행할 필요가 있다.
그다음, 상기 비정질실리콘층(미도시)을 레이저 아닐링 등의 결정화방법에 의해결정화하여 다결정실리콘층(103)을 형성한다.
이때, 상기 비정질실리콘층을 결정화하는 방법으로는, 레이저 아닐링방법이외에 전기장을 인가하여 금속유도결정화(matal induced crystallization; MIC)를 촉진시키는 FEMIC (field enhanced metal induced crystallization)방법 또는 자기장 결정화방법 (AMFC; alternating magnetic field crystallization) 등을 이용한다.
또한, 상기 비정질실리콘층(103)을 결정화시키는 방법으로는 상기 FEMIC (field enhanced metal induced crystallization)방법 또는 자기장 결정화방법이외에도 고온 가열방법, 순차적 수평 결정화방법(sequential lateral solidification; SLS), 메탈 금속을 결정화의 촉매로 사용하는 금속유도결정화방법 (metal induced crystallization; MIC)중에서 어느 하나를 선택하여 사용할 수도 있다.
여기서, 상기 AMFC 결정화방법은 비정질실리콘에 교번자기장을 인가하여 실 리콘층내에 유도기전력을 형성하여 결정화를 촉진시키는 방법이다.
특히, 상기 FEMIC 방법 또는 AMFC 결정화방법에 의해 비정질실리층은 500℃ 이하, 약 430℃ 정도에서 결정화가 진행될 수 있다.
또한, 상기 고온가열방법은 고온의 퍼니스(furnace)에서 장시간 비정질 실리콘을 가열 및 냉각하는 과정을 통해 결정화하는 방법이다.
상기 순차적 수평 결정화방법은 레이저를 이용하여 수평으로 순차적으로 결정화가 이루어지도록 하는 방법이다.
그리고, 금속유도 결정화방법(MIC)은 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키고 상기 금속 입자를 결정화의 촉매로 사용하는 결정화방법인데, 이 방법은 약 500℃ 정도의 저온에서도 금속 원소에 의해 비정질 실리콘이 결정질 실리콘으로 상변화가 유도되는 현상을 나타낸다.
또한, 상기 비정질실리콘층을 결정화하는 방법으로 레이저를 이용한 레이저 어닐링방법을 이용하는 경우에는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 아닐링(Eximer Laser Annealing; ELA) 방법을 이용한다.
그다음, 도 3b를 참조하면, 상기 결정화된 다결정실리콘층(103)상에 SiO2 등의 무기절연물질을 이용하여 제1 게이트절연막(105)을 증착한다.
이때, 상기 제1 게이트절연막(105)은 소자의 전체 게이트절연막 두께를 500 ∼ 1000 Å로 증착하는 경우에, 약 10 ∼ 500 Å 두께로 증착하며, 바람직하게는 200∼300 Å 두께로 증착한다.
이러한 두께로 제1 게이트절연막을 형성하는 경우는 다결정실리콘을 액티브층으로 사용하는 경우이다.
반면에, 비정질실리콘을 액티브층으로 사용하는 경우, 소자의 전체 게이트절연막 두께를 2000 ∼ 4000 Å로 증착하여 설계할때 제1 게이트절연막(105)은 약 10 ∼ 2000 Å 두께로 증착하며, 바람직하게는 200 ∼ 1500 Å 두께로 증착하는 것이 바람직하다.
이어서, 도 3c를 참조하면, 제1마스크공정을 실시하기 위해, 상기 제1 게이트절연막(105)상에 감광막(107)을 도포한다.
그다음, 제1마스크공정을 실시하기 위해, 상기 감광막(107)이 형성된 어레이기판(101) 전면에 슬릿영역을 포함하는 회절마스크(109)을 통해 광을 조사한다.
이때, 상기 회절마스크(109)에는 광을 모두 투과시키는 제1투과영역(109a)과 조사된 모든 광을 차단하는 차단영역(109b) 및 광의 일부만 투과시키는 제2투과영역(109c)이 마련되어 있으며, 상기 회절마스크(109)를 투과한 빛만이 감광막(107)에 조사된다.
상기 회절마스크(109)는 제2투과영역(109c)이 슬릿구조를 가지고 있으며, 상기 제2 투과영역(109c)을 통해 조사되는 노광량은 빛을 모두 투과시키는 제1 투과영역(109a)에 조사되는 노광량보다 적게 된다.
따라서, 상기 감광막(107)을 형성한후 상기 감광막(107)에 부분적으로 슬릿영역 즉 제2투과영역(109c)이 마련된 회절마스크(109)를 사용하여 노광 및 현상하 게 되면, 상기 제2투과영역(109c)에 남아 있는 감광막의 두께와 차단영역(109b)에 남아 있는 감광막의 두께가 다르게 된다.
이때, 상기 감광막(107)으로 포지티브 타입의 감광막을 사용하는 경우에는 상기 슬릿영역 즉, 제2투과영역(109c)에 남아 있는 감광막의 두께는 차단영역 (109b)에 남아 있는 감광막의 두께보다 적게 되며, 네거티브 타입의 감광막을 사용하는 경우에는 상기 제2투과영역(109c)에 남아 있는 감광막의 두께는 제1 투과영역 (109a)에 남아 있는 감광막의 두께보다 적게 된다.
이때, 본 발명의 실시예에서는 포지티브 타입의 감광막을 사용하였으나, 본 발명이 이에 한정되는 것은 아니며, 네거티브 타입의 감광막을 사용할 수도 있다.
이어서, 도 3d를 참조하면, 상기 회절마스크(109)를 통해 노광된 감광막 (107)을 현상하면, 상기 차단영역(109b)을 통해 모든 광이 차단된 영역에는 제1감광막패턴(107a)이 형성되고, 상기 제2투과영역(109c)을 통해 광의 일부가 차단된 영역에는 상기 제1감광막패턴(107a)보다 얇은 소정 두께의 제2 감광막패턴(107b)이형성된다.
이때, 상기 광이 모두 조사된 제1 투과영역(109a)에는 감광막이 모두 제거되어 그 아래의 게이트절연막(105) 표면이 노출되게 된다.
또한, 상기 제1감광막패턴(107a)은 제1영역에 위치하고, 상기 제2 감광막패턴(107b)은 제2영역에 위치한다.
그다음, 도 3e를 참조하면, 상기 제1감광막패턴(107a)과 제2감광막패턴 (107b)을 블로킹막으로 사용하여 상기 게이트절연막(105)과 다결정실리콘층(103)을 선택적으로 제거하여 제1게이트절연막패턴(105a, 105b)과 제1, 2 다결정실리콘층패턴(103a)(103b)을 각각 형성한다.
이때, 상기 제1게이트절연막패턴(105a)과 제1 다결정실리콘층패턴(103a)은 제1영역(I)상에 위치하고, 상기 제1게이트절연막패턴(105b)과 제2다결정실리콘층패턴(103b)은 제2영역(II)상에 위치한다.
또한, 상기 제2영역(II)상에 위치하는 제1게이트절연막패턴(105b)은 후속공정에서 제거된다.
그리고, 상기 제1, 2 다결정실리콘층패턴(103a, 103b)은 각각 제1영역(I)과 제2영역(II)에 형성되는 소자의 액티브층으로 사용된다.
이어서, 도 3f를 참조하면, O2 가스를 이용한 에싱(ashing)공정을 실시하여 상기 제2영역(II)상에 위치하는 제2감광막패턴(107b)을 완전히 제거하여 그 아래의 제1게이트절연막패턴(105b) 표면을 노출시킨다.
이때, 상기 제1영역(I)상에 위치하는 제1감광막패턴(107a)은 상기 완전 제거된 상기 제2감광막패턴(107b) 두께만큼 제거된다.
그다음, 도 3g를 참조하면, 상기 노출된 제1게이트절연막패턴(105b)을 제거한후 제1영역(I)상에 남아 있는 상기 제1감광막패턴(107a)을 제거한다.
이때, 상기 제1영역(I)에는 제1게이트절연막패턴(105a)과 제1다결정실리콘층패턴(103a)이 남아 있게 되고, 상기 제2영역(II)에는 제2다결정실리콘층패턴(103b)이 남아 있게 된다.
이어서, 도 3h를 참조하면, 상기 제1게이트절연막패턴(105a)과 제1다결정실리콘층패턴(103a) 및 제2다결정실리콘층패턴(103b)을 포함한 어레이기판(101)상에 실리콘산화막 또는 실리콘질화막과 같은 무기절연물질을 이용하여 제2게이트절연막 (111)을 증착한다.
이때, 상기 제1영역(I)상에 위치하는 제2게이트절연막(111)부분은 제1게이트절연막패턴(105a)과 함께 제1 소자의 게이트절연막으로 사용되며, 상기 제2영역(II)상에 위치하는 제2게이트절연막(111)부분은 제2 소자의 게이트절연막으로 사용된다.
그다음, 도 3i를 참조하면, 상기 제2게이트절연막(111)상에 Mo, AlNd, Al, Ti, Ta 또는 이들 합금 물질 또는 기타 다른 금속물질을 스퍼터링방법 또는 다른 금속 증착방법으로 증착하여 게이트금속층(113)을 형성한다.
이때, 상기 Mo, AlNd, Al, Ti, Ta 또는 Cr 과 같은 도전물질은 열적 안정성 (thermal stability)이 우수하고, 힐락과 같은 결함이 발생하지 않는 장점을 갖고 있다.
이어서, 제2마스크공정을 실시하기 위해, 도면에는 도시하지 않았지만, 상기 게이트금속층(113)상에 감광물질을 도포하고, 이를 노광마스크를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상한 후 이를 패터닝하여 제2 감광막패턴(미도시)을 형성한다.
그다음, 도 3j를 참조하면, 상기 제2 감광막패턴(미도시)을 마스크로 상기 게이트금속층(113)을 선택적으로 제거하여 상기 제1영역(I)에 위치하는 제2게이트 절연막(111)부분상에 제1 게이트전극(113a)을 형성하고, 상기 제2영역(II)에 위치하는 제2게이트절연막(111)부분상에 제2게이트전극(113b)를 형성한다.
이때, 상기 제1게이트전극(113a)아래에 위치하는 제2게이트절연막(111)과 제1게이트절연막패턴(105a)은, 전술한 바와같이, 소정 두께(T1)의 게이트절연막으로 사용되며, 상기 제2영역(II)상에 위치하는 제2게이트절연막(111)부분은 소정 ㄷ두께(T2)의 게이트절연막으로 사용된다.
따라서, 상기 제1영역의 게이트절연막 두께(T1)는 제2영역의 게이트절연막 두께(T2)보다 제1게이트절연막패턴(105a)의 두께만큼 두껍게 형성된다.
그러므로, 상기 제1영역에 형성되는 제1소자의 게이트절연막과 제2영역에 형성되는 제2소자의 게이트절연막은 서로 다른 두께를 갖게 된다.
이어서, 도 3k를 참조하면, 상기 제2감광막패턴(미도시)를 제거한후 상기 제1, 2 게이트전극(113a, 113b)양측 아래의 제1, 2 다결정실리콘층패턴(103a, 103b)에 N+ 또는 P+ 불순물 이온을 주입하여 제1 소스/드레인영역(103c, 103d)과 제2 소스/드레인영역(103e, 103f)를 각각 형성한다.
그다음, 도 3l을 참조하면, 상기 제1, 2 게이트전극(113a, 113b)을 포함한 제2게이트절연막(111)상에 실리콘산화막 또는 실리콘질화막과 같은 무기절연물질을 이용하여 층간절연막(115)을 증착한다.
이때, 상기 층간절연막(115)을 형성하는 물질로는 상기와 같은 무기절연물질이외에 고개구율을 구현하기 위해 유전율이 낮은 벤조사이클로부텐 (Bensocyclo- butene; BCB) 또는 아크릴과 같은 유기절연물질을 사용할 수도 있다.
이어서, 제3마스크공정을 실시하기 위해, 도면에는 도시하지 않았지만, 상기 층간절연막(115)상에 감광물질을 도포하고, 이를 노광마스크를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상한 후 이를 패터닝하여 제3 감광막패턴(미도시)을 형성한다.
그다음, 도 3m을 참조하면, 상기 제3감광막패턴(미도시)을 블로킹막으로 하여 상기 층간절연막(115)과 제2게이트절연막(111)과 제1게이트절연막패턴(105a)을 선택적으로 제거하여 상기 제1, 2 소스/드레인영역(103c, 103d, 103e, 103f)을 각각 노출시키는 제1, 2, 3, 4 콘택홀(115a, 115b, 115c, 115d)을 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 제1, 2, 3, 4 콘택홀(115a, 115b, 115c, 115d)을 포함한 상기 층간절연막(115)상에 Mo, AlNd, Al, Ti, Ta 또는 이들 합금 물질 또는 기타 다른 금속물질을 스퍼터링방법 또는 다른 금속 증착방법으로 증착하여 도전금속층(117)을 형성한다.
그다음, 제4마스크공정을 실시하기 위해, 도면에는 도시하지 않았지만, 상기 도전금속층(117)상에 감광물질을 도포하고, 이를 노광마스크를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상한 후 이를 패터닝하여 제4 감광막패턴(미도시)을 형성한다.
이어서, 도 3n을 참조하면, 상기 제4감광막패턴(미도시)을 마스크로 상기 도전금속층(117)을 선택적으로 제거하여 상기 제1소스/드레인영역(103c, 103d)과 각각 접속되는 제1 소스/드레인전극(117a, 117b)과, 상기 제2소스/드레인영역(103e, 103f)과 각각 접속되는 제2 소스/드레인전극(117c, 117d)을 형성하고 제4감광막패 턴(미도시)을 제거하므로써 박막트랜지스터 제조를 완료한다.
상기한 바와같이 제조되는 박막트랜지스터는 본 발명에서 예시한 액정표시소자뿐만 아니라 유기전계발광소자, 기타 반도체소자 등에도 적용이 가능하다.
한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기에서 설명한 바와같이, 본 발명에 따른 액정표시소자 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 액정표시소자 제조방법은 구동회로부와 화소영역부, 또는 구동회로부의 각 박막트랜지스터에 다른 전압을 인가하기 위해 문턱전압이 다른 소자가 요구되는 경우에 대응하기 위해 게이트절연막 두께가 다른 박막트랜지스터를 동시에 형성할 수 있다.
이렇게 게이트절연막 두께가 다른 박막트랜지스터를 형성하기 위해 다결정실리콘막위에 제1게이트절연막을 형성하고, 회절마스크를 이용한 패터닝공정을 통해 회절되는 영역에는 두께가 얇은 게이트절연막을 형성하고, 감광막으로 블로킹되는 영역은 게이트절연막을 두껍게 형성하므로써 서로 다른 두께를 갖는 게이트절연막을 구비한 박막트랜지스터를 동시에 형성할 수 있다.
따라서, 이중 게이트 산화막 형성을 통해 문턱전압이 다른 소자를 하나의 패 널상에 동시에 제조할 수 있어 부가가치가 높은 설계가 가능하다.
더우기, 기존과 같이 서로 다른 두께를 갖는 게이트절연막을 형성하기 위해 사용되었던 마스크가 필요없게 되므로써 제조공정이 단순화되고 그에 따른 제조비용이 절감된다.
Claims (25)
- 제1영역과 제2영역으로 구분되는 기판을 제공하는 단계;상기 기판의 제1영역과 제2영역에 반도체층과 제1 게이트절연막을 적층하는 단계;상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하여 상기 기판의 상기 제1영역상에는 제1 반도체층패턴과 제1 게이트절연막패턴을 형성하고, 상기 기판의 상기 제2영역상에는 제2 반도체층패턴을 형성하는 단계;상기 제1영역에 있는 상기 제1 게이트절연막패턴 및 그 아래의 상기 제1 반도체층패턴과, 상기 제2영역에 있는 상기 제2 반도체층패턴을 포함한 기판 전면에 제2 게이트절연막을 형성하는 단계;상기 기판의 상기 제1영역과 제2영역에 위치하는 상기 제2 게이트절연막 상에 제1, 2 게이트전극을 각각 형성하는 단계; 및상기 기판의 상기 제1영역과 제2영역에 각각 위치하는 상기 제1, 2 게이트전극 양측아래의 상기 제1, 2 반도체층패턴에 불순물이온을 주입하여 제1, 2 소스/드레인영역을 각각 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기 반도체층은 폴리실리콘 또는 비정질실리콘인 것을 특징으로하는 액정표시소자 제조방법.
- 제2항에 있어서, 상기 폴리실리콘은 비정질실리콘을 결정화하여 형성하는 것 을 특징으로하는 액정표시소자 제조방법.
- 제3항에 있어서, 상기 비정질실리콘을 결정화하는 방법으로는, 금속유도결정화(matal induced crystallization; MIC)를 촉진시키는 FEMIC(field enhanced metal induced crystallization)방법, AMFC 결정화방법, 고온 가열방법, 메탈 금속을 결정화의 촉매로 사용하는 금속유도결정화방법(metal induced crystallization; MIC), 레이저를 이용하여 수평으로 순차적으로 결정화가 이루어지도록 하는 방법중에서 어느 하나를 이용하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제1항에 있어서, 상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하는 단계는,상기 제1 게이트절연막상에 감광막을 도포하는 단계;회절마스크를 이용하여 상기 감광막을 노광 및 현상하여 상기 기판의 제1영역과 제2영역에 서로 다른 두께를 갖는 제1감광막패턴과 제2감광막패턴을 형성하는 단계;상기 제1, 2 감광막패턴을 마스크로 상기 제1 게이트절연막과 반도체층을 선택적으로 패터닝하는 단계;상기 제1감광막패턴과 제2감광막패턴을 선택적으로 제거하여 상기 제1감광막패턴 일부와 제2감광막패턴을 완전 제거하여 제2감광막패턴아래의 패터닝된 제1 게이트절연막을 노출시키는 단계; 및상기 제2영역에 위치하는 제1 게이트절연막을 제거한후 상기 제1영역에 있는 제1감광막패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로하는 액정표시소자 제조방법.
- 제5항에 있어서, 상기 회절마스크는 광차단부와 광투과부 및 반투과부로 구성된 것을 특징으로하는 액정표시소자 제조방법.
- 제6항에 있어서, 상기 회절마스크의 광차단부는 상기 기판의 제1영역의 감광막부분상에 위치하고, 상기 반투과부는 상기 기판의 제2영역의 감광막부분상에 위치하는 것을 특징으로하는 액정표시소자 제조방법.
- 제5항에 있어서, 상기 제1감광막패턴과 제2감광막패턴을 선택적으로 제거하는 단계는 에싱(ashing)공정을 통해 이루어지는 것을 특징으로하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기 기판의 제1영역은 화소부이고, 상기 제2영역은 구동회로부인 것을 특징으로하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기 제1영역은 제1회로구동부이고, 상기 제2영역은 제2 회로구동부인 것을 특징으로하는 액정표시소자 제조방법.
- 제10항에 있어서, 상기 제1회로구동부와 제2회로구동부는 먹스회로부, 레벨쉬프트부 또는 드라이버구동부인 것을 특징으로하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기 제1영역에 위치하는 제1게이트절연막패턴과 제2절연막 두께의 합은 제2영역에 위치하는 제2절연막의 두께보다 더 두꺼운 것을 특징으로하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기 기판전체에 층간절연막을 형성하는 단계와,상기 층간절연막을 패터닝하여 상기 제1, 2 영역의 제1, 2 반도체층패턴에 있는 제1, 2 소스/드레인영역을 노출시키는 제1, 2, 3, 4 콘택홀을 형성하는 단계와,상기 층간절연막상에 상기 제1, 2, 3, 4 콘택홀을 통해 상기 제1, 2 영역의 제1, 2 소스/드레인영역과 접속되는 제1, 2 소스/드레인전극을 각각 형성하는 단계를 더 포함하는 것을 특징으로하는 액정표시소자 제조방법.
- 표시영역과 비표시영역으로 구분되는 기판을 제공하는 단계;상기 기판의 표시영역과 비표시영역에 반도체층과 제1 게이트절연막을 적층하는 단계;상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하여 상기 기판의 상기 표시영역상에는 제1 반도체층패턴과 제1 게이트절연막패턴을 형성하고, 상기 기판의 상기 비표시영역상에는 제2 반도체층패턴을 형성하는 단계;상기 제1영역에 있는 상기 제1 게이트절연막패턴 및 그 아래의 상기 제1 반도체층패턴과, 상기 제2영역에 있는 상기 제2 반도체층패턴을 포함한 기판 전면에 제2 게이트절연막을 형성하는 단계;상기 기판의 상기 표시영역과 비표시영역에 각각 위치하는 상기 제2게이트절연막 상에 제1, 2 게이트전극을 형성하는 단계; 및상기 기판의 상기 표시영역과 비표시영역에 각각 위치하는 상기 제1, 2 게이트전극 양측아래의 상기 제1, 2 반도체층패턴에 불순물이온을 주입하여 상기 제1, 2 반도체층패턴 각각에 제1, 2 소스/드레인영역을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제14항에 있어서, 상기 반도체층은 폴리실리콘 또는 비정질실리콘인 것을 특징으로하는 액정표시소자 제조방법.
- 제15항에 있어서, 상기 폴리실리콘은 비정질실리콘을 결정화하여 형성하는 것을 특징으로하는 액정표시소자 제조방법.
- 제16항에 있어서, 상기 비정질실리콘을 결정화하는 방법으로는, 금속유도결정화(matal induced crystallization; MIC)를 촉진시키는 FEMIC(field enhanced metal induced crystallization)방법, AMFC 결정화방법, 고온 가열방법, 메탈 금속을 결정화의 촉매로 사용하는 금속유도결정화방법(metal induced crystallization; MIC), 레이저를 이용하여 수평으로 순차적으로 결정화가 이루어지도록 하는 방법중에서 어느 하나를 이용하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제14항에 있어서, 상기 반도체층과 제1 게이트절연막을 선택적으로 패터닝하는 단계는,상기 제1 게이트절연막상에 감광막을 도포하는 단계;회절마스크를 이용하여 상기 감광막을 노광 및 현상하여 상기 기판의 표시영역과 비표시영역에 서로 다른 두께를 갖는 제1감광막패턴과 제2감광막패턴을 형성하는 단계;상기 제1, 2 감광막패턴을 마스크로 상기 제1 게이트절연막과 반도체층을 선택적으로 패터닝하는 단계;상기 제1감광막패턴과 제2감광막패턴을 선택적으로 제거하여 상기 제1감광막패턴 일부와 제2감광막패턴을 완전 제거하여 제2감광막패턴아래의 패터닝된 제1 게이트절연막을 노출시키는 단계; 및상기 비표시영역에 위치하는 제1 게이트절연막을 제거한후 상기 표시영역에 있는 제1감광막패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로하는 액정표시소자 제조방법.
- 제18항에 있어서, 상기 회절마스크는 광차단부와 광투과부 및 반투과부로 구성된 것을 특징으로하는 액정표시소자 제조방법.
- 제19항에 있어서, 상기 회절마스크의 광차단부는 상기 기판의 표시영역의 감광막부분상에 위치하고, 상기 반투과부는 상기 기판의 비표시영역의 감광막부분상에 위치하는 것을 특징으로하는 액정표시소자 제조방법.
- 제18항에 있어서, 상기 제1감광막패턴과 제2감광막패턴을 선택적으로 제거하는 단계는 에싱(ashing)공정을 통해 이루어지는 것을 특징으로하는 액정표시소자 제조방법.
- 제14항에 있어서, 상기 기판의 표시영역은 화소부이고, 상기 비표시영역은 회로구동부인 것을 특징으로하는 액정표시소자 제조방법.
- 제22항에 있어서, 상기 회로구동부는 먹스회로부, 레벨쉬프트부 또는 드라이버구동부를 포함하는 것을 특징으로하는 액정표시소자 제조방법.
- 제14항에 있어서, 상기 제1영역에 위치하는 제1게이트절연막패턴과 제2절연막 두께의 합은 제2영역에 위치하는 제2절연막의 두께보다 더 두꺼운 것을 특징으로하는 액정표시소자 제조방법.
- 제14항에 있어서, 상기 기판전체에 층간절연막을 형성하는 단계와, 상기 층 간절연막을 패터닝하여 상기 제1, 2 영역의 제1, 2 반도체층패턴에 있는 제1, 2 소스/드레인영역을 노출시키는 제1, 2, 3, 4 콘택홀을 형성하는 단계와,상기 층간절연막상에 상기 제1, 2, 3, 4 콘택홀을 통해 상기 제1, 2 영역의 제1, 2 소스/드레인영역과 접속되는 제1, 2 소스/드레인전극을 각각 형성하는 단계를 더 포함하는 것을 특징으로하는 액정표시소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060127465A KR101338988B1 (ko) | 2006-12-13 | 2006-12-13 | 액정표시소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060127465A KR101338988B1 (ko) | 2006-12-13 | 2006-12-13 | 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080054858A KR20080054858A (ko) | 2008-06-19 |
| KR101338988B1 true KR101338988B1 (ko) | 2013-12-09 |
Family
ID=39801752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060127465A KR101338988B1 (ko) | 2006-12-13 | 2006-12-13 | 액정표시소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101338988B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102006352B1 (ko) | 2012-11-20 | 2019-08-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20210016230A (ko) * | 2019-08-02 | 2021-02-15 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050065109A (ko) * | 2003-12-24 | 2005-06-29 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2006128411A (ja) | 2004-10-28 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
-
2006
- 2006-12-13 KR KR1020060127465A patent/KR101338988B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050065109A (ko) * | 2003-12-24 | 2005-06-29 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2006128411A (ja) | 2004-10-28 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080054858A (ko) | 2008-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358528B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP4700160B2 (ja) | 半導体装置 | |
| US7999267B2 (en) | Liquid crystal display device | |
| JP4302347B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US8049830B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US7804572B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US8163606B2 (en) | Method of manufacturing liquid crystal display device | |
| US20060033854A1 (en) | Liquid crystal display device and fabrication method thereof | |
| US7474362B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP4312179B2 (ja) | 液晶表示素子及びその製造方法 | |
| US7633573B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| KR101338988B1 (ko) | 액정표시소자 제조방법 | |
| KR101037322B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| KR20080055193A (ko) | 액정표시장치의 제조방법 | |
| KR20050070240A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| JP3707318B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100978256B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR19990016120A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 6 |