JPWO2006046676A1 - 電子回路基板及びその製造方法 - Google Patents

電子回路基板及びその製造方法 Download PDF

Info

Publication number
JPWO2006046676A1
JPWO2006046676A1 JP2006543275A JP2006543275A JPWO2006046676A1 JP WO2006046676 A1 JPWO2006046676 A1 JP WO2006046676A1 JP 2006543275 A JP2006543275 A JP 2006543275A JP 2006543275 A JP2006543275 A JP 2006543275A JP WO2006046676 A1 JPWO2006046676 A1 JP WO2006046676A1
Authority
JP
Japan
Prior art keywords
circuit board
electronic circuit
pattern
distribution pattern
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006543275A
Other languages
English (en)
Other versions
JP4746557B2 (ja
Inventor
中馬　隆
隆 中馬
大田　悟
悟 大田
宮口　敏
敏 宮口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2006543275A priority Critical patent/JP4746557B2/ja
Publication of JPWO2006046676A1 publication Critical patent/JPWO2006046676A1/ja
Application granted granted Critical
Publication of JP4746557B2 publication Critical patent/JP4746557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

電子回路基板の製造方法は、基板上に各々が陽極酸化の可能な導電体パターン及び導電体パターンに接続された配電パターンを形成するパターン工程と、導電体パターン及び配電パターン上に化成液を接触させて、それらを陽極として通電しつつ陽極酸化を行い、導電体パターン及び配電パターンから酸化膜を生成する陽極酸化工程と、を含み、配電パターンの幅又は膜厚は、陽極酸化工程において配電パターンの１つの側壁に生じる酸化膜が他の側壁に生じる酸化膜と一体となった絶縁体部分が形成されるように、少なくとも部分的には設定されている。

Description

本発明は、表示パネルなどに用いられ得る電子回路基板及びその製造方法に関する。
現在、物質における電荷の発生、移動、光伝導、或いは電荷の再結合による電界発光のエレクトロルミネセンス（以下、単にＥＬという）を利用している発光素子例えば、有機化合物材料を用いた有機ＥＬ素子による表示パネルを搭載したＥＬ表示装置が着目されている。有機ＥＬ素子には、赤色で発光する構造を有する赤色ＥＬ素子、緑色で発光する構造を有する緑色ＥＬ素子、及び青色で発光する構造を有する青色ＥＬ素子がある。これら赤、青、緑ＲＧＢで発光する３つの有機ＥＬ素子を１画素発光ユニットとして、複数画素をパネル部上にマトリクス状に配列すればカラー表示装置を実現することができる。かかるカラー表示装置による表示パネルの駆動方式として、単純マトリクス駆動型と、アクティブマトリクス駆動型が知られている。アクティブマトリクス駆動型のＥＬ表示装置は、単純マトリクス型のものに比べて、低消費電力であり、また画素間のクロストークが少ないなどの利点を有し、特に大画面表示装置や高精細度表示装置に適している。
アクティブマトリクス駆動型のＥＬ表示装置の表示パネルすなわち電子回路基板には、陽極電源ライン、陰極電源ライン、水平走査を担う走査ライン及び各走査ラインに交叉して配列されたデータラインが格子状に形成されている。走査ライン及びデータラインの各ＲＧＢ交差部にＲＧＢサブピクセルが形成されている。
サプピクセル毎に、走査ライン選択用の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のゲートには走査ラインが接続され、そのソースにはデータラインが接続されて、そのドレインには発光駆動用のＦＥＴのゲートが接続されている。発光駆動ＦＥＴのソースには陽極電源ラインを介して駆動電圧が印加され、そのドレインＤにはＥＬ素子の陽極端が接続されている。発光駆動ＦＥＴのゲート及びソース間にはキャパシタが接続されている。更に、ＥＬ素子の陰極端には、陰極電源ラインを介して接地電位が印加される。
このように、有機ＥＬ素子をアクティブ駆動させるためには、電子回路基板の１サブピクセル毎に２個以上の薄膜トランジスタ（ＴＦＴ）例えばＦＥＴが必要であり、１サブピクセル内に有機ＥＬ素子と複数のＴＦＴ素子がレイアウトされている。
このＴＦＴ素子はポリシリコンなどの無機物で形成されている無機ＴＦＴ素子でも、有機半導体を含む有機物で形成されている有機ＴＦＴ素子でもよい。この有機ＴＦＴ素子の場合、そのゲート絶縁膜には、ＳｉＯ２などの無機絶縁膜を真空成膜によって形成する方法や、ポリアニリンなどの有機絶縁膜をスピンコート、印刷などで形成する方法などさまざまな手法が提案されている。
いずれのＴＦＴ素子でも、ゲート電極の陽極酸化によってゲート絶縁膜を形成する方法（特開２００４−２３５２９８公報、参照）がある。この陽極酸化法で表示パネル内の電極や配線の金属パターン上に絶縁膜（ゲート絶縁膜など）を形成しようとする場合、絶縁膜を設けたい部分が全て電気的に繋がった状態とするために配電パターンを設け、パターンすべてに外部から電圧を印加して陽極酸化を実行する必要がある。
しかしながら、形成された絶縁膜で覆われた部分の不要となった配電パターンを切断する必要がある。
陽極酸化後に配電パターンを切断する手法としては、エッチング、レーザ照射加熱（特開平５−３４３６８８号公報、参照）などあるが、いずれにしても製造工程が煩雑である。
そこで本発明は、製造工程が簡略化できる電子回路基板及びその製造方法を提供することが一例として挙げられる。
本発明の基板の製造方法は、基板上に各々が陽極酸化の可能な導電体パターン及び前記導電体パターンに接続された配電パターンを形成するパターン工程と、前記導電体パターン及び配電パターン上に化成液を接触させて、それらを陽極として通電しつつ陽極酸化を行い、前記導電体パターン及び配電パターンから酸化膜を生成する陽極酸化工程と、を含み、前記陽極酸化工程において前記配電パターンを酸化して前記配電パターンの導電経路を遮断する絶縁体部分を形成することを特徴とする。
本発明の電子回路基板は、基板上に形成された陽極酸化が可能な導電体パターンと、前記導電体パターンから陽極酸化されて生成された前記導電体パターン上に配置された酸化膜と、前記導電体パターンの側壁間に形成された絶縁体部分と、からなることを特徴とする。
図１は、本発明による実施例の有機ＥＬ表示パネルのサブピクセル発光部を示す部分平面図である。
図２は、本発明による実施例の有機ＥＬ表示パネルのサブピクセル発光部を示す等価回路図である。
図３は、本発明による実施例の有機ＥＬ表示パネルのサブピクセル発光部における有機ＴＦＴ素子の部分断面図である。
図４は、本発明による実施例の有機ＥＬ表示パネルのサブピクセル発光部における有機ＥＬ素子の部分断面図である。
図５は、本発明による実施例の有機ＥＬ表示パネル製造方法を説明するフローチャートである。
図６及び図７は、本発明による実施例の有機ＥＬ表示パネル製造工程における基板の部分平面図である。
図８は、本発明による実施例の有機ＥＬ表示パネル製造工程における陽極酸化処理を行う電解槽を示す概略断面図である。
図９Ａから図９Ｃは、本発明による実施例の有機ＥＬ表示パネル製造工程における陽極酸化処理中の基板上の導電体及び配電パターンを示す部分平面図である。
図１０から図１６は、本発明による実施例の有機ＥＬ表示パネル製造工程における基板の部分平面図である。
図１７Ａから図１７Ｃは、本発明による実施例の有機ＥＬ表示パネル製造工程における基板上の配電パターンを示す部分平面図である。
図１８Ａから図１８Ｄは、本発明による他の実施例の電子回路基板製造工程における陽極酸化処理中の基板上の導電体及び配電パターンを示す部分平面図である。
図１９Ａから図１９Ｄは図１８Ａから図１８Ｄの線ＡＡに沿った部分の断面図である。
図２０Ａから図２０Ｃは、本発明による他の実施例の電子回路基板製造工程における陽極酸化処理中の基板上の導電体及び配電パターンを示す部分平面図である。
図２１Ａから図２１Ｄ、図２２Ａから図２２Ｄ並びに図２３Ａから図２３Ｄは、本発明による他の実施例の基板上の配電パターンを示す部分平面図である。
図２４Ａ及び図２４Ｂは、本発明による他の実施例の基板上の導電体及び配電パターンを示す部分平面図である。
図２５Ａ及び図２５Ｂは、図２４Ａ及び図２４Ｂの線ＡＡに沿った部分の断面図である。
発明の詳細な説明
以下に本発明の実施例の電子回路基板の一例として有機ＥＬ表示パネル及びその製造方法を図面を参照しつつ説明する。
図１は有機ＥＬ表示パネルのサブピクセルの発光部を示す部分平面図を、図２はその等価回路図を示す。
基板１０上に形成された発光部１０２は、選択用トランジスタのスイッチング有機ＴＦＴ素子１１と、駆動用トランジスタの駆動有機ＴＦＴ素子１２と、データ電圧の保持用のキャパシタ１３と、有機ＥＬ素子１４と、から構成されている。この構成を走査ラインＳＬ及び電源ラインＶｃｃＬ、並びにデータラインＤＬの各交点近傍に、配置することで画素の発光部を実現することができる。有機ＥＬ素子を駆動するために最も単純な構成である２トランジスタの場合を示したが、３以上のトランジスタを用いた素子にも適用できる。
スイッチング有機ＴＦＴ素子１１のゲート電極Ｇは、アドレス信号が供給される走査ラインＳＬに接続され、スイッチング有機ＴＦＴ素子１１のソース電極Ｓはデータ信号が供給されるデータラインＤＬに接続されている。スイッチング有機ＴＦＴ素子１１のドレイン電極Ｄは駆動有機ＴＦＴ素子１２のゲート電極Ｇ及びキャパシタ１３の一方の端子に接続されている。駆動有機ＴＦＴ素子１２のソース電極Ｓは電源ラインＶｃｃＬに接続されており、キャパシタ１３の他方はキャパシタラインＶｃａｐに接続されている。駆動有機ＴＦＴ素子１２のドレイン電極Ｄは有機ＥＬ素子１４の陽極に接続され、有機ＥＬ素子１４の陰極は共通電極１７に接続されている。電源ラインＶｃｃＬ及び共通電極１７は、それぞれに電力を供給する電圧源（図示せず）にそれぞれ接続されている。
有機ＥＬ表示パネルの基板１０上の下部パターン（走査ラインＳＬ、スイッチング有機ＴＦＴ素子１１のゲート電極Ｇ、駆動有機ＴＦＴ素子１２のゲート電極Ｇ及びキャパシタ１３の他方の端子）は、陽極酸化が可能な導電体パターンである。これら導電体パターンから陽極酸化されて生成された酸化膜がそれぞれの導電体パターン上の絶縁膜となる。
ここで注目されるべき部分は、走査ラインＳＬと駆動有機ＴＦＴ素子１２のゲート電極Ｇの側壁間に形成された絶縁体部分１０３である。絶縁体部分１０３は走査ラインＳＬと駆動有機ＴＦＴ素子１２のゲート電極Ｇを電気的に絶縁している。
絶縁体部分１０３は陽極酸化により得られた酸化膜のみからなり、導電体パターン上の絶縁膜と同一材料からなる。図では絶縁体部分の幅が一定で一様に形成されているが、その幅は多様に変化するように設定されてもよい。
本実施例では、陽極酸化で絶縁体部分１０３になることにより、製造工程において、有機ＴＦＴ素子のゲート絶縁膜などの陽極酸化後に配電パターンを切断する工程を省く効果を奏する。
図３は、スイッチング有機ＴＦＴ素子１１及び駆動有機ＴＦＴ素子１２の構造の一例を示す。有機ＴＦＴ素子は、対向するソース電極Ｓ及びドレイン電極Ｄと、ソース電極及びドレイン電極の間にチャネルを形成できるように積層された有機半導体からなる有機半導体膜ＯＳＦと、ソース電極Ｓ及びドレイン電極Ｄの間の有機半導体膜ＯＳＦに電界を印加せしめるゲート電極Ｇと、を含み、さらに、ゲート電極Ｇを覆いソース電極Ｓ及びドレイン電極Ｄから絶縁するゲート絶縁膜ＧＩＦを有している。
図４は、有機ＥＬ素子１４の構造の一例を示す。有機ＥＬ素子１４は画素電極１５、有機材料層１６及び共通電極１７から構成される。有機材料層１６は、通常、画素電極１５上に順に積層されたホール注入層１６１、ホール輸送層１６２、発光層１６３、ホールブロッキング層１６４、電子輸送層１６５、電子注入層１６６など複数の層で構成されるが、少なくとも発光層を含んでいればよい。有機材料層１６はその発光色により画素毎に塗り分けられる。ここでは画素電極１５を透明陽極として用いているが、画素電極１５、共通電極１７の少なくとも一方は、ＥＬ発光を外部に取り出すために光の透過性導電材料からなる。
図５は、有機ＥＬ表示パネル製造方法の概略手順を示す。蒸着法やスパッタ法などの成膜方法により、配線や電極のための金属膜パターン（すべて電気的に接続されている）を基板上に成膜を行う第１パターン工程Ｓ１と、金属膜パターンのコンタクト部分など絶縁膜が不要の部位上に保護膜を成膜するコンタクト保護工程Ｓ２と、絶縁膜必要部分が露出した金属膜パターンが設けられた基板を所定の化成液に漬け込み対向電極（陰極）と金属膜（陽極）間に電源から電流を流す陽極化成処理を行い陽極酸化金属膜を形成する陽極酸化工程Ｓ３と、パターン間の絶縁体部分の形成完了の検査を行う検査工程Ｓ４、陽極酸化により酸化物で被覆された金属膜の基板を洗浄する洗浄工程Ｓ５と、基板上に複数の有機ＥＬ素子、ＴＦＴなどの電子部品を作製する工程Ｓ６と、を逐次実行する。多層配線構造とする場合は、コンタクト保護工程Ｓ２、陽極酸化工程Ｓ３と、検査工程Ｓ４と、洗浄工程Ｓ５とを繰り返して実行する。なお、有機ＥＬ素子の作製後、窒化シリコン、窒化酸化シリコンなどで基板上の回路及び有機ＥＬ素子を覆う封止膜を形成する、もしくは乾燥剤を入れた封止缶で前述の回路および有機ＥＬ素子を密封する封止工程を実行する。
以下に、具体的に有機ＥＬ表示パネルの製造方法を説明する。
［下部導電体パターンの形成］
図６の平面図に示すように、まず、ガラスなどの基板１０上に、走査ラインＳＬ、ゲート電極Ｇ、キャパシタの一方の電極１３ａを含む下部の導電体パターンを形成する。同時に、陽極酸化の可能となるようにゲート電極Ｇ及び走査ラインＳＬを接続する同一材料からなる配電パターン１０３ａを形成する。ゲート電極Ｇはスイッチング及び駆動有機ＴＦＴ素子のものである。
導電体パターンにおけるゲート電極材料としは、Ｔａなどの陽極酸化可能な金属であれば何でもよく、Ａｌ、Ｍｇ、Ｔｉ、Ｎｂ、Ｚｒなどの単体もしくはそれらの合金又は積層が挙げられる。例えばタンタル（Ｔａ）電極を陽極酸化して得られる五酸化タンタル（Ｔａ２Ｏ５）は誘電率が約２４と高く、有機ＴＦＴ素子が電流を流す上で非常に有利である。また、導電体パターンは、１層でも、更に第２導電体パターンを積層され２層以上の多層配線としてもよい。
なお、以下のすべての薄膜のパターン成膜方法は、有機又は無機材料に合わせて、マスクを用いたスパッタ法、ＥＢ蒸着法、抵抗加熱蒸着法、ＣＶＤ法や、印刷法などを用いることができる。下部導電体パターンはドライエッチングやウェットエッチングでもパターニングできる。
基板はガラスの他、ＰＥＳ、ＰＳなどのプラスティック基板や、ガラスとプラスティックの貼り合わせた基板でもよく、また基板表面にアルカリバリア膜や、ガスバリア膜がコートされていてもよい。プラスティック基板としては、ポリエチレンテレフタレート、ポリエチレン−２，６−ナフタレート、ポリカーボネート、ポリサルフォン、ポリエーテルサルフォン、ポリエーテルエーテルケトン、ポリフェノキシエーテル、ポリアリレート、フッ素樹脂、ポリプロピレンなどのフィルムが適用できる。
［コンタクト保護パターンの形成］
図７に示すように、スイッチング有機ＴＦＴ素子１１のドレイン電極Ｄ及び駆動有機ＴＦＴ素子のゲート電極Ｇを後の工程で接続させるコンタクト部の形成ため、陽極酸化に耐えられる絶縁性のコンタクト保護部ＣＰがそれぞれ設けられる。保護部の材料としては金属酸化物、金属窒化物、金属弗化物など金属の化合物、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＳｉＯＮなど、もしくは絶縁性のポリマー、例えばポリイミドなど、を用いることができる。
さらに、コンタクト部以外の電極の各端部など基板１０に陽極酸化処理してはならない部分は絶縁性のマスクを成膜して保護しておく。
［酸化物絶縁膜の形成］
パターン工程で形成された基板上の陽極酸化の可能な導電体パターン及び配電パターンに化成液を接触させて、それらを陽極として通電しつつ陽極酸化を行い、導電体パターン及び配電パターンから酸化膜を生成する（陽極酸化工程）。すなわち、下部導電体パターンから各ＴＦＴ素子のゲート絶縁膜及び他の絶縁膜を陽極酸化法で形成する。ここで、ゲート絶縁膜と同一の誘電体材料で、電極１３ａからキャパシタ１３の誘電体層を同時に成膜する。
図８は陽極酸化処理を行う電解槽を示す概略断面図である。絶縁膜を成長させるために基板１０を、電解槽２１中の化成液２２に、導電体及び配電パターンＭＦを対向電極２３と向い合わせに浸漬し、対向電極２３に対して導電体及び配電パターンＭＦに正電圧を印加することにより導電体及び配電パターンＭＦの陽極酸化を実行する。化成液には例えば、ホウ酸アンモニウムや燐酸アンモニウムを含む溶液が用いられ得る。
図９は陽極酸化処理中の基板１０上の導電体及び配電パターン（走査ラインＳＬ、ゲート電極Ｇ、配電パターン１０３ａ）を示す拡大部分平面図である。基板１０上の導電体及び配電パターンＭＦは陽極酸化により、その表面がその酸化膜に変成され、下部の導電体及び配電パターンＭＦと上部の酸化膜とからなる積層構造が形成される。
図９に示すように、ゲート電極Ｇ及び走査ラインＳＬを接続する配電パターン１０３ａのすべてが酸化され、絶縁体部分１０３が形成される。ここで、図９Ａに示すように、配電パターン１０３ａはすべて金属であるが、時間経過とともに配電パターン１０３ａの幅は、配電パターン１０３ａの金属部分幅は側壁に生じる酸化膜が厚くなるので細くなる（図９Ｂ）。陽極酸化工程の所定時間後において図９Ｃに示すように、配電パターンの１つの側壁に生じる酸化膜が他の側壁に生じる酸化膜と一体となり絶縁体部分のみが形成される。このように、配電パターンを酸化して導電経路を遮断する絶縁体部分１０３を形成する。絶縁体部分のみが形成されるように、配電パターン１０３ａの幅が設定されている。例えば、図９Ｃに示すように、駆動用ＴＦＴ素子のゲート電極に繋がる配電パターン１０３の線幅ｗがゲート絶縁膜などの酸化膜の膜厚ｔの略２倍以下となるように、予め設定されている。
陽極酸化した導電体パターンに接続された配電パターンから形成された絶縁体部分１０３の有無を検査して、絶縁体部分がすべて形成されている基板を選別し、この基板上に、以下の工程で電子部品が形成される。酸化物と金属の屈折率が異なるので、陽極酸化工程後にパネルの目視又は撮像により、配電パターン１０３の残部金属の存在すなわち電気的接続の有無が分かり、これによりパネルの良否を判別できる。絶縁体部分１０３により、ゲート電極Ｇ及び走査ラインＳＬのエッチング、レーザ照射による切断は不要となる。
後処理として、洗浄しコンタクト保護部ＣＰなどを除去し、加熱処理をして、酸化膜を安定化させる。陽極酸化処理後の基板１０表面では、図１０に示すように、金属部分が露出するコンタクト部ＣＳ以外、電源ラインＶｃｃＬ、ゲート電極Ｇ及び走査ラインＳＬは酸化膜で被覆され、ゲート電極及びキャパシタ電極は酸化膜がゲート絶縁膜ＧＩＦ及び誘電体層１３ｂとしてそれぞれ被覆される。
［画素電極の形成］
陽極酸化処理後の基板表面に電子回路部品を形成する。先ず、図１１の平面図に示すように、有機ＥＬ素子の陽極としてほぼ矩形の画素電極１５を基板上に所定のパターンで形成する。
画素電極１５に光透過性が必要な場合、電極材料として一般的には金属単体や合金の非常に薄い半透過膜、金属酸化物などの透明電極を用いる。例えば、Ａｕ，Ｐｄなどの半透過膜、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、ＺｎＯ、ＳｎＯも用いられる。画素電極に光透過性が必要でない場合、材料としては一般的には金属単体、もしくは合金を用いる。例えば、Ａｌ，Ａｇ，Ｃｕ，Ａｕ，Ｃｒなど、及びこれらを含む合金又は積層を用いることができる。
［ソース電極及びドレイン電極の形成］
図１２に示すように、スイッチング有機ＴＦＴ素子及駆動有機ＴＦＴ素子のソース電極Ｓ及びドレイン電極ＤとともにデータラインＤＬ及び電源ラインへの配線を、画素電極１５又はゲート絶縁膜上に所定の第２導電体パターンで形成する。データラインＤＬは走査ラインＳＬに直交するように形成される。
駆動有機ＴＦＴ素子のドレイン電極Ｄは画素電極１５に、ソース電極Ｓは電源ラインＶｃｃＬに接続されるように形成される。スイッチング有機ＴＦＴ素子のソース電極ＳはデータラインＤＬに接続され、ドレイン電極Ｄは対応する駆動有機ＴＦＴ素子のゲート電極にコンタクト部ＣＳを介して接続するように形成される。
ソース電極及びドレイン電極の材料としては使用する有機半導体に対して効率よくキャリアを注入でき、かつ抵抗率が低いものが望ましく、例えば、Ｃｒ／Ａｕの２層構造などが用いられる。ソース／ドレイン電極の材料は特に限定されることなく、十分な導電性があればよく、Ｐｔ、Ａｕ、Ｗ、Ｒｕ、Ｉｒ、Ａｌ、Ｓｃ、Ｔｉ、Ｖ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌｎ、Ｓｎ、Ｔａ、Ｒｅ、Ｏｓ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどの金属単体もしくは積層もしくはその化合物でもよい。また、ＩＴＯ、ＩＺＯのような金属酸化物類でもよい。なお、データラインＤＬ及び電源ラインＶｃｃＬの材料としてはソース／ドレイン電極と同様のものが用いられ得る。
抵抗率の点では金属より劣るがソース電極及びドレイン電極に有機導電材料、ポリアニリン類、ポリチオフェン類、ポリピロール類などの共役性高分子化合物を用いることもできる。この場合パターン形成に印刷法など低コストな方法を用いることもできる。
なお、本実施例では画素電極１５の形成工程をソース電極及びドレイン電極の形成工程よりも先に行ったが、逆の順序で行ってもよい。
［保護用絶縁膜の形成］
図１３に示すように、画素電極縁部及び有機半導体極縁部の保護膜として機能する保護用絶縁膜１８を所定のパターンで形成する。すなわち、保護用絶縁膜１８は有機ＥＬ素子１４の画素電極１５のエッジ部分を覆って画素電極１５を露出せしめ、かつ有機ＴＦＴ素子のソース及びドレイン電極並びにゲート絶縁膜を露出せしめるパターンで形成される。
保護用絶縁膜の材料としては例えばポリイミドなど絶縁性のポリマーもしくは、金属酸化物、金属窒化物、金属弗化物など金属の化合物、例えば、Ａｌ２Ｏ３，ＳｉＯ２，ＳｉＮ，ＳｉＯＮなど、を用いることができる。
［有機半導体膜の形成］
図１４に示すように、保護用絶縁膜１８の開口を介して、駆動有機ＴＦＴ素子並びにスイッチング有機ＴＦＴ素子の露出しているソース及びドレイン電極並びにそれら間のゲート絶縁膜に接続するように、それぞれ有機半導体膜ＯＳＦが、例えばメタルマスクを用いた蒸着法により、所定のパターンで形成される。
有機半導体膜ＯＳＦの材料としてはキャリアの移動度が高い材料が好ましく、低分子の有機半導体材料、有機半導体ポリマーを用いることができる。
有機半導体としてペンタセンがあるが、これに限らず半導体特性を示す有機材料であればよく、例えば低分子系材料はフタロシアニン系誘導体、ナフタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、インジゴ系誘導体、キナクリドン系誘導体、アントラキノン類などの多環キノン系誘導体、シアニン系誘導体、フラーレン類誘導体、あるいはインドール、カルバゾール、オキサゾール、インオキサゾール、チアゾール、イミダゾール、ピラゾール、オキサアジアゾール、ピラゾリン、チアチアゾール、トリアゾールなどの含窒素環式化合物誘導体、ヒドラジン誘導体、トリフェニルアミン誘導体、トリフェニルメタン誘導体、スチルペン類、アントラキノンジフェノキノンなどのキノン化合物誘導体、アントラセン、ビレン、フェナントレン、コロネンなどの多環芳香族化合物誘導体などである。高分子材料では、上述した低分子化合物の構造がポリエチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖、ポリイミド鎖などの高分子の主鎖中に用いられた物あるいは側鎖としてペンダント状に結合したもの、もしくはポリバラフェニレンなどの芳香族系共役性高分子、ポリアセチレンなどの脂肪族系共役性高分子、ポリピノールヤポリチオフェン率の複素環式共役性高分子、ポリアニリン類やポリフェニレンサルファイドなどの含ヘテロ原始共役性高分子、ポリ（フェニレンビニレン）やポリ（アニーレンビニレン）やポリ（チェニレンビニレン）などの共役性高分子の構成単位が交互に結合した構造を有する複合型共役系高分子などの炭素系共役高分子が用いられる。また、ポリシラン類やジシラニレンアリレンポリマー類、（ジシラニレン）エテニレンポリマー類、（ジシラニレン）エチニレンポリマー類のようなジシラニレン炭素系共役性ポリマー構造などのオリゴシラン類と炭素系共役性構造が交互に連鎖した高分子類などが用いられる。他にもリン系、窒素系などの無機元素からなる高分子鎖でもよく、さらにフタロシアナートポリシロキサンのような高分子鎖の芳香族系配位子が配位した高分子類、ペリレンテトラカルボン酸のようなペリレン類を熱処理して縮環させた高分子類、ポリアクリロニトリルなどのシアノ基を有するポリエチレン誘導体を熱処理して得られるラダー型高分子類、さらにペロブスカイト類に有機化合物がインターカレートした複合材料を用いてもよい。
また、ソース／ドレイン電極間のゲート絶縁膜表面を自己組織化単分子膜で被覆することもできる。例えば、ＨＭＤＳ（：ヘキサメチルジシラザン、（ＣＨ３）３ＳｉＮＨＳｉ（ＣＨ３）３）で処理することが好ましい。そのほかに、ＯＴＳ（：オクタデシルトリクロロシランＣＨ３（ＣＨ２）１７ＳｉＣｌ３）処理によって疎水膜を設けた構成でもよい。また、それとは別にゲート絶縁膜上に配向膜を設けることもできる。
有機ＥＬ素子も本実施例の構成に限るものではなく、例えば高分子有機ＥＬ材料を使用した構成でも有効である。
［有機材料層の形成］
次に、図１５に示すように、保護用絶縁膜１８の開口を介して、少なくとも発光層を含む有機材料層１６が、例えばメタルマスクを用いた蒸着法により、露出している画素電極１５上に形成される。有機材料層１６は発光層の他にホール注入層、ホール輸送層、電子輸送層、電子注入層などを含んでいてもよい。
［共通電極の形成］
図１６に示すように、有機材料層１６上に有機ＥＬ素子１４の陰極としての共通電極１７を、例えばメタルマスクを用いた蒸着法により、所定のパターンで形成する。共通電極１７は保護用絶縁膜１８上にも形成される。
共通電極１７の材料としては金属単体、もしくは合金を用いる。例えば、Ａｌ，Ａｇ，Ｃｕ，Ａｕ，Ｃｒなど、及びそれらの合金を用いることができる。
共通電極の形成には、有機材料層の形成工程で成膜されたいずれの有機材料層をも劣化させないように、有機材料層形成後は、例えばそれぞれの有機材料層のガラス転移点以下の温度で成膜を行う制限がある。
［封止］
形成された回路及び有機ＥＬ素子の背面を覆うように、不活性状態で封止缶で封止する。この他、無機系、ポリマー系などによる膜封止でもよい。例えば、有機ＥＬ素子などの背面に絶縁性の封止膜、例えば窒化シリコンなどの窒化物、窒化酸化シリコンなどの窒化酸化物、酸化シリコンや酸化アルミニウムなどの酸化物、炭化シリコンなどの炭化物からなる無機物封止膜による封止や、その他に、高分子及び無機膜の多層封止でもよい。
さらに上述した実施例においては、アクティブマトリクス表示タイプの有機ＥＬ表示パネルを説明したが、本発明はＴＦＴ素子などをパネルの画面周囲に配置した単純マトリクス表示タイプのパネルの基板にも応用できる。
有機ＴＦＴ素子でアクティブ駆動する有機ＥＬパネルを作製し、その特性を評価した。実施例の有機ＥＬ表示パネルの材料の構成を表１に示す。
Figure 2006046676
 洗浄したガラス基板上に導電体及び配電パターン、ゲート電極及びキャパシタ下部電極用のＴａ膜を成膜し、ＲＩＥ装置にてドライエッチングを行い、所望の導電体パターンを得た。このとき、駆動トランジスタのゲート電極に繋がる配電パターンの線幅は他のラインより細く、陽極酸化後に酸化膜により絶縁化されるよう、細く成膜した。具体的にはライン幅１５０ｎｍとした。
このＴａ導電体及び配電パターンに陽極酸化を行うことによりＴａ表面部をＴａ２Ｏ５膜で覆い、Ｔａ２Ｏ５からなるゲート絶縁膜及びキャパシタ用誘電体層を成膜した。このとき、ライン幅１５０ｎｍの配電パターン部分は全体が酸化され、結果として絶縁体部分となった。
その後、有機ＥＬ素子の陽極としてＩＺＯ膜をパターニングした。
その後、ソース／ドレイン電極用のＣｒ／Ａｕの２層膜をパターニングした。
その後、所定開口を有する保護用絶縁膜としてレジストをパターニングした。
そして、ディップコート法でヘキサメチルジシラン膜をゲート絶縁膜上に設けた。
有機半導体及び有機ＥＬ素子の成膜には、メタルマスクを用いることでそれぞれ所望の開口部を設け、真空蒸着装置にてそれぞれの有機材料層の成膜を行った。
最後に、乾燥窒素ガスＮ２で充たしたグローブボックス内で、ガラス製の封止缶を基板成膜面側に貼り合せた。
以上の条件で有機ＴＦＴ素子でアクティブ駆動する有機ＥＬパネルを作製し、有機ＴＦＴ素子の特性を評価したところ、２つの有機ＴＦＴ素子が正常に動作し、有機ＥＬ素子のアクティブ駆動が確認できた。駆動トランジスタのゲート電極はスイッチングトランジスタのゲート電極と完全に分離できていることが確認できた。２つの第１及び第２有機ＴＦＴ素子の移動度はそれぞれ０．１８ｃｍ２／Ｖｓ及び０．１６ｃｍ２／Ｖｓで、その閾値電圧は−２．４Ｖ及び−２．１Ｖであった。
［他の実施例］
上記実施例では、図１７Ａに示すように、基板上のその幅が一様な配電パターン１０３ａを用いているが、さらに、図１７Ｂ又は図１７Ｃに示すように、線パターンに縊れ又はテーパーがある多様な幅の配電パターン１０３ａも採用できる。
他の実施例としてアルミニウム配線を備えた電子回路基板の製造方法を説明する。
例えば、アルミニウムの陽極酸化用の化成液としてはＰＨ７．０±０．５の酒石酸及びエチレングリコール電解液がある。絶縁膜の酸化膜が緻密になるように多孔度が小さくなるように、化成液と電圧、電流及び処理時間などを決める。
酸化膜の細孔を形成する膜厚の制御は化成時間にて行う。上記の方法を用いても、細孔の大きさを化成液濃度、電流密度などを制御することによって所望の膜厚に制御することができる。なお、多孔度とは、基板表層部全体の体積のうち、細孔による空洞が形成された部分の体積の割合で表され、全細孔体積をＶ１として細孔を含めて酸化膜の全体積をＶ２としたとき、Ｖ１／Ｖ２で表される。
アルミニウムを陽極にして特定溶液中で電気分解すると、アルミニウム上に酸化皮膜が形成されるが、電解浴の種類の違いにより、バリヤー型酸化皮膜と多孔質型酸化皮膜ができる。アルミニウムを中性水溶液であるホウ酸−ホウ酸ナトリウム混合水溶液（ｐＨ５〜７）や酒石酸アンモニウム、クエン酸、マレイン酸、グリコール酸などの水溶液中で陽極酸化するとバリヤー型皮膜ができる。これらの水溶液はアルミニウム酸化物を溶解する力が弱いので、アルミニウム上には陽極酸化によって緻密な薄い酸化皮膜ができる。バリヤー型酸化皮膜の厚さは陽極酸化する時の電圧に依存する。高電圧で陽極酸化すれば厚いバリヤー型皮膜ができることになるが、絶縁破壊を起こすので、５００Ｖ〜７００Ｖ程度が限界電圧である。ここではバリヤー型皮膜が好ましく用いられる。
電解浴の浴温が低いと酸化皮膜の成長率がよく、かつ硬い酸化皮膜が形成される。０℃前後の硫酸浴で陽極酸化した酸化皮膜は硬質酸化皮膜として実用に供されている。電解浴の浴温が６０〜７５℃のような高温の場合は、酸化皮膜は薄くて、軟質であり、電解研摩された表面状態になることもある。
図１８は、図１７Ｂに示す縊れがある配電パターン１０３ａで高電位側パターンＰＨ及び低電位側パターンＰＬを接続し、高電位側パターンＰＨから低電位側パターンＰＬへ電流を供給する陽極酸化処理中の電子回路基板１０上の導電体及び配電パターンを示す部分平面図である。基板１０上の導電体及び配電パターンは陽極酸化により、その表面がその酸化膜に変成され、下部の導電体及び配電パターンと上部の酸化膜とからなる積層構造が形成される。絶縁膜（酸化膜）が緻密に多孔度が小さくなるように、化成液と電圧、電流及び処理時間などが設定される。
ここで、図１８Ａに示すように、当初、導電体及び配電パターンはすべて金属であるが、図１８Ｂに示すように、時間経過とともに配電パターン１０３ａの幅は、配電パターン１０３ａの金属部分幅は側壁に生じる酸化膜が厚くなるので細くなる。さらに、図１８Ｃに示すように、配電パターン１０３ａの縊れ部分にて、その一方側壁に生じる酸化膜が他方側壁に生じる酸化膜と一体となり、縊れ部分がすべて酸化され絶縁体部分が形成される。陽極酸化が進むと、導電経路を遮断する絶縁体部分を形成することにより、図１８Ｄに示すように、配電パターン１０３ａの金属部分の幅及び長さが減少しするとともに絶縁体部分が高電位側パターンＰＨへ向け成長し、拡大する。このように、配電パターン１０３ａの一部の縊れ部分の幅が細く設定されると、絶縁体部分１０３の形成が確実に達成できる。図１８に示すように、高電位側パターンＰＨ及び低電位側パターンＰＬを接続する配電パターン１０３ａのすべての露出表面が酸化され、絶縁体部分１０３が形成される。よって、基板上に形成された陽極酸化が可能な導電体パターンと、導電体パターンから陽極酸化されて生成された導電体パターン上に配置された酸化膜と、導電体パターンの側壁間に形成された該酸化膜と同一材料からなる絶縁体部分１０３と、からなる電子回路基板が得られる。
図１９Ａ〜図１９Ｄは、図１８Ａ〜図１８Ｄの配電パターン１０３ａの断面を示すが、陽極酸化は酸化反応なので金属の酸化により、各パターンの当初の膜厚Ｔ及び幅Ｗよりも処理後の酸化物の膜厚Ｔ＋α及び幅Ｗ＋２αが増加する。この膜厚方向と横（側壁）方向にも見られる作用は化成液にそれぞれ接触して酸化反応が進むからである。よって、配電パターン１０３の縊れ部分の線幅が、酸化膜の膜厚の略２倍以下となるように、すなわち、２（Ｔ＋α）≧Ｗ＋２α又は２Ｔ≧Ｗ（∵α−０）と、予め設定されれば、絶縁体部分１０３の形成が確実に達成できる。
このように、陽極酸化される配電パターンの幅は、配電パターンの１つの側壁に生じる酸化膜が他の側壁に生じる酸化膜と一体となった絶縁体部分が形成されるように、少なくとも部分的には設定されていることが好ましい。さらに、この実施例においては、絶縁体部が陽極酸化工程の通電中における配電パターンの正電位の低い側よりも高い電位側に配置されるように、配電パターンの幅が設定されるが、配電パターンの幅は、絶縁体部が隣接する導電体パターン間の一方に偏って配置されるように、設定されていればよい（図１８Ｃ）。
さらに、図２０は、図１７Ｃに示すテーパーがある配電パターン１０３ａで高電位側パターンＰＨ（広幅）及び低電位側パターンＰＬ（狭幅）を接続し、高電位側パターンＰＨから低電位側パターンＰＬへ電流を供給する陽極酸化処理中の電子回路基板１０上の導電体及び配電パターンを示す部分平面図である。
この実施例では、図２０Ａに示すように、当初、導電体及び配電パターンはすべて金属であるが、図２０Ｂに示すように、時間経過とともに配電パターン１０３ａの幅は、配電パターン１０３ａの金属部分幅は側壁に生じる酸化膜が厚くなるので細くなり、狭幅の低電位側パターンＰＬにて両側壁から生じる酸化膜が一体となり絶縁体部分が形成される。さらに、図２０Ｃに示すように、陽極酸化が進むと、配電パターン１０３ａの金属部分の幅及び長さが減少しするとともに絶縁体部分が高電位側パターンＰＨへ向け成長し、拡大する。このように、配電パターン１０３ａのテーパーにより、絶縁体部分１０３の形成が確実に達成できる。図１８に示すように、高電位側パターンＰＨ及び低電位側パターンＰＬを接続する配電パターン１０３ａのすべての露出表面が酸化され、絶縁体部分１０３が形成される。
なお、いずれの実施例においても、基板１０上の絶縁体部分１０３の隣接する導電体パターンの側壁に導電体突起ＣＰ（金属残部）が配されているので、絶縁体部分１０３の有無を検査する工程おいて、かかる導電体突起ＣＰが目安となり、目視又は撮像により、配電パターン１０３の残部金属の存在すなわち電気的接続の有無の判別が容易化する。
図２１Ａ〜図２１Ｄは、縊れがある配電パターン１０３ａの他の例を示す。縊れは、配電パターン１０３ａの導電体パターン接続方向（図面縦方向）において隣接する導電体パターン間の中点に中心線に対称に配置され、直線又は曲線のテーパー端が互いに中央で結合するように（図２１Ａ又は図２１Ｂ）、或いは、中心線に対称に配置された矩形又は円形の切欠を設けるように（図２１Ｃ又は図２１Ｄ）、形成できる。
図２２Ａ〜図２２Ｄは、縊れがある配電パターン１０３ａの更なる他の例を示す。縊れは、配電パターン１０３ａの導電体パターン接続方向（図面縦方向）において隣接する導電体パターン間の中点に配置され、一方側壁側からのみ切欠（図２２Ａ）を設け、又は曲線のテーパー端が互いに中央で結合するように（図２２Ｂ）、或いは、中心線に非対称に円形の切欠を設けるように（図２２Ｃ）、又はテーパー端が互い違いになるように形成できる（図２２Ｄ）。
図２３Ａ〜図２３Ｄは、導電体パターン間を接続する配電パターン１０３ａにおいて一方の導電体パターン側の近くに偏って幅の小なる部分を配置した更なる他の例を示す。一方側壁側からのみテーパー（図２３Ａ）又は切欠（図２３Ｂ）を設けるように、或いは、中心線に対称に配置された２つの矩形の切欠（図２３Ｃ）又は一方側壁側のみ矩形切欠（図２３Ｄ）を接続部に設けるように配電パターン１０３ａを形成できる。
さらに、上記いずれの実施例も単層パターンとして説明したが、いずれにおいても、図２４Ａに示すように、第２導電体パターンＰ２を予め基板１０に成膜し、図２４Ｂに示すように、その上に配電パターン１０３ａを含む導電体及び配電パターンＰ１を積層して多層化も可能である。導電体及び配電パターンＰ１並びに第２導電体パターンＰ２もそれぞれ多層とすることもできる。
図２５Ａに示すように、導電体及び配電パターンＰ１並びに第２導電体パターンＰ２を多層とした場合、上層の導電体及び配電パターンＰ１を陽極酸化可能材料とすれば、陽極酸化工程において図２５Ｂに示すように、配電パターンの両側壁に生じる酸化膜と上部表面とが一体となって絶縁体部分が形成されるように、陽極酸化される配電パターンの膜厚は設定されていることもできる。導電体及び配電パターンＰ１並びに第２導電体パターンＰ２は、それぞれ同一材料でも互いに異なる材料からでも選択できる。

Claims (22)

  1. 電子回路基板の製造方法であって、
    基板上に各々が陽極酸化の可能な導電体パターン及び前記導電体パターンに接続された配電パターンを形成するパターン工程と、
    前記導電体パターン及び配電パターン上に化成液を接触させて、それらを陽極として通電しつつ陽極酸化を行い、前記導電体パターン及び配電パターンから酸化膜を生成する陽極酸化工程と、を含み、
    前記陽極酸化工程において前記配電パターンを酸化して前記配電パターンの導電経路を遮断する絶縁体部分を形成することを特徴とする電子回路基板の製造方法。
  2. 陽極酸化した前記導電体パターンに接続された前記配電パターンから形成された前記絶縁体部分の有無を検査して、前記絶縁体部分がある基板を選別し、この基板上に、電子部品を形成することを特徴とする請求項１記載の電子回路基板の製造方法。
  3. 前記導電体パターンに第２導電体パターンが積層されていることを特徴とする請求項１又は２記載の電子回路基板の製造方法。
  4. 前記配電パターンの幅が一様に設定されることを特徴とする請求項１〜３いずれかに記載の電子回路基板の製造方法。
  5. 前記配電パターンの幅が多様に設定されることを特徴とする請求項１〜３いずれかに記載の電子回路基板の製造方法。
  6. 前記配電パターンの幅は、前記絶縁体部が隣接する前記導電体パターン間の一方に偏って配置されるように、設定されていることを特徴とする請求項１〜６いずれかに記載の電子回路基板の製造方法。
  7. 前記陽極酸化工程の通電中における前記配電パターンの正電位の低い側よりも高い電位側に前記絶縁体部が配置されるように、前記配電パターンの幅が設定されることを特徴とする請求項６記載の電子回路基板の製造方法。
  8. 前記陽極酸化工程において前記配電パターンの１つの側壁に生じる前記酸化膜が他の側壁に生じる前記酸化膜と一体となった絶縁体部分が形成されるように、前記配電パターンの幅又は膜厚が設定されていることを特徴とする請求項１〜７いずれかに記載の電子回路基板の製造方法。
  9. 前記絶縁体部分の幅が前記酸化膜の膜厚の２倍以下であることを特徴とする請求項１〜８いずれかに記載の電子回路基板の製造方法。
  10. 前記電子部品は薄膜トランジスタであり、前記導電体パターンは薄膜トランジスタの電極の一部であることを特徴とする請求項１〜９いずれかに記載の電子回路基板の製造方法。
  11. 前記電子部品は有機ＥＬ素子であり、前記導電体パターンは有機ＥＬ素子の電極の一部であることを特徴とする請求項１〜１０いずれかに記載の電子回路基板の製造方法。
  12. 電子回路基板であって、
    基板上に形成された陽極酸化が可能な導電体パターンと、前記導電体パターンから陽極酸化されて生成された前記導電体パターン上に配置された酸化膜と、前記導電体パターンの側壁間に形成された絶縁体部分と、からなることを特徴とする電子回路基板。
  13. 前記絶縁体部分は前記酸化膜と同一材料からなることを特徴とする請求項１２記載の電子回路基板。
  14. 前記絶縁体部分の幅が前記酸化膜の膜厚の２倍以下であることを特徴とする請求項１２又は１３記載の電子回路基板。
  15. 前記導電体パターンに第２導電体パターンが積層されていることを特徴とする請求項１２〜１４いずれかに記載の電子回路基板。
  16. 前記絶縁体部分の幅が一様に設定されることを特徴とする請求項１２〜１５いずれかに記載の電子回路基板。
  17. 前記絶縁体部分の幅が多様に設定されることを特徴とする請求項１２〜１５いずれかに記載の電子回路基板。
  18. 前記絶縁体部は、隣接する前記導電体パターン間の一方に偏って配置されていることを特徴とする請求項１２〜１７いずれかに記載の電子回路基板。
  19. 前記絶縁体部分の隣接する前記導電体パターンの側壁の前記基板側に導電体突起が配されていることを特徴とする請求項１２〜１８いずれかに記載の電子回路基板。
  20. 前記導電体パターンはＴａ、Ａｌ、Ｍｇ、Ｔｉ、Ｎｂ、Ｚｒの単体もしくはそれらの合金又は積層からなることを特徴とする請求項１２〜１９いずれかに記載の電子回路基板。
  21. 前記導電体パターンは薄膜トランジスタの電極の一部であることを特徴とする請求項１２〜２０いずれかに記載の電子回路基板。
  22. 前記導電体パターンは有機ＥＬ素子の電極の一部であることを特徴とする請求項１２〜２２いずれかに記載の電子回路基板。
JP2006543275A 2004-10-25 2005-10-21 電子回路基板及びその製造方法 Expired - Fee Related JP4746557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006543275A JP4746557B2 (ja) 2004-10-25 2005-10-21 電子回路基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004309355 2004-10-25
JP2004309355 2004-10-25
JP2006543275A JP4746557B2 (ja) 2004-10-25 2005-10-21 電子回路基板及びその製造方法
PCT/JP2005/019845 WO2006046676A1 (ja) 2004-10-25 2005-10-21 電子回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006046676A1 true JPWO2006046676A1 (ja) 2008-05-22
JP4746557B2 JP4746557B2 (ja) 2011-08-10

Family

ID=36227917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006543275A Expired - Fee Related JP4746557B2 (ja) 2004-10-25 2005-10-21 電子回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US7968458B2 (ja)
JP (1) JP4746557B2 (ja)
CN (1) CN101053084A (ja)
WO (1) WO2006046676A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0706653D0 (en) * 2007-04-04 2007-05-16 Cambridge Display Tech Ltd Organic thin film transistors
KR100986024B1 (ko) * 2007-12-31 2010-10-07 (주)에이디에스 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법
JP5426956B2 (ja) * 2009-02-13 2014-02-26 株式会社神戸製鋼所 半導体液晶製造装置用表面処理部材の製造方法
KR101319808B1 (ko) 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
JP6382781B2 (ja) * 2015-09-15 2018-08-29 株式会社東芝 半導体素子の製造方法および製造装置
US10222256B2 (en) * 2016-09-22 2019-03-05 Apple Inc. Ambient light sensor system having light-scattering desiccant
CN108909343B (zh) * 2018-06-08 2019-06-07 北京梦之墨科技有限公司 一种智能图绘及其制作方法
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置
CN111477664B (zh) * 2020-04-26 2023-11-24 合肥鑫晟光电科技有限公司 一种显示面板及其制作方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6486113A (en) * 1987-09-29 1989-03-30 Casio Computer Co Ltd Manufacture of thin film transistor
JPH02116831A (ja) * 1988-10-27 1990-05-01 Sharp Corp 表示電極基板の製造方法
JPH0443328A (ja) * 1990-06-11 1992-02-13 Hitachi Ltd 液晶表示パネルの製造方法
JPH05222581A (ja) * 1992-02-13 1993-08-31 Casio Comput Co Ltd 配線表面の陽極酸化方法
JPH05343688A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 金属ゲイト電界効果型半導体装置の作製方法
JPH07193344A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 配線基板
JPH08321620A (ja) * 1995-05-25 1996-12-03 Sharp Corp 回路基板
JPH0982977A (ja) * 1995-09-18 1997-03-28 Fujitsu Ltd 薄膜トランジスタマトリクス基板の製造方法
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
JPS61110449A (ja) * 1984-11-05 1986-05-28 Hitachi Ltd 半導体装置の製造方法
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
JP4647194B2 (ja) * 2003-07-14 2011-03-09 新光電気工業株式会社 キャパシタ装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6486113A (en) * 1987-09-29 1989-03-30 Casio Computer Co Ltd Manufacture of thin film transistor
JPH02116831A (ja) * 1988-10-27 1990-05-01 Sharp Corp 表示電極基板の製造方法
JPH0443328A (ja) * 1990-06-11 1992-02-13 Hitachi Ltd 液晶表示パネルの製造方法
JPH05222581A (ja) * 1992-02-13 1993-08-31 Casio Comput Co Ltd 配線表面の陽極酸化方法
JPH05343688A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 金属ゲイト電界効果型半導体装置の作製方法
JPH07193344A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 配線基板
JPH08321620A (ja) * 1995-05-25 1996-12-03 Sharp Corp 回路基板
JPH0982977A (ja) * 1995-09-18 1997-03-28 Fujitsu Ltd 薄膜トランジスタマトリクス基板の製造方法
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ

Also Published As

Publication number Publication date
CN101053084A (zh) 2007-10-10
US7968458B2 (en) 2011-06-28
JP4746557B2 (ja) 2011-08-10
US20080124522A1 (en) 2008-05-29
WO2006046676A1 (ja) 2006-05-04

Similar Documents

Publication Publication Date Title
JP4746557B2 (ja) 電子回路基板及びその製造方法
KR100782619B1 (ko) 표시장치 및 그 제조방법
KR100597698B1 (ko) 디스플레이 소자들
JP5002553B2 (ja) 自発光型素子及びその製造方法
JP4692415B2 (ja) エレクトロルミネッセンス素子の製造方法
KR101441159B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법
US20060138405A1 (en) Thin film transistor, flat panel display including the thin film transistor, and method for manufacturing the thin film transistor and the flat panel display
KR19990087667A (ko) 유기 전압 발광 소자 및 유기 전압 발광 표시 장치
KR20130033259A (ko) 유기 발광 소자와 그 제조 방법, 유기 표시 패널, 유기 표시 장치
JP2006278021A (ja) 有機機能素子封止膜検査方法及び構造
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
JP2002237383A (ja) 有機ｅｌ素子の製造方法、有機ｅｌ素子
KR100714428B1 (ko) 유기ｅｌ소자
US8937013B2 (en) Semiconductor device and method for manufacturing semiconductor
WO2007043704A1 (ja) 発光素子及び表示装置
JP2014197142A (ja) 表示装置およびその製造方法、並びに電子機器
JP5250981B2 (ja) 有機デバイスの製造方法並びに電子機器
JP2007109564A (ja) 発光素子及び表示装置
JP2004311182A (ja) 導電性液晶材料を用いた有機エレクトロルミネッセンス素子、薄膜トランジスタおよびその製造方法
WO2006098420A1 (ja) 発光素子及び表示装置
JP4760063B2 (ja) 有機化合物層の積層方法、エレクトロルミネッセンスディスプレイパネルの製造方法、エレクトロルミネッセンスディスプレイパネル
TWI308805B (en) Active matrix oled and fabricating method incorporating the same
JP4697422B2 (ja) 表示装置の製造方法
JP2004095874A (ja) 有機半導体素子及びその製造方法
JP2012023064A (ja) 導電部形成方法、導電部及び発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees