KR101327240B1 - 반도체 장치 및 반도체 장치의 제작방법 - Google Patents

반도체 장치 및 반도체 장치의 제작방법 Download PDF

Info

Publication number
KR101327240B1
KR101327240B1 KR1020070104621A KR20070104621A KR101327240B1 KR 101327240 B1 KR101327240 B1 KR 101327240B1 KR 1020070104621 A KR1020070104621 A KR 1020070104621A KR 20070104621 A KR20070104621 A KR 20070104621A KR 101327240 B1 KR101327240 B1 KR 101327240B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
photocatalytic
photocatalyst
oxide film
Prior art date
Application number
KR1020070104621A
Other languages
English (en)
Other versions
KR20080034815A (ko
Inventor
마사푸미 모리수
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080034815A publication Critical patent/KR20080034815A/ko
Application granted granted Critical
Publication of KR101327240B1 publication Critical patent/KR101327240B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 도전층 위에 형성되는 광촉매 반응층을 제거하는 공정을 거치지 않고, 도전성을 가지며, 습윤성이 높은 영역을 간편하게 형성하는 방법을 제안한다.
광촉매 도전층 위에 광촉매 반응층을 형성하여, 상기 광촉매 도전층에 자외광을 조사함으로써, 자외광이 조사된 영역의 광촉매 도전층 표면에, 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성한다. 또한, 여기서, 상기 광촉매 도전층으로서 저항률이 1×10-2Ωcm 이하로 광촉매성을 가지는 층을 사용할 수 있다.
Figure 112007074342708-pat00001
반도체 장치, 광촉매, 자외광, 습윤성, 도전성

Description

반도체 장치 및 반도체 장치의 제작방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR}
본 발명은, 액적토출법을 사용하는 반도체 장치의 제작방법에 관한 것이다.
근년, 박막 트랜지스터(이하, TFT라고 부른다), 액정 표시장치 또는 EL표시장치 등의 반도체 장치의 제작에 있어서, 설비의 저비용화, 공정의 간략화를 목적으로 하여, 박막이나 배선의 형성에 액적토출장치를 사용하는 방법이 제안되고 있다.
그런데, 액적토출장치로부터 액상재료를 토출하는 경우의 액상재료의 낮은 착탄 정밀도가 큰 과제이다. 근년, 이 과제를 해결하기 위하여, 동일 기판의 표면에 친액(親液)영역(습윤성이 높은 영역)과 발액(撥液)영역(습윤성이 낮은 영역)을 형성하는 기술이 제안되고 있다. 그 중에도, 광촉매 반응을 이용하여, 발액재료 표면의 습윤성을 높이는 기술은 간편하고 효율이 좋은 방법으로서 주목을 받고 있다(예를 들어, 특허문헌 1). 또한, 광촉매 반응을 이용하는 표면 개질 기술로서, 산화티탄(TiOx) 등의 광촉매 물질층 위에 FAS막을 형성하고, 상기 광촉매 물질층에 자외광을 조사하여 광촉매 반응에 의하여 FAS를 분해함으로써, 산화티탄 등의 광촉매 물질층의 습윤성을 향상시키는 기술도 제안된다.
[특허문헌 1] 특개2005-210014호 공보
그런데, 종래의 기술에 있어서 광촉매 물질층으로서 절연성이 높은 재료를 사용할 필요가 있기 때문에, 도전층 위에 형성되는 광촉매 물질층 재료의 습윤성을 이용하여 반도체 장치를 제작하는 경우에 있어서, 상기 광촉매 물질하의 도전층과 후공정에서 상층에 형성되는 다른 도전층과의 도통을 확보하려고 하면, 도전층 위에 형성된 광촉매 물질층을 제거할 필요가 있고, 공정이 증가하여 복잡해진다는 문제가 있다.
상기 과제를 감안하여, 본 발명에 있어서 도전층 위에 형성되는 광촉매 물질층을 제거하는 공정을 거치지 않고, 도전성을 가지며, 습윤성이 높은 영역을 간편하게 형성하는 방법을 제안한다.
광촉매 도전층 위에 광촉매 반응층을 형성하여, 상기 광촉매 도전층에 자외광을 조사함으로써, 자외광이 조사되는 영역의 광촉매 도전층 표면에, 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성하는 것을 특징으로 한다. 또한, 여기서 상기 광촉매 도전층으로서, 저항률이 1×10-2Ωcm 이하로 광촉매성을 가지는 막을 사용할 수 있다. 또한, 광촉매 도전층 위에 형성되고, 적어도 광촉매 도전층의 표면에 자외광을 조사할 때, 광촉매 도전층과 반응하는 층을 본 명세서 중에서는 광촉매 반응층이라고 부르지만, 단순히 반응층이라고 부를 수 있 다.
본 발명의 반도체 장치의 제작방법은, 기판 위에 광촉매 도전층을 형성하고, 상기 광촉매 도전층 위에 광촉매 반응층을 형성하고, 상기 광촉매 반응층의 표면에 자외광을 조사하여, 상기 광촉매 도전층 표면에, 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법은, 기판 위에 게이트 전극을 형성하고, 상기 게이트 전극 위에 절연층을 형성하고, 상기 절연층 위에 광촉매 도전층을 형성하고, 상기 광촉매 도전층 위에 광촉매 반응층을 형성하고, 상기 광촉매 반응층의 표면에 자외광을 조사하여, 상기 광촉매 도전층 표면에, 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성하고, 상기 습윤성이 높은 영역에 액상의 패턴 재료를 토출하여 마스크 층을 형성하고, 상기 마스크 층을 사용하여 상기 광촉매 도전층을 에칭함으로써, 제 1 도전층 및 제 2 도전층을 형성하고, 상기 제 1 도전층 및 상기 제 2 도전층의 적어도 일부를 덮도록 유기 반도체 층을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법은, 기판 위에 광촉매 도전층을 형성하고, 상기 광촉매 도전층 위에 광촉매 반응층을 형성하고, 상기 광촉매 반응층 표면에 자외광을 조사하여, 상기 광촉매 도전층 표면에, 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성하고, 상기 습윤성이 높은 영역에 액상의 발광재료를 토출하여 발광 물질을 가지는 층을 형성하고, 상기 발광 물질을 가지는 층 위에 도전층을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법은, 기판 위에 광촉매 도전층을 형성하고, 상기 광촉매 도전층 위에 광촉매 반응층을 형성하고, 상기 광촉매 반응층의 표면에 자외광을 조사하여, 상기 광촉매 도전층의 표면에, 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성하고, 상기 습윤성이 높은 영역에 액상의 도전성 입자를 가지는 조성물을 토출하고, 상기 토출하는 조성물을 소성하고, 상기 조성물의 도포와 소성을 반복함으로써, 볼록 형상의 도전층을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치는, 기판 위에 형성되는 광촉매 도전층과, 상기 기판 위 및 상기 광촉매 도전층의 측면에 형성되는 광촉매 반응층과, 상기 광촉매 도전층 위에 형성되는 발광 물질을 가지는 층과, 상기 발광 물질을 가지는 층 위에 형성되는 도전층을 가지며, 상기 광촉매 도전층의 표면은 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 가지는 것을 특징으로 한다.
본 발명의 반도체 장치는, 기판 위에 형성되는 게이트 전극과, 상기 게이트 전극 위에 형성되는 제 1 절연층과, 상기 제 1 절연층 위에 형성되는 제 1 도전층과, 상기 제 1 절연층 위 및 상기 제 1 도전층 위에 형성되는 유기 반도체 층과, 상기 유기 반도체 층 위에 형성되는 제 2 절연층과, 상기 제 2 절연층 위에 형성되는 광촉매 도전층과, 상기 제 2 절연층 위 및 상기 광촉매 도전층의 측면에 형성되는 광촉매 반응층과, 상기 광촉매 도전층 위에 형성되는 발광 물질을 가지는 층과, 상기 발광 물질을 가지는 층 위에 형성되는 제 2 도전층을 가지고, 상기 광촉매 도전층의 표면은 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역 을 가지는 것을 특징으로 한다.
본 발명의 반도체 장치는, 기판 위에 형성되는 게이트 전극과, 상기 게이트 전극 위에 형성되는 제 1 절연층과, 상기 제 1 절연층 위에 형성되는 제 1 광촉매 도전층과, 상기 제 1 절연층 위 및 상기 제 1 광촉매 도전층 위에 형성되는 유기 반도체 층과, 상기 유기 반도체 층 위에 형성되는 제 2 절연층과, 상기 제 2 절연층 위에 형성되는 제 2 광촉매 도전층과, 상기 제 2 절연층 위 및 상기 제 2 광촉매 도전층의 측면에 형성되는 광촉매 반응층과, 상기 제 2 광촉매 도전층 위에 형성되는 발광 물질을 가지는 층과, 상기 발광 물질을 가지는 층 위에 형성되는 도전층을 가지고, 상기 제 1 광촉매 도전층 및 상기 제 2 광촉매 도전층의 표면은 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 가지는 것을 특징으로 한다.
본 발명의 반도체 장치 또는 반도체 장치의 제작방법에 있어서, 상기 광촉매 도전층은, 저항률이 1×10-2Ωcm 이하로 광촉매성을 가지는 층이다. 또한, 상기 광촉매 도전층으로서, 인듐주석산화물을 포함하는 막, 인듐주석산화물에 산화규소를 함유시킨 도전재료를 포함하는 막, 불소도프산화주석막, 안티몬도프산화주석막, 산화주석막, 불소도프산화아연막, 알루미늄도프산화아연막, 갈륨도프산화아연막, 붕소도프산화아연막, 또는 산화아연막을 사용할 수 있다.
본 발명의 반도체 장치 또는 반도체 장치의 제작방법에 있어서, 상기 광촉매 반응층은, 알킬기를 가지는 화합물을 포함하는 조성물, 또는 유기 실란을 포함하는 조성물을 사용하여 형성할 수 있다.
본 발명을 사용함으로써, 광촉매 도전층에 자외광을 조사하여, 광촉매 반응에 의하여 광촉매 도전층 위에 형성되는 광촉매 반응층을 분해 또는 변질시킨다고 하는 간편한 방법으로, 광촉매 도전층의 표면에 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성할 수 있다. 따라서, 복잡한 공정을 거치지 않고, 광촉매 도전층 위에 습윤성이 다른 영역을 형성할 수 있다. 따라서, 습윤성이 높은 영역의 광촉매 도전층과 상기 습윤성이 높은 영역 위에 형성되는 도전성 재료와의 밀착성을 향상시킬 수 있으므로, 신뢰성이 높은 반도체 장치를 용이하게 제작할 수 있다.
본 발명의 실시 형태에 대하여, 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 범위에서 벗어남이 없이, 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 동일 기능을 가지는 부분에는 동일한 부호를 다른 도면에서 공통적으로 사용하며, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 액적토출법을 사용하여, 유기 트랜지스터를 제작하는 공 정의 일례에 대하여 도면을 사용하여 설명한다. 또한, 액적토출법이란, 조제(調製)되는 조성물을, 전기 신호에 따라 노즐로부터 분출하여 미량의 액적을 만들어, 소정의 위치에 부착시키는 방법이며, 잉크젯 법이라고도 불린다.
우선, 기판(10) 위에 게이트 전극(11)을 형성한다(도 1a 참조). 기판의 재료로서는, 유리 기판, 석영 기판, 결정성 유리 등의 절연성 기판이나, 세라믹 기판, 스테인리스 기판, 금속 기판(탄탈, 텅스텐, 몰리브덴 등), 반도체 기판, 플라스틱 기판(폴리이미드, 아크릴, 폴리에틸렌 테레프탈레이트, 폴리카보네이트, 폴리알리레이트, 폴리에테르 설폰 등), 필름 등을 사용할 수 있지만, 적어도 제작 공정에서 발생하는 열에 견딜 수 있는 재료를 사용한다. 본 실시형태에 있어서는 유리 기판을 사용한다.
게이트 전극(11)은, 성막하는 도전성 재료를 포토리소그래피 방법에 의하여 소망의 형상으로 가공하여 형성하면 좋다. 또한, 도전재료를 포함하는 액적을 액적 토출 법 등에 의하여 형성하여도 좋다. 또한, 본 발명의 게이트 전극(11)의 제작방법은, 이것에 한정되는 것이 아니다. 또한, 게이트 전극의 구성은, 단층의 구성으로 하여도 되고, 도전재료를 2층 이상 적층시키는 복수 층의 구조로 하여도 좋다. 복수 층으로 하는 경우는, 도전재료를 적절하게 선택하면 좋다.
다음으로, 게이트 전극(11)을 덮는 절연층(12)을 형성한다(도 1b 참조). 절연층(12)은, 규소를 포함하는 절연막을 사용하여 형성할 수 있다. 예를 들어, 산화규소, 질화규소, 질소를 포함하는 산화규소 및 산소를 포함하는 질화규소 등의 무기 절연재료를 사용하면 좋다. 또한, 아크릴이나 폴리이미드 등의 유기 절연재 료나, 규소와 산소의 결합으로 골격구조가 구성되고, 치환기로서 적어도 수소를 포함하는 유기기(예를 들어, 알킬기, 방향족 탄화수소), 또는, 플루오로기, 또는, 적어도 수소를 포함하는 유기기와 플루오로기를 가지는, 이른바 실록산계 재료를 사용하여 형성하여도 좋고, 본 발명의 절연막은 이들 재료에 한정되지 않는다. 또한, 절연층(12)은 단층이라도 좋고, 2 개 이상의 층으로 되는 복수층으로 하여도 좋다. 또한, 본 실시형태에 있어서, 후공정에서 절연층(12) 위에 형성되는 광촉매 도전층에, 게이트 전극(11)을 마스크로서 자외광을 조사함으로써, 광촉매 도전층의 광촉매 반응을 유기(誘起)하는 공정을 가진다. 따라서 본 실시형태에 있어서 절연층(12)의 재료로서, 광촉매 도전층의 광촉매 반응을 유기하는 파장의 빛을 완전히 차폐하지 않는 것이면 특히 한정되지 않는다.
절연층(12)은, 딥법, 스핀코팅법, 액적토출법, 캐스팅법, 스피너법, 인쇄법 등의 도포법이나, CVD법, 스퍼터법 등의 방법에 의하여 형성하면 좋다. 또한, 양극산화법을 사용하여 게이트 전극 표면을 산화시킴으로써,절연층(12)을 형성하여도 좋다. 또한, 유기 절연재료나 실록산계의 재료를 사용하여 도포법에 의하여 절연층(12)을 형성하는 경우는, 하층의 요철을 완화하거나, 후의 공정에서 절연층(12)위에 형성되는 유기 반도체 층(16)의 습윤성 및 배향을 양호한 것으로 할 수도 있다.
다음으로, 절연층(12) 위에 광촉매 도전층(13)을 형성한다(도 1c 참조). 또한, 광촉매 도전층이란, 자외선을 조사함으로써, 광촉매 반응을 일으키고, 광촉매 도전층 위에 형성된 광촉매 반응층을 분해 또는 변질시키는, 광촉매성을 가지는 도 전층이다. 본 실시형태에 있어서, 광촉매 도전층(13)으로서는, 저항률이 1×10-2Ωcm 이하로 광촉매성을 가지는 막을 사용할 수 있다. 광촉매 도전층으로서, 예를 들어, 인듐주석산화물(ITO)계, 산화주석(SnO)계, 산화아연(ZnO)계의 재료를 포함하는 도전성을 가지는 막을 사용할 수 있다. 구체적으로는, 예를 들어, 인듐주석산화물을 포함하는 막, ITO에 산화규소를 함유시킨 도전재료를 포함하는 막, 불소도프산화주석막, 안티몬도프산화주석막, 산화주석막, 불소도프산화아연막, 알루미늄도프산화아연막, 갈륨도프산화아연막, 붕소도프산화아연막, 산화아연막 등을 사용할 수 있다. 또한, ITO 계의 도전막은 도전성이 높고, 가공이 용이하기 때문에, ITO 계의 도전막을 사용함으로써, 보다 용이하게 신뢰성이 높은 반도체 장치를 제작할 수 있다. 이들 재료를 스퍼터링 법 등을 사용하여 절연층(12) 위에 형성할 수 있다.
이어서, 광촉매 도전층(13) 위에 광촉매 반응층(습윤성이 낮은 층이라고도 부른다; 14)을 형성한다(도 1c 참조). 광촉매 반응층(14)으로서는, 후의 공정에서 형성되는 패턴 재료에 대하여 습윤성이 낮은 층을 형성한다. 광촉매 반응층(14)은, 알킬기나 불화 탄소쇄를 가지는 화합물을 포함하는 조성물을 사용하여 형성할 수 있다.
또한, 광촉매 반응층(14)의 조성물의 일례로서는, Rn-Si-X(4-n) (n = 1, 2, 3)의 화학식으로 표시되는 유기 실란을 들 수 있다. 또한, R은 플루오로알킬기나 알킬기 등의 비교적 불활성한 기(基)를 포함하는 물질이다. 또한, X는 하지(下地) 표면의 수산기 또는 흡착수와 결합이 가능한 가수분해기로 이루어진다. X의 대표 예로서는, 할로겐, 메톡시기, 에톡시기, 또는, 아세톡시기 등을 들 수 있다.
또한, 유기 실란의 일례로서, R에 알킬기를 가지는 알콕시실란을 사용할 수 있다. 알콕시실란으로는, 탄소수 2 내지 30의 알콕시실란이 바람직하다. 대표적으로는, 에틸트리에톡시실란, 프로필트리에톡시실란, 옥틸트리에톡시실란, 데실트리에톡시실란, 옥타데실트리에톡시실란(ODS), 에이코실트리에톡시실란, 트리아콘틸트리에톡시실란을 들 수 있다. 또한, 장쇄 알킬기를 가지는 실란 화합물은, 습윤성을 보다 낮출 수 있으므로 바람직하다.
또한, 유기 실란의 일례로서, R에 플루오로알킬기를 가지는 플루오로알킬실란(이하, FAS라고 한다)을 사용할 수 있다. FAS를 사용하면, 보다 습윤성을 저하시킬 수 있으므로 바람직하다. FAS의 R은, (CF3)(CF2)x(CH2)y( x : 0 이상 10 이하의 정수, y : 0 이상 4 이하의 정수)로 표시되는 구조를 가지며, 복수 개의 R 또는 X가 Si에 결합하는 경우에는, R 또는 X는 각각 모두 같아도 좋고, 달라도 좋다. 대표적인 FAS로서는, 헵타데카플루오로테트라하이드로데실트리에톡시실란, 헵타데카플루오로테트라하이드로데실트리클로로실란, 트리데카플루오로테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오르알킬실란(FAS)을 들 수 있다.
또한, 상기 재료를 사용하여, 광촉매 반응층(14)을 형성하는 경우, 상기 재료를 기상법에 의하여, 광촉매 도전층(13) 표면에 화학 흡작시켜서 형성하면 좋다. 화학 흡작시킴으로써, 단분자 층을 형성할 수 있다. 또한, 상기 재료를, 액적토출 법, 도포법 등을 사용하여 형성하여도 좋다.
단분자 층으로 광촉매 반응층(14)을 형성하면, 후의 공정에서 광촉매 반응층의 일부를 분해할 때, 짧은 시간으로 분해할 수 있다. 또한, 두께가 균일하기 때문에, 편차 없이 광촉매 반응층을 분해할 수 있다. 단분자 층의 형성방법으로서는, 유기 실란을 가지는 밀폐 용기내에 기판을 설치함으로써, 절연층 표면에 유기 실란을 화학 흡작시킨 후, 알코올로 세정함으로써, 단분자막이 되어, 광촉매 반응층을 형성할 수 있다. 또한, 유기 실란을 가지는 용액중에, 기판을 침지(浸漬)함으로써, 절연층 표면에 유기 실란이 화학 흡착하여 단분자막이 되고, 광촉매 반응층을 형성할 수 있다.
다음으로, 기판(10) 측으로부터 게이트 전극(11)을 마스크로 하여, 광촉매 반응층(14)에 자외광(17)을 조사한다(도 1d 참조). 자외광을 조사함으로써, 광촉매 도전층(13)은, 광을 흡수하여 활성화한다. 그 결과, 광촉매 반응층(14)의 물질의 결합이 해리되고, 광촉매 도전층(13) 위에 습윤성이 높은 영역(18)이 형성된다(도 1d 참조). 여기서, 광촉매 도전층(13) 표면은, 습윤성이 높은 영역(18)에 있어서 도전성을 가진다. 또한, 자외광(17)이 조사되지 않는 영역에 있어서는, 습윤성이 낮은 영역이 잔존한다. 여기서, 잔존하는 습윤성이 낮은 영역을 습윤성이 낮은 층(19)이라고 나타낸다. 또한, 여기서는, 기판(10) 측으로부터 자외광을 조사하지만, 반드시 한정되지 않고, 광촉매 반응층(14) 측으로부터 자외광을 조사하여도 좋다. 그 경우, 별도 준비한 포토마스크를 사용하여 차광하여도 좋고, 레이저 직접 묘화 장치를 사용하여 마스크를 사용하지 않고, 선택적으로 광조사를 행하여 도 좋다.
또한, 자외광으로서는, 파장 350nm 이하 정도의 빛을 사용할 수 있다. 바람직하게는, 파장 250nm 이상 350nm 이하 정도의 빛을 사용하면 좋다. 파장 250nm 이상 350nm 이하 정도의 빛을 사용함으로써, 공기중의 산소나 물에 의한 빛의 흡수를 억제할 수 있으며, 진공중에 한정되지 않고 대기중에 있어서도 본 공정을 행할 수 있다.
다음으로, 액적토출장치를 사용하여, 도전층 위에 패턴 재료(20)를 도포하여 마스크 층을 형성한다(도 2a 참조). 패턴 재료로서는, PVA(폴리비닐알콜) 등의 수용성 수지나 폴리이미드, 노보렉, 아크릴, 폴리아미도 또는 벤조시클로부텐 등의 감광성 또는 비감광성의 유기 재료나, 실록산 등의 유기 수지를 사용할 수 있다. 이들 재료를, 액적토출법에 의하여 도전층 위의 습윤성이 높은 영역에 선택적으로 형성할 수 있다. 습윤성이 높은 영역에만 선택적으로 형성할 수 있으므로, 패턴 재료의 낭비를 줄일 수 있다.
다음으로, 상기 패턴 재료(20)를 마스크로 하여, 광촉매 도전층(13)의 일부를 에칭함으로써, 소스 전극 또는 드레인 전극으로서 기능하는 도전층(15a, 15b)을 형성한다(도 2b 참조).
다음으로, 도전층(15a, 15b) 위의 패턴 재료(20)를 제거하여, 도전층(15a, 15b) 및 절연층(12) 위에 유기 반도체 층(16)을 형성한다(도 2c 참조). 유기 반도체 층은, 증착법이나 스핀코팅 법, 액적토출법 등의 방법을 사용하여 도전층(15a, 15b) 및 절연층(12) 위에 성막할 수 있다. 또한, 본 실시형태에서는, 광촉매 도전 층 표면의 습윤성이 높은 영역에 있어서 도전성을 가지므로, 광촉매 도전층의 습윤성이 높은 영역 위에 유기 반도체막을 형성하는 것만으로 광촉매 도전층과 유기 반도체막의 도통을 확보할 수 있다. 즉, 패턴 재료(20)를 제거함으로써, 자기 정합적으로 소스 전극 또는 드레인 전극으로서 기능하는, 습윤성이 높은 도전층(15a, 15b)을 형성할 수 있다.
또한, 유기 반도체 층(16)을 형성하는 유기 반도체 재료는 캐리어 수송성이 있고, 전계효과에 의해 캐리어 밀도의 변조가 일어날 수 있는 유기 재료라면, 저분자, 고분자 중 어느 쪽이라도 사용할 수 있고, 그 종류는 특히 한정되지 않지만, 다환 방향족 화합물, 공역 이중 결합화합물, 금속 프탈로시아닌 착체, 전하-이동 착체, 축합환 테트라카르복시산 디이미드 류, 올리고티오펜 류, 풀러린 류, 카본 나노튜브등을 들 수 있다. 예를 들어, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리티에닐렌비닐렌, 폴리(p-페닐렌비닐렌), 폴리아닐린, 폴리디아세틸렌, 폴리아줄렌, 폴리피렌, 폴리카르바졸, 폴리셀리노펜, 폴리푸란, 폴리(p-페닐렌), 폴리인돌, 폴리피리다진, 나프타센, 헥사센, 헵타센, 피렌, 크리센, 페릴렌, 코로넨, 테릴렌, 오발렌, 쿼터릴렌, 안트라센, 트리페노디옥사진, 트리페노디티아진, 헥사센-6,15-퀴논, 폴리비닐카르바졸, 폴리페닐렌설파이드, 폴리비닐렌설파이드, 폴리비닐피리딘, 나프탈렌테트라카르복실산 디이미드, 안트라센테트라카르복실산 디이미드, C60, C70, C76, C78, C84, 또는 이들의 유도체를 사용할 수 있다. 또한, 이들의 구체예로서는, 일반적으로 P형 반도체로 불리는, 테트라센, 펜타센, 섹시티오펜(6T), 구리 프탈로시아닌, 비스-(1,2,5-티아디아졸로)-p-퀴노비스(1,3-디티올), 루브렌, 폴리(2,5-티에닐렌비닐렌) (PTV), 폴리(3-헥실티오펜)(P3HT), 디옥틸플루오렌-비티오펜코폴리머(F8T2)가 있고, 일반적으로 n형 반도체로 불리는, 7,7,8,8-테트라시아노퀴노디메탄(TCNQ), 3,4,9,10-페릴렌테트라카르복실릭 디안하이드라이드(PTCDA), 1,4,5,8-나프탈렌테트라카르복실릭 디안하이드라이드(NTCDA), 9,9,10,10-테트라시아노-2,6-나프토퀴노디메탄(TCNNQ), N,N'-디옥틸-3,4,9,10-페릴렌테트라카르복실릭디이미드(PTCDI-C8H), 구리 헥사데카플루오로프탈로시아닌(F16CuPc), 3',4'-디부틸-5,5"-비스(디시아노메틸렌)-5,5"-디하이드로-2,2':5',2"-테르티오펜)(DCMT) 등이 있다. 또한, 유기 반도체에 있어서, p형 또는 n형의 특성은 그 물질에 고유한 것이 아니라, 캐리어가 주입되는 전극과의 관계나, 주입시의 전계의 강도에 의존하여, 그것이 그 중 어느 하나로 쉽게 되는 경향을 가지지만, p형 반도체로서도 n형 반도체로서도 사용할 수 있다. 이상의 공정에 의하여, 유기 트랜지스터(527)를 완성시킬 수 있다.
여기서, 액적토출법에 사용하는 액적토출장치의 일형태를 도 3에 나타낸다. 액적토출수단(1403)의 개개의 헤드(1405, 1412)는 제어수단(1407)에 접속되고, 그것을 컴퓨터(1410)로 제어함으로써 미리 프로그래밍된 패턴으로 묘화할 수 있다. 묘화하는 타이밍은, 예를 들어, 기판(1400) 위에 형성되는 마커(1411)를 기준으로 하면 좋다. 또는, 기판(1400)의 에지를 기준으로 하여 기준점을 확정시켜도 좋다. 이것을 촬상수단(1404)으로 검출하여, 화상처리수단(1409)으로 디지털 신호로 변환한 것을 컴퓨터(1410)로 인식하여 제어신호를 발생시켜 제어수단(1407)에 보낸다. 촬상수단(1404)으로서는, 전하결합소자(CCD)나 상보형 금속산화물 반도체를 이용한 이미지 센서 등을 사용할 수 있다. 물론, 기판(1400) 위에 형성되어야 할 패턴의 정보는 기억매체(1408)에 격납되는 것이며, 이 정보에 의거하여 제어수단(1407)에 제어신호를 보내고, 액적토출수단(1403)의 개개의 헤드(1405, 1412)를 개별로 제어할 수 있다. 토출하는 재료는, 재료공급원(1413), 재료공급원(1414)으로부터 배관을 통하여 헤드(1405, 1412)에 각각 공급된다.
헤드(1405) 내부는, 점선(1406)이 나타내는 바와 같이, 액상의 재료를 충전하는 공간과, 토출구인 노즐을 가지는 구조로 된다. 도시하지 않지만, 헤드(1412)도 헤드(1405)와 같은 내부 구조를 가진다. 헤드(1405)와 헤드(1412)의 노즐을 다른 사이즈로 형성하면, 다른 재료를 다른 폭으로 동시에 묘화할 수 있다. 하나의 헤드로, 도전성 재료나 유기 재료, 무기 재료 등을 각각 토출하여, 묘화할 수 있고, 층간막과 같은 광영역에 묘화하는 경우는, 스루풋을 향상시키기 때문에 복수의 노즐로부터 동일한 재료를 동시에 토출하여, 묘화할 수 있다. 대형기판을 사용하는 경우, 헤드(1405, 1412)는 기판 위를, 화살표의 방향으로 자유자재로 주사하여, 묘화하는 영역을 자유롭게 설정할 수 있고, 동일한 패턴을 한 장의 기판에 복수 묘화할 수 있다.
또한, 액적토출법을 사용하여 도전층을 형성하는 경우, 입자형으로 가공된 도전성 재료를 포함하는 조성물을 토출하고, 소성에 의해서 융합이나 융착 접합시켜 고화함으로써 도전층을 형성한다. 이와 같이, 도전성 재료를 포함하는 조성물을 토출하여, 소성함으로써 형성된 도전층(또는 절연층)에 있어서는, 스퍼터링법 등으로 형성하는 도전층(또는 절연층)이, 대부분은 주상(柱狀) 구조를 나타내는 것에 대하여, 많은 입자계를 가지는 다결정 상태를 나타내는 경우가 많다.
본 실시형태에 있어서 광촉매 도전층 위에 형성되는 광촉매 반응층에 자외광을 조사하는 간편한 방법에 의하여, 광촉매 도전층 표면에, 도전성을 가지며, 습윤성이 높은 영역을 형성할 수 있다. 종래에는 광촉매 물질층으로서 절연성이 높은 재료를 사용할 필요가 있으므로, 상기 광촉매 물질층하의 제 1 도전층과, 후 공정에서 상기 광촉매 물질층 위에 형성되는 제 2 도전층의 도통을 취하고 싶을 경우는, 상기 제 1 도전층 위에 형성되는 절연성의 광촉매 물질층을 제거할 필요가 있고, 공정이 증가하여 복잡하였다. 그러나, 본 실시형태에 나타내는 방법을 사용함으로써, 복잡한 공정을 거치지 않고, 광촉매 도전층의 표면에 도전성을 가지며, 습윤성이 높은 영역을 형성할 수 있고, 자기 정합적으로 소스 전극 또는 드레인 전극을 형성할 수 있다. 또한, 소스 전극 또는 드레인 전극 위에 습윤성이 높은 영역을 형성할 수 있으므로, 소스 전극 또는 드레인 전극의 밀착성을 향상시킬 수 있다. 따라서, 용이하게 신뢰성이 높은 유기 트랜지스터를 제작할 수 있다.
또한, 본 발명의 반도체 장치의 제작방법은 본 실시형태에 나타내는 유기 트랜지스터의 제작방법에 한정되지 않고, 광촉매 도전층 위에 광촉매 반응층을 형성하고, 상기 광촉매 반응층에 자외광을 조사함으로써, 자외광이 조사된 영역의 광촉매 도전층 표면에 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성하는 공정을 포함하는 각종 반도체 장치의 제작에 사용할 수 있다.
(실시형태 2)
본 실시형태에 있어서, 액적토출방법을 사용하여 전계발광(EL : Electro Luminescence)을 이용하는 발광소자를 제작하는 방법의 일례에 대하여 도면을 사용하여 설명한다.
또한, 상기 발광소자는, 한 쌍의 전극간에 캐리어 수송 특성이 다른 유기 화합물 또는 무기 화합물을 포함하는 발광층을 적층하여, 한 쪽의 전극으로부터는 정공을 주입하고, 다른 쪽의 전극으로부터는 전자를 주입할 수 있도록 형성되고, 한 쪽의 전극으로부터 주입되는 정공과, 다른 쪽의 전극으로부터 주입되는 전자가 재결합하여 발광 중심을 여기하여, 그것이 기저상태로 되돌아올 때에 빛을 방출하는 형상을 이용하는 소자이다. 발광층으로의 정공 및 전자의 주입성은, 전극을 형성하는 재료의 일 함수(금속이나 반도체의 표면으로부터, 한 개의 전자를 그 표면의 바로 외측에 추출하는 데에 필요하는 최소의 에너지)의 대소(大小)가 하나의 지표가 되어, 정공을 주입하는 측의 전극에는 일 함수가 높은 재료를 사용하는 것이 바람직하고, 전자를 주입하는 측의 전극에는 일 함수가 낮은 재료를 사용하는 것이 바람직하다. 또한, 적어도 발광층으로서 유기 화합물 재료를 사용하는 경우, 유기 EL소자라고 불리고, 적어도 발광층으로서 무기 화합물 재료를 사용하는 경우, 무기 EL소자라고 불린다. 또한, 발광소자에 유기 화합물 재료와 무기 화합물 재료의 양쪽 모두를 사용하는 경우에는, 하이브리드형 EL소자 등의 명칭으로 불린다.
본 실시형태의 발광소자의 제작방법에 대하여 도면을 사용하여 설명한다.
우선, 도 4a에 나타내는 바와 같이, 기판(401) 위에 화소 전극으로서 기능하는 광촉매 도전층(402)을 형성한다. 또한, 화소 전극으로서 기능하는 광촉매 도전 층(402)으로서, 실시형태 1에서 나타내는 광촉매 도전층(13)과 같은 것을 사용할 수 있다.
다음으로, 광촉매 도전층(402) 위에 광촉매 반응층(403)을 형성한다(도 4a 참조). 또한, 광촉매 반응층(403)은, 실시형태 1에서 설명하는 광촉매 반응층(14)과 마찬가지로 제작할 수 있다.
이어서, 광촉매 반응층(403)에 자외광을 조사한다(도 4b 참조). 자외광을 조사함으로써, 광촉매 반응층(403)과 광촉매 도전층(402)이 반응하여 광촉매 도전층(402)의 표면에 있어서 광촉매 반응층(403)이 분해 또는 변질되어, 자외광이 조사되는 부분에 도전성을 가지며, 습윤성이 높은 영역(404)을 형성할 수 있다. 또한, 광촉매 도전층(402)과 접하지 않는 영역의 광촉매 반응층(403)의 습윤성은 변화하지 않고, 습윤성이 낮은 채 잔존한다. 또한, 기판(401) 위 및 광촉매 도전층(402)의 측면에 잔존하는 습윤성이 변하지 않는 영역은, 애칭하여 제거하여도 좋고, 잔존시켜도 좋다.
다음으로, 액적토출장치를 사용하여, 광촉매 도전층(402) 위에 발광 물질을 가지는 층(405)을 형성한다(도 4c 참조). 그 결과, 광촉매 도전층 표면의 습윤성이 높은 영역에만 효율적으로 발광 물질을 가지는 층을 형성할 수 있다. 따라서, 화소전극으로서 기능하는 광촉매 도전층 이외의 부분에 발광층이 형성되지 않도록 화소 전극의 주위에 둑(bank)이 되는 절연물을 형성하지 않아도, 화소 전극으로서 기능하는 광촉매 도전층 위에만 발광 물질을 가지는 층을 형성할 수 있다. 따라서, 용이하게 원하는 위치에만 발광 물질을 가지는 층을 형성할 수 있고, 재료의 낭비를 생략할 수 있다. 또한, 광촉매 도전층은 도전성을 가지며, 습윤성이 높으므로, 화소 전극과 발광 물질을 가지는 층의 밀착성이 향상된 신뢰성이 높은 발광소자를 제작할 수 있다.
이어서, 발광 물질을 가지는 층(405) 위에 대향 전극으로서 기능하는 도전층(406)을 형성한다(도 4d 참조). 또한, 도전층(406) 위에 보호막을 형성하는 것이 바람직하다. 또한, 본 실시형태에 있어서, 기판(401) 및 광촉매 도전층(402) 측면에 광촉매 반응층(403)이 잔존하므로, 광촉매 도전층(402)과 기판(401)으로 형성되는 단차(段差)를 완화할 수 있고, 발광 물질을 가지는 층(405) 위에 형성되는 도전층(406)의 단선(斷線)을 방지할 수 있다.
이상과 같이, 광촉매 도전층(402), 발광 물질을 가지는 층(405), 및 도전층(406)을 가지는 발광소자(408)를 형성할 수 있다.
본 실시형태에 있어서, 광촉매 도전층 위에 형성되는 광촉매 반응층에 자외광을 조사하는 간편한 방법에 의하여, 광촉매 도전층 표면에 도전성을 가지며, 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성할 수 있다. 따라서, 복잡한 공정을 거치지 않고, 화소 전극으로서 기능하는 광촉매 도전층 표면에 액적토출장치를 사용하여 발광재료를 정밀도 좋게 형성할 수 있다. 또한, 화소 전극으로서 기능하는 광촉매 도전층과 발광 물질을 가지는 층의 밀착성이 향상한 신뢰성이 높은 발광소자를 간편하게 제작할 수 있다. 따라서, 본 실시형태에 의하여, 발광 효율이 높고 신뢰성이 높은 발광소자를 용이하게 수율 좋게 제작할 수 있다.
다음으로, 발광소자의 발광 물질을 가지는 층에 유기 화합물 또는 무기 화합 물을 사용하는 경우의 소자 구조에 대하여 설명한다.
우선, 발광 물질을 포함하는 층에 유기 화합물을 사용하는 유기 EL소자에 대하여 설명한다.
발광성의 유기 화합물로서는, 예를 들어, 9,10-디(2-나프틸)안트라센(약칭:DNA), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭:t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭:DPVBi), 쿠마린30, 쿠마린6, 쿠마린545, 쿠마린545T, 페릴렌, 루브렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP),9,10-디페닐안트라센(약칭:DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-6-[p-(디메틸아미노)스티릴]-4H-피란(약칭:DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭:DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭:BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이토-N,C2'](피콜리네이토)이리듐(약칭:FIrpic), 비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이토-N,C2}(피콜리네이토)이리듐(약칭:Ir(CF3ppy)2(pic)), 트리스(2-페닐피리디네이토-N,C2)이리듐(약칭:Ir(ppy)3), (아세틸아세토네이토)비스(2-페닐피리디네이토-N,C2)이리듐(약칭:Ir(ppy)2(acac)), (아세틸아세토네이토)비스[2-(2'-티에닐)피리디네이토-N,C3]이리듐(약칭:Ir(thp)2(acac)), (아 세틸아세토네이토)비스(2-페닐퀴놀리네이토-N,C2)이리듐(약칭:Ir(pq)2(acac)), (아세틸아세토네이토)비스[2-(2'-벤조티에닐)피리디네이토-N,C3]이리듐(약칭:Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물을 사용할 수도 있다.
또한, 도 5a에 나타내는 바와 같이, 제 1 도전층(201) 위에 정공주입성 재료로 형성되는 정공주입층(341), 정공수송성 재료로 형성되는 정공수송층(342), 발광성 유기화합물로 형성되는 발광층(343), 전자수송성 재료로 형성되는 전자 수송층(344), 전자주입성 재료로 형성되는 전자주입층(345)으로 형성되는 발광 물질을 포함하는 층(203), 및 제 2 도전층(204)으로 발광소자를 형성하여도 좋다.
정공 수송성 재료는, 프탈로시아닌(약칭:H2Pc), 구리 프탈로시아닌(약칭:CuPc), 바나딜프탈로시아닌(약칭:VOPc)의 이외에, 4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭:TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA), 1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭:TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB), 4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭:DNTPD), 4,4'-비스[N-(4-비페니릴)-N-페닐아미노]비페닐(약칭:BBPB), 4,4',4''-트리(N-카르바조릴)트리페닐아민(약칭:TCTA) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA, NPB 등으로 대표되는 방향족 아민 화합물은, 정공을 발생하기 쉽고, 유기 화합물로서 적합한 화합물군이다. 여기에 기재한 물질은, 주로 10-6cm2/Vs 이상의 정공 이동도를 가지는 물질이다.
정공 주입성 재료는, 상기 정공 수송성 재료 이외에, 도전성 고분자 화합물에 화학도핑을 실시한 재료도 있고, 폴리스티렌설폰산(약칭:PSS)을 도프한 폴리에틸렌디옥시티오펜(약칭:PEDOT)이나 폴리아닐린(약칭:PAni) 등을 사용할 수도 있다. 또한, 산화몰리브덴, 산화바나듐, 산화니켈(NiOx) 등의 무기반도체의 박막이나, 산화알루미늄(Al2O3) 등의 무기 절연체의 초박막도 유효하다.
여기서, 전자 수송성 재료는, 트리스(8-퀴놀리놀레이토)알루미늄(약칭:Alq3), 트리스(4-메틸-8-퀴놀리놀레이토)알루미늄(약칭:Almq3), 비스(10-하이드록시벤조[h]-퀴놀리네이토)베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리놀레이토)-4-페닐페놀레이토-알루미늄(약칭:BAlq) 등 퀴놀린 골격 또는 벤조퀴놀린 골격을 가지는 금속 착체 등으로 되는 재료를 사용할 수 있다. 또한, 그 이외에, 비스[2-(2-하이드록시페닐)벤조옥사졸레이토]아연(약칭:Zn(BOX)2), 비스[2-(2-하이드록시페닐)벤조티아졸레이토]아연(약칭:Zn(BTZ)2) 등의 옥사졸계, 티아졸계 배위자를 가지는 금속 착체 등의 재료도 사용할 수 있다. 또한, 금속 착체 이외에도, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페 니릴)-1,2,4-트리아졸(약칭:TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭:p-EtTAZ), 바소페난트롤린(약칭:BPhen), 바소쿠프로인(약칭:BCP) 등을 사용할 수 있다. 상술한 물질은, 주로 10-6cm2/Vs 이상의 전자이동도를 가지는 물질이다.
전자주입성 재료로서는, 상술한 전자 수송성 재료 이외에, LiF, CsF 등의 알칼리금속할로겐화물이나, CaF2와 같은 알칼리토류할로겐화물, Li2O 등의 알칼리금속산화물과 같은 절연체의 초박막이 잘 사용된다. 또한, 리튬아세틸아세토네이트(약칭:Li(acac))나 8-퀴놀리놀레이토-리튬(약칭:Liq) 등의 알칼리금속 착체도 유효하다. 또한, 상술한 전자 수송성 재료와, Mg, Li, Cs 등의 일 함수가 작은 금속을 혼합한 재료를 사용할 수도 있다.
또한, 도 5b에 나타내는 바와 같이, 제 1 도전층(201), 유기 화합물 및 유기 화합물에 대하여 전자수용성을 가지는 무기화합물로 형성되는 정공 수송층(346), 발광성의 유기 화합물로 형성되는 발광층(343), 및 발광성의 유기 화합물에 대하여 전자공여성을 가지는 무기화합물로 형성되는 전자 수송층(347)에 의해 형성된 발광 물질을 포함하는 층(203), 및 제 2 도전층(204)으로 발광소자를 형성하여도 좋다.
발광성의 유기 화합물, 및 발광성의 유기 화합물에 대하여 전자수용성을 가지는 무기화합물로 형성되는 정공수송층(346)은, 유기 화합물로서, 상술한 정공 수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합물로부터 전자를 받아들이기 쉬운 것이면 어떤 것이어도 되고, 여러 가지 금속 산화물 또는 금속질화물이 가능하지만, 주기표 제 4 족 내지 제 12 족의 어느 하나의 전이금속산화물이 전자수용성을 나타내기 쉬워 호적하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한, 상술한 금속산화물 중에서도, 주기표 제 4 족 내지 제 8 족의 어느 하나의 전이금속산화물은 전자수용성이 높은 것이 많아, 바람직하다.
발광성의 유기 화합물, 및 발광성의 유기 화합물에 대하여 전자공여성을 가지는 무기화합물로 형성되는 전자 수송층(347)은, 유기 화합물로서 상술한 전자수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합물에 전자를 주기 쉬운 것이면 어떤 것이어도 되고, 각종 금속산화물 또는 금속질화물이 가능하지만, 알칼리금속산화물, 알칼리토류금속산화물, 희토류금속산화물, 알칼리금속질화물, 알칼리토류금속질화물, 희토류금속질화물이 전자공여성을 나타내기 쉬워 호적하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다.
발광성의 유기 화합물 및 무기화합물로 형성되는 전자 수송층(347) 또는 정공수송층(346)은, 전자 주입/수송 특성이 뛰어나기 때문에, 제 1 도전층(201), 제 2 도전층(204)의 양쪽 모두가, 거의 일 함수의 제한을 받지 않고, 각종 재료를 사용할 수 있다. 또한, 구동 전압을 저감할 수 있다.
다음으로, 발광 물질을 포함하는 층으로서, 무기화합물을 사용하는 무기 EL 소자에 대하여 설명한다.
무기 EL소자는, 그 소자 구성에 의하여, 분산형 무기 EL소자와 박막형 무기 EL소자로 분류된다. 전자는, 발광재료의 입자를 바인더 중에 분산시킨 발광재료를 포함하는 층을 가지고, 후자는, 발광재료의 박막으로 되는 발광 물질을 포함하는 층을 가지고 있는 점에 차이는 있지만, 고전계로 가속된 전자를 필요로 하는 점에서는 공통이다. 또한, 얻어지는 발광의 메카니즘으로서는, 도너준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속 이온의 내각 전자 천이(core electron transition)를 이용하는 국재형 발광(local light emission)이 있다. 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL소자에서는 국재형 발광인 경우가 많다. 이하에, 무기 EL소자의 구조에 대하여 나타낸다.
본 실시형태에서 사용할 수 있는 발광재료는, 모체 재료와 발광중심이 되는 불순물원소로 구성된다. 함유시키는 불순물원소를 변화시킴으로써, 여러 가지의 색의 발광을 얻을 수 있다. 발광재료의 제조방법으로서는, 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무열분해법, 복분해법, 전구체(precursor)의 열분해반응에 의한 방법, 역미셀법(reverse micelle method)이나 이들의 방법과 고온 소성을 조합한 방법, 동결건조법 등의 액상법 등도 사용할 수 있다.
고상법은, 모체 재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량하여, 유발(mortar)로 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체 재료에 불순물원소를 함유시키는 방법이다. 소성 온도는, 700℃ 내지 1500℃가 바람 직하다. 온도가 지나치게 낮은 경우는 고상반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또한, 분말상태로 소성을 하여도 되지만, 펠릿상태로 소성을 하는 것이 바람직하다. 비교적으로 고온에서 소성을 할 필요가 있으나, 간단한 방법이기 때문에, 생산성이 좋고 대량생산에 적합하다.
액상법(공침법)은, 모체 재료 또는 모체 재료를 포함하는 화합물과, 불순물원소 또는 불순물 원소를 포함하는 화합물을 용액속에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성 온도라도 반응이 진행될 수 있다.
무기 EL소자의 발광재료에 사용하는 모체 재료로서는, 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는, 예를 들어, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 또한, 산화물로서는, 예를 들어, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는, 예를 들어, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한, 셀렌화아연(ZnSe), 텔루르화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정(ternary mixed crystal)이라도 좋다.
국재형 발광의 발광중심으로 하여, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르 븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용할 수 있다. 또한, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광중심으로서, 도너준위를 형성하는 제 1 불순물원소 및 억셉터 준위를 형성하는 제 2 불순물원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물원소는, 예를 들어, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물원소로서는, 예를 들어, 구리(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물을 각각 칭량하고, 유발로 혼합한 후, 전기로에서 가열, 소성을 행한다. 모체 재료로서는, 상술한 모체 재료를 사용할 수 있고, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물로서는, 예를 들어, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있다. 또한, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물로서는, 예를 들어, 구리(Cu), 은(Ag), 황화동(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성 온도는, 700℃ 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또한, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하 다.
또한, 고상반응을 이용하는 경우의 불순물원소로서, 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물원소가 확산되기 쉽고, 고상반응이 진행하기 쉬워지기 때문에, 균일한 발광재료를 얻을 수 있다. 또한, 여분의 불순물원소가 들어가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물로서는, 예를 들어, 염화동(CuCl), 염화은(AgCl) 을 사용할 수 있다.
또한, 이들의 불순물원소의 농도는, 모체 재료에 대하여 0.01 내지 10atom% 이면 되고 바람직하게는 0.05 내지 5atom%의 범위이다.
도 5c는, 발광 물질을 포함하는 층(203)이 제 1 절연층(348), 발광층(349), 및 제 2 절연층(350)으로 구성되는 무기 EL소자의 단면을 나타낸다.
박막형 무기 EL의 경우, 발광층(349)은, 상기 발광 물질을 포함하는 층이고, 스퍼터링법 등의 물리 기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송감압 CVD법 등의 화학 기상성장법(CVD), 원자층 에피택시법(ALE) 등을 사용하여 형성할 수 있다.
제 1 절연층(348) 및 제 2 절연층(350)은, 특히 한정되지 않지만, 절연내성이 높고, 치밀한 막질인 것이 바람직하고, 또한, 유전율이 높은 것이 바람직하다. 예를 들어, 산화실리콘(SiO2), 산화이트륨(Y2O3), 산화티탄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화탄탈(Ta2O5), 티탄산바륨(BaTiO3), 티탄산스트론 튬(SrTiO3), 티탄산납(PbTiO3), 질화실리콘(Si3N4), 산화지르코늄(ZrO2) 등이나 이들의 혼합막 또는 2종 이상의 적층을 사용할 수 있다. 제 1 절연층(348) 및 제 2 절연층(350)은, 스퍼터링, CVD법 등에 의하여 성막할 수 있다. 막 두께는 특히 한정되지 않지만, 바람직하게는 10 내지 1000nm의 범위이다. 또한, 본 실시형태의 형태의 발광소자는, 반드시 핫 일렉트론(hot electron)을 필요로 하지 않기 때문에, 박막으로 할 수도 있고, 구동 전압을 저하할 수 있는 장점을 가진다. 바람직하게는, 500nm 이하의 막 두께, 보다 바람직하게는 100nm 이하의 막 두께인 것이 바람직하다.
또한, 도시하지 않지만, 발광층(349)과 절연층(348, 350), 또는 발광층(349)과 도전층(201, 204)의 사이에 버퍼층을 형성하여도 좋다. 이 버퍼층은 캐리어의 주입을 용이하게 하며, 또한 양층의 혼합을 억제하는 역할을 가진다. 버퍼층으로서는, 특히 한정되지 않지만, 예를 들면, 발광층의 모체 재료인 ZnS, ZnSe, ZnTe, CdS, SrS, BaS 등, 또는, CuS, Cu2S, 또는 할로겐화 알칼리인 LiF, CaF2, BaF2 MgF2 등을 사용할 수 있다.
또한, 도 5d에 나타내는 바와 같이, 발광 물질을 포함하는 층(203)이 발광층(349) 및 제 1 절연층(348)으로 구성되어도 좋다. 이 경우, 도 5d에 있어서는, 제 1 절연층(348)은 제 2 도전층(204) 및 발광층(349)의 사이에 형성되는 형태를 나타낸다. 또한, 제 1 절연층(348)은 제 1 도전층(201) 및 발광층(349)의 사이에 형성되어도 좋다.
또한, 발광재료를 포함하는 층(203)이, 발광층(349)만으로 구성되어도 좋다. 즉, 제 1 도전층(201), 발광재료를 포함하는 층(203), 제 2 도전층(204)으로 발광소자를 구성하여도 좋다.
분산형 무기 EL의 경우, 입자형의 발광재료를 바인더 중에 분산시켜 막형상의 발광 물질을 포함하는 층을 형성한다. 발광재료의 제조방법에 의하여, 충분히 원하는 크기의 입자가 얻어지지 않는 경우는, 유발 등으로 분쇄 등에 의하여 입자형으로 가공하면 좋다. 바인더란, 입자형의 발광재료를 분산한 상태에서 고정하여, 발광 물질을 포함하는 층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는, 바인더에 의하여 발광재료를 포함하는 층 중에 균일하게 분산되어 고정된다.
분산형 무기 EL의 경우, 발광 물질을 포함하는 층의 형성방법은, 선택적으로 발광 물질을 포함하는 층을 형성할 수 있는 액적토출법이나, 인쇄법(스크린인쇄나 오프셋인쇄 등), 스핀 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특히 한정되지 않지만, 바람직하게는, 10nm 내지 1000nm의 범위이다. 또한, 발광재료 및 바인더를 포함하는 발광 물질을 포함하는 층에 있어서, 발광재료의 비율은 50wt% 이상 80wt% 이하로 하면 좋다.
도 5e에 있어서의 소자는, 제 1 도전층(201), 발광 물질을 포함하는 층(203), 제 2 도전층(204)을 가지고, 발광 물질을 포함하는 층(203)이, 발광재료(352)가 바인더(351)에 분산된 발광층 및 절연층(348)으로 구성된다. 또, 절연층(348)은, 도 5e에 있어서는, 제 2 도전층(204)에 접하는 구조이지만, 제 1 도전층(201)에 접하는 구조라도 좋다. 또한, 소자는, 제 1 도전층(201) 및 제 2 도전 층(204) 각각에 접하는 절연층을 가져도 좋다. 또한, 소자는, 제 1 도전층(201) 및 제 2 도전층(204)에 접하는 절연층을 가지지 않아도 좋다.
본 실시형태에 있어서, 사용할 수 있는 바인더로서는, 유기 재료나 무기 재료의 절연재료를 사용할 수 있다. 또한, 유기 재료 및 무기 재료의 혼합재료를 사용하여도 좋다. 유기 재료로서는, 시아노에틸셀룰로스계 수지와 같이, 비교적으로 유전율이 높은 폴리머나, 폴리에틸렌계 수지, 폴리프로필렌계 수지, 폴리스티렌계 수지, 실리콘(silicone) 수지, 에폭시 수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또한, 실록산수지란, Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다. 또한 광경화형 등을 사용할 수 있다. 이들의 수지에, 티탄산바륨(BaTiO3)이나 티탄산스트론튬(SrTiO3) 등의 고유전율의 미립자를 적절하게 혼합하여 유전율을 조정할 수도 있다.
또한, 바인더에 사용하는 무기 재료로서는, 산화규소(SiOx), 질화규 소(SiNx), 산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄, 또는 산화알루미늄(Al2O3), 산화티탄(TiO2), BaTiO3, SrTiO3, 티탄산납(PbTiO3), 니오브산칼륨(KNbO3), 니오브산납(PbNbO3), 산화탄탈(Ta2O5), 탄탈산바륨(BaTa2O6), 탄탈산리튬(LiTaO3), 산화이트륨(Y2O3), 산화지르코늄(ZrO2), ZnS, 그 이외의 무기 절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기 재료에, 유전율이 높은 무기 재료를 포함하게 함(첨가 등에 의하여)으로써, 발광재료 및 바인더로 되는 발광 물질을 포함하는 층의 유전율을 보다 제어할 수 있어, 보다 유전율을 크게 할 수 있다.
제작공정에 있어서, 발광재료는 바인더를 포함하는 용액 중에 분산되지만 본 실시형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는, 바인더재료가 용융하여, 발광층을 형성하는 방법(각종 웨트 프로세스) 및 소망의 막 두께에 적합한 점도의 용액을 제작할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들어, 바인더로서 실록산수지를 사용하는 경우는, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA 라고도 한다), 3-메톡시-3메틸-1-부탄올(MMB라고도 한다) 등을 사용할 수 있다.
무기 EL 발광소자는, 발광재료를 포함하는 층을 협지하는 한 쌍의 전극간에 전압을 인가함으로써 발광이 얻어지지만, 직류구동 또는 교류구동의 어느 것에 있어서도 동작할 수 있다.
여기서는, 적색을 표시하는 발광소자로서, 제 1 화소전극으로서 기능하는 제 2 도전층으로서 막 두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 비스[2,3-비스(4-플루오로페닐)퀴녹살리네이토]이리듐(아세틸아세토네이트)(약칭:Ir(Fdpq)2(acac))이 첨가된 NPB를 30nm, Alq3를 30nm, 및 LiF를 1nm 적층하여 형성한다. 제 2 화소전극으로서 기능하는 제 3 도전층으로서, 막 두께 200nm의 Al 층을 형성한다.
또한, 녹색을 표시하는 발광소자로서, 제 1 화소전극으로서 기능하는 제 2 도전층으로서 막 두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 쿠마린545T(C545T)가 첨가된 Alq3를 40nm, Alq3를 30nm, LiF를 1nm 적층하여 형성한다. 제 2 화소전극으로서 기능하는 제 3 도전층으로서, 막 두께 200nm의 Al 층을 형성한다.
또한, 청색을 표시하는 발광소자로서, 제 1 화소전극으로서 기능하는 제 2 도전층으로서 막 두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP)이 첨가된, 9-[4-(N-카르바졸릴)]페닐-10-페닐안트라센(약칭:CzPA)을 30nm, Alq3를 30nm, 및 LiF를 1nm 적층하여 형성한다. 제 2 화소전극으로서 기능하는 제 3 도전층으로서, 막 두께 200nm의 Al 층을 형성한다.
본 실시형태의 제작 공정을 사용함으로써, 화소 전극으로서 기능하는 광촉매 도전층 위의 습윤성을 향상시킬 수 있기 때문에, 화소 전극과 발광층의 밀착성이 향상하여, 신뢰성이 높은 발광소자를 제작할 수 있다. 또한, 자외광을 조사함으로써, 화소 전극으로서 기능하는 광촉매 도전층 위에 습윤성이 높은 영역을 형성할 수 있으므로, 복잡한 공정을 거치는 일이 없이 용이하게 신뢰성이 높은 발광소자를 제작할 수 있다.
(실시형태 3)
본 실시형태에서는, 기판 위에 습윤성이 다른 영역을 형성하고, 습윤성이 높은 영역에 볼록 형상의 도전층을 형성하는 공정에 대하여 도면을 사용하여 설명한다.
우선, 기판(100) 위에, 제 1 도전층(101)을 형성한다(도 6a 참조).
기판(100)으로서는, 유리 기판, 석영 기판, 플라스틱 기판, 알루미나 등 세라믹스 등의 절연물질로 형성되는 기판, 실리콘 웨이퍼, 금속판 등을 사용할 수 있다. 플라스틱 기판의 대표예로서는, 폴리에틸렌 나프탈레이트(PEN), 폴리에테르설폰(PES), 폴리프로필렌, 폴리프로필렌설파이드, 폴리카보네이트(PC), 폴리페닐렌설파이드, 폴리페닐렌옥사이드, 폴리에틸렌 테레프탈레이트(PET), 또는, 폴리프탈아미드、나일론, 폴리에테르케톤(PEEK), 폴리설폰(PSF), 폴리에테르 이미드(PEI) 폴리아릴레이트(PAR), 폴리부틸렌테레프탈레이트(PBT), 폴리이미드로 되는 플라스틱 기판, 직경 수nm의 무기 입자가 분산되는 유기 재료로 형성되는 기판 등을 들 수 있다. 또한, 기판(100)은 가요성을 가지는 것이라도 좋다.
또한, 제 1 도전층(101)으로서, 실시형태 1에서 나타내는 광촉매 도전층(13)과 같은 것을 사용할 수 있다.
이어서, 제 1 도전층 위에 광촉매 반응층(102)을 형성한다. 광촉매 반응층(102)으로서는, 실시형태 1에서 설명하는 광촉매 반응층(14)과 같은 것을 사용할 수 있다.
다음으로, 광촉매 반응층(102) 위에 포토마스크(103)를 사용하여 자외광(104)을 조사한다. 그 결과, 자외광이 조사되는 영역에, 도전성을 가지며 습윤성이 높은 영역(121)을 형성할 수 있다(도 6b 참조). 또한, 여기서 자외광(104)이 조사되지 않아, 습윤성이 변하지 않는 영역을 습윤성이 낮은 영역(111)이라고 부른다.
다음으로, 습윤성이 높은 영역에, 도전성 입자를 가지는 소성물(이하, 도전성페이스트라고 나타낸다)을 토출한 후, 건조, 소성하여 도전성 재료로 되는 볼록 형상의 도전층(필러; 121)을 형성한다. 볼록 형상의 도전층(필러; 121)은, 도전성 페이스트의토출과 소성을 반복함으로써, 적층한다(도 6c 참조). 또한, 철 상태의 도전층(필러)은 도전층(다층 배선)으로서 기능한다.
도전성 페이스트로서는, 직경이 수nm 내지 수mm의 도전성 입자를 유기수지에 용융 또는 분산시킨 것을 사용한다. 도전성 입자로서는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, 및 Ba 중 어느 하나 이상의 금속 입자, 할로겐화 은의 미립자 등, 또는 분산성 나노 입자를 사용할 수 있다. 또한, 이들의 재료를 적층하여 볼록 형상의 도전층(필러; 121)을 형성할 수 있다. 또한, 유기 수지는, 금속입자의 바인더, 용매, 분산제, 및 피복제로서 기능하는 유기 수지로부터 선택되는 하나 또는 복수를 사용할 수 있다. 대표적으로는, 에폭시 수 지, 규소 수지 등의 유기 수지를 들 수 있다.
도전성 페이스트는, 액적토출법 등을 사용하여, 습윤성이 높은 영역(112)에 도포한다. 또한, 볼록 형상의 도전층(필러)은, 도전성 입자가 3차원에 서로 불규칙하게 겹쳐 형성된다. 즉, 3차원 응집체 입자로 구성된다. 그 결과, 표면은 미세한 요철을 가진다. 또한, 도전성 페이스트의 가열 온도 및 그 시간에 따라, 도전성 입자가 용융하여 도전성 입자의 집합체가 된다. 이 때의 집합체의 크기는, 도전성 페이스트의 가열 온도 및 그 시간에 따라 층대하므로, 표면의 고저차가 큰 층이 된다. 또한, 도전성 입자가 용융하는 영역은, 다결정 구조가 될 경우도 있다.
또한, 가열 온도, 분위기, 시간에 따라, 도전층에는, 유기물로 형성되는 바인더가 잔존한다. 또한, 도전성 페이스트로서는, 직경이 수nm 내지 수십nm의 은입자를 가지는 조성물을 사용한다.
또한, 도전성 페이스트의 토출 영역의 외연(外延)에는, 습윤성이 낮은 층이 형성되기 때문에, 도전성 페이스트가 젖어 퍼지지 않고, 균일한 폭에 필러 직경을 제어할 수 있다. 그 결과, 편차가 적은 도전성 재료로 되는 볼록 형상 도전층(필러; 121)을 형성할 수 있다.
다음으로, 습윤성이 낮은 영역(111)에 레이저 또는 빛(224)을 조사한다(도 6d 참조). 습윤성이 낮은 영역(111)이 노광되면, 빛 에너지에 의하여 물질의 결합이 해리되어, 제 1 도전층(101) 위에 습윤성이 높은 영역(131)이 형성된다(도 6e 참조). 또한, 여기서 반드시 습윤성이 낮은 영역(111)에 광조사를 하여, 습윤성이 낮은 영역(111)의 습윤성을 변화시킬 필요는 없다.
여기서, 광촉매 반응층으로서 FAS를 사용하는 경우, FAS의 결합을 분해하는 빛(224)으로서 자외광을 조사한다. 또한, 그 경우, 습윤성이 낮은 영역(111)과 램프의 사이에는, 산소를 충전하는 것이 바람직하다. 산소에 자외광을 조사함으로써, 오존이 발생하여, FAS의 결합을 보다 분해하기 쉽게 할 수 있다.
이어서, 도포법 등에 의하여, 볼록 형상의 도전층(필러; 121)을 매립하여, 정상부(頂部)가 노출하도록 층간 절연막(160)을 형성한다. 또한, 볼록 형상의 도전층(필러; 121)을 덮도록 층간 절연막(160)을 형성한 후, 정상부를 노출하여도 좋다. 여기서 형성하는 층간 절연막으로서는, 아크릴, 폴리이미드 등의 유기수지, 유기용매 중에 녹여진 절연막 재료를 도포한 후, 열처리에 의하여 피막을 형성하는, 이른바 도포규소산화막(Spin on Glass, SOG라고도 한다), 실록산 폴리머 등의 소성에 의하여 실록산 결합을 형성하는 재료 등을 들 수 있다. 또한, 층간 절연막(160)은, 도포법에 한정되지 않고, 기상 성장법이나 스퍼터링법에 의하여 형성되는 산화규소막 등의 무기 절연막도 사용할 수 있다. 또한, 보호막으로서 질화규소막을 PCVD법이나 스퍼터링법으로 형성한 후, 도포법에 의하여 절연막을 적층하여도 좋다.
또한, 액적토출법에 의하여 층간 절연막(160)을 형성하여도 좋다. 또한, 볼록 형상의 도전층(필러; 121)를 본 소성하기 전에 층간 절연막(160)을 액적토출법에 의하여 형성하며, 동시에 본 소성을 하여도 좋다. 또한, 층간 절연막(160)은 평탄화되어도 좋다.
또한, 도포법이나 액적토출법에 의하여 층간 절연막(160)을 형성할 때, 스퀴지(squeegee)가 아니라, 에어나이프로 표면의 미크로한 요철을 평탄화시킨 후, 본 소성을 행하는 것이 바람직하다.
다음으로, 전면 에치백에 의하여, 볼록 형상의 도전층(필러; 121) 위에 층간 절연막을 제어하여 볼록 형상의 도전층(필러; 121)을 노출한다. 또한, 다른 방법으로서는, 화학적 기계연마(CMP)에 의하여, 층간 절연막을 연삭하여, 그 후, 층간 절연막을 전면 에치백함으로써, 볼록 형상의 도전층(필러; 121)을 노출할 수 있다.
다음으로, 층간 절연막(160) 위에 볼록 형상의 도전층(필러; 121)과 접하는 제 2 도전층(도체; 170)을 형성한다(도 6f 참조). 또한, 액적토출법 또는 인쇄법에 의하여 인듐주석 산화물(ITO), 산화규소를 포함하는 산화 인듐주석, 산화 아연(ZnO), 산화 주석(SnO2) 등을 포함하는 조성물로 되는 소정의 패턴을 형성하고, 소성하여 제 2 도전층을 형성하여도 좋다. 또한, 액적토출법에 의하여 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속 입자를 주성분으로 하는 조성물을 사용하여 형성할 수도 있다. 다른 방법으로서는, 스퍼터링법에 의하여 투명 도전막, 또는 광 반사성의 도전막을 형성하여, 액적토출법에 의하여 마스크 패턴을 형성하여, 에칭을 조합하여 형성하여도 좋다.
본 실시형태에 있어서, ITO에 산화규소를 함유시킨 도전재료를 포함하는 막 위에 광촉매 반응층을 형성하고, 적어도 도전 재료를 포함하는 층에 자외광을 조사하는 간편한 방법에 의하여, ITO에 산화규소를 함유시킨 도전재료를 포함하는 막 표면에 도전성을 가지며, 상기 광촉매 반응층에 비하여 습윤성이 높은 영역을 형성할 수 있다. 따라서, 복잡한 공정을 거치지 않고, 제 1 도전층과 제 2 도전층을 접속하는 볼록 형상의 도전층(다층 배선)을 정밀도 좋게 형성할 수 있다. 또한, 제 1 도전층과 볼록 형상의 도전층(다층 배선)의 밀착성이 향상하는 소자를 간편하게 제작할 수 있다. 따라서, 본 실시형태에 의하여, 신뢰성이 높은 반도체 장치를 용이하게 제작할 수 있다.
(실시형태 4)
본 실시형태에 있어서, 실시형태 1에서 나타내는 유기 트랜지스터를 가지는 표시장치의 제작공정에 대하여 설명한다.
우선, 기판(10) 위에 유기 트랜지스터(527)를 형성한다(도 7 참조). 유기 트랜지스터(527)는, 실시형태 1과 마찬가지로 형성할 수 있다.
이어서, 유기 트랜지스터(527)를 덮는 절연층(528)을 형성한다. 또한, 절연층(528)으로서는, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 그 이외의 무기 절연성 재료, 또는 아크릴산, 메타크릴산 및 이들 유도체, 또는 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는, 석영유리로 대표되는 실록산 폴리머계 재료를 출발재료로서 형성되는 규소, 산소, 수소로 되는 화합물 중 Si-O-Si결합을 포함하는 무기 실록산 폴리머, 알킬 실록산 폴리머, 알킬 실세스퀴옥산 폴리머, 수소화 실세스퀴옥산 폴리머, 수소화 알킬 실세스퀴옥산 폴리머로 대표되는 규소에 결합하는 수소가 메틸이나 페닐과 같은 유기기에 의하여 치환되는 유기 실 록산 폴리머계의 절연재료를 사용할 수 있다. 형성방법으로서는, CVD법, 도포법, 인쇄법 등의 수법을 사용하여 형성한다. 또한, 도포법으로 형성함으로써, 절연층의 표면을 평탄화할 수 있다.
다음으로, 절연층(528)에 도전층(15b)을 노출시키는 콘택트 홀을 개구한다. 그리고, 상기 절연층 위에 도전층(529)을 형성하고, 콘택트 홀을 통하여 소스 전극 또는 드레인 전극으로서 기능하는 도전층(15b)을 접속하는 화소 전극을 형성한다. 도전층(529)으로서, 빛을 투과하는 투명 전극, 또는, 빛을 반사하는 반사 전극을 사용할 수 있다. 투명 전극인 경우는, 예를 들어, 산화 인듐에 산화 주석을 혼합한 산화 인듐주석(ITO)막, 산화 인듐주석(ITO)에 산화규소를 혼합한 인듐주석 규소산화물(ITSO)막, 산화 인듐에 산화아연을 섞은 인듐 아연 산화물(IZO)막, 산화 아연막, 또는 산화 주석막 등을 사용할 수 있다. 또한, IZO란, ITO에 2wt% 내지 20wt%의 산화 아연(ZnO)을 혼합시킨 타겟을 사용하여 스퍼터링에 의하여 형성되는 투명 도전재료이지만, 이것에 한정되지 않는다. 반사 전극의 경우는, 예를 들어, Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등이나 이들 합금 등을 사용할 수 있다. 또한, Ti, Mo, Ta, Cr, W와 Al을 적층시키는 2층 구조, Al를 Ti, Mo, Ta, Cr, W 등의 금속으로 끼우는 3층 구조로 하여도 좋다. 이들 재료를 사용하여, 포토리소그래피법, 잉크젯법, 또는 인쇄법 등에 의하여 도전층(529)을 형성할 수 있다.
그리고, 대향 기판(531)에 형성되는 대향 전극(532)과 화소 전극으로서 기능하는 도전층(529)의 사이에 액정층(534)을 끼우고, 액정층(534)과 접하는 측의 대 향 전극(532) 및 화소 전극으로서 기능하는 도전층(529)의 표면에는, 각각 배향막(533, 530)을 형성함으로써, 액정표시장치가 완성된다.
또한, 액정층(534)은, 스페이서(535)에 의하여 셀갭(Cell Gap)이 유지된다. 또한, 액정 표시장치의 구성은 특히 한정되지 않는다. 또한, 도시하지 않지만, 기판(10)과 대향 기판(531)은 시일재에 의하여 서로 부착된다. 또한, 액정층(534)의 종류는 특히 한정되지 않고, 자유롭게 사용할 수 있다. 예를 들어, 액정층(534)으로서 강유전성의 액정을 사용하여도 좋고, 반강유전성의 액정을 사용하여도 좋다. 또한, 액정의 구동방식은, TN(Twisted Nematic) 모드, MVA(Multi-domain Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Bend) 모드 등을 자유롭게 사용할수 있다.
또한, 표시장치로서는 액정표시장치에 한정되지 않고, EL 표시장치에 대해서도 적용할 수 있다. 도 8a를 사용하여, EL 표시장치의 구성에 대하여 설명한다.
기판(10) 위에 형성되는 유기 트랜지스터(527)는, 절연층(528)에 의하여 덮이고, 콘택트 홀을 통하여, 소스 전극 또는 드레인 전극의 일부로서 기능하는 도전층(15b)과 제 1 전극으로 되는 도전층(529)이 전기적으로 접속된다. 제 1 전극이 되는 도전층(529)의 단부는 절연층(611)으로 덮이고, 절연층(611)으로부터 노출하는 부분을 덮도록 발광층(612)이 형성된다. 발광층(612) 위에는 제 2 전극(613) 및 패시베이션막(614)이 형성된다. 또한, 기판(10)과 대향 기판(615)을 화소부의 외측에 있어서 시일재(도시하지 않는다)를 사용하여 밀봉함으로써, 발광층(612)을 외기로부터 격리한다. 대향 기판(615)과 기판(10) 사이의 공간(616)에는 건조한 질소 등의 불활성 기체를 충전하여도 좋고, 시일재 대신에 공간(616)에 수지 등을 충전함으로써 밀봉하여도 좋다. 또한, EL 표시장치의 구성은 특히 한정되지 않는다.
또한, 여기서는 도시하지 않지만, 제 1 전극이 되는 도전층(529)을 광촉매 도전층 재료로 형성하고, 상기 광촉매 도전층 위에 광촉매 반응층을 형성하고, 자외광을 조사하여, 도전층(529) 표면의 습윤성을 향상시켜도 좋다. 그 결과, 도전층(529)과 발광층(612)의 밀착성을 향상시킬 수 있다.
다음으로, 도 8a와 다른 구성의 EL 표시장치에 대하여 도 8b를 사용하여 설명한다. 도 8b에 나타내는 EL 표시장치는, 기판(10) 위에 유기 트랜지스터(527)가 형성되고, 상기 유기 트랜지스터(527) 위에 절연층(528)이 형성되고, 절연층(528) 위에 절연층(611)이 형성되고, 절연층(611) 위에 제 1 전극이 되는 도전층(529)이 형성된다. 또한, 절연성(611)에 형성되는 콘택트 홀을 통하여 유기 트랜지스터(527)의 소스 전극 또는 드레인 전극의 일부로서 기능하는 도전층(15b)과, 제 1 전극으로 되는 도전층(529)이 전기적으로 접속된다. 또한, 도 8b에 있어서, 절연층(611) 위 및 제 1 전극으로 되는 도전층(529)의 측면에 광촉매 반응층(617)이 형성된다. 그리고, 제 1 전극이 되는 도전층(529) 위에만 선택적으로 발광층(612)이 형성된다. 발광층(612) 위 및 광촉매 반응층(617) 위에는 제 2 전극(613) 및 패시베이션막(614)이 형성된다. 또한, 기판(10)과 대향 기판(615)을 화소부의 외측에 있어서 시일재(도시하지 않는다)를 사용하여 밀봉함으로써, 발광층(612)을 외기로부터 격리한다. 대향 기판(615)과 기판(10) 사이의 공간(616)에는 건조한 질소 등 의 불활성 기체를 충전하여도 좋고, 시일재 대신에 공간(616)에 수지 등을 충전함으로써 밀봉을 행하여도 좋다. 또한, EL 표시장치의 구성은 특히 한정되지 않는다.
또한, 도 8b에서는, 제 1 전극이 되는 도전층(529)을 광촉매 도전층 재료로 형성하고, 상기 광촉매 도전층 위에 광촉매 반응층을 형성하고, 자외광을 조사하여 도전층(529) 표면의 습윤성을 향상시키는 공정을 거친다. 그 결과, 도전층(529)과 발광층(612)의 밀착성을 향상시킬 수 있다. 또한, 절연층(611) 위 및 도전층(529)의 측면에 광촉매 반응층이 잔존하기 때문에, 도전층(529)과 절연층(611)으로 형성되는 단차(段差)를 완화할 수 있고, 발광층(612) 위에 형성되는 제 2 전극(613)의 단선을 방지할 수 있다.
본 실시형태의 유기 트랜지스터(527)는, 실시형태 1에서 설명하는 제작공정을 사용하므로, 복잡한 공정을 거치지 않고, 신뢰성이 높은 표시장치를 용이하게 제작할 수 있다.
(실시형태 5)
상기 실시형태에서 나타내는 반도체장치를 가지는 전자기기로서, 텔레비전 장치(단순히 텔레비, 또는 텔레비전 수신기라고도 부른다), 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 휴대전화장치(단순히 휴대전화기, 휴대전화라고도 부른다), PDA 등의 휴대 정보 단말, 휴대형 게임기, 컴퓨터용 모니터, 컴퓨터, 카 오디오 등의 음향 재생장치, 가정용 게임기 등의 기록매체를 구비하는 화상 재생장치 등을 들 수 있다. 그 구체예에 대하여, 도 9a 내지 도 9f를 참조하여 설명한다.
도 9a에 나타내는 휴대 정보단말은, 본체(9201), 표시부(9202) 등을 포함한다. 표시부(9202)에, 상기 실시형태에 나타내는 것을 적용함으로써, 고성능의 휴대 정보단말을 용이하게 제작할 수 있다.
도 9b에 나타내는 디지털 비디오 카메라는, 표시부(9701, 9702) 등을 포함한다. 표시부(9701)에, 상기 실시형태에 나타내는 것을 적용함으로써, 고성능의 디지털 비디오 카메라를 용이하게 제작할 수 있다.
도 9c에 나타내는 휴대 단말은, 본체(9101), 표시부(9102) 등을 포함한다. 표시부(9102)에, 상기 실시형태에 나타내는 것을 적용함으로써, 고성능의 휴대 단말을 용이하게 제작할 수 있다.
도 9d에 나타내는 휴대형 텔레비전 장치는, 본체(9301), 표시부(9302) 등을 포함한다. 표시부(9302)에, 상기 실시형태에 나타내는 것을 적용함으로써, 고성능의 휴대형 텔레비전 장치를 용이하게 제작할 수 있다. 이와 같은 텔레비전 장치는, 휴대 전화 등의 휴대 단말에 탑재하는 소형인 것부터, 들어 나를 수 있는 중형인 것, 또는, 대형인 것(예를 들어 40인치 이상)까지, 폭넓게 적용할 수 있다.
도 9e에 나타내는 휴대형 컴퓨터는, 본체(9401), 표시부(9402) 등을 포함한다. 표시부(9402)에, 상기 실시형태에 나타내는 것을 적용함으로써, 고성능의 휴대형 컴퓨터를 용이하게 제작할 수 있다.
도 9f에 나타내는 텔레비전 장치는, 본체(9601), 표시부(9602) 등을 포함한다. 표시부(9602)에, 상기 실시형태에 나타내는 것을 적용함으로써, 고성능의 텔레비전 장치를 용이하게 제작할 수 있다.
여기서, 텔레비전 장치의 구성에 대하여, 도 10을 사용하여 설명한다.
도 10은, 텔레비전 장치의 주요한 구성을 나타내는 블록도이다. 튜너(9511)는 영상신호와 음성신호를 수신한다. 영상신호는, 영상검파회로(9512)와, 거기로부터 출력되는 신호를 적색, 초록색, 청색의 각 색에 대응하는 색 신호로 변환하는 영상신호처리회로(9513)와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤 회로(9514)에 의하여 처리된다. 컨트롤 회로(9514)는, 표시패널(9515)의 주사선 구동회로(9516)와 신호선 구동회로(9517)에 각각 신호를 출력한다. 디지털 구동하는 경우에는, 신호선 측에 신호분할회로(9518)를 형성하고, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
도 10에 있어서, 튜너(9511)에서 수신한 신호 중, 음성신호는 음성검파회로(9521)에 보내지고, 그 출력은 음성신호 처리회로(9522)를 거쳐 스피커(9523)에 공급된다. 제어회로(9524)는 수신국(수신 주파수)이 음량의 제어정보를 입력부(9525)로부터 받아들여, 튜너(9511)나 음성신호 처리회로(9522)에 신호를 송출한다.
이 텔레비전 장치는, 상기 실시형태에 나타내는 반도체 장치를 포함하여 구성됨으로써, 고성능의 텔레비전 장치를 용이하게 제작할 수 있다.
또한, 본 발명은 텔레비전 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
(실시예 1)
본 실시예에 있어서, 유리 기판 위에 FAS막을 형성하여 자외광을 조사한 경우의 기판 표면의 접촉각(接觸角)의 시간변화와, 유리 기판 표면에 ITO에 산화규소를 함유시킨 도전재료를 포함하는 막 및 FAS막을 형성하여 자외광을 조사하는 경우의 기판 표면의 접촉각의 시간변화를 측정한 실험 결과에 대하여 설명한다. 또한, 접촉각은 물에 대한 접촉각을 측정하였다.
우선, 유리 기판 위에 FAS막을 형성한 시료 1과, 유리 기판 위에 막 두께 110nm의 ITO에 산화규소를 함유시킨 도전재료를 포함하는 막을 형성하여, 그 위에 FAS막을 형성한 시료 2를 준비하였다. 다음으로, 시료 1 및 시료 2의 FAS막 위 각각에 자외광을 조사하였다. 그리고, 자외광의 조사 시간을 변화시켰을 때의 기판 표면의 물에 대한 접촉각의 변화를 측정하였다.
도 11에, 시료 1 및 시료 2의 접촉각의 시간변화를 나타내는 그래프를 나타낸다. 여기서, 세로축은 물에 대한 접촉각을 나타낸다. 또한, 가로축은, 시료 1 및 시료 2에의 자외광의 조사시간을 나타낸다. 또한, 도 11에 있어서, 물에 대한 접촉각이 작을 수록 기판 표면의 습윤성이 높은 것을 나타낸다. 또한, 도 11에 있어서, ×표의 플롯은 시료 1의 접촉각의 변화를 나타내고, 흰 △표의 플롯은 시료 2의 접촉각의 변화를 나타낸다.
도 11을 보면, 시료 1에 있어서는 자외광의 조사시간의 변화와 상관없이, 접촉각은 거의 변화하지 않는 것을 알 수 있다. 한편, 시료 2에 있어서는, 자외광의 조사시간을 길게 할수록, 접촉각이 작아지고, 습윤성이 향상하는 것을 알 수 있다. 따라서, ITO에 산화규소를 함유시킨 도전재료를 포함하는 막 위에 FAS막을 형성하 여 자외광을 조사함으로써 습윤성이 향상하는 것을 알 수 있다.
따라서, 광촉매 도전층으로서 ITO에 산화규소를 함유시킨 도전재료를 포함하는 막을 형성하여, 상기 광촉매 도전층 위에 광촉매 반응층으로서 FAS막을 형성하여, 적어도 광촉매 도전층의 표면에 자외광을 조사함으로써, 자외광을 조사한 부분에서는 ITO에 산화규소를 함유시킨 도전재료를 포함하는 막 표면의 습윤성을 향상시킬 수 있다고 생각된다. 따라서, 광촉매 도전층 위에 선택적으로 자외선을 조사하는 영역 또는 조사하지 않는 영역을 형성함으로써, 광촉매 도전층 위에 습윤성이 다른 영역을 형성할 수 있다. 또한, 자외선이 조사된 영역의 광촉매 도전층 표면은 도전성을 가지며, 습윤성이 높은 영역이다. 따라서, 2개의 도전성 재료를 포함하는 층을 접속하는 공정을 가지는 반도체 장치를 제작하는 경우에 상기 방법을 사용함으로써, 상기 광촉매 도전층과, 상기 습윤성이 높은 영역 위에 형성되는 도전성 재료의 밀착성이 향상하여, 신뢰성이 높은 반도체 장치를 용이하게 제작할 수 있다.
도 1a 내지 도 1d는 광촉매 도전층과 광촉매 반응층을 사용하는 유기 트랜지스터의 제작공정을 설명하는 도면.
도 2a 내지 도 2c는 광촉매 도전층과 광촉매 반응층을 사용하는 유기 트랜지스터의 제작공정을 설명하는 도면.
도 3은 액적토출장치의 일례를 설명하는 도면.
도 4a 내지 도 4d는 광촉매 도전층과 광촉매 반응층을 사용하는 발광소자의 제작공정을 설명하는 도면.
도 5a 내지 도 5e는 발광소자의 구성에 대하여 설명하는 도면.
도 6a 내지 도 6f는 광촉매 도전층과 광촉매 반응층을 사용하여 볼록 형상의 도전층을 형성하는 공정을 설명하는 도면.
도 7은 액정표시장치의 구성예를 설명하는 도면.
도 8a 내지 도 8b는 EL 표시장치의 구성예를 설명하는 도면.
도 9a 내지 도9f는 전자 기기의 일례를 설명하는 도면.
도 10은 전자 기기의 일례를 설명하는 도면.
도 11은 접촉각의 시간 변화에 대한 실험결과를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10:기판 11:게이트 전극
12:절연층 13:광촉매 도전층
14:광촉매 반응층 15:도전층
16:유기 반도체 층 17:자외광
18:영역 19:층

Claims (26)

  1. 반도체 장치의 제작 방법에 있어서,
    기판 위에 광촉매 도전층을 형성하는 공정과;
    상기 광촉매 도전층 위에 반응층을 형성하는 공정과;
    상기 광촉매 도전층의 표면 위에, 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 형성하기 위하여, 상기 광촉매 도전층의 표면에 자외광을 조사하는 공정을 포함하는, 반도체 장치의 제작 방법.
  2. 반도체 장치의 제작 방법에 있어서,
    기판 위에 게이트 전극을 형성하는 공정과;
    상기 게이트 전극 위에 절연층을 형성하는 공정과;
    상기 절연층 위에 광촉매 도전층을 형성하는 공정과;
    상기 광촉매 도전층 위에 반응층을 형성하는 공정과;
    상기 광촉매 도전층의 표면 위에, 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 형성하기 위하여, 상기 광촉매 도전층의 표면에 자외광을 조사하는 공정과;
    상기 습윤성이 높은 영역에 액상(液狀)의 패턴 재료를 토출함으로써 마스크 층을 형성하는 공정과;
    상기 마스크 층을 사용하여 상기 광촉매 도전층을 에칭함으로써 도전층을 형성하는 공정과;
    상기 도전층의 적어도 일부를 덮도록 유기 반도체 층을 형성하는 공정을 포함하는, 반도체 장치의 제작 방법.
  3. 반도체 장치의 제작 방법에 있어서,
    기판 위에 광촉매 도전층을 형성하는 공정과;
    상기 광촉매 도전층 위에 반응층을 형성하는 공정과;
    상기 광촉매 도전층의 표면에, 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 형성하기 위하여, 상기 광촉매 도전층의 표면에 자외광을 조사하는 공정과;
    상기 습윤성이 높은 영역에 액상의 발광 7재료를 토출함으로써 발광 물질을 가지는 층을 형성하는 공정과;
    상기 발광 물질을 가지는 층 위에 도전층을 형성하는 공정을 포함하는, 반도체 장치의 제작 방법.
  4. 반도체 장치의 제작 방법에 있어서,
    기판 위에 광촉매 도전층을 형성하는 공정과;
    상기 광촉매 도전층 위에 반응층을 형성하는 공정과;
    상기 광촉매 도전층의 표면에, 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 형성하기 위하여, 상기 광촉매 도전층의 표면에 자외광을 조사하 는 공정과;
    상기 습윤성이 높은 영역에 액상의 도전성 입자를 포함하는 조성물을 토출하고, 상기 토출되는 조성물을 소성하고, 상기 조성물의 도포와 소성을 반복함으로써, 볼록(convex) 형상의 도전층을 형성하는 공정을 포함하는, 반도체 장치의 제작 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광촉매 도전층은 저항률이 1×10-2 Ωcm 이하로서 광촉매성을 가지는 층인, 반도체 장치의 제작 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광촉매 도전층은 인듐주석산화물을 포함하는 막, 산화 규소와 혼합된 인듐주석산화물을 함유한 도전재료를 포함하는 막, 불소도프산화주석막, 안티몬도프산화주석막, 산화주석막, 불소도프산화아연막, 알루미늄도프산화아연막, 갈륨도프산화아연막, 붕소도프산화아연막, 또는 산화아연막 중 어느 하나로 형성되는, 반도체 장치의 제작 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 반응층은 알킬기를 가지는 화합물을 포함하는 조성물, 또는 유기 실란을 포함하는 조성물을 사용하여 형성되는, 반도체 장치의 제작 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 반도체 장치에 있어서,
    기판 위에 형성되는 광촉매 도전층과;
    상기 기판 위 및 상기 광촉매 도전층의 측면에 형성되는 반응층과;
    상기 광촉매 도전층 위에 형성되는 발광 물질을 갖는 층과;
    상기 발광 물질을 갖는 층 위에 형성되는 도전층을 포함하고,
    상기 광촉매 도전층의 표면은 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 가지는, 반도체 장치.
  18. 반도체 장치에 있어서,
    기판 위에 형성되는 게이트 전극과;
    상기 게이트 전극 위에 형성되는 제 1 절연층과;
    상기 제 1 절연층 위에 형성되는 제 1 도전층과;
    상기 제 1 절연층 및 상기 제 1 도전층 위에 형성되는 유기 반도체 층과;
    상기 유기 반도체 층 위에 형성되는 제 2 절연층과;
    상기 제 2 절연층 위에 형성되는 광촉매 도전층과;
    상기 제 2 절연층 위 및 상기 광촉매 도전층의 측면에 형성되는 반응층과;
    상기 광촉매 도전층 위에 형성되는 발광 물질을 갖는 층과;
    상기 발광 물질을 갖는 층 위에 형성되는 제 2 도전층을 포함하고,
    상기 광촉매 도전층의 표면은 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 가지는, 반도체 장치.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 광촉매 도전층은 저항률이 1×10-2Ωcm 이하로서 광촉매성을 가지는 층인, 반도체 장치.
  20. 제 17 항 또는 제 18 항에 있어서,
    상기 광촉매 도전층은, 인듐주석산화물을 포함하는 막, 산화 규소와 혼합된 인듐주석산화물을 함유한 도전재료를 포함하는 막, 불소도프산화주석막, 안티몬도프산화주석막, 산화주석막, 불소도프산화아연막, 알루미늄도프산화아연막, 갈륨도프산화아연막, 붕소도프산화아연막, 또는 산화아연막 중 어느 하나로 형성되는, 반도체 장치.
  21. 삭제
  22. 삭제
  23. 반도체 장치에 있어서,
    기판 위에 형성되는 게이트 전극과;
    상기 게이트 전극 위에 형성되는 제 1 절연층과;
    상기 제 1 절연층 위에 형성되는 제 1 광촉매 도전층과;
    상기 제 1 절연층 및 상기 제 1 광촉매 도전층 위에 형성되는 유기 반도체 층과;
    상기 유기 반도체 층 위에 형성되는 제 2 절연층과;
    상기 제 2 절연층 위에 형성되는 제 2 광촉매 도전층과;
    상기 제 2 절연층 위 및 상기 제 2 광촉매 도전층의 측면에 형성되는 반응층과;
    상기 제 2 광촉매 도전층 위에 형성되는 발광 물질을 갖는 층과;
    상기 발광 물질을 갖는 층 위에 형성되는 도전층을 포함하고,
    상기 제 1 광촉매 도전층과 상기 제 2 광촉매 도전층의 표면은 각각 도전성을 가지며, 상기 반응층에 비하여 습윤성이 높은 영역을 가지는, 반도체 장치.
  24. 제 23 항에 있어서,
    상기 제 1 광촉매 도전층과 상기 제 2 광촉매 도전층의 각각은 저항률이 1×10-2Ωcm 이하로서 광촉매성을 가지는 층인, 반도체 장치.
  25. 제 23 항에 있어서,
    상기 제 1 광촉매 도전층과 상기 제 2 광촉매 도전층의 각각은, 인듐주석산화물을 포함하는 막, 산화 규소와 혼합된 인듐주석산화물을 함유한 도전재료를 포함하는 막, 불소도프산화주석막, 안티몬도프산화주석막, 산화주석막, 불소도프산화아연막, 알루미늄도프산화아연막, 갈륨도프산화아연막, 붕소도프산화아연막, 또는 산화아연막 중 어느 하나인, 반도체 장치.
  26. 제 23 항에 있어서,
    상기 반응층은 알킬기를 가지는 화합물을 포함하는 조성물, 또는 유기 실란을 포함하는 조성물을 사용하여 형성되는, 반도체 장치.
KR1020070104621A 2006-10-17 2007-10-17 반도체 장치 및 반도체 장치의 제작방법 KR101327240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006282296 2006-10-17
JPJP-P-2006-00282296 2006-10-17

Publications (2)

Publication Number Publication Date
KR20080034815A KR20080034815A (ko) 2008-04-22
KR101327240B1 true KR101327240B1 (ko) 2013-11-12

Family

ID=39302331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104621A KR101327240B1 (ko) 2006-10-17 2007-10-17 반도체 장치 및 반도체 장치의 제작방법

Country Status (2)

Country Link
US (1) US8937013B2 (ko)
KR (1) KR101327240B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
KR100984256B1 (ko) * 2009-08-17 2010-09-30 (주) 파루 자기 정렬 그라비어인쇄를 이용한 중첩정밀도 제어 방법
KR101801538B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
CN102955628B (zh) * 2011-08-26 2015-12-09 宸鸿科技(厦门)有限公司 触控面板的制造方法
CN103688601A (zh) * 2012-04-27 2014-03-26 松下电器产业株式会社 陶瓷基板复合体及陶瓷基板复合体的制造方法
JP6131647B2 (ja) * 2013-03-15 2017-05-24 富士ゼロックス株式会社 情報処理装置、プログラム及びファイル管理システム
DE102014008963A1 (de) * 2014-06-23 2016-01-07 Merck Patent Gmbh Additiv für LDS-Kunststoffe
KR102036972B1 (ko) * 2017-11-23 2019-10-25 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004030989A (ja) 2002-06-21 2004-01-29 Dainippon Printing Co Ltd エレクトロルミネッセント素子およびその製造方法
JP2006127783A (ja) 2004-10-26 2006-05-18 Dainippon Printing Co Ltd 有機エレクトロルミネッセント素子用基板
JP2006133762A (ja) 2004-10-08 2006-05-25 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP4324355B2 (ja) 2002-09-13 2009-09-02 大日本印刷株式会社 パターン形成体の製造方法
JP4498715B2 (ja) 2003-09-26 2010-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101135063B1 (ko) * 2003-11-14 2012-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자와 액정 표시장치의 제조방법
WO2005048223A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7795616B2 (en) * 2003-11-14 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN1906650B (zh) 2003-11-14 2012-05-09 株式会社半导体能源研究所 显示装置及其制造方法
WO2005050597A1 (en) * 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN101452893B (zh) * 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
JP2005210014A (ja) 2004-01-26 2005-08-04 Semiconductor Energy Lab Co Ltd 半導体膜、半導体膜の成膜方法、半導体装置およびその作製方法
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7615488B2 (en) * 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
JP5116212B2 (ja) 2004-03-19 2013-01-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7449372B2 (en) * 2004-12-17 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
JP4785447B2 (ja) 2005-07-15 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8673456B2 (en) * 2005-11-15 2014-03-18 Meisei Industrial Company Limited Composite plated film and laminated film
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004030989A (ja) 2002-06-21 2004-01-29 Dainippon Printing Co Ltd エレクトロルミネッセント素子およびその製造方法
JP2006133762A (ja) 2004-10-08 2006-05-25 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006127783A (ja) 2004-10-26 2006-05-18 Dainippon Printing Co Ltd 有機エレクトロルミネッセント素子用基板

Also Published As

Publication number Publication date
US8937013B2 (en) 2015-01-20
US20080087888A1 (en) 2008-04-17
KR20080034815A (ko) 2008-04-22

Similar Documents

Publication Publication Date Title
KR101327240B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
CN100565909C (zh) 半导体装置、电子装置及半导体装置的制造方法
US9620714B2 (en) Method for forming pattern, method for manufacturing light emitting device, and light emitting device
KR101357684B1 (ko) 반도체 장치의 제작 방법
US7687326B2 (en) Semiconductor device and manufacturing method thereof
CN100592477C (zh) 半导体装置制造方法
JP5254589B2 (ja) 半導体装置の作製方法
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US7985677B2 (en) Method of manufacturing semiconductor device
CN100470873C (zh) 发光器件
CN1862848B (zh) 制造显示器的方法
WO2013183289A1 (ja) 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法
JP5110785B2 (ja) 表示装置の作製方法
CN101053084A (zh) 电子电路基板及其制造方法
WO2013122198A1 (ja) 第2ゲート電極を有する有機発光トランジスタ
JP4752186B2 (ja) 成膜方法
JP2005248315A (ja) 成膜方法、膜、電子部品および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 6