KR101357684B1 - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR101357684B1
KR101357684B1 KR1020070088197A KR20070088197A KR101357684B1 KR 101357684 B1 KR101357684 B1 KR 101357684B1 KR 1020070088197 A KR1020070088197 A KR 1020070088197A KR 20070088197 A KR20070088197 A KR 20070088197A KR 101357684 B1 KR101357684 B1 KR 101357684B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
light transmitting
light emitting
conductive
Prior art date
Application number
KR1020070088197A
Other languages
English (en)
Other versions
KR20080020579A (ko
Inventor
마사후미 모리스에
고이치로 타나카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080020579A publication Critical patent/KR20080020579A/ko
Application granted granted Critical
Publication of KR101357684B1 publication Critical patent/KR101357684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

재료의 이용 효율을 향상시키고, 또한, 제작 공정을 간략화하여, 신뢰성이 높은 반도체 장치를 제작하는 방법을 제공한다.
기판 상에 도전층을 형성하여, 상기 도전층 상에 광투과층을 형성하고, 상기 광투과층 상으로부터 펨토초 레이저를 조사하여, 상기 도전층 및 상기 광투과층 선택적으로 제거하는 공정을 갖는다. 또, 상기 광투과층의 단부는 상기 도전층의 단부보다 내측에 배치되도록 상기 도전층 및 상기 광투과층을 제거하고 있어도 좋다. 또한, 펨토초 레이저(femtosecond laser)를 조사하기 전에, 상기 광투과층 표면에 발액(潑液) 처리를 하여도 좋다.
광투과층, 펨토초 레이저, 발액 처리, 박막 트랜지스터, 콘택트홀

Description

반도체 장치, 반도체 장치의 제작 방법, 및 전기 영동 소자{SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND ELECTROPHORETIC ELEMENT}
본 발명은 펨토초 레이저를 사용한 콘택트홀 개구를 이용한 반도체 소자의 제작방법에 관한 것이다. 또한, 반도체 소자를 갖는 반도체 장치의 제작방법에 관한 것이다.
박막 트랜지스터(이하, 「TFT」라고도 기재함.) 및 그것을 사용한 전자회로는 반도체막, 절연막 및 도전층 등의 각종 박막을 기판 상에 적층하고, 적절하게 포토리소그래피 기술에 의해 소정의 콘택트홀을 형성하여 제조되어 있다. 포토리소그래피 기술이란 포토마스크라고 불리는 투명한 평판면 상에 광을 통과시키지 않는 재료로 형성한 회로 등의 패턴을, 광을 이용할 목적으로 하는 기판 상에 전사하는 기술이고, 반도체 집적회로 등의 제조 공정에서 널리 사용되고 있다. 그리고, 포토리소그래피 기술을 사용하여 기판 상에 전사된 패턴을 마스크로 하여, 콘택트홀이 되어야 할 부분에 존재하는 절연막, 반도체막, 금속막 등을 에칭 제거함으로써 소망의 위치에 콘택트홀을 형성할 수 있다.
종래의 포토리소그래피 기술을 사용한 제조 공정에서는 포토레지스트라고 불 리는 감광성의 유기 수지 재료를 사용하여 형성되는 마스크 패턴의 취급만으로도, 노광, 현상, 소성, 박리와 같은 다단층의 공정이 필요하게 된다. 따라서, 포토리소그래피 공정의 회수가 늘어날수록, 제조 비용은 필연적으로 높아지게 된다. 이러한 문제점을 개선하기 위해서, 포토리소그래피 공정을 삭감하여 TFT를 제조하는 것이 시도되고 있다(예를 들면, 특허문헌 1 참조). 특허문헌 1에서는 포토리소그래피 공정에 의해서 형성된 레지스트 마스크를, 1회 사용한 후, 팽윤에 의해 체적 팽창을 시켜서 다른 형상의 레지스트 마스크로서 다시 사용하고 있다.
특허문헌 1 : 일본 공개특허공보 2000-133636호
그렇지만, 상기 포토리소그래피 공정을 사용하면, 감광제 도포, 패터닝, 현상처리, 에칭처리 및 박리처리와 적어도 5개의 처리 공정을 할 필요가 있기 때문에, 공정 종료까지 시간이 걸리고, 생산량이 저하되어 버린다. 또한, 감광제의 레지스트나 현상에 사용하는 현상액, 또한 박리에서 사용하는 박리액 등, 여러 가지 약품을 사용하기 때문에, 공정 중에 유해한 폐액이 생겨, 약품의 원가뿐만 아니라, 폐액의 처분비가 제조 비용에 위에 쌓이게 된다. 더욱이, 경우에 따라서는 상기 약품에 의한 환경 오염도 생각된다.
또한, 상기 포토리소그래피 공정을 사용하여 형성된 콘택트홀에 형성되는 도전층의 형상 불량은 콘택트홀을 통하여 접속되는 도전층 간의 접촉 불량으로 연결되고, 얻어지는 반도체 장치의 수율이나 신뢰성을 저하시키는 원인이 된다. 특히, 회로를 형성하기 위한 배선층을 형성할 때, 배선층의 접촉 불량은 쇼트 등 전기적 특성에 악영향을 준다.
본 발명은 TFT 및 그것을 사용하는 반도체 장치 및 TFT에 의해서 형성되는 표시장치의 제조 공정에서, 포토리소그래피 공정을 삭감하여, 공정을 더욱 간략화하여, 생산 능력을 향상시키는 기술을 제공하는 것을 과제로 한다. 또한, 본 발명은 이들 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 제어성 좋게 형성하는 방법을 제공하는 것도 목적으로 한다.
본 발명은 펨토초 레이저를 사용하여 절연층 및 도전층에 개구부(콘택트홀)를 형성하고, 상기 개구부에 액상의 도전성 재료를 토출함으로써 상기 개구부를 덮는 도전층을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법은 기판 상에 도전층을 형성하고, 상기 도전층 상에 광투과층을 형성하고, 상기 광투과층 상으로부터 펨토초 레이저를 조사하여, 상기 도전층 및 상기 광투과층을 선택적으로 제거하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법은 기판 상에 도전층을 형성하고, 상기 도전층 상에 광투과층을 형성하고, 상기 광투과층 상으로부터 펨토초 레이저를 조사하여, 상기 도전층 및 상기 광투과층을 선택적으로 제거하여 상기 도전층 및 상기 광투과층에 개구부를 형성하고, 상기 개구부에 액상의 도전성 재료를 적하하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법에 있어서, 상기 광투과층의 단부는 상기 도전층의 단부보다 내측에 배치되도록 상기 도전층 및 상기 광투과층을 제거하고 있어도 좋다.
본 발명의 반도체 장치의 제작방법은 기판 상에 제 1 도전층을 형성하고, 상기 제 1 도전층 상에 광투과층을 형성하고, 상기 광투과층 상으로부터 펨토초 레이저를 조사하고, 상기 제 1 도전층 및 상기 광투과층을 선택적으로 제거하여 상기 제 1 도전층 및 상기 광투과층에 개구부를 형성하고, 상기 개구부에 액상의 도전성 재료를 적하하여, 상기 제 1 도전층과 전기적으로 접속하는 제 2 도전층을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치의 제작방법에 있어서, 상기 광투과층의 단부는 상기 제 1 도전층의 단부보다 내측에 배치되도록 상기 제 1 도전층 및 상기 광투과층을 제거하고 있어도 좋다.
본 발명의 반도체 장치의 제작방법에 있어서, 상기 광투과층 표면에 발액(潑液)처리를 하여도 좋다.
본 발명은 표시기능을 갖는 장치인 표시장치에도 사용할 수 있고, 본 발명을 사용하는 표시장치에는 일렉트로루미네선스(이하「EL」이라고도 함.)라고 불리는 발광을 발현하는 유기물, 무기물, 또는 유기물과 무기물의 혼합물을 포함하는 층을, 전극 간에 개재시킨 발광 소자와 TFT가 접속된 발광 표시 장치나, 액정 재료를 갖는 액정소자를 표시소자로서 사용하는 액정 표시 장치 등이 있다.
상기 구성에 있어서 개구를 형성하는 도전층으로서 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 또는 알루미늄 중 일종 또는 복수를 사용하여 형성할 수 있다. 또한, 개구를 형성하는 광투과층은 펨토초 레이저를 투과하는 재료, 예를 들면 투광성 유기 수지 등을 사용하여 형성할 수 있다.
본 발명에 의해, 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 반도체 장치를 제작할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제작할 수 있다.
본 발명의 실시 형태에 관해서, 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시 형태의 기재 내용에 한정하여 해석되지 않는다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시 형태 1)
본 실시 형태에서는 펨토초 레이저를 사용하여 개구부(콘택트홀)를 형성하여, 상기 개구부에 액상의 도전성 재료를 토출함으로써 상기 개구부를 덮는 도전층을 형성하는 방법에 관해서 설명한다.
우선, 기판(720)상에 도전층(721)을 형성한다(도 1a). 또, 도전층(721)으로서 예를 들면, 티탄(Ti), 알루미늄(Al), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 네오듐(Nd), 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(OS), 이리듐(Ir), 은(Ag), 금(Au), 백금(Pt), 카드뮴(Cd), 아연(Zn), 규소(Si), 게르마늄(Ge), 지르코늄(Zr), 바륨(Ba)으로부터 선택된 원소를 포함하는 재료로 이루어지는 층을 단층 또는 적층 형성하여 사용할 수 있다.
다음에, 도전층(721)상에 광투과층(722)을 형성한다(도 1a). 여기에서, 광투과층(722)으로서는 레이저광을 투과하는 재료로 형성된 박막이면 특히 한정되지 않는다. 예를 들면, 투광성 유기 수지 등을 사용하여 형성할 수 있다. 또한, 광투과층(722) 표면에 발액 처리를 하여도 좋다.
다음에, 광투과층(722)상으로부터 펨토초 레이저를 조사한다(도 1b). 광투과층(722) 표면에 펨토초 레이저를 조사함으로써 도전층(721) 및 광투과층(722)을 선택적으로 제거하는 것이 가능하다(도 1c). 요컨대, 도전층(721) 및 광투과층(722)에 선택적으로 개구부(725)를 형성할 수 있다. 여기서 펨토초 레이저의 초점은 광투과층(722) 또는 도전층(721)중에 위치하도록 조정한다. 또, 기판의 기복에 따라 초점의 위치가 변하는 경우에는 오토포커스 기능을 광학계에 부여하여도 좋다. 또, 펨토초 레이저의 초점을 광투과층(722)중에 위치하도록 펨토초 레이저를 조사한 경우라도, 상기 광투과층(722)은 박막이기 때문에 상기 광투과층(722)만을 선택적으로 제거하는 것은 곤란하다. 따라서, 하층의 도전층(721)도 함께 제거되고, 도전층(721) 및 광투과층(722)이 개구된 개구부(725)가 형성된다. 또한, 이렇게 펨토초 레이저를 조사하여 개구부를 형성한 경우, 개구부(725)에 있어서 광투과층(722)의 단부가 도전층(721)의 단부보다 내측에 형성되도록 형성할 수도 있다. 이러한 형상으로 함으로써 개구부의 구경을 작게 유지한 채로, 도전층(721)의 노출 면적을 늘릴 수 있다. 이와 같이, 도전층(721) 및 광투과층(722)을 적층시켜서 펨토초 레이저로 개구를 형성함으로써 구경이 작은 개구부를 형성할 수 있다. 이러한 개구부이더라도, 도전성 수지 재료를 사용하여 콘택트를 형성함으로써, 양호한 접속 구조를 형성할 수 있다.
또, 펨토초 레이저란, 펄스폭이 펨토초(1O-15초)대인 레이저광을 말한다. 그 펨토초 레이저는 이하의 레이저 발진기로부터 사출된다. 상기 레이저 발진기로서 사용할 수 있는 것은 사파이어, YAG, 세라믹 YAG, 세라믹 Y2O3, KGW, KYW, Mg2SiO4, YLF, YVO4, GdVO4 등의 결정에, Nd, Yb, Cr, Ti, Ho, Er 등의 도펀트를 첨가한 레이저 등을 들 수 있다.
본 실시 형태에 있어서, 레이저광에 의해서 선택적으로 개구부(725)를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋아 공정 및 재료를 삭감할 수 있다. 또한 펨토초 레이저를 사용함으로써, 대단히 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있다. 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역을 거의 가열하지 않아도 좋다는 이점이 있다. 또한, 펨토초 레이저를 사용함으로써, 광을 투과하는(광을 거의 흡수하지 않음) 물질에 대한 가공을 용이하게 하는 것이 가능하다. 또한, 다른 재료가 다층으로 적층된 막을 단일 공정에서 가공하는 것이 가능하다.
다음에, 개구부(725)에 액상의 도전성 재료(724)를 적하한다(도 1d). 여기에서는 특정한 목적으로 조합된 조성물의 액적을 선택적으로 토출(분출)하여 소정의 패턴으로 도전층 등을 형성하는 것이 가능하다, 액적토출(분출)법(그 방식에 따라서는 잉크젯법이라고도 불림.)을 사용한다. 개구부(725)에 구성물 형성 재료를 포함하는 액상의 도전성 재료(액적; 724)를 토출하여, 소성, 건조 등을 하여 고정 화하여 소망의 패턴의 도전층(726)을 형성한다(도 1e).
여기에서, 액적 토출법에 사용하는 액적토출장치의 일 형태를 도 2에 도시한다. 액적토출수단(1403)의 개개의 헤드(1405), 헤드(1412)는 제어수단(1407)에 접속되고, 그것이 컴퓨터(1410)로 제어함으로써 미리 프로그래밍된 패턴으로 묘화할 수 있다. 묘화하는 타이밍은 예를 들면, 기판(1400) 상에 형성된 마커(1411)를 기준으로 하면 좋다. 또는 기판(1400)의 가장자리를 기준으로 하여 기준점을 확정시켜도 좋다. 이것을 촬상수단(1404)에서 검출하여, 화상처리수단(1409)에서 디지털 신호로 변환한 것을 컴퓨터(1410)에서 인식하여 제어신호를 발생시켜 제어수단(1407)에 보낸다. 촬상수단(1404)으로서는 전하결합소자(CCD)나 상보형 금속산화물 반도체를 이용한 이미지 센서 등을 사용할 수 있다. 물론, 기판(1400)상에 형성되어야 할 패턴의 정보는 기억매체(1408)에 격납된 것이며, 이 정보를 기초로 하여 제어수단(1407)에 제어신호를 보내고, 액적토출수단(1403)의 개개의 헤드(1405), 헤드(1412)를 개별로 제어할 수 있다. 토출하는 재료는 재료 공급원(1413), 재료 공급원(1414)으로부터 배관을 통과하여 헤드(1405), 헤드(1412)에 각각 공급된다.
헤드(1405) 내부는 점선(1406)이 나타내는 것처럼 액상의 재료를 충전하는 공간과, 토출구인 노즐을 갖는 구조로 되어 있다. 도시하지 않지만, 헤드(1412)도 헤드(1405)와 동일한 내부 구조를 갖는다. 헤드(1405)와 헤드(1412)의 노즐을 다른 사이즈로 설치하면, 다른 재료를 다른 폭으로 동시에 묘화할 수 있다. 하나의 헤드로, 도전성 재료나 유기, 무기재료 등을 각각 토출하여, 묘화할 수 있고, 층간 막과 같은 광(廣)영역으로 묘화하는 경우는 스루풋을 향상시키기 때문에 복수의 노즐로부터 동 재료를 동시에 토출하여, 묘화할 수 있다. 대형기판을 사용하는 경우, 헤드(1405), 헤드(1412)는 기판 상을, 화살표 방향으로 자유롭게 주사하여, 묘화하는 영역을 자유롭게 설정할 수 있고, 동일 패턴을 한 장의 기판에 복수 묘화할 수 있다.
액적 토출법을 사용하여 도전층을 형성하는 경우, 입자상으로 가공된 도전성 재료를 포함하는 조성물을 토출하여, 소성에 의해서 융합이나 융착 접합시켜 고화 함으로써 도전층을 형성한다. 이와 같이 도전성 재료를 포함하는 조성물을 토출하여, 소성함으로써 형성된 도전층(또는 절연층)에 있어서는 스퍼터법 등으로 형성한 도전층(또는 절연층)이, 대부분은 주상구조를 나타내는 것에 대하여, 대부분의 입계를 갖는 다결정 상태를 나타내는 것이 많다.
본 실시 형태에서는 펨토초 레이저를 사용하여 광투과층(722)에 개구부(725)를 형성하고, 액적 토출법에 의해 상기 개구부(725)에 도전층(726)을 형성한다. 이것에 의해, 복잡한 포토리소그래피 공정을 하지 않고 개구부를 형성할 수 있고, 또한 상기 도전층(726)은 상기 개구부의 형상에 좌우되지 않고 광투과층(722)하의 도전층(721)과 양호한 전기적 콘택트를 취할 수 있다. 예를 들면, 개구부(725)에 있어서, 광투과층(722)의 단부가 도전층(721)의 단부보다 내측에 형성되어 있는(개구부가 역테이퍼 형상) 경우나 개구부가 좁은 경우라도, 도전층(726)은 개구부에 액상의 도전성 재료를 토출하여 형성되기 때문에, 도전층(721)과 양호한 전기적 콘택트를 취할 수 있다.
또한, 본 실시 형태에 있어서, 광투과층(722)에 펨토초 레이저를 조사하기 전에 광투과층(722) 표면에 발액 처리를 하고 있어도 좋다. 광투과층(722) 표면에 발액 처리를 함으로써, 개구부(725)에 도전층(726)을 형성할 때에, 액상의 도전성 재료(액적; 724)가, 개구부(725)에 들어가지 않고 광투과층(722) 표면에 퇴적하는 것을 막을 수 있어, 보다 정밀도 좋게 도전성 재료(724)를 개구부(725)에 유입시킬 수 있다.
(실시 형태 2)
본 실시 형태에서는 실시 형태 1의 방법을 사용한 반도체 장치의 제작방법에 관해서, 도 3을 사용하여 설명한다.
여기에서는 반도체 장치로서, 역스태거형 박막 트랜지스터(역스태거형 TFT)를 사용하여 설명한다. 또, 역스태거형 박막 트랜지스터에 한정되지 않고, 순스태거형 박막 트랜지스터, 코플레이너형 박막 트랜지스터, 다이오드, MOS 트랜지스터 등의 반도체 소자를 제작할 수도 있다.
우선, 기판(100)상에 게이트 전극층(182)을 형성한다(도 3a). 기판(100)은 바륨붕규산유리, 알루미노붕규산유리 등으로 이루어지는 유리기판, 석영기판, 금속기판, 또는 본 제작 공정의 처리온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용할 수 있다. 또한, 기판(100)의 표면이 평탄화되도록 CMP법 등에 의해서, 연마하여도 좋다. 또, 기판(100)상에, 절연층을 형성하여도 좋다. 절연층은 CVD법, 플라즈마 CVD법, 스퍼터링법, 스핀 도포법 등의 여러 가지 방법에 의해, 규소를 포함하는 산화물 재료, 질화물 재료를 사용하여, 단층 또는 적층하여 형성된다. 이 절연층은 형성하지 않아도 좋지만, 기판(100)으로부터의 오염물질 등을 차단하는 효과가 있다.
게이트 전극층(182)은 예를 들면 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 도전층을 형성한 후, 포토리소그래피 공정에 의해 선택적으로 도전층을 에칭함으로써 형성할 수 있다. 또한, 게이트 전극층(182)을 형성하는 도전성 재료로서, Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료를 사용할 수 있다. 또한, 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이거나 복수층의 구조이어도 좋고, 예를 들면, 질화텅스텐막과 몰리브덴(Mo)막의 2층 구조로 하여도 좋고, 막 두께 50nm의 텅스텐막, 막 두께 500nm의 알루미늄과 실리콘의 합금막, 막 두께 30nm의 질화티탄막을 순차 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전막의 알루미늄과 실리콘의 합금막 대신에 알루미늄과 티탄의 합금막을 사용하여도 좋고, 제 3 도전막의 질화티탄막 대신에 티탄막을 사용하여도 좋다.
본 실시 형태에서는 게이트 전극층은 조성물을 선택적으로 토출하여 형성한다. 이와 같이 선택적으로 게이트 전극층을 형성하면 가공 공정이 간략화되는 효과가 있다.
다음에, 기판(100) 및 게이트 전극층(182)상에 게이트 절연층(180)을 형성한다(도 3a). 게이트 절연층(180)으로서는 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성하면 좋고, 적층이거나 단층이어도 좋다. 본 실시 형태에서는 질화규소막, 산화규소막의 2층의 적층을 사용한다. 또한 이들이나, 산화질화규소막의 단층, 3층 이상으로 이루어지는 적층이어도 좋다. 적합하게는 치밀한 막질을 갖는 질화규소막을 사용하면 좋다. 또한, 액적 토출법으로 형성되는 도전층에 은이나 구리 등을 사용하는 경우, 그 위에 배리어막으로서 질화규소막이나 NiB막을 형성하면, 불순물의 확산을 막아, 표면을 평탄화하는 효과가 있다. 또, 낮은 성막온도로 게이트 누설 전류가 적은 치밀한 절연막을 형성하기 위해서는 아르곤 등의 희가스원소를 반응가스에 포함하여, 형성되는 절연막 중에 혼입시키면 좋다. 여기에서는 플라즈마 CVD법에 의해, 50 내지 200nm의 질화규소층을 형성한다.
다음에, 기판(100)의 게이트 절연층(180)상에 반도체층(185a)을 형성한다. 반도체층(185a)을 형성하는 재료는 실란이나 게르만으로 대표되는 반도체 재료가스를 사용하여 기상성장법이나 스퍼터링법으로 제작되는 어몰퍼스 반도체(이하「AS」라고도 함.), 상기 비정질 반도체를 빛에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미어몰퍼스(미결정 또는 마이크로 크리스탈이라고도 불림.「SAS」이라고도 함.) 반도체 등을 사용할 수 있다. 또, 반도체층(185a)은 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정 형상의 층을 형성하는 액적 토출법을 사용하여 형성할 수 있다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판 상에 반도체층을 형성한 후, 포토리소 그래피 공정에 의해 선택적으로 도전층을 에칭하여, 반도체층(185a)을 형성하여도 좋다.
어몰퍼스 반도체로서는 대표적으로는 수소화어몰퍼스실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는 800℃ 이상의 프로세스 온도를 거쳐서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 세미어몰퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
또, SAS는 비정질과 결정구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유에너지적으로 안정된 제 3 상태를 갖는 반도체로서, 단거리질서를 갖는 격자 일그러짐을 갖는 결정질인 영역을 포함하고 있다. 적어도 막중의 일부의 영역에는 0.5 내지 20nm의 결정영역을 관측할 수 있고, 규소를 주성분으로 하는 경우에는 라만 스펙트럼가 520cm-1보다도 저파수측으로 시프트하고 있다. X선 회절에서는 규소 결정 격자에 유래한다는 (111), (220)의 회절피크가 관측된다. 미결합수(댕글링 본드)를 종단화하기 위해서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. SAS는 규소를 포함하는 기체를 글로 방전 분해(플라즈마 CVD)하여 형성한다. 규소를 포함하는 기체로서는 SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋 다. 이 규소를 포함하는 기체를 H2, 또는 H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희가스원소로 희석하여도 좋다. 희석률은 2 내지 1000배의 범위, 압력은 대략 0.1Pa 내지 133Pa의 범위, 전원주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz이다. 기판 가열 온도는 300℃ 이하가 바람직하고, 100 내지 200℃의 기판 가열 온도에서도 형성 가능하다. 여기에서, 주로 성막 시에 수취되는 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분에 유래하는 불순물은 1×1020 cm-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1O19cm-3 이하, 바람직하게는1×1O19cm-3 이하가 되도록 하는 것이 바람직하다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스원소를 포함하여 격자 일그러짐을 더욱 조장시킴으로써 안정성이 늘어 양호한 SAS가 얻어진다. 또한 반도체층으로서 불소계가스로 형성되는 SAS층에 수소계가스로 형성되는 SAS층을 적층하여도 좋다.
반도체층에, 결정성 반도체층을 사용하는 경우, 그 결정성 반도체층의 제작방법은 각종 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수 있다. 결정화를 조장하는 원소를 도입하지 않는 경우는 비정질 규소막에 레이저광을 조사하기 전에, 질소분위기하 500℃에서 1시간 가열함으로써 비정질 규소막의 함유 수소 농도를 1×1020 atoms/cm3 이하로까지 방출시킨다. 이것은 수소를 많이 포함한 비정질 규소막에 레 이저광을 조사하면 비정질 규소막이 파괴되어 버리기 때문이다.
비정질 반도체층으로의 금속원소의 도입의 방법으로서는 상기 금속원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특히 한정은 없고, 예를 들면 스퍼터법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이 때 비정질 반도체층의 표면의 젖음성을 개선하여, 비정질 반도체층의 표면 전체에 수용액을 널리 퍼지게 하게 하기 위해서, 산소 분위기 중에서의 UV 광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존수 또는 과산화수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
비정질 반도체층의 결정화는 열처리와 레이저광 조사에 의한 결정화를 조합하여도 좋고, 열처리나 레이저광 조사를 단독으로, 복수회 행하여도 좋다. 또한, 결정성 반도체층을, 직접 기판에 플라즈마법에 의해 형성하여도 좋다.
또한, 반도체로서 유기반도체 재료를 사용하여, 인쇄법, 디스펜서법, 스프레이법, 스핀코팅법, 액적 토출법 등으로 형성할 수 있다. 이 경우, 상기 에칭 공정이 필요 없기 때문에, 공정수를 삭감하는 것이 가능하다. 유기반도체로서는 저분자재료, 고분자재료 등이 사용되고, 유기색소, 도전성 고분자 재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기반도체 재료로서는 그 골격이 공액 2중 결합으로 구성되는 π전자공액계의 고분자재료가 바람직하다. 대표적으로는 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜유도체, 펜타센 등을 사용할 수 있다.
그 외에도 본 발명에 사용할 수 있는 유기반도체 재료로서는 가용성의 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 또, 이러한 유기반도체 재료로서는 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌유도체, 폴리아릴렌비닐렌 등이 있다.
전구체를 유기반도체로 변환할 때는 가열처리뿐만 아니라 염화수소가스 등의 반응 촉매를 첨가하는 것이 이루어진다. 또한, 이들의 가용성 유기 반도체 재료를 용해시키는 대표적인 용매로서는 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, 부틸락톤, 부칠셀로솔브, 사이클로헥산, NMP(N-메틸-2-피롤리돈), 사이클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF) 또는 THF(테트라하이드로푸란) 등을 적용할 수 있다.
다음에, 반도체층(185a) 상에 일 도전형을 갖는 반도체층(186)을 형성한다 (도 3b). 일 도전형을 갖는 반도체층(186)은 소스 영역 및 드레인 영역으로서 기능하는 것이다. 또, 일 도전형을 갖는 반도체막은 필요에 따라서 형성하면 좋고, n 형을 부여하는 불순물 원소(P, As)를 갖는 n 형을 갖는 반도체막이나 p 형을 부여하는 불순물 원소(B)를 갖는 p 형을 갖는 반도체막을 형성할 수 있다. 또한, 일 도전형을 갖는 반도체층(186)은 조정된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정의 형상의 층을 형성하는 액적 토출법을 사용하여 형성하여도 좋고, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판 상에 형성한 후, 포토리소그래피 공정에 의해 선택적으로 에칭하여, 일 도전형을 갖 는 반도체층(186)을 형성하여도 좋다.
다음에, 일 도전형을 갖는 반도체층(186) 상에 배선(187)을 형성한다(도 3c). 배선(187)의 형성방법으로서는 액적 토출법에 의해 도전성 페이스트를 적하하여 소성하여 형성할 수 있다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판 상에 도전층을 형성한 후, 포토리소그래피 공정에 의해 상기 도전층을 선택적으로 에칭하여, 배선(187)을 형성하여도 좋다.
배선(187)은 소스 전극층 또는 드레인 전극층으로서 기능하고, 일 도전형을 갖는 반도체층(186)과 전기적으로 접속하고 있다. 배선(187)을 형성하는 도전성 재료로서는 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 또한, 투광성을 갖는 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기주석, 산화아연, 질화티탄 등을 조합하여도 좋다.
또한, 액적 토출법을 사용하여 형성함으로써, 스핀 도포법 등에 의한 전면 도포 형성과 비교하여, 재료의 손실이 방지되어, 비용 절감이 가능하게 된다.
다음에, 배선(187)상에 절연층(183)을 형성한다(도 3d). 절연층(183)의 재료로서는 레이저광을 투과하는 재료로 형성된 광투과층이면 특히 한정되지 않는다. 예를 들면, 무기재료(산화규소, 질화규소, 산화질화규소, 질화산화규소 등), 감광성 또는 비감광성의 유기재료(유기 수지 재료; 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트, 벤조사이클로부텐 등), 저유전률 재료 등의 일종, 또는 복수종으로 이루어지는 막, 또는 이들의 막의 적층 등을 사용할 수 있다. 또한, 실록산 재료를 사용하여도 좋다. 또한, 절연층(183) 표면에 발액 처리를 하고 있어도 좋다.
다음에, 절연층(183)에 개구부(184)를 형성한다(도 3e). 본 실시 형태에서는 실시 형태 1에서 나타낸 바와 같이 소망의 위치에 펨토초 레이저를 조사함으로써 배선(187) 및 절연층(183)의 소망의 위치에 개구부(184)를 형성할 수 있다.
다음에, 개구부(184)에, 도전성 재료를 포함하는 조성물을 토출하여 전극층(181)을 형성한다(도 3e, 3f). 조성물을 선택적으로 토출하여 전극층을 형성하면 가공 공정이 간략화되는 효과가 있다.
또, 전극층(181)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정(拭淨)하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 전극층(181)의 표면에 자외선조사, 산소플라즈마처리 등을 하여도 좋다.
이상의 공정에 의해, 기판(100)상에 형성된 보텀게이트형의 박막 트랜지스터(188)와 전극층(181)이 접속된 반도체 소자가 완성된다.
본 실시 형태에서는 펨토초 레이저를 사용하여, 절연층(183)에 개구부(184)를 형성하고, 액적 토출법에 의해 상기 개구부(184)에 전극층(181)을 형성한다. 본 실시 형태에서는 펨토초 레이저를 사용하여 개구부를 형성하고 있기 때문에, 종래라면 복잡한 포토리소그래피 공정을 할 필요가 있는 도전층과 절연층으로의 개구부의 형성에 있어서, 포토리소그래피 공정을 사용하지 않고 단일한 공정에서 개구부를 형성할 수 있다. 또한, 액적 토출법을 사용하여 개구부를 덮는 전극층을 형 성하고 있기 때문에, 상기 절연층(181)은 상기 개구부의 형상에 좌우되지 않고 절연층 하의 배선(187)과 양호한 전기적 콘택트를 취할 수 있다. 예를 들면, 개구부(184)에 있어서, 절연층(183)의 단부가 배선(187)의 단부보다 내측에 형성되어 있는(개구부가 역 테이퍼 형상) 경우나 개구부가 좁은 경우라도, 전극층(181)은 개구부에 액상의 도전성 재료를 토출하여 형성되기 때문에, 배선(187)과 양호한 전기적 콘택트를 취할 수 있다.
또한, 본 실시 형태에 있어서, 절연층(183)에 펨토초 레이저를 조사하기 전에 절연층(183) 표면에 발액 처리를 하고 있어도 좋다. 절연층(183) 표면에 발액 처리를 함으로써, 개구부(184)에 전극층(181)을 형성할 때에, 액상의 도전성 재료(액적)가, 개구부(184)에 들어가지 않고 절연층(183) 표면에 퇴적하는 것을 막는 수 있어, 보다 정밀도 좋게 도전성 재료를 개구부(184)에 유입시킬 수 있다.
본 실시 형태에 나타내는 반도체 장치의 제작방법을 사용함으로써, 복잡한 포토리소그래피 공정을 사용하지 않고 배선간의 개구(콘택트홀)를 형성할 수 있고, 또한 배선의 전기적 콘택트를 양호하게 취할 수 있다. 따라서, 재료의 손실이 적고, 고성능, 고신뢰성의 반도체 장치를 수율 좋게 제작할 수 있다.
(실시 형태 3)
본 실시 형태에서는 박막 트랜지스터에 접속되는 도전층을 갖는 반도체 장치의 제작방법에 관해서, 도 4를 사용하여 설명한다. 여기에서는 반도체 장치로서 액정 표시 패널을 형성한다. 또한, 도 4에 있어서는 액정 표시 패널의 1화소의 단면도를 도시하고, 이하 설명한다.
도 4a에 도시하는 바와 같이, 기판(100)상에 실시 형태 2에서 나타내는 박막 트랜지스터(188), 및 박막 트랜지스터(188)를 덮는 절연층(190)을 형성한다. 여기에서는 도포법에 의해 조성물을 도포하여 소성하여 폴리이미드로 형성되는 절연층(190)을 형성한다.
다음에, 절연층(190)의 일부를 실시 형태에서 나타내는 수법에 의해 펨토초 레이저를 사용하여 개구부를 형성하고, 개구부를 갖는 절연층(190)을 형성한다. 이 후, 배선(187)의 표면에 형성되는 산화물을 제거하여도 좋다.
다음에, 도 4b에 도시하는 바와 같이, 개구부 및 절연층(190)의 표면에 배선 (187)에 접속하는 도전층(192)을 형성한다. 또, 도전층(192)은 화소 전극으로서 기능하고, 액적 토출법을 사용하여 선택적으로 형성한다. 투광성을 갖는 도전층(192)을 형성함으로써 나중에 투과형 발광 표시패널을 제작할 수 있다. 또한, 도전층(192)으로서, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 반사성을 갖는 도전층을 형성함으로써, 나중에 반사형 발광 표시패널을 제작할 수 있다. 또한, 상기 투광성을 갖는 도전층 및 반사성을 갖는 도전층을 1화소마다 형성함으로써, 반투과형 표시패널을 제작할 수 있다.
또, 도 4b에 도시하는 바와 같이, 배선(187)의 표면에서 배선(187) 및 도전층(192)이 접하도록 개구부를 형성할 수 있다.
또한, 도 4c에 도시하는 바와 같이, 일 도전형을 갖는 반도체층(186)의 표면에서 일 도전형을 갖는 반도체층(186) 및 도전층(192)이 접하도록 개구부를 형성할 수 있다.
이상의 공정에 의해, 액티브 매트릭스 기판을 형성할 수 있다.
다음에, 인쇄법이나 스핀 도포법에 의해, 절연막을 성막하여, 러빙하여 배향막(193)을 형성한다(도 4d). 또, 배향막(193)은 사방(斜方) 증착법에 의해 형성할 수도 있다.
다음에, 배향막(264), 제 2 화소 전극(대향 전극; 263), 및 착색층(262)이 형성된 대향기판(261)에 있어서, 화소부의 주변의 영역에 액적 토출법에 의해 개방 된 루프형의 밀봉재(도시하지 않음)를 형성한다. 밀봉재에는 충전제가 혼입되어 있어도 좋고, 또한, 대향기판(261)에는 컬러필터나 차폐막(블랙매트릭스) 등이 형성되어 있어도 좋다.
다음에, 디스펜서식(적하식)에 의해, 밀봉재로 형성된 개방 루프 내측에, 액정 재료를 적하한 후, 진공 중에서, 대향기판과 액티브 매트릭스 기판을 접합하고, 자외선 경화를 하여, 액정 재료가 충전된 액정층(265)을 형성한다. 또, 액정층(265)을 형성하는 방법으로서, 디스펜서식(적하식) 대신에, 대향기판을 접합하여 모세관 현상을 사용하여 액정 재료를 주입하는 딥(dip)식(퍼올림식)을 사용할 수 있다.
이 후, 주사선, 신호선의 접속 단자부에, 접속 도전층을 개재하여 배선기판, 대표적으로는 FPC(Flexible Print Circuit)를 접착한다. 이상의 공정에 의해, 액정 표시 패널을 형성할 수 있다.
또, 본 실시 형태에서는 TN 형의 액정패널에 대하여 나타내고 있지만, 상기 의 프로세스는 다른 방식의 액정패널에 대하여도 마찬가지로 적용할 수 있다. 예 를 들면, 유리기판과 평행하게 전계를 인가하여 액정을 배향시키는 횡전계방식의 액정패널에 본 실시 형태를 적용할 수 있다. 또한, VA(Vertical Alignment) 방식의 액정패널에 본 실시 형태를 적용할 수 있다.
도 5와 도 6은 VA형 액정패널의 화소 구조를 도시하고 있다. 도 5는 평면도이고, 도면 중에 도시하는 절단선 I-J에 대응하는 단면 구조를 도 6에 도시하고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 TFT가 접속되어 있다. 각 TFT는 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 개개의 화소 전극에 인가하는 신호를, 독립하여 제어하는 구성을 갖고 있다.
화소 전극층(1624)은 개구(콘택트홀; 1623)에 의해, 배선층(1618)에서 TFT(1628)와 접속하고 있다. 또한, 화소 전극층(1626)은 개구(콘택트홀; 1627)에 의해, 배선층(1619)에서 TFT(1629)와 접속하고 있다. TFT(1628)의 게이트 배선층(1602)과, TFT(1629)의 게이트 전극층(1603)에는 다른 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선층(1616)은 TFT(1628)와 TFT(1629)에서 공통으로 사용되고 있다.
화소 전극층(1624)과 화소 전극층(1626)은 2공정에 의한 액적 토출 공정을 사용하여, 실시 형태 1과 같이 제작한다. 구체적으로는 제 1 액적 토출 공정에 의해 화소 전극층의 패턴의 윤곽을 따라서 제 1 도전성 재료를 포함하는 조성물을 토출하여, 프레임형의 제 1 도전층을 형성한다. 프레임형의 제 1 도전층 내부를 충 전하도록 제 2 도전성 재료를 포함하는 조성물을 토출하여, 제 2 도전층을 형성한다. 제 1 도전층 및 제 2 도전층은 연속적인 화소 전극층으로서 사용할 수 있고, 화소 전극층(1624, 1626)을 형성할 수 있다. 이와 같이 본 발명을 사용하면, 공정이 간략화되어, 재료의 손실을 막을 수 있기 때문에, 저비용으로 생산성 좋게 표시장치를 제작할 수 있다.
화소 전극층(1624)과 화소 전극층(1626)의 형상은 다르고, 슬릿(1625)에 의해서 분리되어 있다. V자형으로 넓어지는 화소 전극층(1624)의 외측을 둘러싸도록 화소 전극층(1626)이 형성되어 있다. 화소 전극층(1624)과 화소 전극층(1626)에 인가하는 전압의 타이밍을, TFT(1628) 및 TFT(1629)에 의해 다르게 함으로써, 액정의 배향을 제어하고 있다. 대향기판(1601)에는 차광막(1632), 착색층(1636), 대향 전극층(1640)이 형성되어 있다. 또한, 착색층(1636)과 대향 전극층(1640)의 사이에는 평탄화막(1637)이 형성되고, 액정의 배향 흐트러짐을 막고 있다. 도 7에 대향기판측의 구조를 도시한다. 대향 전극층(1640)은 다른 화소간에서 공통화되어 있는 전극이지만, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소 전극층(1624) 및 화소 전극층(1626)측의 슬릿(1625)을 교대로 맞물리도록 배치함으로써, 경사 전계가 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이것에 의해, 액정이 배향하는 방향을 장소에 따라서 다르게 할 수 있어, 시야각을 확대하고 있다.
이와 같이, 화소 전극층으로서 유기 화합물과 무기화합물을 복합화시킨 복합재료를 사용하여 액정패널을 제조할 수 있다. 이러한 화소 전극을 사용함으로써, 인듐을 주성분으로 하는 투명 도전막을 사용할 필요가 없고, 원재료면에서의 보틀 넥(bottle neck)을 해소할 수 있다.
본 실시예는 상기 실시 형태와 적절하게 자유롭게 조합할 수 있다.
또, 정전 파괴 방지를 위한 보호회로, 대표적으로는 다이오드 등을, 접속 단자와 소스 배선(게이트 배선)의 사이 또는 화소부에 형성하여도 좋다. 이 경우, 상기한 TFT와 동일한 공정에서 제작하여, 화소부의 게이트 배선층과 다이오드의 드레인 또는 소스 배선층을 접속함으로써, 정전 파괴를 방지할 수 있다.
본 실시 형태에 나타내는 액정 표시 패널의 제작방법을 사용함으로써, 복잡한 포토리소그래피 공정을 사용하지 않고 배선 간의 개구(콘택트홀)를 형성할 수 있어, 또한 배선의 전기적 콘택트를 양호하게 취할 수 있다. 따라서, 재료 손실이 적고, 고성능, 고신뢰성의 액정 표시 패널을 수율 좋게 제작할 수 있다.
(실시 형태 4)
본 실시예에서는 박막 트랜지스터에 접속되는 도전층을 갖는 반도체 장치의 제작방법에 관해서 설명한다. 여기에서는 도전층으로서 화소 전극을 형성하여, 반도체 장치로서 발광 표시 패널을 형성한다. 더욱이, 도 8에 있어서는 발광 표시 패널의 1화소를 나타내고, 이하 설명한다.
우선, 도 8a에 도시하는 바와 같이, 기판(100)상에 실시 형태 2에서 나타낸 박막 트랜지스터(188), 및 박막 트랜지스터(188)를 덮고, 또한 펨토초 레이저를 사용하여 개구한 개구부를 갖는 절연층(191)을 형성한다.
다음에, 도 8b에 도시하는 바와 같이, 실시 형태 1 또는 실시 형태 2와 마찬 가지로 배선(187)에 접속하는 제 1 도전층(201)을 형성한다. 또, 제 1 도전층(201)은 화소 전극으로서 기능한다.
다음에, 도 8c에 도시하는 바와 같이, 화소 전극으로서 기능하는 제 1 도전층(201)의 단부를 덮는 절연층(202)을 형성한다. 이러한 절연층으로서는 절연층(191) 및 제 1 도전층(201)상에 도시하지 않는 절연층을 형성하고, 상기 절연층에 펨토초 레이저를 조사하여 제 1 도전층(201)상의 절연층을 제거함으로써 형성할 수 있다.
다음에, 제 1 도전층(201)의 노출부 및 절연층(202)의 일부에 발광 물질을 갖는 층(203)을 형성하고, 그 위에 화소 전극으로서 기능하는 제 2 도전층(204)을 형성한다. 이상의 공정에 의해 도전층(201), 발광 물질을 갖는 층(203), 및 제 2 도전층(204)으로 구성되는 발광 소자(205)를 형성할 수 있다.
여기에서, 발광 소자(205)의 구조에 관해서 설명한다.
발광 물질을 포함하는 층(203)에, 유기 화합물을 사용한 발광기능을 담당하는 층(이하, 발광층(343)이라고 나타냄.)을 형성함으로써, 발광 소자(205)는 유기 EL 소자로서 기능한다.
발광성의 유기 화합물로서는 예를 들면, 9,10-디(2-나프틸)안트라센(약칭:DNA), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭:t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭:DPVBi), 쿠마린 30, 쿠마린 6, 쿠마린 545, 쿠마린 545T, 페릴렌, 루블렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP), 9,10-디페닐안트라센(약칭:DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-6- [p-(디메틸아미노)스티릴]-4H-피란(약칭:DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭:DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭:BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이토-N,C2](피콜리네이토)이리듐(약칭:FIrpic), 비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이토-N,C2}(피콜리네이토)이리듐(약칭:Ir(CF3ppy)2(pic)), 트리스(2-페닐피리디네이토-N,C2)이리듐(약칭:Ir(ppy)3), (아세틸아세토네이토)비스(2-페닐피리디네이토-N,C2)이리듐(약칭:Ir(ppy)2(acac)),(아세틸아세토네이토)비스[2-(2'-티에닐)피리디네이토-N,C3]이리듐(약칭:Ir(thp)2(acac)), (아세틸아세토네이토)비스(2-페닐퀴놀리네이토-N,C2)이리듐(약칭:Ir(pq)2(acac)), (아세틸아세토네이토)비스[2-(2'-벤조티에닐)피리디네이토-N,C3]이리듐(약칭:Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물 사용할 수도 있다.
또한, 도 9a에 도시하는 바와 같이, 제 1 도전층(201), 정공 주입 재료로 형성되는 정공 주입층(341), 정공 수송성 재료로 형성되는 정공 수송층(342), 발광성의 유기 화합물로 형성되는 발광층(343), 전자 수송성 재료로 형성되는 전자수송층(344), 전자주입성 재료로 형성되는 전자주입층(345)에 의해 형성된 발광 재료를 포함하는 층(203), 및 제 2 도전층(204)에서 발광 소자(205)를 형성하여도 좋다.
정공 수송성 재료는 프탈로시아닌(약칭:H2Pc), 동프탈로시아닌(약칭:CuPc),바나딜프탈로시아닌(약칭:VOPc) 외에, 4,4',4''-트리스(N, N-디페닐아미노)트리페닐아민(약칭:TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA), 1,3,5-트리스[N, N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭:TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB), 4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭:DNTPD), 4,4'-비스[N-(4-비페니릴)-N-페닐아미노]비페닐(약칭:BBPB), 4,4',4''-트리(N-카바졸릴)트리페닐아민(약칭:TCTA) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA 등으로 대표되는 방향족 아민 화합물은 정공을 발생하기 쉽고, 유기 화합물로서 적합한 화합물군이다. 여기에 언급한 물질은 주로 1O-6㎠/Vs 이상의 정공 이동도를 갖는 물질이다.
정공 주입성 재료는 상기 정공 수송성 재료 외에, 도전성 고분자 화합물에 화학 도핑을 실시한 재료도 있고, 폴리스티렌설폰산(약칭:PSS)을 도프한 폴리에틸렌디옥시티오펜(약칭:PEDOT)이나 폴리아닐린(약칭:PAni) 등을 사용할 수도 있다. 또한, 산화몰리브덴, 산화바나듐, 산화니켈 등의 무기반도체의 박막이나, 산화알루미늄 등의 무기절연체의 초박막도 유효하다.
여기에서, 전자 수송성 재료는 트리스(8-퀴놀리놀레이토)알루미늄(약칭 :Alq3), 트리스(4-메틸-8-퀴놀리놀레이토)알루미늄(약칭:Almq3), 비스(10-하이드록시벤조[h]-퀴놀리놀네이토)베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리놀레이토)-4-페닐페놀레이토알루미늄(약칭:BAlq) 등 퀴놀린골격 또는 벤조퀴놀린 골격을 갖는 금속 착체 등으로 이루어지는 재료를 사용할 수 있다. 또한, 이 밖에, 비스[2-(2-하이드록시페닐)벤족사졸레이토]아연(약칭:Zn(BOX)2), 비스[2-(2-하이드록시페닐)벤조티아졸레이토]아연(약칭:Zn(BTZ)2) 등의 옥사졸계, 티아졸계 배위자를 갖는 금속 착체 등의 재료도 사용할 수 있다. 또한, 금속 착체 이외에도, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페니릴)-1,2,4-트리아졸(약칭:TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭:p-EtTAZ), 바소페난트롤린(약칭:BPhen), 바소쿠프로인(약칭:BCP) 등을 사용할 수 있다. 여기에 언급한 물질은 주로 1O-6㎠/Vs 이상의 전자 이동도를 갖는 물질이다.
전자주입재료로서는 상술한 전자 수송성 재료 외에, LiF, CsF 등의 알칼리금속할로겐화물이나, CaF2와 같은 알칼리토류할로겐화물, Li2O 등의 알칼리금속산화물과 같은 절연체의 초박막이 잘 사용된다. 또한, 리튬아세틸아세토네이트(약칭:Li(acac))나 8-퀴놀리놀레이토-리튬(약칭:Liq) 등의-알칼리 금속 착체도 유효하다. 더욱이, 상술한 전자 수송성 재료와, Mg, Li, Cs 등의 일함수가 작은 금속을 공증착 등에 의해 혼합한 재료를 사용할 수도 있다.
또한, 도 9b에 도시하는 바와 같이, 제 1 도전층(201), 유기 화합물 및 유기 화합물에 대하여 전자수용성을 갖는 무기화합물로 형성되는 정공 수송층(346), 발광성의 유기 화합물로 형성되는 발광층(343), 및 발광성의 유기 화합물에 대하여 전자공급성을 갖는 무기화합물로 형성되는 전자수송층(347)에 의해 형성된 발광 재료를 포함하는 층(203), 및 제 2 도전층(204)에서 발광 소자(205)를 형성하여도 좋다.
발광성의 유기 화합물, 및 발광성의 유기 화합물에 대하여 전자수용성을 갖는 무기화합물로 형성되는 정공 수송층(346)은 유기 화합물로서, 상기한 정공 수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합물로부터 전자를 받아들이기 쉬운 것이면 어떤 것이라도 좋고, 여러 가지 금속산화물 또는 금속질화물이 가능하지만, 주기표 제4족 내지 제12족의 어느 하나의 전이금속산화물이 전자수용성을 나타내기 쉬워 적합하다. 구체적으로는 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한, 상술한 금속산화물 중에서도, 주기표 제 4 족 내지 제 8 족의 어느 하나의 전이금속산화물은 전자수용성이 높은 것이 많이, 바람직한 1군이다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은 진공 증착이 가능하여 다루기 쉽기 때문에, 적합하다.
발광성의 유기 화합물, 및 발광성의 유기 화합물에 대하여 전자공급성을 갖는 무기화합물로 형성되는 전자수송층(347)은 유기 화합물로서 상기한 전자 수송성 의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기화합물로부터 전자를 주기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지 금속산화물 또는 금속질화물이 가능하지만, 알칼리금속산화물, 알칼리토류금속산화물, 희토류금속산화물, 알칼리금속질화물, 알칼리토류금속질화물, 희토류금속질화물이 전자공급성을 나타내기 쉬워 적합하다. 구체적으로는 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공 증착이 가능하고 다루기 쉽기 때문에, 적합하다.
발광성의 유기 화합물 및 무기화합물로 형성되는 전자수송층(347) 또는 정공 수송층(346)은 전자주입·수송 특성이 우수하기 때문에, 제 1 도전층(201), 제 2 도전층(204) 모두, 거의 일함수의 제한을 받지 않고, 여러 가지 재료를 사용할 수 있다. 또한 구동 전압을 저감하는 것이 가능하다.
또한, 발광 물질을 포함하는 층(203)으로서, 무기화합물을 사용한 발광기능을 담당하는 층(이하, 발광층(349)이라고 함)을 가짐으로써, 발광 소자(205)는 무기 EL 소자로서 기능한다. 무기 EL 소자는 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는 발광 재료의 입자를 바인더 중으로 분산시킨 발광 물질을 포함하는 층을 갖고, 후자는 발광 재료의 박막으로 이루어지는 발광 물질을 포함하는 층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온 의 내각(內殼) 전자 천이를 이용하는 국재형 발광이 있다. 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자로서는 국재형 발광인 경우가 많다. 이하에, 무기 EL 소자의 구조에 관해서 나타낸다.
본 실시 형태에서 사용할 수 있는 발광 재료는 모체 재료와 발광 중심이 되는 불순물 원소로 구성된다. 함유시키는 불순물 원소를 변화시킴으로써, 여러 가지 색의 발광을 얻을 수 있다. 발광 재료의 제작방법으로서는 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무열분해법, 복분해법, 전구체의 열분해 반응에 의한 방법, 역 미셀법이나 이것들의 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체 재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량하여, 유발로 혼합, 전기로로 가열, 소성을 하여 반응시켜, 모체 재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또, 분말 상태로 소성을 하여도 좋지만, 펠릿 상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량 생산에 적합하다.
액상법(공침법)은 모체 재료 또는 모체 재료를 포함하는 화합물과, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 용액 속에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광 재료의 입자가 균일하게 분포하여, 입자 직경이 작고 낮은 소성 온도에서도 반응을 진행할 수 있다.
무기 EL 소자의 발광 재료에 사용하는 모체 재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 또한, 산화물로서는 예를 들면, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는 예를 들면, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한, 셀렌화아연(ZnSe), 텔루르화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정이어도 좋다.
국재형 발광의 발광 중심으로 하여, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용할 수 있다. 또, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로 하여, 도너 준위를 형성하는 제 1 불순물 원소 및 억셉터 준위를 형성하는 제 2 불순물 원소를 포함하는 발광 재료를 사용할 수 있다. 제 1 불순물 원소는 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물 원소로서는 예를 들면, 구리(Cu),은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광 재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물과, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물을 각각 칭량하여, 유발로 혼합한 후, 전기로로 가열, 소성을 한다. 모체 재료로서는 상술한 모체 재료를 사용할 수 있고, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물로서는 예를 들면, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있다. 또한, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물로서는 예를 들면, 구리(Cu), 은(Ag), 황화구리(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성 온도는 700 내지 1500℃ 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또, 분말 상태로 소성을 하여도 좋지만, 펠릿 상태로 소성하는 것이 바람직하다.
또한, 고상 반응을 이용하는 경우의 불순물 원소로서, 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상 반응이 진행하기 쉽게 되기 때문에, 균일한 발광 재료를 얻을 수 있다. 또한, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광 재료를 얻을 수 있다. 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물로서는 예를 들면, 염화구리(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또, 이들의 불순물 원소의 농도는 모체 재료에 대하여 0.01 내지 10atom% 이면 좋고, 바람직하게는 0.05 내지 5 atom%의 범위이다.
도 9c는 발광 물질을 포함하는 층(203)이 제 1 절연층(348), 발광층(349), 및 제 2 절연층(350)으로 구성되는 무기 EL 소자의 단면을 도시한다.
박막형 무기 EL의 경우, 발광층(349)은 상기 발광 재료를 포함하는 층이고, 저항가열증착법, 전자빔증착(EB 증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학기상성장법(CVD), 원자층 에피택시법(ALE) 등을 사용하여 형성할 수 있다.
제 1 절연층(348) 및 제 2 절연층(350)은 특히 한정되지 않지만, 절연 내성이 높고, 치밀한 막질인 것이 바람직하고, 또한, 유전률이 높은 것이 바람직하다. 예를 들면, 산화실리콘(SiO2), 산화이트륨(Y2O3), 산화티탄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화탄탈륨(Ta2O5), 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3) 티탄산납(PbTiO3), 질화실리콘(Si3N4), 산화지르코늄(ZrO2)막 또는 2종 이상의 적층을 사용할 수 있다. 제 1 절연층(348) 및 제 2 절연층(350)은 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 막 두께는 특히 한정되지 않지만, 바람직하게는 10 내지 1000nm의 범위이다. 또, 발광 소자는 반드시 핫 일렉트론(hot electron)을 필요하다고는 하지 않기 때문에, 박막에 구동 전압을 저하할 수 있는 장점을 갖는다. 바람직하게는 500nm 이하의 막은 100nm 이하의 막 두께인 것이 바람직하다.
또, 도시하지 않지만, 발광층(349)과 절연층(348, 350), 또는 발광도전층(201), 제 2 도전층(204)의 사이에 버퍼층을 형성하여도 좋다. 이 버퍼층은 캐리어의 주입을 쉽게 하고, 또 양 층의 혼합을 억제하는 역할을 갖는다. 버퍼층으로 서는 특히 한정되지 않지만, 예를 들면, 발광층의 모체 재료인 ZnS, ZnSe, ZnTe, CdS, SrS, BaS 등, 또는 CuS, Cu2S, 또는 할로겐화알칼리인 LiF, CaF2, BaF2, MgF2 등을 사용할 수 있다.
또한, 도 9d에 도시하는 바와 같이, 발광 물질을 포함하는 층(203)이 발광층(349) 및 제 1 절연층(348)으로 구성되어도 좋다. 이 경우, 도 9d에 있어서는 제 1 절연층(348)은 제 2 도전층(204) 및 발광층(349)의 사이에 형성되어 있는 형태를 나타낸다. 또, 제 1 절연층(348)은 제 1 도전층(201) 및 발광층(349)의 사이에 형성되어 있어도 좋다.
또한, 발광 물질을 포함하는 층(203)이, 발광층(349)만으로 구성되어도 좋다. 즉, 제 1 도전층(201), 발광 물질을 포함하는 층(203), 제 2 도전층(204)으로 발광 소자(205)를 구성하여도 좋다.
분산형 무기 EL의 경우, 입자상의 발광 재료를 바인더 중에 분산시켜 막형의 발광 물질을 포함하는 층을 형성한다. 발광 재료의 제작방법에 의해서, 충분히 소망의 크기의 입자가 얻어지지 않는 경우는 유발 등으로 분쇄 등에 의해서 입자상에 가공하면 좋다. 바인더란, 입상의 발광 재료를 분산한 상태로 고정하여, 발광 물질을 포함하는 층으로서의 형상으로 유지하기 위한 물질이다. 발광 재료는 바인더에 의해서 발광 물질을 포함하는 층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL의 경우, 발광 물질을 포함하는 층의 형성방법은 선택적으로 발광 물질을 포함하는 층을 형성할 수 있는 액적 토출법이나, 인쇄법(스크린 인쇄 나 오프셋인쇄 등), 스핀 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특히 한정되지 않지만, 바람직하게는 10 내지 100Onm의 범위이다. 또한, 발광 재료 및 바인더를 포함하는 발광 물질을 포함하는 층에 있어서, 발광 재료의 비율은 50중량% 이상 80중량% 이하로 하면 좋다.
도 9e에 있어서의 소자는 제 1 도전층(201), 발광 물질을 포함하는 층(203),제 2 도전층(204)을 갖고, 발광 물질을 포함하는 층(203)이, 발광 재료(352)가 바인더(351)로 분산된 발광층 및 절연층(348)으로 구성된다. 또, 절연층(348)은 도 9e에 있어서는 제 2 도전층(204)에 접하는 구조로 되어 있지만, 제 1 도전층(201)에 접하는 구조이어도 좋다. 또한, 소자는 제 1 도전층(201) 및 제 2 도전층(204) 각각 접하는 절연층을 가져도 좋다. 또한, 소자는 제 1 도전층(201) 및 제 2 도전층(204)에 접하는 절연층을 갖지 않아도 좋다.
본 실시 형태에 사용할 수 있는 바인더로서는 유기재료나 무기재료를 사용할 수 있다. 또한, 유기재료 및 무기재료의 혼합재료를 사용하여도 좋다. 유기재료로서는 시아노에틸셀룰로스계수지와 같이, 비교적 유전률이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드, 폴리벤즈이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산 수지란 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤족사졸) 등의 수지재료를 사용하여도 좋다. 또한 광경화형 등을 사용할 수 있다. 이들의 수지에, 티탄산바륨(BaTiO3)이나 티탄산스트론튬(SrTiO3) 등의 고유전률의 미립자를 적절하게 혼합하여 유전률을 조정할 수도 있다.
또한, 바인더에 사용하는 무기재료로서는 산화규소(SiOx), 질화규소(SiNx),산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄(Al2O3), 산화티탄(TiO2), BaTiO3, SrTiO3, 티탄산납(PbTiO3), 니오브산칼륨(KNbO3), 니오브산납(PbNbO3), 산화탄탈륨(Ta2O5), 탄탈륨산바륨(BaTa2O6), 탄탈륨산리튬(LiTaO3), 산화이트륨(Y2O3), 산화지르코늄(ZrO2), ZnS 그 밖의 무기재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전률이 높은 무기재료를 포함시킴(첨가 등에 의해서)으로써, 발광 재료 및 바인더로 이루어지는 발광 물질을 포함하는 층의 유전률을 더욱 제어할 수 있고, 유전률을 더욱 크게 할 수 있다.
제작 공정에서, 발광 재료는 바인더를 포함하는 용액 중으로 분산되지만 본 실시 형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는 바인더 재료가 용해하여, 발광층을 형성하는 방법(각종 웨트 프로세스) 및 소망의 막 두께에 적합 한 점도의 용액을 제작할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매등을 사용할 수 있어, 예를 들면 바인더로서 실록산수지를 사용하는 경우는 프로필렌그릴콘모노에틸에테르, 프로필렌그릴콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3-메틸-1-부탄올(MMB이라고도 함) 등을 사용할 수 있다.
무기 EL 발광 소자는 발광 물질을 포함하는 층을 협지하는 한 쌍의 전극 간에 전압을 인가함으로써 발광이 얻어지지만, 직류 구동 또는 교류 구동의 어느 것에 있어서도 동작할 수 있다.
여기에서는 적색을 표시하는 발광 소자로서, 제 1 화소 전극으로서 기능하는 제 2 도전층으로서 막 두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 비스[2,3-비스(4-플루오로페닐)퀴녹살리네이토]이리듐(아세틸아세토네이토)(약칭:Ir(Fdpq)2(acac))이 첨가된 NPB를 30nm, Alq3을 30nm, Alq3을 30nm, 및 LiF를 1nm 적층하여 형성한다. 제 2 화소 전극으로서 기능하는 제 3 도전층으로서, 막 두께 200nm의 Al층을 형성한다.
또한, 녹색을 표시하는 발광 소자로서, 제 1 화소 전극으로서 기능하는 제 2 도전층으로서 막 두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 쿠마린 545T(C545T)가 첨가된 Alq3을 40nm, Alq3을 30nm, 및 LiF를 1nm 적층하여 형성한다. 제 2 화소 전극으로서 기능하는 제 3 도전층으로서, 막 두께 200nm의 Al층을 형성한다.
또한, 청색을 표시하는 발광 소자로서, 제 1 화소 전극으로서 기능하는 제 2 도전층으로서 막 두께 125nm의 산화규소를 포함하는 ITO 층을 형성한다. 또한, 발광층으로서, DNTPD를 50nm, NPB를 10nm, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP)이 첨가된, 9-[4-(N-카바졸릴)]페닐-10-페닐안트라센(약칭:CzPA:)을 30nm, Alq3을 30nm, 및 LiF를 1nm 적층하여 형성한다. 제 2 화소 전극으로서 기능하는 제 3 도전층으로서, 막 두께 200nm의 Al층을 형성한다.
다음에, 제 2 도전층(204)상에 보호막을 형성하는 것이 바람직하다.
이 후, 주사선, 신호선의 접속 단자부에, 접속 도전층을 개재하여 배선기판, 대표적으로는 FPC(Flexible Print Circuit)를 접착한다. 이상의 공정에 의해, 발광 표시 패널을 형성할 수 있다.
또, 정전 파괴 방지를 위한 보호회로, 대표적으로는 다이오드 등을, 접속 단자와 소스 배선(게이트 배선)의 사이 또는 화소부에 형성하여도 좋다.
여기에서, 도 9a 및 도 9b에 도시하는 발광 소자를 갖는 발광 표시 패널에 있어서, 기판(100)측으로 방사하는 경우, 요컨대 하방 방사를 하는 경우에 관해서, 도 10a를 사용하여 설명한다. 이 경우, 박막 트랜지스터(188)에 전기적으로 접속하도록, 투광성을 갖는 도전층(484)은 소스 전극층 또는 드레인 전극으로서 기능하는 배선(187)에 접하고, 투광성을 갖는 도전층(484), 발광 물질을 포함하는 층(485), 차광성 또는 반사성을 갖는 도전층(486)이 순차로 적층된다. 광이 투과하는 기판(100)은 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
다음에, 기판(100)과 반대측으로 방사하는 경우, 요컨대 상방 방사를 하는 경우에 관해서, 도 10b를 사용하여 설명한다. 박막 트랜지스터(188)는 상술한 박막 트랜지스터와 마찬가지로 형성할 수 있다. 박막 트랜지스터(188)에 전기적으로 접속하는 소스 전극 또는 드레인 전극으로서 기능하는 배선(187)이 차광성 또는 반사성을 갖는 도전층(463)과 접하여, 전기적으로 접속한다. 차광성 또는 반사성을 갖는 도전층(463), 발광 물질을 포함하는 층(464), 투광성을 갖는 도전층(465)이 순차로 적층된다. 도전층(463)은 차광성 또는 반사성을 갖는 금속층이고, 발광 소자로부터 방사되는 광을 화살표의 상면으로 반사한다. 또, 차광성 또는 반사성을 갖는 도전층(463)상에 투광성을 갖는 도전층을 형성하여도 좋다. 발광 소자로부터 방출하는 광은 투광성을 갖는 도전층(465)을 투과하여 방출되기 때문에, 투광성을 갖는 도전층(465)은 적어도 가시영역에서 투광성을 갖는 재료로 형성한다.
다음에, 광이 기판(100)측과 그 반대측의 양측으로 방사하는 경우, 요컨대 양쪽 방사를 하는 경우에 관해서, 도 10c를 사용하여 설명한다. 박막 트랜지스터(188)의 반도체층에 전기적으로 접속하는 소스 전극 또는 드레인 전극으로서 기능하는 배선(187)에, 제 1 투광성을 갖는 도전층(472)이 전기적으로 접속하고 있다. 제 1 투광성을 갖는 도전층(472), 발광 물질을 포함하는 층(473), 제 2 투광성을 갖는 도전층(474)이 순차로 적층된다. 이 때, 제 1 투광성을 갖는 도전층(472)과 제 2 투광성을 갖는 도전층(474)의 어느 쪽도 적어도 가시영역에서 투광성을 갖는 재료, 또는 광을 투과할 수 있는 두께로 형성하면, 양쪽 방사가 실현된다. 이 경우, 광이 투과하는 절연층이나 기판(100)도 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
여기에서, 도 9a 및 9b에 도시하는 발광 소자를 갖는 발광 표시 패널의 화소 회로, 및 그 동작 구성에 관해서, 도 11을 사용하여 설명한다. 발광 표시 패널의 동작 구성은 비디오 신호가 디지털의 표시장치에 있어서, 화소에 입력되는 비디오 신호가 전압으로 규정되는 것과, 전류로 규정되는 것이 있다. 비디오 신호가 전압에 의해서 규정되는 것으로는 발광 소자에 인가되는 전압이 일정한 것(CVCV)과, 발광 소자에 인가되는 전류가 일정한 것(CVCC)이 있다. 또한, 비디오 신호가 전류에 의해서 규정되는 것으로는 발광 소자에 인가되는 전압이 일정한 것(CCCV)과, 발광 소자에 인가되는 전류가 일정한 것(CCCC)이 있다. 본 실시예에서는 CVCV 동작을 하는 화소를 도 11a 및 도 11b를 사용하여 설명한다. 또한, CVCC 동작을 하는 화소를 도 11c를 사용하여 설명한다.
도 11a 및 도 11b에 도시하는 화소는 열방향에 신호선(3710) 및 전원선(3711), 행방향으로 주사선(3714)이 배치된다. 또한, 스위칭용 TFT(3701), 구동용 TFT(3703), 용량 소자(3702) 및 발광 소자(3705)를 갖는다.
또, 스위칭용 TFT(3701) 및 구동용 TFT(3703)는 온하고 있을 때는 선형 영역에서 동작한다. 또한 구동용 TFT(3703)는 발광 소자(3705)에 전압을 인가하는지의 여부를 제어하는 역할을 갖는다. 양 TFT는 동일한 도전형을 갖고 있으면 제작 공정상 바람직하다. 또한 구동용 TFT(3703)에는 인핸스먼트형 뿐만 아니라, 디플리션형의 TFT를 사용하여도 좋다. 또한, 구동용 TFT(3703)의 채널 폭 W와 채널과 길이 L의 비(W/L)는 TFT의 이동도에도 의존하지만 1 내지 1000인 것이 바람직하다. W/L이 클수록, TFT의 전기 특성이 향상된다.
도 11a, 도 11b에 도시하는 화소에 있어서, 스위칭용 TFT(3701)는, 화소에 대한 비디오 신호의 입력을 제어하는 것이며, 스위칭용 TFT(3701)가 온으로 되면, 화소 내에 비디오 신호가 입력된다. 그렇게 하면, 용량 소자(3702)에 그 비디오 신호의 전압이 유지된다.
도 11a에 있어서, 전원선(3711)이 Vss이고 발광 소자(3705)의 대향 전극이 Vdd인 경우, 발광 소자의 대향 전극은 양극이고, 구동용 TFT(3703)에 접속되는 전극은 음극이다. 이 경우, 구동용 TFT(3703)의 특성 불균일함에 의한 휘도 얼룩을 억제하는 것이 가능하다.
도 11a에 있어서, 전원선(3711)이 Vdd이고 발광 소자(3705)의 대향 전극이 Vss인 경우, 발광 소자의 대향 전극은 음극이고, 구동용 TFT(3703)에 접속되는 전극은 양극이다. 이 경우, Vdd보다 전압이 높은 비디오 신호를 신호선(3710)에 입력함으로써, 용량 소자(3702)에 그 비디오 신호의 전압이 유지되고, 구동용 TFT(3703)가 선형 영역에서 동작하기 때문에, TFT의 불균일함에 의한 휘도 얼룩을 개선하는 것이 가능하다.
도 11b에 도시하는 화소는 TFT(3706)과 주사선(3715)을 추가하고 있는 것 이외는 도 11a에 도시하는 화소 구성과 같다.
TFT(3706)는 새롭게 배치된 주사선(3715)에 의해 온 또는 오프가 제어된다. TFT(3706)가 온으로 되면, 용량 소자(3702)에 유지된 전하는 방전하여, 구동용 TFT(3703)가 오프로 된다. 요컨대, TFT(3706)의 배치에 의해, 강제적으로 발광 소자(3705)에 전류가 흐르지 않는 상태를 만들 수 있다. 그 때문에 TFT(3706)를 소 거용의 TFT라고 부를 수 있다. 따라서, 도 11b의 구성은 모든 화소에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등기간을 개시할 수 있기 때문에, 발광의 듀티비를 향상하는 것이 가능해진다.
상기 동작 구성을 갖는 화소에 있어서, 발광 소자(3705)의 전류값은 선형 영역에서 동작하는 구동용 TFT(3703)에 의해 결정할 수 있다. 상기 구성에 의해, TFT의 특성의 불균일함을 억제하는 것이 가능하고, TFT 특성의 불균일함에 기인한 발광 소자의 휘도 얼룩을 개선하여, 화질을 향상시킨 표시장치를 제공할 수 있다.
다음에, CVCC 동작을 하는 화소를 도 11c를 사용하여 설명한다. 도 11c에 도시하는 획소는, 도 11a에 도시하는 화소 구성에, 전원선(3712), 전류 제어용 TFT(3704)가 형성되어 있다. 또, 도 11c에 도시하는 화소에 있어서, 구동용 TFT(3704)의 게이트 전극은 전원선(3712)에 접속되어 있다.
또, 스위칭용 TFT(3701)는 선형 영역에서 동작하고, 구동용 TFT(3703)는 포화영역에서 동작한다. 또한 구동용 TFT(3703)는 발광 소자(3705)에 흐르는 전류값을 제어하는 역할을 갖고, 전류 제어용 TFT(3704)는 포화영역에서 동작하여 발광 소자(3705)에 대한 전류의 공급을 제어하는 역할을 갖는다.
또, 도 11a 및 도 11b에 도시하는 바와 같이 화소라도, CVCC 동작을 하는 것은 가능하다. 또한, 도 11c에 도시되는 동작 구성을 갖는 화소는 도 11a 및 도 11b와 같이, 발광 소자의 전류가 흐르는 방향에 의해서, Vdd 및 Vss를 적절하게 바꾸는 것이 가능하다.
상기 구성을 갖는 화소는 전류 제어용 TFT(3704)가 선형 영역에서 동작하기 때문에, 전류 제어용 TFT(3704)의 Vgs의 약간의 변동은 발광 소자(3705)의 전류값에 영향을 미치지 않는다. 요컨대, 발광 소자(3705)의 전류값은 포화영역에서 동작하는 구동용 TFT(3703)에 의해 결정할 수 있다. 상기 구성에 의해, TFT의 특성 불균일함에 기인한 발광 소자의 휘도 얼룩을 개선하여, 화질을 향상시킨 표시장치를 제공할 수 있다.
특히, 비정질 반도체 등을 갖는 박막 트랜지스터를 형성하는 경우, 구동용 TFT의 반도체막의 면적을 크게 하면, TFT의 불균일함의 저감이 가능하기 때문에 바람직하다. 또한, 도 11a 및 도 11b에 도시하는 화소는 TFT의 수가 적기 때문에 개구율을 증가시키는 것이 가능하다.
또, 용량 소자(3702)를 형성한 구성을 나타내었지만, 본 발명은 이것에 한정되지 않고, 비디오 신호를 유지하는 용량이 게이트 용량 등으로, 조달할 수 있는 경우에는 용량 소자(3702)를 형성하지 않아도 좋다.
또한, 박막 트랜지스터의 반도체층이 비정질 반도체막으로 형성되는 경우는 임계치가 시프트하기 쉽기 때문에, 임계치를 보정하는 회로를 화소내 또는 화소 주변에 설치하는 것이 바람직하다.
이러한 액티브 매트릭스형의 발광장치는 화소 밀도가 늘어난 경우, 각 화소에 TFT가 형성되어 있기 때문에 저전압 구동할 수 있어, 유리하다고 생각된다. 한편, 패시브 매트릭스형의 발광장치를 형성할 수도 있다. 패시브 매트릭스형의 발광장치는 각 화소에 TFT가 형성되어 있지 않기 때문에, 고개구율이 된다.
또한, 본 발명의 표시장치에 있어서, 화면 표시의 구동방법은 특히 한정되지 않고, 예를 들면, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용하면 좋다. 대표적으로는 선순차 구동방법으로 하여, 시분할 계조 구동방법이나 면적계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상신호는 아날로그신호이어도 좋고, 디지털신호이어도 좋고, 적절하게, 영상신호에 맞추어서 구동회로 등을 설계하면 좋다.
이상과 같이, 다양한 화소 회로를 채용할 수 있다.
본 실시 형태에 나타내는 발광 표시 패널의 제작방법을 사용함으로써, 복잡한 포토리소그래피 공정을 사용하지 않고 배선간의 개구(콘택트홀)를 형성할 수 있고, 또 배선의 전기적 콘택트를 양호하게 취할 수 있다. 따라서, 재료 손실이 적고, 고성능, 고신뢰성의 발광 표시 패널을 수율 좋게 제작할 수 있다.
(실시 형태 5)
본 실시 형태에서는 반도체 장치의 대표예로서 전기 영동 소자에 관해서 도 12 및 도 13을 사용하여 설명한다. 전기 영동 소자란 마이크로캡슐 속에 플러스와 마이너스로 대전한 흑과 백의 입자를 가둔 물건을 제 1 도전층 및 제 2 도전층 사이에 배치하여, 제 1 도전층 및 제 2 도전층에 전위차를 생기게 하여 흑과 백의 입자를 전극 간에서 이동시켜서 표시를 하는 소자이다.
도 12에 도시하는 바와 같이, 기판(100)상에 실시 형태 2에서 나타내는 박막 트랜지스터(188), 및 박막 트랜지스터(188)를 덮고, 또한 펨토초 레이저를 사용하여 형성한 개구부를 갖는 절연층(191)을 형성한다.
다음에, 배선(187)에 접속하는 제 1 도전층(1181)을 형성한다. 또, 제 1 도 전층(1181)은 화소 전극으로서 기능한다. 여기에서는 액적 토출법을 사용하여 선택적으로 알루미늄을 사용하여 제 1 도전층(1181)을 형성한다.
또한, 기판(1172)상에 제 2 도전층(1173)을 형성한다. 제 2 도전층(1173)도 평행하게 형성하는 것이 바람직하다. 여기에서는 산화아연을 사용하여 제 2 도전층(1173)을 형성한다.
다음에, 기판(100) 및 기판(1172)을 밀봉재로 접합하였을 때, 제 1 도전층 (1181) 및 제 2 도전층(1173)의 사이에 마이크로캡슐(1170)을 분산시키고, 기판(100) 및 기판(1172)의 사이에 전기 영동 소자를 형성한다. 기판(100) 및 기판(1172)은 제 1 도전층(1181) 및 제 2 도전층(1173)이 교차하도록, 밀봉재를 사용하여 접합한다. 또한, 전기 영동 소자는 제 1 도전층(1181), 마이크로캡슐(1170), 제 2 도전층(1173)으로 구성된다. 또한, 마이크로캡슐(1170)은 바인더에 의해 제 1 도전층(1181) 및 제 2 도전층(1173)의 사이에 고정된다.
다음에, 마이크로캡슐의 구조에 관해서, 도 13을 사용하여 도시한다. 도 13a 및 도 13b에 도시하는 바와 같이, 마이크로캡슐(1170)은 미세한 투명용기(1174) 내에 투명의 분산매(分散媒; 1176) 및 대전한 흑색입자(1175a) 및 백색입자(1175b)가 분산된다. 또, 흑색입자(1175a) 대신에, 청색입자, 적색입자, 녹색입자, 황색입자, 청록입자, 적자(赤紫)입자를 사용하여도 좋다. 또한, 도 13c 및 도 13d에 도시하는 바와 같이, 미세한 투명용기(1331)내에 착색한 분산매(1333) 및 백색입자(1332)가 분산되는 마이크로캡슐(1330)을 사용하여도 좋다. 또, 착색한 분산매(1333)는 흑색, 청색, 적색, 녹색, 황색, 청록색, 적자색의 어느 하나에 착색 하고 있다. 또한, 1화소에 청색입자, 적색입자, 녹색입자가 분산되는 마이크로캡슐을 각각 형성함으로써, 컬러 표시할 수 있다. 또한, 황색입자, 청록입자, 적자입자가 분산되는 마이크로캡슐을 각각 형성함으로써, 컬러 표시할 수 있다. 또한, 1화소에 백색입자 또는 흑색입자가 분산되는 청색, 적색, 녹색의 분산매를 갖는 마이크로캡슐을 배열하여 형성함으로써, 컬러 표시할 수 있다. 또한, 1화소에 황색, 청록색, 적자색의 분산매를 갖는 마이크로캡슐을 배열하여 형성함으로써, 컬러 표시할 수 있다.
다음에, 전기 영동 소자를 사용한 표시방법을 도시한다. 구체적으로는 도 13a 및 도 13b를 사용하여, 2색의 입자를 갖는 마이크로캡슐(1170)의 표시방법에 관해서 도시한다. 여기에서는 2색의 입자로서 백색입자 및 흑색입자를 사용하고, 또한 투명한 분산매를 갖는 마이크로캡슐에 관해서 나타낸다. 또, 2색 입자의 흑색입자 대신에 다른 색의 입자를 사용하여도 좋다.
마이크로캡슐(1170)에 있어서, 흑색입자(1175a)가 플러스로 대전되어 있는 것으로 하고, 백색입자(1175b)가 마이너스로 대전되어 있는 것으로 하고, 제 1 도전층(1171) 및 제 2 도전층(1173)에 전계를 인가한다. 여기에서는 제 2 도전층으로부터 제 1 도전층의 방향으로 전계가 인가되면, 도 13a에 도시하는 바와 같이, 제 2 도전층(1173)측에 흑색입자(1175a)가 영동하고, 제 1 도전층(1171)측에 백색입자(1175b)가 영동한다. 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는 백색으로 관찰되고, 제 2 도전층(1173)측으로부터 본 경우에는 흑색으로 관찰된다.
한편, 제 1 도전층(1171)으로부터 제 2 도전층(1173)의 방향으로 전계가 인가되면, 도 13b에 도시하는 바와 같이, 제 1 도전층(1171)측에 흑색입자(1175a)가 영동하고, 제 2 도전층(1173)측에 백색입자(1175b)가 영동한다. 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는 흑색으로 관찰되고, 제 2 도전층(1173)측으로부터 본 경우에는 백색으로 관찰된다.
다음에, 백색입자를 갖고, 또한 착색된 분산매를 갖는 마이크로캡슐(1330)의 표시방법에 관해서 나타낸다. 여기에서는 분산매가 흑색으로 착색된 예를 제시하지만, 다른 색으로 착색된 분산매를 사용하여도 같다.
마이크로캡슐(1330)에 있어서, 백색입자(1332)가 마이너스로 대전되어 있는 것으로 하여, 제 1 도전층(1171) 및 제 2 도전층(1173)에 전계를 인가한다. 여기에서는 제 2 도전층으로부터 제 1 도전층의 방향으로 전계가 인가되면, 도 13c에 도시하는 바와 같이, 제 1 도전층(1171)측에 백색입자(1332)가 영동한다. 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는 백색으로 관찰되어, 제 2 도전층(1173)측으로부터 본 경우에는 흑색으로 관찰된다.
한편, 제 1 도전층으로부터 제 2 도전층의 방향으로 전계가 인가되면, 도 13d에 도시하는 바와 같이, 제 2 도전층(1173)측에 백색입자(1332)가 영동한다, 이 결과, 마이크로캡슐을 제 1 도전층(1171)측으로부터 본 경우에는 흑색으로 관찰되고, 제 2 도전층(1173)측으로부터 본 경우에는 백색으로 관찰된다.
여기에서, 전기 영동 소자를 사용하여 설명하였지만, 이 대신에 트위스트볼 표시방식을 사용한 표시장치를 사용하여도 좋다. 트위스트볼 표시방식은, 백과 흑 으로 분리하여 칠해진 구형(球形)입자를 제 1 도전층 및 제 2 도전층의 사이에 배치하여, 제 1 도전층 및 제 2 도전층에 전위차를 생기게 하여 구형입자의 방향을 제어함으로써, 표시를 하는 방법이다.
또한, 박막 트랜지스터 대신에, 스위칭 소자로서 MIM(Metal-Insulator-Metal), 다이오드 등을 사용할 수도 있다.
전기 영동 소자를 갖는 표시장치나 트위스트볼 표시방식의 표시장치는 전계효과 트랜지스터를 제거한 후도 장기에 걸쳐, 전계인가 시와 같은 상태를 유지한다. 의하여, 전원을 끊더라도 표시상태를 유지하는 것이 가능하다. 이 때문에 저소비전력이 가능하다.
이상의 공정에 의해, 전기 영동 소자를 포함하는 반도체 장치를 제작할 수 있다.
본 실시 형태에 나타내는 전기 영동 소자를 포함하는 반도체 장치의 제작방법을 사용함으로써, 복잡한 포토리소그래피 공정을 사용하지 않고 배선 간의 개구(콘택트홀)를 형성할 수 있고, 또 배선의 전기적 콘택트를 양호하게 취할 수 있다. 따라서, 재료의 손실이 적고, 고성능, 고신뢰성의 전기 영동 소자를 포함하는 반도체 장치를 수율 좋게 제작할 수 있다.
(실시 형태 6)
실시 형태 3 내지 실시 형태 5에 의해서 제작되는 표시패널(EL 표시패널, 액정 표시 패널, 전기 영동 표시패널)에 있어서, 반도체층을 비정질 반도체, 또는 SAS로 형성하고, 주사선측의 구동회로를 기판 상에 형성하는 예를 제시한다.
도 14는 1 내지 15㎠/V·sec의 전계 효과 이동도가 얻어지는 SAS를 사용한 n 채널형의 TFT로 구성하는 주사선측 구동회로가 블록도를 도시하고 있다.
도 14에 있어서 8500으로 나타내는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력 회로에 상당하고, 시프트 레지스터는 n 개의 펄스 출력 회로에 의해 구성된다. 8501은 버퍼회로이고, 그 앞에 화소(8502)가 접속된다.
도 15는 펄스 출력 회로(8500)의 구체적인 구성을 도시한 것이고, n 채널형의 TFT(8601 내지 8613)로 회로가 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 8㎛로 하면 , 채널 폭은 10 내지 80㎛의 범위로 설정할 수 있다.
또한, 버퍼회로(8501)의 구체적인 구성을 도 16에 도시한다. 버퍼회로도 마찬가지로 n 채널형의 TFT(8620 내지 8635)로 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 10㎛로 하면 , 채널 폭은 10 내지 1800㎛의 범위로 설정하게 된다.
이러한 회로를 실현하기 위해서는 TFT 상호를 배선에 의해서 접속할 필요가 있다.
이상과 같이 하여, 표시패널에 구동회로를 내장할 수 있다.
다음에, 상기 실시예에 나타낸 표시패널로의 구동회로의 실장에 관해서, 도 17을 사용하여 설명한다.
도 17a에 도시하는 바와 같이, 화소부(1701)의 주변에 소스선 구동회 로(1702), 및 게이트선 구동회로(1703a, 1703b)를 실장한다. 도 17a에서는 소스선 구동회로(1702), 및 게이트선 구동회로(1703a, 1703b) 등으로서, 공지의 이방성도전 접착제, 및 이방성 도전필름을 사용한 실장방법, COG 방식, 와이어 본딩방법, 및 땜납범프를 사용한 리플로 처리 등에 의해, 기판(1700)상에 IC 칩(1705)을 실장한다. 여기에서는 COG 방식을 사용한다. 그리고, FPC(플렉시블 프린트 서킷(706))를 통하여, IC 칩과 외부회로를 접속한다.
또, 소스선 구동회로(1702)의 일부, 예를 들면 아날로그 스위치를 기판 상에 형성하고, 또 그 밖의 부분을 별도 IC 칩으로 실장하여도 좋다.
또한, 도 17b에 도시하는 바와 같이, SAS나 결정성 반도체로 TFT를 형성하는 경우, 화소부(1701)와 게이트선 구동 회로(1703a, 1703b) 등을 기판 상에 형성하여, 소스선 구동회로(1702) 등을 별도 IC 칩으로서 실장하는 경우가 있다. 도 17b에 있어서, 소스선 구동회로(1702)로서, COG 방식에 의해, 기판(1700)상에 IC 칩(1705)을 실장한다. 그리고, FPC(1706)를 통하여, IC 칩과 외부회로를 접속한다.
또, 소스선 구동회로(1702)의 일부, 예를 들면 아날로그 스위치를 기판 상에 형성하고, 또 그 밖의 부분을 별도 IC 칩으로 실장하여도 좋다.
또한, 도 17c에 도시하는 바와 같이, COG 방식 대신에, TAB 방식에 의해 소스선 구동회로(1702) 등을 실장하는 경우가 있다. 그리고, FPC(1706)를 통하여, IC 칩과 외부회로를 접속한다. 도 17c에 있어서, 소스선 구동회로를 TAB 방식에 의해 실장하고 있지만, 게이트선 구동회로를 TAB 방식에 의해 실장하여도 좋다.
IC 칩을 TAB 방식에 의해 실장하면, 기판에 대하여 화소부를 크게 형성할 수 있어, 협액연화(狹額緣化)를 달성할 수 있다.
IC 칩은 실리콘웨이퍼를 사용하여 형성하지만, IC 칩 대신에 유리기판 상에 회로를 형성한 IC(이하, 드라이버 IC라고 표기함)를 형성하여도 좋다. IC 칩은 원형의 실리콘웨이퍼로부터 IC 칩을 추출하기 때문에, 모체 기판 형상에 제약이 있다. 한편 드라이버 IC는 모체기판이 유리이고, 형상에 제약이 없기 때문에, 생산성을 높일 수 있다. 그 때문에, 드라이버 IC의 형상 치수는 자유롭게 설정할 수 있다. 예를 들면, 드라이버 IC의 장변의 길이를 15 내지 80mm로서 형성하면, IC 칩을 실장하는 경우와 비교하여, 필요한 수를 줄일 수 있다. 그 결과, 접속 단자수를 저감할 수 있고, 제조상의 수율을 향상시킬 수 있다.
드라이버 IC는 기판 상에 형성된 결정질 반도체막을 사용하여 형성할 수 있고, 결정질 반도체막은 연속발진형의 레이저 빔 또는 주파수 10MHz 이상의 펄스레이저를 조사함으로써 형성하면 좋다. 연속 발진형의 레이저 빔을 조사하여 얻어지는 반도체막은 결정결함이 적고, 대입자 직경의 결정립을 갖는다. 그 결과, 이러한 반도체막을 갖는 트랜지스터는 이동도나 응답 속도가 양호하게 되어, 고속 구동이 가능해지고, 드라이버 IC에 적합하다.
다음에, 상기 실시예에서 제시하는 표시패널을 갖는 모듈에 관해서, 도 18을 사용하여 설명한다. 도 18은 표시패널(9801)과, 회로기판(9802)을 조합한 모듈을 도시하고 있다. 회로기판(9802)에는 예를 들면, 컨트롤회로(9804)나 신호 분할 회로(9805) 등이 형성되어 있다. 또한, 표시패널(9801)과 회로기판(9802)은 접속배 선(9803)으로 접속되어 있다. 표시패널(9801)에 실시예 3 내지 실시예 5에서 제시하는 것과 같은, 액정 표시 패널, 발광 표시 패널, 전기 영동 표시패널 등을 적절하게 사용할 수 있다.
이 표시패널(9801)은 발광 소자가 각 화소에 형성된 화소부(9806)와, 주사선 구동회로(9807), 선택된 화소에 비디오 신호를 공급하는 신호선 구동회로(9808)를 구비하고 있다. 화소부(9806)의 구성은 실시 형태 3 내지 실시 형태 5와 같다. 또한, 주사선 구동회로(9807)나 신호선 구동회로(9808)는 이방성도전접착제, 및 이방성 도전필름을 사용한 실장방법, COG방식, 와이어 본딩방법, 및 땜납범프를 사용한 리플로 처리 등의 수법에 의해, 기판 상에 IC칩으로 형성되는 주사선 구동회로(9807), 신호선 구동회로(9808)를 실장한다.
본 실시예에 의해, 수율 높게 표시패널을 갖는 모듈을 형성하는 것이 가능하다.
(실시 형태 7)
상기 실시 형태에서 제시되는 반도체 장치를 갖는 전자기기로서, 텔레비전 장치(단지 텔레비젼, 또는 텔레비전수신기라고도 부름), 디지털카메라, 디지털 비디오 카메라, 휴대전화장치(단지 휴대전화기, 휴대전화라고도 부름), PDA 등의 휴대정보단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체예에 관해서, 도 19를 참조하여 설명한다.
도 19a에 도시하는 휴대정보단말은 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)에, 상기 실시 형태에 나타내는 것을 적용함으로써, 고성능의 휴대 정보 단말을 용이하게 제작할 수 있다.
도 19b에 도시하는 디지털 비디오 카메라는 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)에, 상기 실시 형태에 나타내는 것을 적용함으로써, 고성능의 디지털 비디오 카메라를 용이하게 제작할 수 있다.
도 19c에 도시하는 휴대단말은 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)에, 상기 실시 형태에 나타내는 것을 적용함으로써, 고성능의 휴대단말을 용이하게 제작할 수 있다.
도 19d에 도시하는 휴대형의 텔레비전 장치는 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)에, 상기 실시 형태에 나타내는 것을 적용함으로써, 고성능의 휴대형의 텔레비전 장치를 용이하게 제작할 수 있다. 이러한 텔레비전 장치는 휴대전화 등의 휴대단말에 탑재하는 소형인 것에서부터, 운반을 할 수 있는 중형인 것, 또한, 대형인 것(예를 들면 40인치 이상)까지, 폭 넓게 적용할 수 있다.
도 19e에 도시하는 휴대형의 컴퓨터는 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)에, 상기 실시 형태에 나타내는 것을 적용함으로써, 고성능인 휴대형의 컴퓨터를 용이하게 제작할 수 있다.
도 19f에 도시하는 텔레비전 장치는 본체(9601), 표시부(9602) 등을 포함하고 있다. 표시부(9602)에, 상기 실시 형태에 나타내는 것을 적용함으로써, 고성능의 텔레비전 장치를 용이하게 제작할 수 있다.
여기에서, 텔레비전 장치의 구성에 관해서, 도 20을 사용하여 설명한다.
도 20은 텔레비전 장치의 주요한 구성을 도시하는 블록도이다. 튜너(9511)는 영상신호와 음성신호를 수신한다. 영상신호는 영상검파회로(9512)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상신호처리회로(9513)와, 그 영상신호를 드라이버 IC의 입력사양으로 변환하기 위한 컨트롤 회로(9514)에 의해 처리된다. 컨트롤 회로(9514)는 표시패널(9515)의 주사선 구동회로(9516)와 신호선 구동회로(9517)에 각각 신호가 출력된다. 디지털 구동하는 경우에는 신호선측에 신호분할회로(9518)를 형성하여, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
또, 텔레비전 장치를 구성하는 각 회로에는 상기 실시 형태에서 제시한 TFT를 사용할 수 있다. 상기 실시 형태에 제시하는 TFT는 펨토초 레이저를 사용함으로써 복잡한 포토리소그래피 공정을 사용하지 않고 배선간의 개구(콘택트홀)를 형성할 수 있고, 또 배선의 전기적 콘택트를 양호하게 취할 수 있다. 따라서, 재료의 손실이 적고, 고성능, 고신뢰성의 텔레비전 장치를 수율 좋게 제작할 수 있다.
도 20에 있어서, 튜너(9511)에서 수신한 신호 중, 음성신호는 음성 검파 회로(9521)에 보내지고, 그 출력은 음성신호 처리회로(9522)를 지나서 스피커(9523)에 공급된다. 제어회로(9524)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(9525)로부터 받아, 튜너(9511)나 음성신호 처리회로(9522)에 신호를 송출한다.
이 텔레비전 장치는 표시패널(9515)을 포함하여 구성됨으로써, 텔레비전 장 치의 저소비 전력을 도모하는 것이 가능하다.
또, 본 발명은 텔레비전 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지 용도에 적용할 수 있다.
도 1은 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 2는 본 발명의 반도체 장치의 제작방법을 설명하는 도면.
도 3은 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 4는 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 5는 본 발명의 반도체 장치의 제작방법을 설명하는 도면.
도 6은 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 7은 본 발명의 반도체 장치의 제작방법을 설명하는 도면.
도 8은 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 9는 본 발명에 적응 가능한 발광 소자의 단면 구조를 설명하는 도면.
도 10은 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 11은 본 발명에 적응 가능한 발광 소자의 등가회로를 설명하는 도면.
도 12는 본 발명의 반도체 장치의 제작방법을 설명하는 단면도.
도 13은 본 발명에 적응 가능한 전기 영동 소자의 단면 구조를 설명하는 도면.
도 14는 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면.
도 15는 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(시프트 레지스터 회로).
도 16은 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(버퍼회로).
도 17은 본 발명의 반도체 장치를 설명하는 상면도.
도 18은 본 발명의 반도체 장치를 설명하는 상면도.
도 19는 본 발명의 반도체 장치를 사용한 전자기기를 설명하는 사시도.
도 20은 본 발명의 반도체 장치를 사용한 전자기기를 설명하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
720: 기판 721: 도전층
722: 광투과층 724: 도전성 재료
725: 개구부 726: 도전층
삭제

Claims (32)

  1. 반도체 장치의 제작 방법에 있어서:
    기판 위에 도전층을 형성하는 단계;
    상기 도전층 위에 광투과층을 형성하는 단계; 및
    상기 광투과층 상으로부터 펨토초 레이저 빔(femtosecond laser beam)을 조사함으로써, 상기 광투과층의 단부가 상기 도전층의 단부보다 내측에 배치되도록 상기 도전층 및 상기 광투과층을 선택적으로 제거하는 단계를 포함하는, 반도체 장치의 제작 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 반도체 장치의 제작 방법에 있어서:
    기판 위에 도전층을 형성하는 단계;
    상기 도전층 위에 광투과층을 형성하는 단계;
    상기 광투과층 상으로부터 펨토초 레이저 빔을 조사함으로써, 상기 광투과층의 단부가 상기 도전층의 단부보다 내측에 배치되도록 상기 도전층 및 상기 광투과층을 선택적으로 제거하여, 상기 도전층 및 상기 광투과층에 개구부를 형성하는 단계; 및
    상기 개구부 내에 액상의 도전성 재료를 적하하는 단계를 포함하는, 반도체 장치의 제작 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항 또는 제 7 항에 있어서,
    상기 도전층은 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 및 알루미늄 중 적어도 하나를 포함하는, 반도체 장치의 제작 방법.
  12. 삭제
  13. 삭제
  14. 반도체 장치의 제작 방법에 있어서:
    기판 위에 제 1 도전층을 형성하는 단계;
    상기 제 1 도전층 위에 광투과층을 형성하는 단계;
    상기 광투과층 상으로부터 펨토초 레이저 빔을 조사함으로써, 상기 광투과층의 단부가 상기 제 1 도전층의 단부보다 내측에 배치되도록 상기 제 1 도전층 및 상기 광투과층을 선택적으로 제거하여, 상기 제 1 도전층 및 상기 광투과층에 개구부를 형성하는 단계;
    상기 개구부 내에 액상의 도전성 재료를 적하하는 단계; 및
    제 2 도전층을 소망의 패턴으로 형성하기 위해 상기 액상의 도전성 재료를 고정화하는 단계를 포함하는, 반도체 장치의 제작 방법.
  15. 삭제
  16. 제 1 항, 제 7 항, 및 제 14 항 중 어느 한 항에 있어서,
    상기 광투과층 표면에 발액 처리가 수행되는, 반도체 장치의 제작 방법.
  17. 제 1 항, 제 7 항, 및 제 14 항 중 어느 한 항에 따른 반도체 장치의 제작 방법을 사용하는, 표시 장치의 제작 방법.
  18. 제 14 항에 있어서,
    상기 제 1 도전층은 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 및 알루미늄 중 적어도 하나를 포함하는, 반도체 장치의 제작 방법.
  19. 제 1 항, 제 7 항, 및 제 14 항 중 어느 한 항에 있어서,
    상기 광투과층은 투과성 유기 수지층을 포함하는, 반도체 장치의 제작 방법.
  20. 제 7 항 또는 제 14 항에 있어서,
    상기 액상의 도전성 재료는 잉크젯법에 의해 적하되는, 반도체 장치의 제작 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020070088197A 2006-08-31 2007-08-31 반도체 장치의 제작 방법 KR101357684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00235519 2006-08-31
JP2006235519A JP4919738B2 (ja) 2006-08-31 2006-08-31 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
KR20080020579A KR20080020579A (ko) 2008-03-05
KR101357684B1 true KR101357684B1 (ko) 2014-02-03

Family

ID=39152163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088197A KR101357684B1 (ko) 2006-08-31 2007-08-31 반도체 장치의 제작 방법

Country Status (4)

Country Link
US (2) US7851250B2 (ko)
JP (1) JP4919738B2 (ko)
KR (1) KR101357684B1 (ko)
CN (2) CN101136312B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
KR100846877B1 (ko) 2008-04-10 2008-07-16 주식회사 세종테크 금속증착층을 갖는 광투과성 사출품의 투과표시패턴 형성방법
KR20090110099A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치
KR20100067434A (ko) * 2008-12-11 2010-06-21 한국기계연구원 상이한 레이저 제거 최소 임계값을 이용한 미세 패턴 방법 및 이를 이용한 ｔｆｔ의 형성 방법.
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp Ｘ射線感測器及其製作方法
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
CN102311095B (zh) * 2011-08-09 2013-11-06 吉林大学 一种在微流控芯片中制备多级金属微纳结构的方法
CN102489873B (zh) * 2011-11-16 2014-07-16 中国科学院上海光学精密机械研究所 在多孔玻璃内部制备三维微流通道的方法
KR101899481B1 (ko) * 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
CN103354243B (zh) * 2013-06-28 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
CN105334680A (zh) * 2014-08-15 2016-02-17 群创光电股份有限公司 阵列基板结构及接触结构
CN113128276A (zh) * 2019-12-31 2021-07-16 格科微电子（上海）有限公司 光学指纹器件的制造方法
CN113568225A (zh) * 2021-07-09 2021-10-29 西安中科微星光电科技有限公司 一种液晶光阀模组封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297011A (ja) 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US6149988A (en) 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
JPH06250211A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
JP2002162652A (ja) * 2000-01-31 2002-06-07 Fujitsu Ltd シート状表示装置、樹脂球状体、及びマイクロカプセル
US6788368B2 (en) * 2000-03-23 2004-09-07 Daicel Chemical Industries, Ltd. Transmission light-scattering layer sheet and liquid crystal display
JP2003133070A (ja) * 2001-10-30 2003-05-09 Seiko Epson Corp 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP4068942B2 (ja) * 2001-12-17 2008-03-26 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法
JP2004055159A (ja) 2002-07-16 2004-02-19 Dainippon Screen Mfg Co Ltd 有機ｅｌ素子の製造方法および有機ｅｌ表示装置
US7868957B2 (en) 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4712361B2 (ja) * 2003-12-02 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7692378B2 (en) * 2004-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device including an insulating layer with an opening
JP2006100324A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 膜パターンの形成方法
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297011A (ja) 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法

Also Published As

Publication number Publication date
US20100219413A1 (en) 2010-09-02
JP2008060324A (ja) 2008-03-13
US8293593B2 (en) 2012-10-23
CN102208419A (zh) 2011-10-05
CN101136312B (zh) 2011-05-25
KR20080020579A (ko) 2008-03-05
US20080057605A1 (en) 2008-03-06
CN102208419B (zh) 2013-03-27
JP4919738B2 (ja) 2012-04-18
CN101136312A (zh) 2008-03-05
US7851250B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
KR101357684B1 (ko) 반도체 장치의 제작 방법
KR101351813B1 (ko) 반도체 장치의 제조 방법
KR101385064B1 (ko) 반도체 장치의 제조방법
KR101322192B1 (ko) 반도체 장치 제작 방법
KR101261222B1 (ko) 반도체장치 제조방법
US7470604B2 (en) Method for manufacturing display device
KR101165582B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
KR101414125B1 (ko) 반도체장치의 제조 방법 및 에칭장치
JP5216276B2 (ja) 半導体装置の作製方法
JP5110785B2 (ja) 表示装置の作製方法
KR20080037594A (ko) 반도체 장치의 제작 방법
KR20080011131A (ko) 표시장치의 제조방법
JP2008033284A (ja) 表示装置の作製方法
JP5409759B2 (ja) 半導体装置の作製方法
JP2008034832A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee