CN105334680A - 阵列基板结构及接触结构 - Google Patents

Abstract

本发明公开一种阵列基板结构及接触结构，其接触结构包括:一基板；一主动层，位于该基板上；一绝缘层，位于该主动层上；一层间介电层，位于该绝缘层上；一接触物开口，穿透该层间介电层与该绝缘层的一部，露出该主动层的一部，其中该接触物开口包括一第一凹口部，而该第一凹口部由该层间介电层的一底面、该绝缘层的一侧壁以及该主动层的一顶面所定义而成；以及一导电层，填入该接触开口，并与该主动层电连接。

Description

阵列基板结构及接触结构

技术领域

本发明涉及显示装置，且特别是涉及用于显示装置的一种阵列基板结构及接触结构。

背景技术

为了实现高速影像处理以及高品质显示影像，近年来如彩色液晶显示装置的平面显示器已广泛地使用。在液晶显示装置中，通常包括两个上、下基板，以黏合或是封合材料接合在一起。而液晶材料被填入两个基板之间，为了保持两板之间固定的距离，具有一定粒径的颗粒被散布于上述两板之间。

通常，下基板表面形成有用来当作开关元件的薄膜晶体管，此薄膜晶体管具有连接于扫描线(scanningline)的栅极电极(gateelectrode)、连接于信号线(signalline)的漏极电极(drainelectrode)、与连接于像素电极(pixelelectrode)的源极电极(sourceelectrode)。而上基板置于下基板上方，此上基板表面形成有一滤光片与多个遮光材料(如由树脂黑矩阵(ResinBM)构成)。此两基板的周边具有封合材料黏合固定住，而两基板之间具有液晶材料。下基板亦称之为阵列基板(arraysubstrate)，而形成于其上的如薄膜晶体管、接触物等数个元件则通常通过数道光刻制作工艺所制作而成。

然而，随着显示装置的影像的分辨率的提升趋势，便需要于下基板上形成如薄膜晶体管、接触物等尺寸更为缩减的数个元件时，提供可维持或提升显示装置的电性表现的如基板结构与接触物结构等元件结构。

发明内容

为解决上述问题，依据一实施例，本发明提供了一种接触结构，包括:一基板；一主动层，位于该基板上；一绝缘层，位于该主动层上；一层间介电层，位于该绝缘层上；一接触物开口，穿透该层间介电层与该绝缘层的一部，露出该主动层的一部，其中该接触物开口包括一第一凹口部，而该第一凹口部由该层间介电层的一底面、该绝缘层的一侧壁以及该主动层的一顶面所定义而成；以及一导电层，填入该接触开口，并与该主动层电连接。

依据另一实施例，本发明提供了一种接触结构，包括：一基板；一绝缘层，位于该基板上；一主动层，位于该绝缘层的一部上；一第一层间介电层，位于该主动层上；一第二层间介电层，位于该第一层间介电层与该绝缘层上；一接触开口，穿透该第二层间介电层与该第一层间介电层的一部，露出该主动层的一部，其中该接触开口包括一第一凹口部，而该第一凹口部由该层间介电层的一底面、该绝缘层的一侧壁以及该主动层的一顶面所定义而成；以及一导电层，填入该接触开口，并与该主动层电连接。

依据又一实施例，本发明提供了一种阵列基板结构，包括：一基板；一主动层，位于该基板的一部上；一绝缘层，位于该主动层与该缓冲层上；一第一导电层，位于该绝缘层上且位于该主动层的一部上；一层间介电层，设置于该第一导电层与该绝缘层上；一接触开口，穿透该层间介电层与该绝缘层的一部，露出该主动层的一部，其中该接触开口包括一第一凹口部，而该第一凹口部由该层间介电层的一底面、该绝缘层的一侧壁以及该主动层的一顶面所定义而成；以及一第二导电层，填入该接触开口，并与该主动层电连接。

依据另一实施例，本发明提供了一种阵列基板结构，包括：一基板；一第一导电层，位于该基板的一部上；一绝缘层，位于该第一导电层上；一主动层，位于该绝缘层的一部上并位于该第一导电层之上；一第一层间介电层，设置于该主动层上；一第二层间介电层，设置于该第一层间介电层与该绝缘层上；一接触开口，穿透第二该层间介电层与该第一层间介电层的一部，露出该主动层的一部，其中该接触开口包括一主体部与一第一凹口部，而该第一凹口部由该第二层间介电层的一底面、该第一层间介电层的一侧壁以及该主动层的一顶面所定义而成；以及一第二导电层，填入该接触开口，并与该主动层电连接。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合所附的附图，作详细说明如下。

附图说明

图1为一剖面示意图，显示了依据本发明的一实施例的一种阵列基板结构；

图2A-图2D为一系列剖面示意图，显示了依据本发明的一实施例的一种阵列基板结构的制造方法；

图3A-图3C为一系列剖面示意图，显示了依据本发明的另一实施例的一种阵列基板结构的制造方法；

图4A-图4D为一系列剖面示意图，显示了依据本发明的又一实施例的一种阵列基板结构的制造方法；以及

图5A-图5C为一系列剖面示意图，显示了依据本发明的另一实施例的一种阵列基板结构的制造方法。

符号说明

100～基板

102～缓冲层

104～主动层(有源层)

104A～源极/漏极区

104B～通道区

106～绝缘层

108～第一导电层

110～层间介电层

112～接触开口

114～第二导电层

200、300～基板

202、302～缓冲层

204、308～主动层

204A、308A～源极/漏极区

204B、308B～通道区

206、306～绝缘层

208、304～导电层

210、310、312～层间介电层

212、314～开口

212’、314’～开口

214、316～蚀刻制作工艺

216、318～凹口

217、330～凹口

218、218’、320、320’～接触开口

220、322～导电层

A、B、C、D、E～阵列基板结构

X1、X3～第一距离

X2、X4～第二距离。

具体实施方式

请参照图1，显示了依据本发明的一实施例的阵列基板结构A的剖视图，其适用于如彩色液晶显示装置的平面型显示装置的应用。在此，图1所示的阵列基板结构A为本案发明人所知悉的一种阵列基板结构，并通过其说明随着形成于阵列基板结构上的如薄膜晶体管、接触物等元件的尺寸缩减趋势时，发明人所发现的如接触电阻值增加的不期望的电性表现的产生情形。

请参照图1，阵列基板结构A主要包括：一基板100；一缓冲层102，设置于基板100上；一主动层104，设置于缓冲层102的一部上；一绝缘层106，设置于主动层104与缓冲层102上；一导电层108，设置于绝缘层106上且位于主动层104的一部上；一层间介电层110，设置于第一导电层108与绝缘层106上；一接触开口112，穿透层间介电层110与绝缘层106的一部，露出主动层104的一部；以及另一导电层114，顺应地设置于层间介电层110的一部上以及为接触开口112所露出的层间介电层110、绝缘层102与主动层104之上。于本实施例中，导电层108、绝缘层106与主动层104形成了一薄膜晶体管(thinfilmtransistor，TFT)，而主动层104可包括如非晶硅、多晶硅或金属氧化物的半导体材料，且其内包括了掺杂有适当掺质的一对源极/漏极区104A以及设置于其间的未经掺杂的一通道区104B。

如图1所示，接触开口112通过如干蚀刻的一蚀刻制作工艺所形成，而形成于接触开口112内的导电层114则作为电性连接此薄膜晶体管元件内的一源极/漏极区104A与后续形成的一导电元件(未显示)的一导电接触物(conductivecontact)之用。

然而，随着形成于此阵列基板结构A上的薄膜晶体管及导电接触物等元件的尺寸的缩减趋势，作为导电接触物的导电层114与薄膜晶体管的一源极/漏极区104A之间的接触面积也将随的缩小。如此，便会增加了导电层114与源极/漏极区104A之间的接触电阻(contactresistance)，进而影响了阵列基板结构A的电性表现。

有鉴于此，本发明提供了数个阵列基板结构与接触结构的实施情形，以于随着阵列基板结构上的薄膜晶体管及导电接触物等元件的尺寸缩减时，可维持或更为降低此些导电接触物与薄膜晶体管内的源极/漏极区之间的接触电阻，进而维持或更改善阵列基板结构的相关电性表现。

图2A-图2D为一系列剖面示意图，显示了依据本发明的一实施例的一种阵列基板结构B的制造方法。

请参照图2A，首先提供如透明基板的一基板200。接着于此基板200上形成如氮化硅、氧化硅或其组合的介电材料的一缓冲层(bufferlayer)202。接着，通过依序沉积与图案化非晶硅、多晶硅或金属氧化物的半导体材料，以于缓冲层202的一部上形成一主动层(activelayer)204。接着于基板200上形成如氧化硅、氮化硅、氮氧化硅、或氮氧化铪(hafniumoxynitride)的介电材料的一绝缘层206，其顺应地覆盖了缓冲层202及主动层204。接着，可通过依序沉积与图案化形成于基板200上的如钼或铝的导电材料的一膜层，以形成图案化的一导电层208，而导电层208位于主动层204的一部上。接着，对基板200施行一离子注入程序(未图示)，以掺杂适当掺质于部分的主动层204内，并利用导电层208作为离子注入掩模。因此，在主动层204内形成掺杂有适当掺质的一对源极/漏极区204A以及设置于其间的未经掺杂的一通道区204B。导电层208作为一薄膜晶体管的栅极电极。

请参照图2B，接着于基板200上形成如氧化硅、氮化硅、或氮氧化硅的介电材料的一层间介电层210，并接着通过如干蚀刻的一蚀刻制作工艺以及适当的图案化掩模的使用以图案化此层间介电层210，并于其内形成数个开口212。请参照图2B，此些开口212分别穿透层间介电层210以及绝缘层206的一部，进而露出了此些源极/漏极区204A的一部分的顶面。

请参照图2C，接着施行一蚀刻制作工艺214，例如为各向同性的一湿蚀刻制作工艺，以选择性地凹蚀(recess)为开口212所露出的绝缘层206的一部，进而于邻近于开口212的绝缘层206的一部内形成一凹口216。此凹口216由位于开口212内的层间介电层210的底面的一部、绝缘层206的一侧壁以及主动层204内的此些源极/漏极区204A之一的一部的顶面所定义形成。如此，开口212与凹口216的结合形成了一接触开口218，而开口212为接触开口218的一主体部(mainportion)，而凹口216为接触开口218的一凹口部(recessportion)。在一实施例中，绝缘层206的材料为氧化硅，而层间介电层210的材料为氮化硅，氧化硅与氮化硅之间具有介于2:1～8:1的蚀刻选择比，以于形成凹口216时避免过度蚀刻层间介电层210而改变其轮廓。

请参照图2D，接着于图2C上形成一层导电材料并经过图案化以于层间介电层210的一部的顶面上以及为接触开口218所露出的层间介电层210、绝缘层206及主动区204的表面上形成一导电层220。此导电层220亦可顺应地填入于凹口216内并覆盖凹口216内所露出的层间介电层210、绝缘层206以及源极/漏极区204A的露出表面，以作为电性连接一源极/漏极区204A以及后续形成的一电性元件(未显示)的一导电接触物之用。此导电层220可为一单一导电层或如一钼-铝-钼(Mo-Al-Mo)三重膜层的一多膜层导电层。于其他实施例中，导电层220亦可包含相同于下方的导电层208材料的材料。

如图2D所示，制作工艺至此，便大体完成了阵列基板结构B的制作。在一实施例中，为凹口216所露出的绝缘层206的侧壁相距开口212所露出层间介电层210的侧壁一第一距离X1，其约为0.05～0.5微米。通过于接触开口218内的额外的数个凹口216的设置情形，从而允许了于此些凹口216内的导电层220的额外设置。如此，设置于此些凹口216内的导电层220的部分可增加了导电层220与主动层204内的源极/漏极区204A之间的实体接触区域，因此当随着形成于此阵列基板结构B上的薄膜晶体管及导电接触物(即导电层220)等元件的尺寸缩减时，便可维持或更为降低导电接触物(即导电层220)与薄膜晶体管内源极/漏极区204A之间的接触电阻，并维持或更为提升此阵列基板结构B的相关电性表现。

另外，图3A-图3C为一系列剖面示意图，显示了依据本发明的另一实施例的一种阵列基板结构B的制造方法。图3A-图3C的制造方法由修改如图2A-图2D所示的制造方法所得到。因此，基于简化的目的，于下文中仅描述此两实施例之间的差异情形，且于图3A-图3C中相同标号代表相同构件。

请参照图3A，首先提供如图2B所示结构，而不同于图2B所示制作工艺，在此于形成穿透层间介电层210与绝缘层206的如干蚀刻的一蚀刻制作工艺时，将更蚀刻穿透主动层204内的源极/漏极区204A的一部与其下方的缓冲层202的一部并停止于基板200上，进而形成了如图3A所示的由上而下穿透了层间介电层210、绝缘层206、源极/漏极区204A及缓冲层202的一部的一开口212’。

请参照图3B，接着施行相同于图2C内所示的蚀刻制作工艺214，例如为各向同性的一湿蚀刻制作工艺，以选择性地凹蚀(recess)为开口212’所露出的绝缘层206与缓冲层202的一部，进而于邻近于开口212’的绝缘层206的一部内形成一凹口216，以及于邻近于开口212’的缓冲层202的一部内形成一另一凹口217。在此，凹口216由位于开口212’内的层间介电层210的底面的一部、绝缘层206的一侧壁以及主动层204内的此些源极/漏极区204A之一的一部的顶面所定义形成，而凹口217由位于开口212’内的主动层204的底面的一部、缓冲层202的一侧壁以及基板200的顶面所定义形成。如此，开口212’、凹口216及凹口217的结合形成了一接触开口218’，而开口212’为接触开口218’的一主体部(mainportion)，而凹口216与凹口217分别为接触开口218’的一凹口部(recessportion)。于一实施例中，缓冲层202与绝缘层206的材料为氧化硅，而层间介电层210的材料为氮化硅，此三膜层材料之间具有介于2:2:1～8:8:1(缓冲层202:绝缘层206:层间介电层210)的蚀刻选择比，以于形成凹口216与凹口217时避免过度蚀刻层间介电层210而改变其轮廓。

请参照图3C，接着于图3B上形成一层导电材料并经过图案化以于层间介电层210的一部的顶面上以及为接触开口218’所露出的层间介电层210、绝缘层206、主动层204、缓冲层202及基板200的表面上形成一导电层220。此导电层220亦可顺应地填入于凹口216与凹口217内并覆盖凹口216内所露出的层间介电层210、绝缘层206以及源极/漏极区204A的露出表面及凹口217内所露出的源极/漏极区204A、缓冲层202以及基板200的露出表面，以作为电性连接一源极/漏极区204A以及后续形成的一电性元件(未显示)的一导电接触物之用。此导电层220可为一单一导电层或如一钼-铝-钼(Mo-Al-Mo)三重膜层的一多膜层导电层。于其他实施例中，导电层220亦可包含相同于下方的导电层208材料的材料。

如图3C所示，制作工艺至此，便大体完成了阵列基板结构C的制作。于一实施例中，为凹口216所露出的绝缘层206的侧壁相距开口212’所露出层间介电层210的侧壁一第一距离X1，其约为0.05～0.5微米，而为凹口217所露出的缓冲层202的侧壁则相距开口212’所露出层间介电层210的一侧壁一第二距离X2，其约为0.01～0.5微米，且此第一距离X1大于此第二距离X2。通过于接触开口218’内额外的数个凹口216与217的设置，从而允许了于此些凹口216与217内的导电层220的额外设置情形。如此，设置于此些凹口216与217内的导电层220部分便可增加导电层220与主动层204内的一源极/漏极区204A之间的实体接触区域，因此当随着形成于此阵列基板结构C上的薄膜晶体管及导电接触物(即导电层220)等元件的尺寸缩减时，便可维持或更为降低导电接触物与薄膜晶体管内源极/漏极区204A之间的接触电阻，并维持或更为提升此阵列基板结构C的相关电性表现。

于图2D所示的阵列基板结构B以及图3C所示的阵列基板结构C之中，所采用的薄膜晶体管显示为具有顶栅极(top-gate)型态的薄膜晶体管实施情形。然而，如图2D所示的阵列基板结构B与图3C所示的阵列基板结构C中所示的接触开口的设置情形也适用于采用具有底栅极(bottom-gate)型态的薄膜晶体管的一阵列基板结构的应用，而非以图2D与图3C所示的阵列基板结构内的顶栅极型态的实施情形加以限制本发明的范畴。

图4A-图4D的一系列剖面示意图，显示了依据本发明的又一实施例的一种阵列基板结构D的制造方法。

请参照图4A，首先提供如透明基板的一基板300。接着于基板300上形成如氮化硅、氧化硅或其组合的介电材料的一缓冲层(bufferlayer)302。接着，可通过依序沉积与图案化形成于缓冲层302上的如钼或铝的导电材料的膜层以形成图案化的一导电层304。接着于基板300上形成如氧化硅、氮化硅、氮氧化硅、或氮氧化铪(hafniumoxynitride)的介电材料的一绝缘层306，其顺应地覆盖了缓冲层302及导电层304。接着依序沉积与图案化非晶硅、多晶硅或金属氧化物的一层半导体材料以及一层介电材料，以于绝缘层306的一部上依序形成一主动层308与一层间介电层310，而此主动层308与层间介电层310位于导电层304之上。层间介电层310的材质例如为氧化硅、氮化硅、或氮氧化硅的介电材料。接着，通过适当掩模(未显示)的使用，针对基板300施行一离子注入程序(未图示)，以掺杂适当掺质于部分的主动层308内，进而于主动层308内形成掺杂有适当掺质的一对源极/漏极区308A以及设置于其间的未经掺杂的一通道区308。在此，导电层304作为一薄膜晶体管的栅极电极，而制作工艺至此便大体完成了薄膜晶体管的制作。

请参照图4B，接着于基板300上形成如氧化硅、氮化硅、或氮氧化硅的介电材料的一层间介电层312，并接着通过如干蚀刻的一蚀刻制作工艺以及适当的图案化掩模的使用以图案化的并形成数个开口314。请参照图4B，此些开口314分别穿透了层间介电层312以及层间介电层310的一部，进而分别露出了此些源极/漏极区308A之一的一部分的顶面。

请参照图4C，接着施行一蚀刻制作工艺316，例如为各向同性的一湿蚀刻制作工艺，以选择性地凹蚀(recess)为开口314所露出的层间介电层310的一部，进而于邻近开口314的层间介电层310的一部内形成一凹口318。此凹口318由位于开口314内的层间介电层312的底面的一部、层间介电层310的一侧壁以及主动层308内的此些源极/漏极区308A之一的一部的顶面所定义形成。如此，开口314与凹口318的结合形成了一接触开口320，而开口314为接触开口320的一主体部(mainportion)，而凹口318为接触开口320的一凹口部(recessportion)。于一实施例中，层间介电层310的材料为氧化硅，而层间介电层312的材料为氮化硅，氧化硅与氮化硅之间具有介于2:1～8:1的蚀刻选择比，以于形成凹口318时避免过度蚀刻层间介电层312而改变其轮廓。

请参照图4D，接着于图4C上形成一层导电材料并经过图案化以于层间介电层312的一部的顶面以及为接触开口320所露出的层间介电层312、层间介电层310及主动层308的表面上形成一导电层322。此导电层322亦可顺应地填入于凹口318内并覆盖凹口318内所露出的层间介电层312、层间介电层310以及源极/漏极区308A的露出表面，以作为电性连接源极/漏极区308A以及后续形成的一电性元件(未显示)的一导电接触物之用。此导电层322可为一单一导电层或如一钼-铝-钼(Mo-Al-Mo)三重膜层的一多膜层导电层。于其他实施例中，导电层322亦可包含相同于下方的导电层304材料的材料。

如图4D所示，制作工艺至此，便大体完成了依据本实施例的阵列基板结构D的制作。于一实施例中，为凹口318所露出的层间介电层310的侧壁相距开口314所露出层间介电层312的一侧壁一第一距离X3，其约为0.05～0.5微米。通过于接触物开口320内额外的数个凹口318的设置，从而允许了于此些凹口318内的导电层322的额外设置。如此，设置于此些凹口318内的导电层322部分可增加了导电层322与主动层308内的源极/漏极区308A之间的实体接触区域，因此随着形成于此阵列基板结构D上的薄膜晶体管及导电接触物(即导电层322)等元件的尺寸缩减时，便可维持或更为降低导电接触物与薄膜晶体管内源极/漏极区308A之间的接触电阻，并维持或更为提升此阵列基板结构D的相关电性表现。

另外，请参照图5A-图5C为一系列剖面示意图，显示了依据本发明的另一实施例的一种阵列基板结构E的制造方法。图5A-图5C的制造方法由修改如图4A-图4D所示的制造方法所得到。因此，基于简化目的，于下文中仅描述其间的差异，且于图5A-图5C中相同标号代表相同构件。

请参照图5A，首先提供如图4B所示结构，不同于图4B所示制作工艺，此处于形成穿透层间介电层312与层间介电层310的如干蚀刻的一蚀刻制作工艺(未显示)时，将还蚀刻穿透主动层308内的源极/漏极区308A的一部与其下方的绝缘层306与缓冲层302的一部并停止于基板300上，进而形成了如图3A所示的由上而下穿透了层间介电层312、层间介电层310、主动层308内的源极/漏极区308A、绝缘层306及缓冲层302的一开口314’。

请参照图5B，接着施行相同于图4C内所示的蚀刻制作工艺316，例如为各向同性的一湿蚀刻制作工艺，以选择性凹蚀(recess)为开口314’所露出的层间介电层310及绝缘层306的一部，进而于邻近开口314’的层间介电层310的一部内形成一凹口318，以及于邻近开口314’的绝缘层306的此部内形成另一凹口330。在此，凹口318由位于开口314’之内的层间介电层312的底面的一部、层间介电层310的一侧壁以及主动层308内的此些源极/漏极区308A之一的一部的顶面所定义形成，而凹口330由位于开口314’内的主动层308的底面的一部、绝缘层306的一侧壁以及缓冲层302的顶面所定义形成。如此，开口314’、凹口318及凹口330的结合形成了一接触开口320’，而开口314’为接触开口320’的一主体部，而凹口318为接触开口320’的一第一凹口部，以及凹口330为接触开口320’的一第二凹口部。于一实施例中，层间介电层310与绝缘层306的材料为氧化硅，而层间介电层312的材料为氮化硅，此三膜层材料之间具有介于2:2:1～8:8:1(层间介电层310:绝缘层306:层间介电层312)的蚀刻选择比，以于形成凹口318与凹口330时避免过度蚀刻层间介电层312而改变其轮廓。

请参照图5C，接着于图5B上形成一层导电材料并经过图案化以于层间介电层312的一部的顶面以及为接触开口320’所露出的层间介电层312、层间介电层310、主动层308、绝缘层306、缓冲层302及基板300的表面上形成一导电层332。此导电层332也可顺应地填入于凹口318与330内并覆盖凹口318内所露出的层间介电层312、层间介电层310以及源极/漏极区308A的露出表面及凹口330内所露出的源极/漏极区308A、绝缘层306、缓冲层302以及基板300的露出表面，以作为电性连接一源极/漏极区308A以及后续形成的一电性元件(未显示)的一导电接触物之用。此导电层332可为一单一导电层或如一钼-铝-钼(Mo-Al-Mo)三重膜层的一多膜层导电层。于其他实施例中，导电层332亦可包含相同于下方的导电层304材料的材料。

如图3C所示，制作工艺至此，便大体完成了阵列基板结构E的制作。于一实施例中，为凹口318所露出的层间介电层310的侧壁相距开口314’所露出层间介电层312的侧壁一第一距离X3，其约为0.05～0.5微米，而为凹口330所露出的绝缘层306的侧壁则相距开口314’所露出层间介电层312的一侧壁一第二距离X4，其约为0.01～0.5微米，且此第一距离X3大于此第二距离X4。通过于接触开口320’内额外的数个凹口318与330的设置，从而允许了于此些凹口318与330内的导电层332的额外设置情形。如此，设置于此些凹口318内的导电层332部分便可增加导电层332与主动层308内的一源极/漏极区308A之间的实体接触区域，因此当随着形成于此阵列基板结构E上的薄膜晶体管及导电接触物(即导电层332)等元件的尺寸缩减时，便可维持或更为降低导电接触物与薄膜晶体管内源极/漏极区308A之间的接触电阻，并维持或更为提升此阵列基板结构E的相关电性表现。

虽然结合以上优选实施例公开了本发明，然而其并非用以限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，可作更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种接触结构，包括:

基板；

主动层，位于该基板上；

绝缘层，位于该主动层上；

层间介电层，位于该绝缘层上；

接触开口，穿透该层间介电层与该绝缘层的一部，露出该主动层的一部，其中该接触开口包括第一凹口部，而该第一凹口部由该层间介电层的一底面、该绝缘层的一侧壁以及该主动层的一顶面所定义而成；以及

导电层，填入该接触开口，并与该主动层电连接。

2.如权利要求1所述的接触结构，还包括有缓冲层，位于该基板与该主动层之间，其中该接触开口还穿透该主动层与该缓冲层的一部，以更露出该主动层、该缓冲层与该基板的一部，其中该接触开口还包括第二凹口部，而该第二凹口部由该主动层的一底面、该缓冲层的一侧壁以及该基板的一顶面所定义而成，而该导电层亦顺应地设置于为该接触开口所露出的该缓冲层与该基板之上。

3.如权利要求2所述的接触结构，其中该绝缘层的该侧壁相距该接触开口所露出的该主动层的一侧壁一第一距离，而该缓冲层的该侧壁相距该接触开口所露出的该主动层的该侧壁一第二距离，而该第一距离大于该第二距离。

4.如权利要求3所述的接触结构，其中该第一距离介于0.05～0.5微米，及该第二距离介于0.01～0.5微米。

5.如权利要求1所述的接触结构，其中该主动层包括半导体材料。

6.一种接触结构，包括:

基板；

绝缘层，位于该基板上；

主动层，位于该绝缘层的一部上；

第一层间介电层，位于该主动层上；

第二层间介电层，位于该第一层间介电层与该绝缘层上；

接触开口，穿透该第二层间介电层与该第一层间介电层的一部，露出该主动层的一部，其中该接触开口包括第一凹口部，而该第一凹口部由该第二层间介电层的一底面、该第一层间介电层的一侧壁以及该主动层的一顶面所定义而成；以及

导电层，填入该接触开口，并与该主动层电连接。

7.如权利要求6所述的接触结构，还包括缓冲层，位于该基板与该绝缘层之间，其中该接触开口还穿透该主动层、该绝缘层与该缓冲层的一部，以露出该主动层、该绝缘层、该缓冲层与该基板的一部，其中该接触开口还包括一第二凹口部，而该第二凹口部由该主动层的一底面、该绝缘层的一侧壁以及该缓冲层的一顶面所定义而成。

8.如权利要求7所述的接触结构，其中该第一层间介电层的该侧壁距为该接触开口所露出的该主动层的一侧壁一第一距离，而该绝缘层的该侧壁距为该接触开口所露出的该主动层的该侧壁一第二距离，且该第一距离大于该第二距离。

9.如权利要求8所述的接触结构，其中该第一距离介于0.05～0.5微米，及该第二距离介于0.01～0.5微米。

10.如权利要求6所述的接触结构，其中该主动层包括半导体材料。

11.一种阵列基板结构，包括:

基板；

主动层，位于该基板的一部上；

绝缘层，位于该主动层与该缓冲层上；

第一导电层，位于该绝缘层上且位于该主动层的一部上；

层间介电层，设置于该第一导电层与该绝缘层上；

接触开口，穿透该层间介电层与该绝缘层的一部，露出该主动层的一部，其中该接触开口包括第一凹口部，而该第一凹口部由该层间介电层的一底面、该绝缘层的一侧壁以及该主动层的一顶面所定义而成；以及

第二导电层，填入该接触开口，并与该主动层电连接。

12.如权利要求11所述的阵列基板结构，还包括缓冲层，位于该基板与该主动层之间，其中该接触开口还穿透该主动层与该缓冲层的一部，以露出该主动层、该缓冲层与该基板的一部，其中该接触开口还包括第二凹口部，而该第二凹口部由该主动层的一底面、该缓冲层的一侧壁以及该基板的一顶面所定义而成，而该导电层也顺应地设置于为该接触开口所露出的该缓冲层与该基板之上。

13.如权利要求12所述的阵列基板结构，其中该绝缘层的该侧壁相距该接触开口所露出的该主动层的一侧壁一第一距离，而该缓冲层的该侧壁相距该接触开口所露出的该主动层的该侧壁一第二距离，而该第一距离大于该第二距离。

14.如权利要求13所述的阵列基板结构，其中该第一距离介于0.05～0.5微米，及该第二距离介于0.01～0.5微米。

15.如权利要求11所述的阵列基板结构，其中该主动层包括半导体材料。

16.一种阵列基板结构，包括：

基板；

第一导电层，位于该基板的一部上；

绝缘层，位于该第一导电层上；

主动层，位于该绝缘层的一部上并位于该第一导电层之上；

第一层间介电层，设置于该主动层上；

第二层间介电层，设置于该第一层间介电层与该绝缘层上；

接触开口，穿透第二该层间介电层与该第一层间介电层的一部，露出该主动层的一部，其中该接触开口包括主体部与第一凹口部，而该第一凹口部由该第二层间介电层的一底面、该第一层间介电层的一侧壁以及该主动层的一顶面所定义而成；以及

第二导电层，填入该接触开口，并与该主动层电连接。

17.如权利要求16所述的阵列基板结构，其中还包括有一位于该基板与该绝缘层之间的缓冲层，该接触开口更穿透该主动层、该绝缘层与该缓冲层的一部，以露出该主动层、该绝缘层、该缓冲层与该基板的一部，其中该接触开口还包括第二凹口部，而该第二凹口部由该主动层的一底面、该绝缘层的一侧壁以及该缓冲层的一顶面所定义而成。

18.如权利要求17所述的阵列基板结构，其中该第一层间介电层的该侧壁相距该接触开口所露出的该主动层的一侧壁一第一距离，而该绝缘层的该侧壁相距该接触开口所露出的该主动层的该侧壁一第二距离，且该第一距离大于该第二距离。

19.如权利要求18所述的阵列基板结构，其中该第一距离介于0.05～0.5微米，及该第二距离介于0.01～0.5微米。

20.如权利要求16所述的阵列基板结构，其中该主动层包括半导体材料。