CN111490053A - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN111490053A
CN111490053A CN201911393582.3A CN201911393582A CN111490053A CN 111490053 A CN111490053 A CN 111490053A CN 201911393582 A CN201911393582 A CN 201911393582A CN 111490053 A CN111490053 A CN 111490053A
Authority
CN
China
Prior art keywords
opening
insulating layer
substrate
hole
annular pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911393582.3A
Other languages
English (en)
Other versions
CN111490053B (zh
Inventor
梁育馨
王修华
刘展睿
刘品妙
郑君丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN111490053A publication Critical patent/CN111490053A/zh
Application granted granted Critical
Publication of CN111490053B publication Critical patent/CN111490053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种阵列基板，包括基板以及依序形成于基板上的第一绝缘层、第一导体层、第二绝缘层、第二导体层与导电结构。基板具有穿孔。第一绝缘层具有连通于穿孔的第一开口。第一导体层包括由第一绝缘层的顶面延伸至第一开口中的第一环状图案。第二绝缘层具有连通于第一开口的第二开口。第二导体层包括由第二绝缘层的顶面延伸至第二开口中的第二环状图案。第一环状图案相较于第二环状图案而侧向地朝向穿孔的中心轴突出。导电结构由第二导体层上经由第二开口、第一开口与穿孔而延伸至基板的背向第一绝缘层的表面上。本发明能够使得显示装置具有较小的边框区域。

Description

阵列基板
技术领域
本发明涉及一种用于显示装置的阵列基板，且特别是有关于一种用于显示装置且具有穿孔的阵列基板。
背景技术
在显示装置的设计上，缩小显示装置的边框面积可进一步地提升使用者的视觉感受。在显示装置的可视区面积不变的情况下，借由缩小边框区域，显示装置的边缘可内缩而更接近可视区的边界。另一方面，在显示装置面积不变的情况下，边框区域的缩小代表可视区能够具有更大的面积。如此一来，显示装置在相同面积下能够设置有更多的像素，故可提高显示装置的分辨率。因此，如何缩小显示装置的边框区域成为本领域的重要课题之一。
发明内容
本发明实施例提供一种用于显示装置的阵列基板，能够使得显示装置具有较小的边框区域。
根据本发明一些实施例的阵列基板包括基板、第一绝缘层、第一导体层、第二绝缘层、第二导体层以及导电结构。基板具有穿孔。第一绝缘层设置于基板上，且具有第一开口。第一开口连通于穿孔，且第一开口的第一宽度大于穿孔的一宽度。第一导体层设置于第一绝缘层上，且包括第一环状图案。第一环状图案由第一绝缘层的顶面延伸至第一开口中并覆盖第一绝缘层的定义出第一开口的第一侧壁。第二绝缘层设置于第一导体层上，且具有第二开口。第二开口连通于第一开口，且第二开口的第二宽度大于第一开口的第一宽度。第二导体层设置于第二绝缘层上，且包括第二环状图案。第二环状图案由第二绝缘层的顶面延伸至第二开口中并覆盖第二绝缘层的定义出第二开口的第二侧壁，且第一环状图案相较于第二环状图案而侧向地朝向穿孔的中心轴突出。导电结构由第二导体层上经由第二开口、第一开口与穿孔而延伸至基板的背向第一绝缘层的表面上。
在一些实施例中，基板相较于第一绝缘层而朝向穿孔的中心轴突出。
在一些实施例中，第一环状图案的一端面实质上共面于基板的定义出穿孔的侧壁。
在一些实施例中，第一环状结构与穿孔的中心轴之间的最短距离大于基板的定义出穿孔的侧壁与穿孔的中心轴之间的距离。
在一些实施例中，阵列基板更包括晶种层。晶种层设置于导电结构与基板之间。
在一些实施例中，阵列基板更包括第三绝缘层与第三导体层。第三绝缘层设置于第二导体层上，且具有第三开口。第三开口连通于第二开口。第三导体层设置于第三绝缘层上，且包括第三环状图案。第三环状图案由第三绝缘层的顶面延伸至第三开口中并覆盖第三绝缘层的定义出第三开口的第三侧壁，且导电结构覆盖第三环状图案。
在一些实施例中，第二绝缘层相较于第三绝缘层而朝向穿孔的中心轴突出，且第二环状图案相较于第三环状图案而朝向穿孔的中心轴突出。
在一些实施例中，第二侧壁实质上共面于第三侧壁，且第二环状图案的面向第二开口的一表面实质上共面于第三环状图案的面向第三开口的一表面。
在一些实施例中，第三环状图案更延伸至第二开口中，且覆盖第二环状图案的面向第二开口的一表面。
在一些实施例中，第三绝缘层相较于第二绝缘层而朝向穿孔的中心轴突出。
在一些实施例中，第三环状图案的一表面实质上共面于第一环状图案的一表面。
根据本发明另一些实施例的阵列基板包括基板、绝缘层、导体层与导电结构。基板具有一穿孔。绝缘层设置于基板上，且具有一开口。开口连通于穿孔。开口的宽度大于穿孔的宽度，且绝缘层的定义出开口的侧壁之延伸方向与基板的顶面之间的第一夹角小于基板的定义出穿孔的侧壁与基板的顶面之间的第二夹角。导体层设置于绝缘层上，且包括环状图案。环状图案延伸至开口中并覆盖绝缘层的定义出开口的侧壁。导电结构由导体层上经由开口与穿孔而延伸至基板的背向绝缘层的表面上。
在一些实施例中，第一夹角大于或等于20°且小于90°，而第二夹角大于20°且小于或等于90°。
基于上述，本发明实施例的导电结构贯穿基板与形成于基板上的至少一绝缘层，且延伸于阵列基板的相对两侧上，以形成双面的导电线路。因此，阵列基板的相对两侧的表面均可作为导电结构的绕线区域。换言之，导电结构的一些部分可彼此重叠，故可缩小导电结构的分布面积。如此一来，可缩小包含阵列基板的显示装置的边框区域，故可提升使用者的视觉感受，或可提高显示装置的分辨率。详而言之，基板具有穿孔，且绝缘层具有连通于穿孔的开口。导电结构穿过上述穿孔与开口，而延伸于阵列基板的相对两侧上。绝缘层的开口的宽度大于基板的穿孔的宽度。此外，绝缘层的定义出开口的侧壁的延伸方向与基板的顶面之间的夹角小于基板的定义出穿孔的侧壁与基板的顶面之间的夹角。再者，阵列基板更包括形成于基板上的至少一导体层。导体层中的环状图案覆盖于绝缘层的定义出开口的侧壁上。如此一来，在以例如是镀覆工艺形成导电结构时，导体层的环状图案可作为晶种层。因此，导电结构可完整地填于绝缘层的开口中。再者，在以例如是激光钻孔工艺以在基板中形成穿孔时，导体层的环状图案可保护绝缘层，以避免绝缘层吸收激光的能量而至少局部地被分解。因此，可有效地维持绝缘层的开口的形状。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下，但不作为对本发明的限定。
附图说明
图1A是依照本发明一些实施例的阵列基板的剖视示意图。
图1B是图1A的穿孔、第一开口、第二开口与第三开口的上视示意图。
图2与图3是依照本发明另一些实施例的阵列基板的剖视示意图。
图4与图5A是依照本发明其它实施例的阵列基板的剖视示意图。
图5B是图5A的穿孔、第一开口、第二开口与第三开口的上视示意图。
其中，附图标记：
10、20、30、40、50：阵列基板
100：基板
110：元件层
112：半导体层
114、314：第一绝缘层
116、316、516：第一导体层
116a、316a、516a：闸极图案
116b、316b、516b：第一环状图案
118、218：第二绝缘层
120、220：第二导体层
120a、220a：汲极/源极图案
120b、220b：第二环状图案
122、222、422：第三绝缘层
124、224、424：第三导体层
124a、224a、424a：线路图案
124b、224b、424b：第三环状图案
130：导电结构
132、532：晶种层
A1、A1’：第一开口
A2、A2’：第二开口
A3、A3’、A3”：第三开口
AX：中心轴
CR：中央区域
D516b、D100：距离
PR：边缘区域
S220b、S224b、S316b：表面
T：晶体管
TH、TH1：穿孔
WTH、WA1、WA2、WA3、Wp：宽度
θ、θ1、θ2、θ3：夹角
具体实施方式
图1A是依照本发明一些实施例的阵列基板10的剖视示意图。图1B是图1A的穿孔TH、第一开口A1、第二开口A2与第三开口A3的上视示意图。
请参照图1A，阵列基板10具有基板100以及形成于基板100上的元件层110。阵列基板10用于显示装置(未绘示)中，且形成于阵列基板10中的主动元件(例如是图1A所示的晶体管T)可经配置以驱动显示装置的发光元件或控制填充于显示装置中的液晶分子。基板100具有穿孔TH。穿孔TH贯穿基板100，且延伸于基板100的相对两侧(例如是上下两侧)之间。在一些实施例中，阵列基板10具有中央区域CR以及位于中央区域CR外围的边缘区域PR，而穿孔TH位于边缘区域PR中。然而，在其它实施例中，穿孔TH也可位于中央区域CR中。尽管图1A仅绘示出单一穿孔TH，基板100实际上可具有多个穿孔TH。多个穿孔TH可沿着单一方向排列、沿着中央区域CR的轮廓排列或散布在中央区域CR内。在一些实施例中，基板100为可挠基板(flexible substrate)。举例而言，基板100的材料可包括聚酰胺(polyamide)、聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚萘二甲酸乙二醇酯(Polyethylenenaphthalate，PEN)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、玻璃纤维强化塑料(Fiber Reinforced Plastic，FRP)、其类似者或其组合。在其它实施例中，基板100也可为不可挠基板(non-flexible substrate)，例如是玻璃基板。此外，在一些实施例中，可借由激光钻孔工艺来在基板100中形成穿孔TH。在此些实施例中，基板100的定义出穿孔TH之侧壁与基板100的表面(例如是顶面)之间的夹角θ可近似于90°。再者，穿孔TH的宽度(例如是孔径)WTH可在5μm至100μm的范围中。
在一些实施例中，形成于基板100上的元件层110包括半导体层112。半导体层112可作为晶体管T(例如是薄膜晶体管(thin film transistor，TFT)的通道结构，且例如可放置在中央区域CR中。尽管未绘示出来，元件层110实际上可包括多个半导体层112，且多个半导体层112可阵列排列于阵列基板10的中央区域CR中。在一些实施例中，半导体层112的材料包括低温多晶硅(low temperature crystalline silicon，LTPS)、非晶硅(amorphoussilicon)、氧化物半导体(例如是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等)或其类似者。
元件层110更包括第一绝缘层114。在一些实施例中，第一绝缘层114延伸于阵列基板10的中央区域CR与边缘区域PR中，且覆盖半导体层112。第一绝缘层114的覆盖半导体层112的一部分可作为晶体管T的闸介电层。另一方面，第一绝缘层114的另一部分具有第一开口A1。第一开口A1连通于下方的穿孔TH，且第一开口A1的宽度WA1大于穿孔TH的宽度WTH。举例而言，第一开口A1的宽度WA1可在10μm至105μm的范围中。在一些实施例中，在垂直投影方向上，穿孔TH可实质上完整地交叠于上方的第一开口A1。在此些实施例中，基板100可视为相较于第一绝缘层114而侧向地朝向穿孔TH的中心轴AX突出，以形成一平台部分。举例而言，基板100的此突出部分的宽度Wp可在3μm至20μm的范围中。此外，在一些实施例中，第一绝缘层114的定义出第一开口A1的侧壁可为斜面，而使第一开口A1可视为朝向远离基板100的方向扇出(fan out)。在此些实施例中，第一绝缘层114的定义出第一开口A1的侧壁与基板100的表面(例如是顶面)之间的夹角θ1小于基板100的定义出穿孔TH的侧壁与基板100的表面之间的夹角θ。举例而言，夹角θ1可大于或等于20°且小于约90°。此外，在第一绝缘层114的定义出第一开口A1的侧壁为斜面的实施例中，在相同的剖视位置下(例如是从沿着图1B的线X-X’所得的剖面结构来看)，第一开口A1的宽度WA1的最小值仍大于穿孔TH的宽度WTH。第一绝缘层114的材料可包括氧化硅、氮化硅、氮化镓、氧化铝、氧化钛、氮化铝、其类似者或其组合。此外，在第一绝缘层114中形成第一开口A1的方法可包括微影工艺与蚀刻工艺。
元件层110更包括第一导体层116。第一导体层116形成于第一绝缘层114上。在一些实施例中，第一导体层116包括闸极图案116a以及第一环状图案116b。闸极图案116a设置于阵列基板10的中央区域CR中，且可作为晶体管T的闸极。闸极图案116a在垂直投影方向上交叠于半导体层112，且第一绝缘层114的作为闸介电层之一部分位于闸极图案116a与半导体层112之间。另一方面，第一环状图案116b由第一绝缘层114的顶面延伸至第一开口A1中，而覆盖第一绝缘层114的定义出第一开口A1的侧壁。需注意的是，由图1A的剖视示意图仅能观察到第一环状图案116b的两个彼此面对的部分。然而，实际上第一环状图案116b的上视图案(部分地绘示于图1B)可为环形。举例而言，第一环状图案116b的上视图案可实质上为圆环、椭圆环、多边形环或其类似者。在一些实施例中，第一环状图案116b更延伸至基板100的暴露于第一开口A1的平台部分上。在此些实施例中，第一环状图案116b的一端面可实质上共面于基板100的定义出穿孔TH的侧壁。此外，在此些实施例中，穿孔TH可视为沿着该第一环状图案116b的上述端面而向上延伸。第一导体层116的材料可包括铜、镍、钼、钛、铝、钨、银、金或上述金属元素构成的多种合金中的至少一者。此外，在一些实施例中，可先形成全面披覆的导体材料层，接着进行微影工艺与蚀刻工艺以图案化此导体材料层，而形成包含闸极图案116a与第一环状图案116b的第一导体层116。
在一些实施例中，元件层110更包括第二绝缘层118。第二绝缘层118延伸于阵列基板10的中央区域CR与边缘区域PR中，且覆盖第一导体层116。第二绝缘层118具有第二开口A2。第二开口A2连通于下方的第一开口A1，且第二开口A2的宽度WA2大于第一开口A1的宽度WA1。举例而言，第二开口A2的宽度WA2可在15μm至110μm的范围中。在一些实施例中，在垂直投影方向上，第一开口A1实质上完整地交叠于上方的第二开口A2。在此些实施例中，第一绝缘层114可视为相较于第二绝缘层118而侧向地朝向穿孔TH的中心轴AX突出。相似于第一绝缘层114，第二绝缘层118的定义出第二开口A2的侧壁也可为斜面，而使第二开口A2可视为朝向远离基板100的方向扇出。在一些实施例中，第二绝缘层118的定义出第二开口A2的侧壁的延伸方向与基板100的表面(例如是顶面)之间的夹角θ2可实质上等同于第一绝缘层114的定义出第一开口A1的侧壁与基板100的表面之间的夹角θ1。在其它实施例中，夹角θ2可大于或小于夹角θ1。举例而言，夹角θ2可在20°至90°的范围中。此外，在第二绝缘层118的定义出第二开口A2的侧壁为斜面的实施例中，第二开口A2的宽度WA2的最小值仍可大于第一开口A1的宽度WA1的最大值。第二绝缘层118的材料可包括氧化硅、氮化硅、氮化镓、氧化铝、氧化钛、氮化铝、其类似者或其组合。此外，在第二绝缘层118中形成第二开口A2的方法可包括微影工艺与蚀刻工艺。
在一些实施例中，元件层110更包括第二导体层120。第二导体层120形成于第二绝缘层118上。在一些实施例中，第二导体层120包括汲极/源极图案120a以及第二环状图案120b。汲极/源极图案120a设置于阵列基板10的中央区域CR中。一对汲极/源极图案120a位于闸极图案116a的相对两侧，且可贯穿第二绝缘层118与第一绝缘层114而电性连接于半导体层112，而可作为晶体管T的汲极与源极。另一方面，第二环状图案120b由第二绝缘层118的顶面延伸至第二开口A2中，而覆盖第二绝缘层118的定义出第二开口A2的侧壁。相似于关于第一环状图案116b的说明，尽管图1A仅绘示出第二环状图案120b的彼此面对的两部分，实际上第二环状图案120b的上视图案(部分地绘示于图1B中)可为环形。举例而言，第二环状图案120b的上视图案可实质上为圆环、椭圆环、多边形环或其类似者。在第一绝缘层114相较于第二绝缘层118而侧向地朝向穿孔TH的中心轴AX突出的实施例中，第一环状图案116b也可视为相较于第二环状图案120b而侧向地朝向穿孔TH的中心轴AX突出，以形成一平台部分。第二导体层120的材料可包括铜、镍、钼、钛、铝、钨、银、金或上述金属元素构成的多种合金中的至少一者。此外，在一些实施例中，可先形成全面披覆的导体材料层，接着进行微影工艺与蚀刻工艺以图案化此导体材料层，而形成包含汲极/源极图案120a与第二环状图案120b的第二导体层120。
在一些实施例中，元件层110更包括第三绝缘层122。第三绝缘层122相似于第一绝缘层114与第二绝缘层118，而具有第三开口A3。第三开口A3连通于下方的的二开口A2，且第三开口A3的宽度WA3大于第二开口A2的宽度WA2。举例而言，第三开口A3的宽度WA3可在20μm至115μm的范围中。在一些实施例中，在垂直投影方向上，第二开口A2实质上完整地交叠于上方的第三开口A3。在此些实施例中，第二绝缘层118可视为相较于第三绝缘层122而侧向地朝向穿孔TH的中心轴AX突出。此外，相似于第一绝缘层114与第二绝缘层118，第三绝缘层122的定义出第三开口A3的侧壁也可为斜面。在一些实施例中，第三绝缘层122的定义出第三开口A3的侧壁的延伸方向与基板100的表面(例如是顶面)之间的夹角θ3实质上等同于第一绝缘层114的定义出第一开口A1的侧壁与基板100的表面之间的夹角θ1以及第二绝缘层118的定义出的二开口A2的侧壁的延伸方向与基板100的表面之间的夹角θ2。在其它实施例中，夹角θ1、夹角θ2以及夹角θ3中的至少两者可彼此相异。举例而言，夹角θ3可在20°至90°的范围中。此外，在第三绝缘层122的定义出第三开口A3的侧壁为斜面的实施例中，第三开口A3的宽度WA3的最小值仍可大于第二开口A2的宽度WA2的最大值。第三绝缘层122的材料可包括氧化硅、氮化硅、氮化镓、氧化铝、氧化钛、氮化铝、其类似者或其组合。此外，在第三绝缘层122中形成第三开口A3的方法可包括微影工艺与蚀刻工艺。
在一些实施例中，元件层110更包括第三导体层124。第三导体层124形成于第三绝缘层122上。在一些实施例中，第三导体层124包括线路图案124a与第三环状图案124b。各线路图案124a设置于基板100的中央区域CR中，且可贯穿第三绝缘层122而电性连接于晶体管T的其中一汲极/源极图案120a。另一方面，第三环状图案124b由第三绝缘层122的顶面延伸至第三开口A3中，而覆盖第三绝缘层122的定义出第三开口A3的侧壁。相似于关于第一环状图案116b的说明，尽管图1A仅绘示出第三环状图案124b的彼此面对的两部分，实际上第三环状图案124b的上视图案(部分地绘示于图1B中)可为环形。举例而言，第三环状图案124b的上视图案可实质上为圆环、椭圆环、多边形环或其类似者。在第二绝缘层118相较于第三绝缘层122而侧向地朝向穿孔TH的中心轴AX突出的实施例中，第二环状图案120b也可视为相较于第三环状图案124b而侧向地朝向穿孔TH的中心轴AX突出，以形成一平台部分。第三导体层124的材料可包括铜、镍、钼、钛、铝、钨、银、金或上述金属元素构成的多种合金中的至少一者。此外，在一些实施例中，可先形成全面披覆的导体材料层，接着进行微影工艺与蚀刻工艺以图案化此导体材料层，而形成包含线路图案124a与第三环状图案124b的第三导体层124。
请参照图1B，图1B所绘示的穿孔TH、第一开口A1、第二开口A2与第三开口A3的轮廓分别为穿孔TH、第一开口A1、第二开口A2与第三开口A3的顶缘。此外，图1B至少省略绘示导电结构130以及晶种层132。如图1B所示，穿孔TH、第一开口A1、第二开口A2与第三开口A3可为同心圆，且第一环状图案116b、第二环状图案120b与第三环状图案124b可分别为圆环形。第一环状图案116b暴露于穿孔TH的顶缘与第一开口A1的顶缘之间、第二环状图案120b暴露于第一开口A1的顶缘与第二开口A2的顶缘之间且第三环状图案124b暴露于第二开口A2的顶缘与第三开口A3的顶缘之间。
请参照图1A与图1B，元件层110可视为具有包括第一开口A1、第二开口A2与第三开口A3的穿孔TH1。元件层110的穿孔TH1连通于基板100的穿孔TH。在一些实施例中，穿孔TH1具有阶梯状的侧壁。在此些实施例中，元件层110中的一绝缘层相较于其上方的另一绝缘层而侧向地朝向穿孔TH的中心轴AX突出，而形成平台部分。此外，元件层110的导体层的一些部分覆盖于穿孔TH1的侧壁上。在一些实施例中，穿孔TH1的侧壁实质上完整地被导体层的此些部分覆盖。再者，在图1A所示的实施例中，元件层110的多个绝缘层的定义出穿孔TH1的侧壁全然为斜面。然而，在其它实施例中，多个绝缘层的定义出穿孔TH1的侧壁不完全为斜面，而是包含斜面与实质上垂直于基板100的表面的墙面。举例而言，多个绝缘层的定义出穿孔TH1的侧壁的彼此面对的两部分可为斜面以及垂直墙面。
尽管图1A所绘示的元件层110包含3层绝缘层与3层导体层，元件层110可包括更多或更少的绝缘层与导体层，只要是此些绝缘层的开口彼此连通而形成穿孔TH1且此些导体层的一些部分覆盖于此穿孔TH1的侧壁上。本发明实施例并不以元件层110的绝缘层与导体层的数量为限。另外，图1A仅绘示出晶体管T的一种示例性配置。所属领域中具有通常知识者可依据工艺需求改变晶体管T的配置方式(亦即半导体层112、闸极图案116a、汲极/源极图案120a的配置方式)，本发明实施例并不以此为限。
请参照图1A，阵列基板10更包括导电结构130。导电结构130由元件层110的表面(例如是顶面)经由穿孔TH1与穿孔TH而延伸至基板100的背向元件层110的表面(例如是底面)上。在一些实施例中，导电结构130覆盖第三环状图案124b的位于第三绝缘层122之上的部分，且电性连接于第三环状图案124b。另一方面，导电结构130覆盖第一环状图案116b、第二环状图案120b与第三环状图案124b的暴露于穿孔TH1中的部分。换言之，第一环状图案116b、第二环状图案120b与第三环状图案124b的暴露于穿孔TH1中的部分可定义出导电结构130的穿过穿孔TH1的部分的侧壁。此外，在一些实施例中，驱动芯片(未绘示)可附接并电性连接于导电结构130。如此一来，导电结构130可接收来自于驱动芯片的信号而经由线路图案124a(一部分的线路图案124a(未绘示)可连接于第三环状图案124b)以将此信号传送至晶体管T。举例而言，驱动芯片可附接于导电结构130的延伸于基板100的背向元件层110的底面的部分上。在一些实施例中，导电结构130的材料包括铜、镍、铬、锡、银、金、其类似者或其组合，且导电结构130的形成方法可包括镀覆工艺。
在借由镀覆工艺形成导电结构130的实施例中，导电结构130与基板100之间更可设置有晶种层132。在此些实施例中，晶种层132的一部分位于基板100的底面与导电结构130之间，且晶种层132的另一部分位于基板100的定义出穿孔TH的侧壁与导电结构130之间。此外，在一些实施例中，借由开环反应(ring opening reaction)与离子交换反应(ionexchange reaction)来在基板100的表面上形成晶种层132。如此一来，所形成的晶种层132可能不会延伸至导体层(包括第一导体层116、第二导体层120与第三导体层124)与第三绝缘层122的表面上。在一些实施例中，晶种层132起初可全面地披覆于基板100的暴露出来之表面上(未绘示)。在形成导电结构130之后，可移除晶种层132的位于导电结构130分布范围之外的部分，以形成如图1A所示的晶种层132。另一方面，在用于形成导电结构130的镀覆工艺期间，第一环状图案116b、第二环状图案120b以及第三环状图案124b的暴露部分可作为类似晶种层132的作用使用，以使导电结构130能够顺利地形成于穿孔TH1中以及第三环状图案124b的上方。
基于上述，本发明实施例的阵列基板10包括基板100、形成于基板100上的至少一绝缘层(例如是第一绝缘层114、第二绝缘层118以及第三绝缘层122)以及导电结构130。导电结构130贯穿基板100与上述的至少一绝缘层，且延伸于阵列基板10的相对两侧上，而形成双面的导电线路。如此一来，阵列基板10的相对两侧的表面均可作为导电结构130的绕线区域。换言之，导电结构130的一些部分可彼此重叠，故可缩小导电结构130的分布面积。在导电结构130设置于阵列基板10的边缘区域PR的实施例中，缩小导电结构130的分布范围代表边缘区域PR能够具有较小的面积。在此些实施例中，假设阵列基板10的整体面积不变，边缘区域PR的缩小使得作为可视区的中央区域CR能够具有更大的面积。因此，可提高包含阵列基板10的显示装置的分辨率。另一方面，假设阵列基板10的中央区域CR的面积不变，边缘区域PR的缩小使得阵列基板10的边缘能够更接近作为可视区的中央区域CR的边界。因此，包含阵列基板10的显示装置能够具有较小的边框区域，或可为无边框的显示装置。
详而言之，阵列基板10的基板100具有穿孔TH，且上述形成于基板100上的至少一绝缘层具有连通于穿孔TH的开口(例如是第一开口A1、第二开口A2与第三开口A3)。导电结构130穿过基板100的穿孔TH与上述至少一绝缘层的开口，而延伸于基板100的相对两侧上。上述至少一绝缘层的开口的宽度(例如是宽度WA1、宽度WA2与宽度WA3)大于基板100的穿孔TH的宽度WTH。此外，上述至少一绝缘层的定义出开口的侧壁的延伸方向与基板100的顶面之间的夹角(例如是夹角θ1、夹角θ2与夹角θ3)小于基板100的定义出穿孔TH的侧壁与基板100的顶面之间的夹角θ。再者，阵列基板10更包括形成于基板100上的至少一导体层(例如是第一导体层116、第二导体层120与第三导体层124)。上述至少一导体层中的环状图案(例如是第一环状图案116b、第二环状图案120b与第三环状图案124b)覆盖于上述至少一绝缘层的定义出开口的侧壁上。如此一来，在以例如是镀覆工艺形成导电结构130时，上述至少一导体层的环状图案可作为类似晶种层132的作用使用。因此，导电结构130可完整地填于上述至少一绝缘层的开口中。再者，在以例如是激光钻孔工艺以在基板100中形成穿孔TH时，上述至少一导体层的环状图案可保护上述至少一绝缘层，以避免上述至少一绝缘层吸收激光的能量而至少局部地被分解。因此，可有效地维持绝缘层的开口的形状。
在一些实施例中，上述至少一绝缘层包括多层绝缘层，且上述至少一导体层包括多层导体层。举例而言，多层绝缘层包括第一绝缘层114与第二绝缘层118，而多层导体层包括第一导体层116与第二导体层120。第一绝缘层114位于基板100与第二绝缘层118之间，且第一绝缘层114的第一开口A1的宽度WA1大于第二绝缘层118的第二开口A2的宽度WA2。第一导体层116的第一环状图案116b由第一绝缘层114的顶面延伸至第一绝缘层114的定义出第一开口A1的侧壁上，而第二导体层120的第二环状图案120b由第二绝缘层118的顶面延伸至第二导体层120的定义出第二开口A2的侧壁上。此外，第一环状图案114b相较于第二环状图案120b而侧向地朝向基板100的穿孔TH的中心轴AX突出，以形成一平台部分。
图2是依照本发明一些实施例的阵列基板20的剖视示意图。图2所示的阵列基板20相似于图1A所示的阵列基板10，以下仅说明两者的差异处，相同或相似处则不再赘述。此外，相似的元件符号代表相似的构件(例如是第二绝缘层118与第二绝缘层218)。
请参照图1A与图2，图2所示的阵列基板20与图1A所示的阵列基板10之间的差异主要在于阵列基板20的第二绝缘层218并未相较于第三绝缘层222而侧向地朝向穿孔TH的中心轴AX突出。在一些实施例中，如图2所示，第二绝缘层218的定义出第二开口A2’的侧壁实质上共面于第三绝缘层222的定义出第三开口A3’的侧壁。在此些实施例中，第二导体层220的第二环状图案220b的面向第二开口A2’的表面S220b可实质上共面于第三导体层224的第三环状图案224b之面向第三开口A3’的表面S224b。另一方面，第二导体层220的汲极/源极图案220a以及第三导体层224的线路图案224a则可分别相似于图1A所示的汲极/源极图案120a以及线路图案124a。
图3是依照本发明一些实施例的阵列基板30的剖视示意图。图3所示的阵列基板30相似于图2所示的阵列基板20，以下仅说明两者的差异处，相同或相似处则不再赘述。此外，相似的元件符号代表相似的构件(例如是第一绝缘层314与第一绝缘层114)。
请参照图2与图3，图3所示的阵列基板30与图2所示的阵列基板20之间的差异主要在于阵列基板30的第一绝缘层314的至少一部分并未相较于第二绝缘层218而侧向地朝向穿孔TH的中心轴AX突出。在一些实施例中，请参照图3，第一绝缘层314的定义出第一开口A1’的侧壁的一部分可实质上共面于第二绝缘层218的定义出第二开口A2’的侧壁以及第三绝缘层222的定义出第三开口A3’的侧壁。对应地，第一导体层316的第一环状图案316b的面向第一开口A1’的一部分表面S316b可实质上共面于第二环状图案220b的面向第二开口A2’的表面S220b以及第三环状图案224b的面相第三开口A3’的表面S224b。另一方面，第一导体层316的闸极图案316a相似于图1A所示的闸极图案116a。
图4是依照本发明一些实施例的阵列基板40的剖视示意图。图4所示的阵列基板40相似于图1A所示的阵列基板10，以下仅说明两者的差异处，相同或相似处则不再赘述。此外，相似的元件符号代表相似的构件(例如是第三绝缘层422与第三绝缘层122)。
请参照图1A与图4，图4所示的阵列基板40与图1A所示的阵列基板10之间的差异主要在于阵列基板40的第三导体层424的第三环状图案424b更延伸至第二开口A2中。如此一来，第三环状图案424b可覆盖第二环状图案120b的在垂直投影方向上未交叠于第三绝缘层422的部分。换言之，第二环状图案120b的侧向突出于第三绝缘层422的部分的顶面以及面向第二开口A2的侧面均可被第三环状图案424b覆盖。此外，第三环状图案424b更可接触于第一环状图案116b。另一方面，第三导体层424的线路图案424a则相似于图1A所示的线路图案124a。在一些实施例中，如图4所示，第三绝缘层422相较于第二绝缘层118而侧向地朝向穿孔TH的中心轴AX突出。然而，在其它实施例中，第三绝缘层422的定义出第三开口A3”的侧壁可实质上共面于第二绝缘层118的定义出第二开口A2的侧壁，或者第二绝缘层118仍可相较于第三绝缘层422而侧向地朝向穿孔TH的中心轴AX突出。此外，在一些实施例中，第三环状图案424b的面向第二开口A2以及第三开口A3”的表面实质上共面于第一环状图案116b的面向第一开口A1的一表面。在替代实施例中，第三环状图案424b更可延伸至第一开口A1中，而覆盖第一环状图案116b的面向第一开口A1的表面。
图4与图5A是依照本发明其它实施例的阵列基板50的剖视示意图。图5B是图5A的穿孔TH、第一开口A1、第二开口A2与第三开口A3的上视示意图。图5A所示的阵列基板50相似于图1A所示的阵列基板10，以下仅说明两者的差异处，相同或相似处则不再赘述。此外，相似的元件符号代表相似的构件(例如是第一环状图案516b与第一环状图案116b)。
请参照图1A与图5A，图5A所示的阵列基板50与图1A所示的阵列基板10之间的差异主要在于阵列基板50的第一环状图案516b并未延伸至基板100的穿孔TH的边缘(edge)。如图5A所示，第一环状图案516b由第一绝缘层114的顶面经由第一绝缘层114的定义出第一开口A1的侧壁而延伸至基板100的暴露于第一开口A1中的平台部分上，但并未延伸至穿孔TH的边缘。如此一来，第一环状图案516b与穿孔TH的中心轴AX之间的最短距离D516b大于基板100的定义出穿孔TH的侧壁与中心轴AX之间的距离D100，而小于第一开口A1的宽度WA1。另一方面，第一导体层516的闸极图案516a则相似于图1A所示的闸极图案116a。在一些实施例中，晶种层532由基板100的背向第一绝缘层114的底面经由基板100的定义出穿孔TH的侧壁而延伸至基板100的暴露于第一开口A1的部分的顶面上，且接触于第一环状图案516b。在图5A所示的实施例中，借由例如是激光钻孔工艺而在基板100中形成穿孔TH时，仅单一材料(亦即基板100的材料)接收激光能量而被分解。因此，可提高用于形成穿孔TH的工艺(例如是激光钻孔工艺)的精准度。
请参照图5A与图5B，图5B所绘示的穿孔TH、第一开口A1、第二开口A2与第三开口A3的轮廓分别为穿孔TH、第一开口A1、第二开口A2与第三开口A3的顶缘。此外，图5B至少省略绘示导电结构130以及晶种层532。如图5B所示，第一环状图案516b并未延伸至基板100的穿孔TH的轮廓。换言之，第一环状图案516b的内侧轮廓并未接触穿孔TH的轮廓，且基板100的围绕穿孔TH的一部分在垂直投影方向上并未交叠于第一环状图案516b。
综上所述，本发明实施例的导电结构贯穿基板与形成于基板上的至少一绝缘层，且延伸于阵列基板的相对两侧上，以形成双面的导电线路。因此，阵列基板的相对两侧的表面均可作为导电结构的绕线区域。换言之，导电结构的一些部分可彼此重叠，故可缩小导电结构的分布面积。如此一来，可缩小包含阵列基板的显示装置的边框区域，故可提升使用者的视觉感受，或可提高显示装置的分辨率。详而言之，基板具有穿孔，且绝缘层具有连通于穿孔的开口。导电结构穿过上述穿孔与开口，而延伸于阵列基板的相对两侧上。绝缘层的开口的宽度大于基板的穿孔的宽度。此外，绝缘层的定义出开口的侧壁的延伸方向与基板的顶面之间的夹角小于基板的定义出穿孔的侧壁与基板的顶面之间的夹角。再者，阵列基板更包括形成于基板上的至少一导体层。导体层中的环状图案覆盖于绝缘层的定义出开口的侧壁上。如此一来，在以例如是镀覆工艺形成导电结构时，导体层的环状图案可作为晶种层。因此，导电结构可完整地填于绝缘层的开口中。再者，在以例如是激光钻孔工艺以在基板中形成穿孔时，导体层的环状图案可保护绝缘层，以避免绝缘层吸收激光的能量而至少局部地被分解。因此，可有效地维持绝缘层的开口的形状。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (13)

1.一种阵列基板，其特征在于，包括：
一基板，具有一穿孔；以及
一第一绝缘层，设置于该基板上，且具有一第一开口，其中该第一开口连通于该穿孔，且其中该第一开口的一第一宽度大于该穿孔的一宽度；
一第一导体层，设置于该第一绝缘层上，且包括一第一环状图案，其中该第一环状图案由该第一绝缘层的一顶面延伸至该第一开口中并覆盖该第一绝缘层的定义出该第一开口的一第一侧壁；
一第二绝缘层，设置于该第一导体层上，且具有一第二开口，其中该第二开口连通于该第一开口，且其中该第二开口的一第二宽度大于该第一开口的该第一宽度；以及
一第二导体层，设置于该第二绝缘层上，且包括一第二环状图案，其中该第二环状图案由该第二绝缘层的一顶面延伸至该第二开口中并覆盖该第二绝缘层的定义出该第二开口的一第二侧壁，且其中该第一环状图案相较于该第二环状图案而侧向地朝向该穿孔的一中心轴突出；以及
一导电结构，由该第二导体层上经由该第二开口、该第一开口与该穿孔而延伸至该基板的背向该第一绝缘层的表面上。
2.根据权利要求1所述的阵列基板，其特征在于，该基板相较于该第一绝缘层而朝向该穿孔的该中心轴突出。
3.根据权利要求1所述的阵列基板，其特征在于，该第一环状图案的一端面实质上共面于该基板的定义出该穿孔的一侧壁。
4.根据权利要求1所述的阵列基板，其特征在于，该第一环状结构与该穿孔的该中心轴之间的最短距离大于该基板的定义出该穿孔的侧壁与该中心轴之间的距离。
5.根据权利要求1所述的阵列基板，其特征在于，更包括一晶种层，其中该晶种层设置于该导电结构与该基板之间。
6.根据权利要求1所述的阵列基板，其特征在于，更包括：
一第三绝缘层，设置于该第二导体层上，且具有一第三开口，其中该第三开口连通于该第二开口；以及
一第三导体层，设置于该第三绝缘层上，且包括一第三环状图案，其中该第三环状图案由该第三绝缘层的一顶面延伸至该第三开口中并覆盖该第三绝缘层的定义出该第三开口的一第三侧壁，且其中该导电结构覆盖该第三环状图案。
7.根据权利要求6所述的阵列基板，其特征在于，该第二绝缘层相较于该第三绝缘层而朝向该穿孔的该中心轴突出，且该第二环状图案相较于该第三环状图案而朝向该中心轴突出。
8.根据权利要求6所述的阵列基板，其特征在于，该第二侧壁实质上共面于该第三侧壁，且该第二环状图案的面向该第二开口的一表面实质上共面于该第三环状图案的面向该第三开口的一表面。
9.根据权利要求6所述的阵列基板，其特征在于，该第三环状图案更延伸至该第二开口中，且覆盖该第二环状图案的面向该第二开口的一表面。
10.根据权利要求9所述的阵列基板，其特征在于，该第三绝缘层相较于该第二绝缘层而朝向该穿孔的该中心轴突出。
11.根据权利要求9所述的阵列基板，其特征在于，该第三环状图案的一表面实质上共面于该第一环状图案的一表面。
12.一种阵列基板，其特征在于，包括：
一基板，具有一穿孔；
一绝缘层，设置于该基板上，且具有一开口，其中该开口连通于该穿孔，该开口的宽度大于该穿孔的宽度，且该绝缘层的定义出该开口的一侧壁的延伸方向与该基板的顶面之间的一第一夹角小于该基板的定义出该穿孔的侧壁与该基板的该顶面之间的一第二夹角；
一导体层，设置于该绝缘层上，且包括环状图案，其中该环状图案延伸至该开口中并覆盖该绝缘层的定义出该开口的该侧壁；以及
一导电结构，由该导体层上经由该开口与该穿孔而延伸至该基板的背向该绝缘层的表面上。
13.根据权利要求12所述的阵列基板，其特征在于，该第一夹角大于或等于20°且小于90°，而该第二夹角大于20°且小于或等于90°。
CN201911393582.3A 2019-05-21 2019-12-30 阵列基板 Active CN111490053B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108117473A TWI714093B (zh) 2019-05-21 2019-05-21 陣列基板
TW108117473 2019-05-21

Publications (2)

Publication Number Publication Date
CN111490053A true CN111490053A (zh) 2020-08-04
CN111490053B CN111490053B (zh) 2022-11-25

Family

ID=71794323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911393582.3A Active CN111490053B (zh) 2019-05-21 2019-12-30 阵列基板

Country Status (3)

Country Link
US (1) US11605652B2 (zh)
CN (1) CN111490053B (zh)
TW (1) TWI714093B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500433B2 (en) * 2020-01-14 2022-11-15 Au Optronics Corporation Flexible electronic device
US11462472B2 (en) * 2020-08-04 2022-10-04 Micron Technology, Inc. Low cost three-dimensional stacking semiconductor assemblies
KR20220060915A (ko) * 2020-11-05 2022-05-12 삼성전자주식회사 오버레이 측정용 tsv 키, 및 그 tsv 키를 포함한 반도체 소자 및 반도체 패키지
JP2023113430A (ja) * 2022-02-03 2023-08-16 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019008211A (ja) * 2017-06-27 2019-01-17 大日本印刷株式会社 表示素子実装基板及び表示装置
US20190035734A1 (en) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure and Method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
US6649517B2 (en) * 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
US6528884B1 (en) * 2001-06-01 2003-03-04 Advanced Micro Devices, Inc. Conformal atomic liner layer in an integrated circuit interconnect
US6835224B2 (en) * 2003-01-03 2004-12-28 General Motors Corporation Open end diesel particulate trap
US20100072622A1 (en) * 2003-06-16 2010-03-25 United Microelectronics Corporation Method for forming Barrier Layer and the Related Damascene Structure
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US9401329B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
US9515006B2 (en) * 2013-09-27 2016-12-06 Freescale Semiconductor, Inc. 3D device packaging using through-substrate posts
CN103700595B (zh) 2013-12-17 2016-07-06 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
WO2015095394A1 (en) * 2013-12-17 2015-06-25 Texas Instruments Incorporated Elongated contacts using litho-freeze-litho-etch process
US9142453B1 (en) * 2014-04-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
CN103957660A (zh) 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 含有填充铜柱的高导热陶瓷基板及其制备工艺
US10090167B2 (en) * 2014-10-15 2018-10-02 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of forming same
US10049986B2 (en) * 2015-10-30 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of making the same
JP2017111296A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
CN107579056A (zh) * 2016-07-05 2018-01-12 群创光电股份有限公司 阵列基板结构与显示装置
KR102390447B1 (ko) * 2017-07-28 2022-04-26 삼성디스플레이 주식회사 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법
US10998259B2 (en) * 2017-08-31 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN108461465A (zh) 2018-05-03 2018-08-28 复旦大学 一种硅通孔结构及其制备方法
US10796954B2 (en) * 2018-06-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019008211A (ja) * 2017-06-27 2019-01-17 大日本印刷株式会社 表示素子実装基板及び表示装置
US20190035734A1 (en) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure and Method

Also Published As

Publication number Publication date
US11605652B2 (en) 2023-03-14
CN111490053B (zh) 2022-11-25
TWI714093B (zh) 2020-12-21
US20200373333A1 (en) 2020-11-26
TW202044525A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN111490053B (zh) 阵列基板
US11374199B2 (en) Display panel and display device having through hole surrounding barrier area
CN109962078B (zh) 一种显示基板及其制备方法、显示面板
US11316000B2 (en) Array substrate including metal strip, manufacturing method thereof and display device
CN104851888B (zh) 薄膜晶体管阵列面板
KR100841379B1 (ko) 전기광학 표시장치 및 그 제조방법
CN107887339B (zh) 阵列基板
US9166097B2 (en) Thin film transistor substrate and manufacturing method thereof, display
CN107844209B (zh) 触控显示装置
US9229283B2 (en) Display substrate including organic layer and method of manufacturing the same
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
US11910641B2 (en) Electroluminescent display substrate and display device
CN113782656A (zh) 发光装置
KR101778364B1 (ko) 디스플레이 디바이스
US10553620B2 (en) Display panel
US10707284B2 (en) Organic light-emitting display panel and manufacturing method thereof
CN111129042B (zh) 显示面板及显示面板制作方法
US10872829B2 (en) Method for repairing a display substrate
CN111312753A (zh) 背板提高开口率的方法、制作方法、背板及显示面板
US11469258B2 (en) Display panel and display device
US20240222570A1 (en) Light Emitting Substrate, Preparation Method Therefor, and Display Device
KR20140089650A (ko) 액정 표시 장치 및 그 제조 방법
US11175760B2 (en) Display device and method of manufacturing display device
CN112799257B (zh) 阵列基板与显示面板
CN110112145B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant