CN111129042B - 显示面板及显示面板制作方法 - Google Patents
显示面板及显示面板制作方法 Download PDFInfo
- Publication number
- CN111129042B CN111129042B CN202010078279.0A CN202010078279A CN111129042B CN 111129042 B CN111129042 B CN 111129042B CN 202010078279 A CN202010078279 A CN 202010078279A CN 111129042 B CN111129042 B CN 111129042B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal pattern
- display panel
- microstructures
- microstructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 186
- 229910052751 metal Inorganic materials 0.000 claims abstract description 160
- 239000002184 metal Substances 0.000 claims abstract description 160
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 97
- 239000010408 film Substances 0.000 description 84
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000013461 design Methods 0.000 description 13
- 239000007769 metal material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 101100410404 Arabidopsis thaliana PUMPKIN gene Proteins 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 101100109978 Arabidopsis thaliana ARP3 gene Proteins 0.000 description 2
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 101150117607 dis1 gene Proteins 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开一种显示面板及显示面板制作方法，其中该显示面板包括一基板、一第一金属图案以及一导通结构。基板具有贯穿基板的多个贯孔以及位于基板的一第一表面上的多个第一微结构。第一金属图案包覆基板的第一表面以及贯孔，部分的第一金属图案位于第一微结构内。导通结构包括一第一部分、一第二部分以及多个连通部分。第一部分设置于第一金属图案上并接触第一金属图案。第二部分位于基板的一第二表面上。连通部分分别与贯孔嵌合而贯穿基板，连通部分分别连接于第一部分与第二部分之间。
Description
技术领域
本发明涉及一种电子装置及电子装置制作方法，且特别是涉及一种显示面板及显示面板制作方法。
背景技术
一般而言，显示面板可具有显示区及位于显示区周围的非显示区。非显示区可包括布线区域以设置走线以及驱动电路区以设置用来驱动显示面板中的主动(有源)元件的驱动电路，例如源极驱动电路或栅极驱动电路，因此，显示面板的非显示区无法显示影像，而影响显示面板的外观设计。
具体而言，当非显示区的面积缩小时，显示区占据显示面板更大的面积，而对应地设置更多的像素，因此可提高显示面板的分辨率。当非显示区的面积缩小时，显示区的边界更接近显示面板的外缘，因此可实现窄边框设计。对于拼接而成的大型显示面板，非显示区形成无法显示影像的拼接缝隙，造成整体影像的不连续性，而影响显示品质。因此现有的显示面板仍有待改进。
发明内容
本发明的目的在于提供一种显示面板，其架构有助于在不降低分辨率的前提下，缩小显示面板的尺寸。
本发明的一实施例提出一种显示面板，包括一基板、一第一金属图案以及一导通结构。基板具有贯穿基板的多个贯孔以及多个第一微结构，第一微结构位于基板的一第一表面上。第一金属图案包覆基板的第一表面以及贯孔，部分的第一金属图案位于第一微结构内。一导通结构包括一第一部分、一第二部分以及多个连通部分。第一部分设置于第一金属图案上并接触第一金属图案。第二部分位于基板的一第二表面上。连通部分分别与贯孔嵌合而贯穿基板，连通部分分别连接于第一部分与第二部分之间。
本发明的一实施例提出一种显示面板制作方法，包括形成多个第一微结构于一基板的一第一表面上、形成贯穿基板的多个贯孔、形成一第一金属图案以及形成一导通结构。第一金属图案包覆基板的第一表面以及贯孔，部分的第一金属图案位于第一微结构内。导通结构包括一第一部分、一第二部分以及多个连通部分。第一部分设置于第一金属图案上并接触第一金属图案。第二部分位于基板的一第二表面上。连通部分分别与贯孔嵌合而贯穿基板，连通部分分别连接于第一部分与第二部分之间。
在本发明的实施例的显示面板中，位于基板的上表面的元件可通过嵌入贯孔的导通结构或导通部，而耦接至位于基板的下表面的元件，如此一来，可达成尺寸微型化，或者可缩减基板上的布线区域面积(即不发光区域)，而可实现窄边框设计或是无缝拼接设计。此外，基板具有第一微结构，而第一微结构可增加基板与第一金属图案的接触面积，因而提升基板与第一金属图案的结合情形。第一金属图案可利于导通结构的形成，或可加强基板与导通结构的结合情形。并且，第一金属图案位于第一微结构中的突起可提高金属所占比例，并且实质上增加第一金属图案的厚度，而可提高第一金属图案的金属导电率，其可降低基板的第一表面上走线的电阻值。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1E是本发明一实施方式的显示面板10的局部区域的制造流程的剖面示意图；
图2A是本发明一实施方式的显示面板20的下视示意图；
图2B是沿图2A的剖线I-I’绘制的剖面示意图；
图3是本发明一实施方式的显示面板30的局部区域的剖面示意图；
图4是本发明一实施方式的显示面板40的局部区域的剖面示意图；
图5A至图5D分别是本发明实施方式的显示面板50A～50D的局部区域的剖面示意图；
图6A至图6D分别是本发明实施方式的显示面板60A～60D的局部区域的剖面示意图。
符号说明
10、20、30、40、50A～50D、60A～60D：显示面板
100：基板
100B：第一表面
100C、100C1～100C4、100Ca～100Cd：第一微结构
100S：承载基板
100T：第二表面
150、160、350、410～440：膜层
170：第一金属图案
170P、370P：突起
170T、370B：表面
180、380、480：导通结构
180I、380I、480I：连通部分
180N1：第一部分
180N2、380N2、480N2：第二部分
290：驱动电路层
350C、350C1～350C4：第二微结构
350T：第三表面
370、470：第二金属图案
AA：显示区
D1：漏极金属
DIS1：距离
DMN1：孔径
DPT1：深度
G1：栅极金属
H1：接触洞
NAA：非显示区
S1：源极金属
SE1：半导体层
T1：主动元件
THK1：厚度
V1：贯孔
X、Y、Z：方向
具体实施方式
实施方式中所提到的方向用语，例如：「上」、「下」、「前」、「后」、「左」、「右」等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。在附图中，各附图绘示的是特定示范实施例中所使用的方法、结构及/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些示范实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域及/或结构的相对尺寸、厚度及位置可能缩小或放大。
在实施方式中，相同或相似的元件将采用相同或相似的标号，且将省略其赘述。此外，不同示范实施例中的特征在没有冲突的情况下可相互组合，且依本说明书或权利要求所作的简单的等效变化与修饰，都仍属本专利涵盖的范围内。另外，本说明书或权利要求中提及的「第一」、「第二」等用语仅用以命名分立(discrete)的元件或区别不同实施例或范围，而并非用来限制元件数量上的上限或下限，也并非用以限定元件的制造顺序或设置顺序。
为了在不降低分辨率的前提下缩小显示面板的尺寸，本发明的至少一实施例提出一种显示面板，其可达到上述优点。以下，特举各种实施方式详细描述本发明的显示面板，以作为本发明确实能够据以实施的范例。
具体而言，图1A至图1E是本发明一实施方式的显示面板10的局部区域的制造流程的剖面示意图。请参照图1A，在本实施例中，首先提供一承载基板100S，接着于承载基板100S上形成一基板100。在一些实施例中，也可省略承载基板100S，而直接提供基板100。基板100适于承载其他元件，其可具有彼此相对的一第一表面100B以及一第二表面100T，并且基板100的第一表面100B及第二表面100T的法线方向可平行于方向Z。在一些实施例中，基板100可以是可挠性基板；在另一些实施例中，基板100也可以是刚性基板。在一些实施例中，承载基板100S可以是刚性基板，例如玻璃基板或不锈钢基板。
此后，在基板100的第二表面100T上形成一膜层150。在一些实施例中，膜层150可为堆叠的多层薄膜(stacked multi-layer thin film)；在一些实施例中，显示面板10于膜层150形成之前，还可先于基板100上形成其他膜层，因此显示面板10另包括其他膜层。膜层150的形成可涉及图案化步骤。在一些实施例中，图案化步骤可包括全面性地形成一层材料层(未绘示)，在材料层上全面性地形成一层光致抗蚀剂材料层(未绘示)，利用一个或多个光掩模(未绘示)对光致抗蚀剂材料层进行曝光显影制作工艺而图案化光致抗蚀剂材料层，并以图案化的光致抗蚀剂材料层(未绘示)作为掩模来对材料层进行蚀刻制作工艺而完成材料层的图案化，此后再移除图案化的光致抗蚀剂材料层。在另一些实施例中，图案化步骤可包括全面性地形成一层材料层(未绘示)，进行曝光显影制作工艺而图案化材料层。
接着于膜层150上形成一膜层160。在一些实施例中，膜层160可为一导电材料层；在一些实施例中，膜层160的材质一般是金属材料或合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料。在一些实施例中，可省略膜层160的设置；在一些实施例中，膜层160的形成可涉及图案化步骤。
接着，请参照图1B，将承载基板100S自基板100移除，即进行离型程序。在一些实施例中，可通过激光或物理性剥除来进行离型程序。此后，于基板100的第一表面100B形成多个第一微结构100C。在一些实施例中，第一微结构100C可为凹槽或凹陷。在一些实施例中，第一微结构100C可通过物理性制作工艺(例如摩擦刮刻)或化学性制作工艺(例如电子束、离子束等粒子束处理或光刻制作工艺)而形成，但不以此为限。需注意的是，在图1B中仅绘示出9个第一微结构100C，但本发明不限于此，第一微结构的数目可视不同设计需求而调整。
接着，请参照图1C，在基板100及膜层150、160上形成贯穿基板100及膜层150、160的一贯孔V1。在一些实施例中，贯孔V1的形成方法可包括激光或蚀刻(如干式蚀刻)。在一些实施例中，贯孔V1的孔径大致介于5微米(micrometer，μm)与50微米之间。需注意的是，在图1C中仅绘示出1个贯孔V1，但本发明不限于此，贯孔的数目可视不同设计需求而调整。
接着，请参照图1D，在基板100上形成贯穿基板100及膜层150、160的贯孔V1之后，形成一第一金属图案材料层(图未示)。第一金属图案材料层全面性地包覆基板100，举例来说，第一金属图案材料层完全包覆基板100以及基板100的第一表面100B及贯孔V1。在一些实施例中，可利用表面金属化程序而形成第一金属图案170(或第一金属图案材料层)。在一些实施例中，可通过等离子体处理或化学强碱处理来进行基板100的表面开环(ringopening)，即打开基板100的杂环或打开较弱的键结，接着，对基板100的表面进行金属离子交换，接着，再还原金属至基板100的表面，而形成第一金属图案170(或第一金属图案材料层)。在一些实施例中，基板100(及其上的膜层)浸泡于化学溶液中，因此第一金属图案材料层全面性地包覆基板100。
接着，进行图案化步骤，以图案化第一金属图案材料层，而形成一第一金属图案170。其中，图案化步骤涉及曝光制作工艺、显影制作工艺或蚀刻制作工艺。第一金属图案170大致包覆基板100以及基板100的第一表面100B及贯孔V1。在一些实施例中，第一金属图案170(或第一金属图案材料层)可作为晶种层(seed layer)；在一些实施例中，第一金属图案170(或第一金属图案材料层)可为表面处理覆膜。
如图1D所示，第一金属图案170的表面170T及基板100的第一表面100B大致共面(coplanar)，且均不平坦(nonplanar)。在一些实施例中，第一金属图案170填入基板100的第一微结构100C；在一些实施例中，部分的第一金属图案170(或部分的第一金属图案材料层)位于第一微结构100C内；在一些实施例中，如图1D所示，第一金属图案170具有多个突起170P，一个突起170P可位于一个第一微结构100C内，且一个突起170P的形状可吻合一个第一微结构100C的形状。
在一些实施例中，第一微结构100C实质上增加基板100的第一表面100B的表面积，因此，第一微结构100C增加基板100与第一金属图案170的接触面积，因而提升基板100与第一金属图案170的结合情形。在一些实施例中，第一微结构100C可提高基板100的第一表面100B的表面粗糙度。在一些实施例中，第一微结构100C使基板100的第一表面100B为粗糙的表面，第一金属图案170接触粗糙的第一表面100B，而可加强基板100与第一金属图案170的结合。在一些实施例中，基板100的第一表面100B的表面粗糙度可大于5纳米(nanometer，nm)。在一些实施例中，第一微结构100C可确保表面金属化(以形成第一金属图案170)的良率，并进一步确保后续电镀的良率，而可避免膜层剥落的现象。在一些实施例中，第一金属图案170的突起170P提高金属所占比例，并且实质上增加第一金属图案170的厚度，而可提高第一金属图案170的金属导电率，有利于后续电镀制作工艺，且可降低基板100的第一表面100B上走线的电阻值。在一些实施例中，第一金属图案170的突起170P可提高基板100的结构强度，而改善基板100应力或挺性不足的问题。
接着，请参照图1E，形成导通结构180。导通结构180的形成方法可包括物理气相沉积法、化学气相沉积法或其他的膜层形成技术(例如电镀制作工艺)。基于导电性的考虑，导通结构180的材质一般是金属材料或合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料。于此，可大致完成显示面板10的制作。
导通结构180可包括一第一部分180N1、一第二部分180N2以及多个连通部分180I。第一部分180N1设置第一金属图案170上并接触第一金属图案170，因此第一部分180N1位于基板100的第一表面100B上。第二部分180N2位于基板100的第二表面100T上，且接触膜层160。在一些实施例中，形成导通结构180的材料填入贯孔V1，而形成连接于第一部分180N1与第二部分180N2之间的连通部分180I；在一些实施例中，连通部分180I大致与贯孔V1嵌合而贯穿基板100及基板100的第二表面100T上的膜层(即膜层150、160)。须注意的是，在图1E中仅绘示出1个连通部分180I，但本发明不限于此，连通部分的数目对应贯孔的数目而调整。
在本实施例中，导通结构180的第一部分180N1、第二部分180N2以及连通部分180I为一体形成，也就是说，第一部分180N1、第二部分180N2以及连通部分180I在同一个程序中形成，因此，第一部分180N1、第二部分180N2以及连通部分180I为单一元件。在本实施例中，导通结构180的连通部分180I为实心柱。在一些实施例中，第一金属图案170可作为晶种层，因此第一金属图案170是在导通结构180之前形成。如图1E所示，第一金属图案170局部包覆导通结构180的连通部分180I的侧壁，并且，第一金属图案170利于连通部分180I的形成，或者可提升连通部分180I的形成均匀度，或者可加强连通部分180I与基板100的结合情形。
类似地，在一些实施例中，作为晶种层的第一金属图案170可利于第一部分180N1的形成，或者可提升第一部分180N1的形成均匀度，或者可加强第一部分180N1与基板100的结合情形。在此情况下，导通结构180的第一部分180N1的形状尺寸对应第一金属图案170的形状尺寸。举例来说，在一些实施例中，第一金属图案170与第一部分180N1具有大致相同的形状或尺寸；在一些实施例中，第一金属图案170与第一部分180N1完全重叠；在一些实施例中，第一金属图案170沿基板100的法线方向(即方向Z)于基板100的投影重叠于第一部分180N1沿方向Z于基板100的投影。在一些实施例中，膜层160可作为晶种层，其利于第二部分180N2的形成，或者可提升第二部分180N2的形成均匀度，或者可加强第二部分180N2与膜层160的结合情形。在此情况下，导通结构180的第二部分180N2的形状尺寸对应膜层160的形状尺寸。举例来说，在一些实施例中，膜层160与第二部分180N2具有大致相同的形状或尺寸；在一些实施例中，膜层160与第二部分180N2完全重叠；在一些实施例中，膜层160沿基板100的法线方向(即方向Z)于基板100的投影重叠于第二部分180N2沿方向Z于基板100的投影。在一些实施例中，第一部分180N1以及第二部分180N2可分别作为线路层，意即第一部分180N1以及第二部分180N2可通过图案化步骤而形成走线(图未示)；在一些实施例中，第一部分180N1依据第一金属图案170的图案而布线，第二部分180N2依据膜层160的图案而布线。
由上述可知，位于基板100的第一表面100B上的元件可耦接至导通结构180的第一部分180N1，第一部分180N1通过连通部分180I耦接至第二部分180N2，导通结构180的第二部分180N2可耦接至位于基板100的第二表面100T上的元件。也就是说，位于基板100的第一表面100B上的元件可通过导通结构180而耦接至位于基板100的第二表面100T上的元件。如此一来，可充分利用基板100的第一表面100B以及第二表面100T的空间进行布线，而可缩小显示面板10的尺寸，进而达成尺寸微型化。并且，将部分线路设置于基板100的第一表面100B上，可缩减基板100的第二表面100T上的布线区域面积(即不发光区域)。在此情况下，显示面板10可实现窄边框设计或是无缝拼接设计。
第一微结构100C及贯孔V1的配置可视不同需求而调整。在一些实施例中，第一微结构100C(或贯孔V1)位于显示面板10的显示区；在一些实施例中，第一微结构100C(或贯孔V1)位于显示面板10的非显示区；在一些实施例中，一些第一微结构100C(或贯孔V1)位于显示面板10的显示区，一些第一微结构100C(或贯孔V1)位于显示面板10的非显示区。举例来说，请参照图2A及图2B。图2A是本发明一实施方式的显示面板20的下视示意图，其中为了便于说明，以虚线描绘第一微结构100C及贯孔V1的边缘，且省略绘示膜层150、160、第一金属图案170及导通结构180的第二部分180N2。图2B是沿图2A的剖线I-I’绘制的剖面示意图。
如图2B所示，类似于图1E所示的显示面板10，显示面板20可包括基板100、膜层150、160、第一金属图案170以及导通结构180，此外，显示面板20还可包括多个像素单元(图未示)及驱动电路层290。驱动电路层290位于基板100的第一表面100B上，像素单元则位于基板100的第二表面100T上。驱动电路层290用以设置驱动电路，驱动电路可用以提供驱动信号至像素单元的主动元件(图未示)。位于基板100的第二表面100T上的像素单元可通过导通结构180耦接至位于基板100的第一表面100B上的驱动电路层290，以接收驱动信号。由上述可知，本发明可充分利用基板100的第一表面100B以及第二表面100T的空间进行布线。
并且，显示面板20的基板100的第二表面100T可区分为图2A所示的显示区AA及围绕显示区AA的非显示区NAA。在一些实施例中，如图2A所示，位于基板100的第一表面100B上的驱动电路层290及导通结构180的第一部分180N1可分布于非显示区NAA；在一些实施例中，如图2A所示，驱动电路层290可与显示区AA重叠，也就是说，显示面板20可充分利用基板100的第一表面100B的空间进行布线；在一些实施例中，如图2A所示，导通结构180的第一部分180N1也可分布于显示区AA，以充分利用基板100的第一表面100B的空间进行布线。
在本实施例中，如图2A所示，基板100的部分的第一微结构100C位于显示面板20的显示区AA，以利于形成位于显示区AA的第一部分180N1的走线，并且，基板100的部分的第一微结构100C位于显示面板20的非显示区NAA，以利于形成位于非显示区NAA的第一部分180N1的走线。在本实施例中，贯孔V1位于显示面板10的非显示区NAA；在其他实施例中，贯孔V1也可位于显示面板20的显示区AA。
为了进一步提高电镀制作工艺的效率与良率，除了图1E或图2A所示的第一微结构100C外，显示面板也可设置其他的微结构。举例来说，请参照图3。图3是本发明一实施方式的显示面板30的局部区域的剖面示意图。如图3所示，类似于图1E所示的显示面板10，显示面板30可包括基板100以及第一金属图案170，显示面板30与显示面板10的不同之处在于，显示面板30未设置膜层160，且显示面板30还可包括膜层350、第二金属图案370以及导通结构380。
形成膜层350的材料包括有机材料及金属。如图3所示，膜层350设置于基板100的第二表面100T上。膜层350具有最远离基板100的第二表面100T的一第三表面350T，第三表面350T具有多个第二微结构350C。在一些实施例中，第二微结构350C可为凹槽或凹陷。在一些实施例中，第二微结构350C可通过物理性制作工艺(例如摩擦刮刻)或化学性制作工艺(例如电子束、离子束等粒子束处理或光刻制作工艺)而形成；在一些实施例中，第一微结构100C通过摩擦刮刻或粒子束处理而形成，第二微结构350C通过光刻制作工艺而形成，因此，第二微结构350C可于膜层350进行图案化步骤时一并形成。在一些实施例中，第一微结构100C分别与第二微结构350C错位设置，如此一来，可提高基板100的结构强度，而避免基板100应力或挺性不足的问题；在一些实施例中，第一微结构100C与第二微结构350C沿方向Z于基板100不完全重叠，以提高基板100的结构强度；在一些实施例中，第一微结构100C沿基板100的法线方向(即方向Z)于基板100的一第一投影至少部分不重叠于第二微结构350C沿方向Z于基板100的一第二投影，以提高基板100的结构强度。
如图3所示，第二金属图案370设置于膜层350的第三表面350T上。在一些实施例中，第二金属图案370可作为晶种层。在一些实施例中，第二金属图案370可为表面处理覆膜；在一些实施例中，可利用表面金属化程序而形成第二金属图案370。在一些实施例中，第一金属图案170及第二金属图案370在同一个程序中形成。
如图3所示，第二金属图案370的表面370B及膜层350的第三表面350T大致共面，且均不平坦。在一些实施例中，第二金属图案370填入膜层350的第二微结构350C；在一些实施例中，部分的第二金属图案370位于第二微结构350C内；在一些实施例中，如图3所示，第二金属图案370具有多个突起370P，一个突起370P可位于一个第二微结构350C内，且一个突起370P的形状可吻合一个第二微结构350C的形状。
在一些实施例中，第二微结构350C实质上增加膜层350的第三表面350T的表面积，因此，第二微结构350C增加膜层350与第二金属图案370的接触面积，因而提升膜层350与第二金属图案370的结合情形。在一些实施例中，第二微结构350C可提高膜层350的第三表面350T的表面粗糙度。在一些实施例中，第二微结构350C使膜层350的第三表面350T为粗糙的表面，第二金属图案370接触粗糙的第三表面350T，而可加强膜层350与第二金属图案370的结合。在一些实施例中，膜层350的第三表面350T的表面粗糙度可大于5纳米(nanometer，nm)。在一些实施例中，第二微结构350C可确保表面金属化(以形成第二微结构350C)的良率，并进一步确保后续电镀的良率，而可避免膜层剥落的现象。在一些实施例中，第二金属图案370的突起370P提高金属所占比例，并且实质上增加第二金属图案370的厚度，而可提高第二金属图案370的金属导电率，有利于后续电镀制作工艺，且可降低膜层350的第三表面350T上走线的电阻值。在一些实施例中，第二金属图案370的突起370P可提高基板100与膜层350的结构强度，而改善基板100与膜层350应力或挺性不足的问题。
图3所示的导通结构380与图1E所示的导通结构180大致类似。其中，第一金属图案170包覆导通结构380的一连通部分380I的一部分侧壁，如此一来，可利于连通部分380I的形成。
此外，导通结构380的一第二部分380N2设置于第二金属图案370上且接触第二金属图案370。在一些实施例中，作为晶种层的第二金属图案370可利于第二部分380N2的形成，或者可提升第二部分380N2的形成均匀度，或者可加强第二部分380N2与膜层350的结合情形。在此情况下，导通结构380的第二部分380N2的形状尺寸对应第二金属图案370的形状尺寸。举例来说，在一些实施例中，第二金属图案370与第二部分380N2具有大致相同的形状或尺寸；在一些实施例中，第二金属图案370与第二部分380N2完全重叠；在一些实施例中，第二金属图案370沿基板100的法线方向(即方向Z)于基板100的投影重叠于第二部分380N2沿方向Z于基板100的投影。在一些实施例中，第二部分380N2可作为线路层，意即第二部分380N2可通过图案化步骤而形成走线(图未示)，且第二部分380N2依据第二金属图案370的图案而布线。
图3所示的显示面板30仅设置1个膜层350，然而由上述可知，显示面板30于膜层350形成之前，还可先于基板100上形成其他膜层。举例来说，请参照图4。图4是本发明一实施方式的显示面板40的局部区域的剖面示意图。如图4所示，类似于图3所示的显示面板30，显示面板40可包括基板100、膜层350以及第一金属图案170，显示面板40与显示面板30的不同之处在于，显示面板40还可包括一主动元件T1、膜层410～440、第二金属图案470以及一导通结构480。但本发明膜层或元件的数量不以此为限，而可视不同设计考虑而适当调整。
膜层410配置在基板100上，其可为缓冲层(buffer)，构成缓冲层的材料通常可为绝缘材料，且可为无机材料所构成的无机薄膜。膜层420配置在膜层410上，其可为栅绝缘层(gate insulator，GI)，栅绝缘层的材料例如是氧化硅、氮化硅或其他绝缘材料。膜层430配置在膜层420上，其可为层间介电层(inter-layer dielectric，ILD)，且层间介电层的材料可包括无机材料、有机材料或其组合。膜层440配置在膜层430上，其可为保护层(protective layer，PV)，构成保护层的材料通常可为绝缘材料。
主动元件(如主动元件T1)设置于基板100的第二表面100T上且呈阵列排列。主动元件T1可为底部栅极型的薄膜晶体管(bottom gate TFT)、顶部栅极型的薄膜晶体管(topgate TFT)或其他适当型式的薄膜晶体管。主动元件T1可包括半导体层SE1、源极金属S1、漏极金属D1及栅极金属G1。半导体层SE1配置在膜层410上，且半导体层SE1的材料例如是多晶硅(例如低温多晶硅(low temperature crystalline silicon，LTPS))、非晶硅(amorphoussilicon)、金属氧化物半导体(例如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO))或是其他半导体材料。部分的源极金属S1及漏极金属D1配置在膜层430上，而其他部分的源极金属S1及漏极金属D1贯穿膜层420、430且分别接触半导体层SE1。
图4所示的第二金属图案470与图3所示的第二金属图案370大致类似。在一些实施例中，第一金属图案170及第二金属图案470可在同一个程序中形成。如图4所示，第二金属图案470经图案化步骤后，仅与膜层350部分重叠，因此，第二金属图案470沿基板100的法线方向(即方向Z)于基板100的投影至少部分不重叠于膜层350沿方向Z于基板100的投影。其中，膜层350为最远离基板100的第二表面100T的膜层，且膜层350具有最远离基板100的第二表面100T的第三表面350T。此外，第二金属图案470设置于膜层350的第三表面350T上，且可包覆膜层350、440中的接触洞H1。其中，接触洞H1形成于膜层350、440，并暴露出部分的源极金属S1。因此，第二金属图案470覆盖源极金属S1。在一些实施例中，第二金属图案470仅局部包覆接触洞H1而未填满接触洞H1；在一些实施例中，第二金属图案可完全包覆接触洞H1但未填满接触洞H1；在一些其他实施例中，第二金属图案可填满接触洞H1。
图4所示的导通结构480与图3所示的导通结构380大致类似，其中，第一金属图案170局部包覆导通结构480的连通部分480I的侧壁，而利于连通部分480I的形成。连通部分480I具有截面积不同的多个区段，而使连通部分480I呈现粗细不同的结构。此外，导通结构480的一第二部分480N2除了覆盖第二金属图案470，第二部分480N2也填入膜层350、440中的接触洞H1。也就是说，部分的第二部分480N2位于接触洞H1。由上述可知，位于基板100的第二表面100T上的源极金属S1可通过导通结构480耦接至位于基板100的第一表面100B上的元件，如此一来，可充分利用基板100的第一表面100B以及第二表面100T的空间进行布线。
为了提高显示面板40膜层的结构强度，显示面板40中膜层或元件的尺寸可视不同设计需求而调整。在一些实施例中，一个第一微结构100C的深度DPT1小于第一表面100B与第三表面350T之间的距离DIS1的二分之一，也就是说，DPT1<DIS1/2，以避免第一微结构100C与第二微结构350C的设置形成非预期的穿孔，其中深度DPT1定义为第一微结构100C与基板100的第一表面100B于方向Z上的最远距离；在一些实施例中，一个第一微结构100C的深度DPT1小于厚度THK1，也就是说，DPT1<THK1，其中厚度THK1定义为导通结构480的第一部分180N1与第一金属图案170的厚度总和。如此一来，可提高显示面板40膜层的结构强度，而避免显示面板40膜层应力或挺性不足的问题。在一些实施例中，一个第一微结构100C的特征尺寸小于厚度THK1的两倍，其中特征尺寸可为第一微结构100C的直径、孔径、宽度或长度，在此情况下，第一微结构100C可视为增加粗糙度的微小起伏，而非大范围的图案化；在一些实施例中，一个第一微结构100C的孔径DMN1小于厚度THK1的两倍，也就是说，DMN1<2×THK1，其中孔径DMN1定义为第一微结构100C的两个边缘点之间的最远距离或最近距离。
如图2A所示，第一微结构100C的轮廓大致呈圆形，也就是说，一个第一微结构100C沿基板100的法线方向(即方向Z)于基板100的一第一投影形状为圆形。如图1B至图1E及图2B至图4所示，第一微结构100C或第二微结构350C的横截面大致呈半圆形，也就是说，一个第一微结构100C(或第二微结构350C)沿一第一方向(即方向Y)的一第二投影形状为半圆形。其中，第一方向垂直于法线方向。在此情况下，一个第一微结构100C(或第二微结构350C)为半球形(hemisphere)。但本发明不以此为限，显示面板的微结构也可视不同设计考虑而调整。举例来说，请参照图5A至图5D及图6A至图6D。图5A至图5D分别是本发明实施方式的显示面板50A～50D的局部区域的剖面示意图。图6A至图6D分别是本发明实施方式的显示面板60A～60D的局部区域的剖面示意图，为便于说明，图6A至图6D的显示面板60A～60D主要绘示出基板100的第一表面100B，而省略绘示其他元件。此外，图5A至图6D的显示面板50A～60D可应用于图1E至图4的显示面板10～40中，而作为图1E至图4的显示面板10～40的实施例，并且，图5A至图6D的实施例中的特征在没有冲突的情况下可相互组合。
如图5A所示，类似于图3所示的显示面板30，显示面板50A可包括基板100、膜层350、第一金属图案170、第二金属图案370以及导通结构380，显示面板50A与显示面板30的不同之处在于，显示面板30的每个第一微结构100C(或第二微结构350C)彼此分离设置，而显示面板50A的每个第一微结构100C1(或第二微结构350C1)却可重叠，而形成连续的凹凸结构。此外，显示面板30的一个第一微结构100C(或第二微结构350C)的横截面大致呈半圆形，而显示面板50A的一个第一微结构100C1(或第二微结构350C1)的横截面可呈弓形(circular segment)。在此情况下，显示面板50A的第一微结构100C1(或第二微结构350C1)沿方向Y的第二投影形状可为半圆形、弓形、相交的半圆形或相交的弓形。
如图5B所示，显示面板50B与显示面板30的不同之处在于，显示面板30的一个第一微结构100C(或第二微结构350C)沿方向Y的第二投影形状大致呈半圆形，而显示面板50B的一个第一微结构100C2(或第二微结构350C2)沿方向Y的第二投影形状可呈矩形。如图5C所示，显示面板50C与显示面板30的不同之处在于，显示面板50C的一个第一微结构100C3(或第二微结构350C3)沿方向Y的第二投影形状可呈梯形。如图5D所示，显示面板50D与显示面板30的不同之处在于，显示面板50D的一个第一微结构100C4(或第二微结构350C4)沿方向Y的第二投影形状可呈三角形。由上述可知，在一些实施例中，显示面板的一个第一微结构100C2(或第二微结构350C2、或其他的微结构)沿方向Y的第二投影形状包括半圆形、半椭圆形、弓形、三角形、矩形、多边形及其他封闭形状；在一些实施例中，显示面板的一个第一微结构100C2(或第二微结构350C2、或其他的微结构)沿方向Y的第二投影形状可不具有特定形状，而为不规则形状。
如图6A所示，显示面板60A与图2A所示的显示面板20的不同之处在于，显示面板20的每个第一微结构100C彼此分离设置，而显示面板60A的每个第一微结构100Ca却可重叠。在一些实施例中，显示面板60A的每个第一微结构100Ca可为圆形或椭圆形。在此情况下，显示面板60A的一个第一微结构100Ca沿基板100的法线方向(即方向Z)于基板100的一第一投影形状可为圆形、椭圆形、相交的圆形或相交的椭圆形。
如图6B所示，显示面板60B与图2A所示的显示面板20的不同之处在于，显示面板20的一个第一微结构100C沿基板100的法线方向(即方向Z)于基板100的第一投影形状大致呈点状，而显示面板60B的一个第一微结构100Cb沿方向Z于基板100的第一投影形状可呈条状。此外，在一些实施例中，导通结构180的第一部分180N1经图案化而形成的走线(图未示)的延伸方向垂直于第一微结构100Cb的延伸方向；在一些实施例中，导通结构180的第一部分180N1沿方向Z于基板100的一第三投影形状与第一微结构100Cb沿方向Z于基板100的第一投影形状可相交于一第一位置(图未示)，且第一投影形状于第一位置的一第一延伸方向垂直于第三投影形状于第一位置的一第二延伸方向；在一些实施例中，第一微结构100Cb的延伸方向区域化，也就是说，第一微结构100Cb在不同区域的延伸方向不同。
如图6C所示，显示面板60C与图2A所示的显示面板20的不同之处在于，显示面板60C的一个第一微结构100Cc沿方向Z于基板100的第一投影形状可呈回路形(loop)，例如环状，而围绕贯孔V1。在一些实施例中，每个回路(即第一微结构100Cc)可以是同心的，并且每个回路之间经配置而具有间距；在一些实施例中，每个回路与贯孔V1可以是同心的；在一些实施例中，每个回路与贯孔V1可共形(conform)。此外，在一些实施例中，导通结构180的第一部分180N1经图案化而形成的走线(图未示)的延伸方向垂直于第一微结构100Cc的延伸方向；在一些实施例中，导通结构180的第一部分180N1的走线的延伸方向垂直于第一微结构100Cc的图形的切线方向。
如图6D所示，显示面板60D与图2A所示的显示面板20的不同之处在于，显示面板60D的一个第一微结构100Cd沿方向Z于基板100的第一投影形状可呈回路形，例如框状(frame)，而围绕贯孔V1。在一些实施例中，每个回路(即第一微结构100Cd)可以是同心的，并且每个回路之间经配置而具有间距；在一些实施例中，每个回路与贯孔V1可以是同心的。此外，在一些实施例中，导通结构180的第一部分180N1经图案化而形成的走线(图未示)的延伸方向垂直于第一微结构100Cd的延伸方向；在一些实施例中，导通结构180的第一部分180N1的走线的延伸方向垂直于第一微结构100Cd的边缘的延伸方向。
由上述可知，在一些实施例中，显示面板的一个第一微结构100C2(或第二微结构350C2、或其他的微结构)沿方向Z于基板100的第一投影形状包括点状(如圆形、椭圆形、三角形、矩形、多边形等)、条状及其他封闭形状(如圆形、椭圆形、三角形、矩形、多边形等回路形)；在一些实施例中，显示面板的一个第一微结构100C2(或第二微结构350C2、或其他的微结构)沿方向Z于基板100的第一投影形状可不具有特定形状，而为不规则形状。
综上所述，本发明的显示面板具有贯穿基板的贯孔，因此位于基板的上表面的元件可通过嵌入贯孔的导通结构，而耦接至位于基板的下表面的元件，如此一来，可达成尺寸微型化，或者可缩减基板上的布线区域面积(即不发光区域)，而可实现窄边框设计或是无缝拼接设计。显示面板的基板具有第一微结构，而第一微结构可增加基板与第一金属图案的接触面积，因而提升基板与第一金属图案的结合情形。第一金属图案则可利于导通结构的形成，或可加强基板与导通结构的结合情形。并且，第一金属图案位于第一微结构中的突起可提高金属所占比例，并且实质上增加第一金属图案的厚度，而可提高第一金属图案的金属导电率，其可降低基板的第一表面上走线的电阻值。此外，本发明的显示面板中最远离基板的膜层可具有第二微结构，而第二微结构可增加第二金属图案与最远离基板的膜层的接触面积，因而提升第二金属图案与最远离基板的膜层的结合情形。第一微结构分别与第二微结构错位设置，如此一来，可提高显示面板的基板与膜层的结构强度，而避免基板与膜层应力或挺性不足的问题。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (10)
1.一种显示面板，其特征在于，包括：
基板，具有贯穿该基板的多个贯孔以及多个第一微结构，该些第一微结构位于该基板的第一表面上；
第一金属图案，包覆该基板的该第一表面以及该些贯孔位于该基板的部分，部分的该第一金属图案位于该些第一微结构内；
至少一膜层，设置于该基板的第二表面上，该第二表面和该第一表面彼此相对，该些贯孔贯穿该至少一膜层，该第一金属图案不覆盖该些贯孔位于该至少一膜层的部分；以及
导通结构，包括：
第一部分，设置于该第一金属图案上并接触该第一金属图案；
第二部分，位于该基板的第二表面上；以及
多个连通部分，该些连通部分分别与该些贯孔嵌合而贯穿该基板，该些连通部分分别连接于该第一部分与该第二部分之间。
2.如权利要求1所述的显示面板，其中该第一金属图案具有多个突起，该些突起的形状分别吻合该些第一微结构的形状。
3.如权利要求1所述的显示面板，其中该至少一膜层具有最远离该基板的该第二表面的第三表面，该第三表面具有多个第二微结构；以及
该显示面板另包括：第二金属图案，设置于该至少一膜层的该第三表面上，部分的该第二金属图案位于该些第二微结构内。
4.如权利要求3所述的显示面板，其中该些第一微结构分别与该些第二微结构错位设置，该些第一微结构沿该基板的法线方向于该基板的第一投影至少部分不重叠于该些第二微结构沿该法线方向于该基板的第二投影。
5.如权利要求3所述的显示面板，其中该些第一微结构中的一者的特征尺寸小于该第一部分与该第一金属图案的厚度的两倍，该些第一微结构中的一者的深度小于该第一表面与该第三表面之间的距离的二分之一或小于该第一部分与该第一金属图案的厚度。
6.如权利要求1所述的显示面板，其中部分的该些第一微结构位于该显示面板的显示区，该些贯孔以及部分的该些第一微结构位于该显示面板的非显示区。
7.如权利要求1所述的显示面板，其中该些第一微结构中的一者沿该基板的法线方向于该基板的第一投影形状包括点状、条状以及回路形(loop)，该些第一微结构中的一者沿第一方向的第二投影形状包括矩形、弓形(circular segment)、三角形以及梯形，该第一方向垂直于该法线方向。
8.如权利要求7所述的显示面板，其中该第一部分沿该法线方向于该基板的第三投影形状与该第一投影形状相交于第一位置，该第一投影形状于该第一位置的第一延伸方向垂直于该第三投影形状于该第一位置的第二延伸方向。
9.一种显示面板制作方法，包括：
形成多个第一微结构于基板的第一表面上；
形成至少一膜层于该基板的第二表面上，该第二表面和该第一表面彼此相对；以及
形成贯穿该基板以及该至少一膜层的多个贯孔；
形成第一金属图案，该第一金属图案包覆该基板的该第一表面以及该些贯孔位于该基板的部分，该第一金属图案不覆盖该些贯孔位于该至少一膜层的部分，部分的该第一金属图案位于该些第一微结构内；以及
形成导通结构，该导通结构包括第一部分、第二部分以及多个连通部分，该第一部分设置于该第一金属图案上并接触该第一金属图案，该第二部分位于该基板的第二表面上，该些连通部分分别与该些贯孔嵌合而贯穿该基板，该些连通部分分别连接于该第一部分与该第二部分之间。
10.如权利要求9所述的显示面板制作方法，另包括于形成该导通结构前，形成第一金属图案材料层，并图案化该第一金属图案材料层，以形成该第一金属图案，其中该第一金属图案与该第一部分完全重叠。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108128477A TWI707490B (zh) | 2019-08-12 | 2019-08-12 | 顯示面板及顯示面板製作方法 |
| TW108128477 | 2019-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129042A CN111129042A (zh) | 2020-05-08 |
| CN111129042B true CN111129042B (zh) | 2022-07-15 |
Family
ID=70492805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010078279.0A Active CN111129042B (zh) | 2019-08-12 | 2020-02-03 | 显示面板及显示面板制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111129042B (zh) |
| TW (1) | TWI707490B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113948544B (zh) * | 2021-10-15 | 2023-09-12 | 厦门天马微电子有限公司 | 显示面板、拼接屏和显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006163325A (ja) * | 2004-11-11 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 有機ｅｌディスプレイ |
| US8039314B2 (en) * | 2008-08-04 | 2011-10-18 | International Business Machines Corporation | Metal adhesion by induced surface roughness |
| CN202396084U (zh) * | 2011-12-12 | 2012-08-22 | 嘉联益科技股份有限公司 | 可挠性电路板 |
| CN203012296U (zh) * | 2012-12-13 | 2013-06-19 | 京东方科技集团股份有限公司 | 阵列基板和液晶显示装置 |
| CN106950763A (zh) * | 2017-03-28 | 2017-07-14 | 武汉华星光电技术有限公司 | 显示模组及终端 |
| CN107039377B (zh) * | 2017-06-16 | 2019-10-25 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| CN108897450B (zh) * | 2018-06-30 | 2021-12-03 | 广州国显科技有限公司 | 触控面板及其制作方法、显示装置 |
| CN109244086B (zh) * | 2018-09-29 | 2020-06-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN110034150B (zh) * | 2019-03-25 | 2020-11-27 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
-
2019
- 2019-08-12 TW TW108128477A patent/TWI707490B/zh active
-
2020
- 2020-02-03 CN CN202010078279.0A patent/CN111129042B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI707490B (zh) | 2020-10-11 |
| CN111129042A (zh) | 2020-05-08 |
| TW202107747A (zh) | 2021-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10090486B2 (en) | Frameless display device with concealed drive circuit board and manufacturing method thereof | |
| CN108538897B (zh) | 具有微盖层的显示装置及其制造方法 | |
| WO2018214727A1 (zh) | 柔性显示基板及其制作方法、显示装置 | |
| EP2395551B1 (en) | Thin film transistor substrate and method of fabricating the same | |
| WO2016090896A1 (en) | Touch display substrate, fabrication method and touch display device | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| US20140175467A1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| TWI584491B (zh) | 發光裝置與其製作方法 | |
| WO2018205604A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| CN113614816B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| JP7113757B2 (ja) | 表示基板、表示基板の製造方法、および表示装置 | |
| US11796913B2 (en) | Organic light-emitting display device and manufacturing method thereof | |
| CN111490053B (zh) | 阵列基板 | |
| WO2018223654A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2021136446A1 (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
| WO2020199756A1 (zh) | 阵列基板、其制备方法及显示装置 | |
| CN111081140A (zh) | 显示面板及显示面板制作方法 | |
| KR20090044892A (ko) | 표시장치의 제조방법 및 이에 의한 표시장치 | |
| US11094789B2 (en) | Thin film transistor and method for manufacturing the same, array substrate, and display device | |
| CN111129042B (zh) | 显示面板及显示面板制作方法 | |
| US20060240359A1 (en) | Patterning process and contact structure | |
| US11637159B2 (en) | Display panel and display device with completed covered hollowed regions in frame region | |
| US8614443B2 (en) | Display apparatus and method of manufacturing the same | |
| TWI423391B (zh) | 共通線結構與顯示面板及其製作方法 | |
| KR102592992B1 (ko) | 플렉서블 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |