JP7113757B2 - 表示基板、表示基板の製造方法、および表示装置 - Google Patents

表示基板、表示基板の製造方法、および表示装置 Download PDF

Info

Publication number
JP7113757B2
JP7113757B2 JP2018552877A JP2018552877A JP7113757B2 JP 7113757 B2 JP7113757 B2 JP 7113757B2 JP 2018552877 A JP2018552877 A JP 2018552877A JP 2018552877 A JP2018552877 A JP 2018552877A JP 7113757 B2 JP7113757 B2 JP 7113757B2
Authority
JP
Japan
Prior art keywords
layer
metal
display
conductive material
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018552877A
Other languages
English (en)
Other versions
JP2020526778A (ja
JP2020526778A5 (ja
Inventor
▲ウェイ▼贇 ▲黄▼
▲海▼▲剛▼ 青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020526778A publication Critical patent/JP2020526778A/ja
Publication of JP2020526778A5 publication Critical patent/JP2020526778A5/ja
Application granted granted Critical
Publication of JP7113757B2 publication Critical patent/JP7113757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05565—Only outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

〔関連出願の参照〕
本開示については、２０１７年７月１７日に出願された中国特許出願番号２０１７１０５８４６０３．４である出願を基礎とする優先権を主張し、当該基礎出願の内容をすべて本開示にとりこむものとする。
本開示は、有機発光表示の技術分野に関し、具体的には、表示基板、表示基板の製造方法、および表示装置に関している。
表示装置に用いられるパッドは、耐腐食性の弱い金属サブ層を含み、該金属サブ層がパッドの縁に暴露される。表示領域の電極にエッチングプロセスを行なう際に、暴露されている該金属サブ層を傷めて、さらにパッドおよび表示装置を傷める恐れがある。
上記問題の発生を防止するために、通常、画素定義層の材料、例えばポリイミド又はアクリルによって、パッドの縁を覆う。しかしながら、一般的には、画素定義層が比較的に厚いので、溶接の品質に影響を及ぼさないように、パッド領域を覆う画素定義層の薄型化が必要である。このような薄型化には、ハーフトーンマスクを介して行なう必要があり、その後、導電材料層の堆積および導電材料層のエッチングを行なうので、コストが高くなり且つプロセスが複雑になってしまう。
本開示の一つの形態において、表示領域と前記表示領域以外のパッド領域とを含む表示基板を提供し、前記パッド領域は、少なくとも一つのパッドを含み、前記パッドは、第１の金属サブ層と、前記第１の金属サブ層の上に積層され、耐腐食性が前記第１の金属サブ層の耐腐食性よりも強い第２の金属サブ層とを含む金属層と、前記金属層の側面を覆う導電材料層と、を備える。
本開示の他の実施案において、前記表示領域は、表示電極を含み、前記パッドの前記導電材料層は、前記表示領域の前記表示電極と同層に設置されている。
本開示の他の実施案において、前記表示電極は、アノードを含み、前記パッドの前記導電材料層は、前記アノードと同層に設置されている。
本開示の他の実施案において、前記表示領域は、ソースおよびドレインを有するトランジスタを含み、前記パッドの前記金属層は、前記表示領域の前記ソースおよびドレインと同層に設置されている。
本開示の他の実施案において、前記第１の金属サブ層は、アルミニウムを含み、前記第２の金属サブ層は、チタンを含む。
本開示の他の実施案において、前記金属層は、第３の金属サブ層をさらに含み、前記第１の金属サブ層は、前記第３の金属サブ層の上に積層され、前記第３の金属サブ層の耐腐食性は、前記第１の金属サブ層の耐腐食性よりも強い。
本開示の他の実施案において、前記第１の金属サブ層は、アルミニウムを含み、前記第２の金属サブ層および前記第３の金属サブ層は、いずれもチタンを含む。
本開示の他の実施案において、前記導電材料層は、第１の透明導電酸化物層と、金属材料層と、第２の透明導電酸化物層とを含む複数層構造である。
本開示の他の実施案において、前記第１又は第２の透明導電酸化物層は、酸化インジウムと、酸化スズと、酸化インジウムスズと、これらのうちの２種以上の混合物とからなる群の中のいずれか一つを含む。
本開示の他の実施案において、前記金属材料層は、銀を含む。
本開示の他の実施案において、前記第１又は第２の透明導電酸化物層は、酸化インジウムスズを含み、前記金属材料層は、銀を含む。
本開示の他の実施案において、前記パッドは、金球を含む異方性導電ペーストを有し、前記第２の金属サブ層は、前記金球を含む異方性導電ペーストと接触する。
本開示の他の形態において、上記のいずれか一項に記載の表示基板を含む表示装置を提供する。
本開示の他の形態において、表示領域と前記表示領域以外のパッド領域とを含む表示基板を製造する方法を提供し、パッド領域には、第１の金属サブ層と、前記第１の金属サブ層の上に積層され、耐腐食性が前記第１の金属サブ層の耐腐食性よりも強い第２の金属サブ層とを含む金属層を形成するステップと、前記金属層の側面を覆う導電材料層を形成するステップと、を含む。
本開示の他の実施案において、導電材料層を形成するステップは、少なくとも前記金属層の上面および側面を覆うプリ導電材料層を形成するステップと、前記プリ導電材料層の上にフォトレジストを塗布するステップと、マスクを介して前記フォトレジストを露出し現像して、前記プリ導電材料層の一部を暴露するステップであって、前記現像の後、前記金属層の側面の上のプリ導電材料層を覆うフォトレジストが少なくとも保留され、前記金属層の一部の上面の上のプリ導電材料層を覆うフォトレジストが少なくとも除去されるステップと、前記プリ導電材料層の暴露された部分をエッチングするステップと、残りのフォトレジストを除去するステップと、を含む。
本開示の他の実施案において、前記方法は、前記現像の後、前記表示領域中の前記プリ導電材料層の一部を覆うフォトレジストがさらに保留され、残りのフォトレジストを除去した後、前記表示領域中の前記プリ導電材料層の部分に表示電極を形成するステップをさらに含む。
本開示の他の実施案において、前記表示電極は、アノードを含み、前記パッド領域の前記導電材料層は、前記表示領域の前記アノードと同時に形成される。
本開示の他の実施案において、前記表示領域は、ソースおよびドレインをさらに含み、前記パッド領域の前記金属層は、前記表示領域の前記ソースおよびドレインと同時に形成される。
本開示の他の実施案において、前記方法は、前記プリ導電材料層の暴露された部分をエッチングした後、前記第２の金属サブ層の上に金球を含む異方性導電ペーストを形成するステップをさらに含む。
本開示の実施例の技術案をより明確に説明するために、以下、実施例の記載に用いられる図面を簡単に紹介する。明らかに、以下の記載における図面は、単に本開示の例示的実施例に過ぎず、当業者にとって、進歩性のある作業をせずに、これらの図面に基づいて他の図面を得られる。
表示基板のパッドの金属層が保護されない場合にエッチングされた様子を模式的に示す断面図である。 画素定義層の材料例えばポリイミド又はアクリルによってパッドの縁を覆う場合の表示基板を模式的に示す断面図である。 図３Ａ～３Ｅは、本開示の一つの実施案によって表示基板を製造する方法の各プロセスステップを行った後の表示基板を模式的に示す断面図であり、そのうち、図３Ａは、フォトレジストを塗布した後の断面図である。 図３Ｂは、マスクによってフォトレジストを覆うステップの断面図である。 図３Ｃは、露出し現像してプリ導電材料層の一部を暴露するステップの断面図である。 図３Ｄは、プリ導電材料層をエッチングする断面図である。 図３Ｅは、フォトレジストを除去するステップの断面図である。 本開示の一つの実施案に係わる表示基板を模式的に示す断面図である。
以下、本開示の具体的な実施例に基づき、本開示の実施例の技術案を明確的且つ完全に記載する。明らかに、記載する実施案及び／又は実施例は、本開示の一部の実施案及び／又は実施例であり、全ての実施案及び／又は実施例ではない。当業者が、本開示の実施案及び／又は実施例に基づいて、進歩性のある作業をせずに得られる全てのほかの実施案及び／又は実施例は、いずれも本開示の保護範囲に含まれる。
本開示では、具体的に特定しなければ、層と膜とは互いに置き換えて使ってもよく、パッドを下敷きと呼ぶ場合もある。「第１」、「第２」、「第３」のような用語は、相対的な重要度、示された技術特徴の数を指示または示唆するものと理解すべきではない。このため、「第１」、「第２」、「第３」で限定された技術特徴は、一つ又は複数の該特徴を含むと指示または示唆できる。
表示装置に用いられるパッドは、通常、金属層を含む。金属層は、通常、第１の金属サブ層と、前記第１の金属サブ層の上に積層される第２の金属サブ層とを含み、前記第１の金属サブ層の耐腐食性が前記第２の金属サブ層の耐腐食性よりも弱い。例えば、金属層は、耐腐食性が比較的に弱い第１の導電金属サブ層と、第１の導電金属サブ層の上において腐食性に抵抗するための耐腐食性が比較的に強い第２の金属サブ層と、第１の導電金属サブ層の下において基板への結合性を強めるための耐腐食性が比較的に強い第３の金属サブ層と、を含む複数層構造である。例えば、チタン層、アルミニウム層およびチタン層の複数層構造である。表示領域の電極にエッチングプロセスを行なう際に、パッド領域におけるパッドにおいて、耐腐食性が比較的に弱い第１の導電金属サブ層例えばアルミニウム層は、アンダーカットが発生し、この複数層構造がとても不安定になる。例えば、耐腐食性が比較的に強い第２の金属サブ層例えばチタン層は、その後のプロセスにおいて崩れて、移動の導電粒子になり、異なる信号線間に短絡が発生することになる。
関連技術における一つ又は複数の問題に鑑みて、本開示は、耐腐食性が比較的に弱い第１の導電金属サブ層例えばアルミニウム層にアンダーカットの発生を防止することで、耐腐食性が比較的に強い第２の金属サブ層例えばチタン層がその後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる表示基板、表示基板の製造方法、および表示装置を提供する。幾つの実施例では、本開示の表示基板の製造方法は、プロセスステップ及びコストを増加させない。
本開示の一つの形態において、表示基板を提供してもよい。前記表示基板は、表示領域と前記表示領域以外のパッド領域とを含む。前記パッド領域は、少なくとも一つのパッドを含む。前記パッドは、金属層と導電材料層とを備える。前記金属層は、第１の金属サブ層と、前記第１の金属サブ層の上に積層される第２の金属サブ層とを含む。前記第２の金属サブ層の耐腐食性は、前記第１の金属サブ層の耐腐食性よりも強い。前記導電材料層は、前記金属層の側面を覆う。
本開示の一つの実施案において、前記表示領域は、表示電極を含んでもよい。前記パッドの前記導電材料層は、前記表示領域の前記表示電極と同層に設置されている。
本開示の他の実施案において、前記表示電極は、アノードを含み、前記パッドの前記導電材料層は、前記アノードと同層に設置されている。
本開示の他の実施案において、前記表示領域は、ソースおよびドレインを含み、前記パッドの前記金属層は、前記表示領域の前記ソースおよびドレインと同層に設置されている。
以下、例を挙げて本開示を説明するために、以下の状況を例として、明細書の図面を参照しながら説明するが、本開示はこれに限られない。金属層は、表示基板におけるトランジスタのソースおよびドレインと同層に設置される層であり、かつ、チタン層、アルミニウム層およびチタン層を含む３層構造である；表示電極は、アノードである；導電材料層は、アノードと同層に設置され且つ同じパターニングプロセスによって形成されたアノード材料層である；導電材料層およびアノードは、ＩＴＯ層、銀層およびＩＴＯ層を含む３層構造である。トランジスタは、例えば薄膜トランジスタ（ＴＦＴ）であってもよい。変形の実施例では、金属層は、アルミニウム層と、アルミニウム層を覆うチタン層とを含む２層構造であってもよい。変形の実施例では、表示電極は、カソードであってもよく、導電材料層は、カソードと同じ材料を選択して同層に設置され、且つ同じパターニングプロセスによって形成されてもよい。
このため、以下の記載では、金属層をソースおよびドレイン金属層と呼ぶ場合もあり、導電材料層をアノード材料層と呼ぶ場合もあり、表示電極をアノードと呼ぶ場合もある。
表示基板の一般的な製造過程では、表示領域の電極にエッチングプロセスを行なう際に、パッド領域に形成されている金属層の腐食に耐えられない部分は、腐食されることになる。図１は、表示基板のパッド１００の金属層が保護されない場合、表示領域におけるアノードにエッチングプロセスを行なった様子を模式的に示す断面図である。
図１に示すように、表示基板は、パッド領域１０００と、前記パッド領域１０００以外の表示領域２０００とを含んでもよい。パッド領域１０００は、少なくとも一つのパッド１００を含んでもよい。パッド１００は、下地基板１０と、下地基板１０の上に形成された絶縁層２０と、絶縁層２０の上の金属層３０（３サブ層構造であり、下記の表示領域２０００におけるソースおよびドレイン金属層９４、９６に対応してもよく、同じサブ層について同じ図の例で示す）とを備えてもよい。表示領域２０００は、絶縁層２０の上の薄膜トランジスタ（ＴＦＴ）９０と、表示電極８０例えばアノード８０とを含んでもよい。表示電極は、例えば画素電極であってもよい。ＴＦＴ９０は、ゲート９１と、層間誘電体層９２と、能動層９３と、ソース９４と、ドレイン９６とを含んでもよい。ソース９４又はドレイン９６は、表示電極８０例えばアノード８０に接続される。ドレイン９６は、アノード８０に接続される。金属層３０は、耐腐食性が比較的に強い第３の金属サブ層３２と、耐腐食性が比較的に弱い第１の金属サブ層３４と、耐腐食性が比較的に強い第２の金属サブ層３６と、を含む複数層構造であってもよい。例えば、第１のチタン層３２、アルミニウム層３４および第２のチタン層３６の複数層構造である。第１の金属サブ層３４は、第３の金属サブ層３２と第２の金属サブ層３６との間に位置される。パッド１００は、表示装置のアノードにエッチングプロセスを行なった後、中間の第１の金属サブ層３４例えばアルミニウム層３４にアンダーカットが発生し、この複数層構造がとても不安定になる。例えば、上層の第２の金属サブ層３６例えば第２のチタン層３６は、その後のプロセスにおいて崩れて、移動の導電粒子になり、異なる信号線間に短絡が発生することになる。
図２は、画素定義層の材料例えばポリイミド又はアクリルによってパッド１００の縁を覆う場合の表示基板を模式的に示す断面図である。図１と同じ部材については、同じ符号で示すとともに、その詳しい説明を省略する。
上記の図１を参照して述べた問題の発生を防止するために、画素定義層の材料、例えばポリイミド又はアクリルによって、パッド１００の縁を覆う。しかしながら、一般的には、画素定義層７０が比較的に厚いので、溶接の品質に影響を及ぼさないように、薄くした画素定義層７５を形成するために、パッド領域１０００を覆う画素定義層の薄型化が必要である。このような薄型化には、例えばハーフトーンマスクを介して行なう必要があるので、コストが高くなり且つプロセスが複雑になってしまう。図における１５０、６５、６０は、それぞれ、他の回路基板例えばフレキシブルプリント配線板（ＦＰＣ）のパッド、金球および異方性導電ペーストを示す。
図３Ａ～３Ｅは、本開示の一つの実施案によって表示基板を製造する方法の各プロセスステップを行った後の表示基板を模式的に示す断面図であり、そのうち、図３Ａは、フォトレジスト５０を塗布した後の断面図であり、図３Ｂは、マスクによってフォトレジストを覆うステップの断面図であり、図３Ｃは、露出し現像してプリ導電材料層の一部を暴露するステップの断面図であり、図３Ｄは、プリ導電材料層をエッチングする断面図であり、図３Ｅは、フォトレジスト５０を除去するステップの断面図である。図１および図２と同じ部材については、同じ符号で示すとともに、その詳しい説明を省略する。
先ず、図３Ａ～３Ｅの左側のパッド領域１０００に基づいて、本開示の方法の一つの実施案を説明する。
図３Ａに示すように、本開示における表示基板を製造する方法は、
パッド領域１０００には、第１の金属サブ層３４と、第１の金属サブ層３４の上に積層され、耐腐食性が第１の金属サブ層３４の耐腐食性よりも強い第２の金属サブ層３６とを含む金属層３０を形成するステップと、
第２の金属サブ層３６の上にプリ導電材料層４０を形成するステップと、
プリ導電材料層４０の上にフォトレジスト５０を塗布するステップと、
を含む。
図３Ｂに示すように、次に、マスクＭによって前記フォトレジスト５０を覆う。覆われた箇所は、エッチングされたくないプリ導電材料層の部分であり、図において金属層３０の側面の上方である。即ち、金属層３０の側面上のプリ導電材料層４０が保留されたいものである。
図３Ｃに示すように、次に、露出し現像して、前記プリ導電材料層４０の一部を暴露する。そのうち、前記現像の後、前記金属層３０の側面の上のプリ導電材料層４０を覆うフォトレジスト５０が少なくとも保留され、前記金属層の一部の上面の上のプリ導電材料層を覆うフォトレジストが少なくとも除去される。
図３Ｄに示すように、次に、プリ導電材料層４０をエッチングする。フォトレジスト５０に覆われた部分の導電材料は保留され、他の部分はエッチングされて除去される。
図３Ｅに示すように、次に、残りのフォトレジスト５０を除去する。
本開示の方法は、表示基板の他の部材の製造プロセスと組み合わせてもよい。図３Ａ～３Ｅは、他の部材の製造プロセスを含む一つの実施案も模式的に示している。
現在、図の右側の表示領域２０００に基づいて説明する。
表示領域２０００は、表示電極８０を含んでもよい。パッド領域１０００の導電材料層４０は、表示領域２０００の表示電極８０と同時に形成でき、即ち同層に形成し、且つ同じパターニングプロセスによって形成される。図３Ａに示すように、プリ導電材料層４０は、表示領域２０００における表示電極８０を形成したい部分までに延びる。ここで、パッド領域１０００が表示領域２０００におけるプリ導電材料層と連続されると示したが、連続されなくてもよい。それらは、一つのステップ例えば堆積ステップに同層に形成されてもよいし、別々に形成されてもよい。図３Ｂに示すように、表示電極の部分にも、フォトレジスト５０の上方にマスクを設置する。図３Ｃに示すように、露出し現像して、金属層３０の側面の上のフォトレジスト及び表示電極８０におけるフォトレジストを保留する。図３Ｄに示すように、エッチングによって余計のプリ導電材料層を除去して、金属層３０の側面のプリ導電材料層４０及び表示電極８０における導電材料を保留する。図３Ｅに示すように、残りのフォトレジスト５０を除去して、金属層３０の側面を覆う導電材料層４０を形成するとともに、表示電極８０を形成する。
表示電極はアノード８０を含んでもよい。パッド領域１０００の導電材料層４０は、表示領域２０００のアノード８０と同時に形成でき、即ち同層に形成し、且つ同じパターニングプロセスによって形成される。図３Ａに示すように、プリ導電材料層４０は、表示領域２０００におけるアノード８０を形成したい部分までに延びる。ここで、パッド領域１０００が表示領域２０００におけるプリ導電材料層と連続されると示したが、連続されなくてもよい。それらは、一つのステップ例えば堆積ステップに同層に形成されてもよいし、別々に形成されてもよい。図３Ｂに示すように、アノード８０の部分にも、フォトレジスト５０の上方にマスクを設置する。図３Ｃに示すように、露出し現像して、金属層３０の側面の上のフォトレジスト及びアノード８０におけるフォトレジストを保留する。図３Ｄに示すように、エッチングによって余計のプリ導電材料層を除去して、金属層３０の側面のプリ導電材料層４０及びアノード８０における導電材料を保留する。図３Ｅに示すように、残りのフォトレジスト５０を除去して、金属層３０の側面を覆う導電材料層４０を形成するとともに、アノード８０を形成する。
この前に、パッド領域１０００の金属層３０は、表示領域２０００のトランジスタにおけるソースおよびドレインと同時に形成でき、即ち同層に形成し、且つ同じパターニングプロセスによって形成される。
これによって、アノードに対してエッチングプロセスを行なう際に、第１の金属サブ層例えばアルミニウム層３４におけるアンダーカットの発生を防止することができる。これにより、第２の金属サブ層例えば第２のチタン層３６は、その後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる。なお、金属層３０の側面を覆う導電材料層４０も導電接触領域に属し、金属層３０の導電性をさらに向上させることができる。
図４は、本開示の一つの実施案に係わる表示基板を模式的に示す断面図である。
図４に示すように、本開示の表示基板は、パッド領域１０００と、前記パッド領域１０００以外の表示領域２０００とを含んでもよい。パッド領域１０００は、少なくとも一つのパッド１００を含んでもよい。パッド１００は、下地基板１０と、下地基板１０の上に形成された絶縁層２０と、絶縁層２０の上の金属層３０とを備えてもよい。任意に選択できることとして、表示領域２０００は、絶縁層２０の上のＴＦＴ９０と、表示電極８０例えばアノード８０とを含んでもよい。ＴＦＴ９０は、ゲート９１と、層間誘電体層９２と、能動層９３と、ソース９４と、ドレイン９６とを含んでもよい。ソース９４又はドレイン９６は、表示電極８０例えばアノード８０に接続される。ドレイン９６は、アノード８０に接続される。金属層３０は、耐腐食性が比較的に強い第３の金属サブ層３２と、耐腐食性が比較的に弱い第１の金属サブ層３４と、耐腐食性が比較的に強い第２の金属サブ層３６と、を含む複数層構造であってもよい。例えば、第１のチタン層３２、アルミニウム層３４および第２のチタン層３６の複数層構造である。第１の金属サブ層３４は、第３の金属サブ層３２と第２の金属サブ層３６との間に位置される。
図４では、第１のチタン層３２、アルミニウム層３４および第２のチタン層３６の３層構造を示したが、当業者であれば理解できるように、金属層３０は、耐腐食性が比較的に弱い第１の金属サブ層３４と、耐腐食性が比較的に強い第２の金属サブ層３６との両方のみを含む２層構造であってもよい。第２の金属サブ層３６は、第１の金属サブ層３４を覆う。例えば、金属層３０は、アルミニウム層３４およびチタン層３６の２層構造であってもよい。チタン層３６は、アルミニウム層３４を覆う。
図４に示すように、金属層３０の側面は、アノード材料層４０に覆われている。このように、アノードに対してエッチングプロセスを行なう際に、第１の金属サブ層例えばアルミニウム層３４におけるアンダーカットの発生を防止することができる。これにより、第２の金属サブ層例えば第２のチタン層３６は、その後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる。なお、金属層３０の側面を覆う導電材料層４０も導電接触領域に属し、金属層３０の導電性をさらに向上させることができる。
本開示の一つの実施案において、金属層３０は、第１のチタン層３２、アルミニウム層３４および第２のチタン層３６を含む複数層構造であってもよい。アルミニウム層３４は、第１のチタン層３２と第２のチタン層３６との間に位置される。第１のチタン層３２の厚さは、４００～１０００Åであってもよい。アルミニウム層３４の厚さは、４０００～８０００Åであってもよい。第２のチタン層の厚さは、４００～１０００Åであってもよい。第１のチタン層３２の厚さと第２のチタン層３６の厚さとは、同じであってもよいし、異なってもよい。
本開示の一つの実施案において、金属層３０がアルミニウム層３４およびチタン層３６の２層構造である場合、チタン層３６の厚さは、４００～１０００Åであってもよく、アルミニウム層３４の厚さは、４０００～８０００Åであってもよい。
本開示の他の実施案において、アノード材料層４０は、第１の透明導電酸化物層と、金属材料層と、第２の透明導電酸化物層とを含む複数層構造であってもよい。金属材料層は、第１の透明導電酸化物層と第２の透明導電酸化物層との間に位置される。第１の透明導電酸化物層の厚さは、５０～１００Åであってもよい。金属材料層の厚さは、８００～２０００Åであってもよい。第２の透明導電酸化物層の厚さは、５０～１００Åであってもよい。第１の透明導電酸化物層の厚さと第２の透明導電酸化物層の厚さとは、同じであってもよいし、異なってもよい。
本開示の他の実施案において、第１又は第２の透明導電酸化物層における透明導電酸化物は、同じであってもよいし、異なってもよい。そして、第１又は第２の透明導電酸化物層は、酸化インジウムと、酸化スズと、酸化インジウムスズと、これらのうちの２種以上の混合物とからなる群の中のいずれか一つを含んでもよい。
本開示の他の実施案において、金属材料層は、銀を含んでもよく、例えば銀である。例えば、アノード材料層は、第１の酸化インジウムスズ（ＩＴＯ）層、銀層および第２の酸化インジウムスズ（ＩＴＯ）層を含んでもよい。銀層は、第１のＩＴＯ層と第２のＩＴＯ層との間に位置される。
本開示の他の実施案において、表示基板は、アクティブマトリックス発光基板又はパッシブマトリックス発光基板であってもよい。
本開示の他の実施案において、パッド１００は、第２の金属サブ層３６の上の金球６５を含む異方性導電ペースト６０によって、他の回路基板のパッド１５０と粘着されてもよい。第２の金属サブ層３６は、金球６５を含む異方性導電ペースト６０と接触する。
本開示のパッドは、集積回路基板またはフレキシブルプリント配線板に接続するために用いられてもよく、例えば、集積回路基板又はフレキシブルプリント配線板のパッド１５０に電気的に接続する。
本開示の他の実施案において、表示領域は、表示電極８０を含んでもよい。パッド１００の導電材料層４０は、表示領域の表示電極８０と同層に形成され且つ同じパターニングプロセスによって形成される。これによって、プロセスステップ及びコストを増加させることなく、パッド１００の導電材料層４０を形成することができる。
本開示の他の実施案において、表示電極はアノード８０を含んでもよい。パッドのアノード材料層４０は、アノード８０と同層に形成され且つ同じパターニングプロセスによって形成される。これによって、プロセスステップ及びコストを増加させることなく、パッド１００のアノード材料層４０を形成することができる。
本開示の他の実施案において、表示領域は、さらにトランジスタ例えばＴＦＴを含み、トランジスタは、ソース９４／ドレイン９６を含む。パッド１００の金属層３０は、表示領域のソース９４／ドレイン９６と同層に形成され且つ同じパターニングプロセスによって形成される。これによって、プロセスステップ及びコストを増加させることなく、パッド１００の金属層３０を形成することができる。
本開示の他の実施案において、表示基板を製造する方法は、金属層３０の側面の上のフォトレジストを除去した後、第２の金属サブ層３６の上に金球６５を含む異方性導電ペースト６０を形成することをさらに含んでもよい。
本開示のパッド１００は、異方性導電ペースト６０を介して集積回路基板またはフレキシブルプリント配線板に接続されてもよく、例えば、集積回路基板又はフレキシブルプリント配線板のパッド１５０に電気的に接続する。
本開示の表示装置は、本開示の表示基板を含んでもよい。
本開示の表示基板は、アクティブマトリックス発光基板又はパッシブマトリックス発光基板を含んでもよい。本開示の表示装置は、アクティブマトリックス発光表示装置およびパッシブマトリックス発光表示装置を含んでもよい。
本開示の表示基板、表示基板の製造方法、および表示装置によれば、プロセスステップ及びコストを増加させることなく、中間の第１の金属サブ層例えばアルミニウム層３４におけるアンダーカットの発生を防止することができる。これにより、上層の第２の金属サブ層例えば第２のチタン層３６は、その後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる。
金属層３０は、第１のチタン層３２、アルミニウム層３４および第２のチタン層３６を含む複数層構造である場合、本開示の表示基板、表示基板の製造方法、および表示装置によれば、中間のアルミニウム層３４におけるアンダーカットの発生を防止することができる。これにより、第２のチタン層３６は、その後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる。
なお、金属層３０の側面を覆う導電材料層４０例えばアノード導電材料４０も導電接触領域に属し、金属層３０の導電性をさらに向上させることができる。
本開示の表示基板、表示基板の製造方法、および表示装置によれば、耐腐食性が比較的に弱い第１の金属サブ層例えばアルミニウム層におけるアンダーカットの発生を防止することができ、これにより、耐腐食性が比較的に強い第２の金属サブ層例えばチタン層は、その後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる。幾つの実施例では、本開示の表示基板の製造方法は、プロセスステップ及びコストを増加させない。
前記金属層がチタン層、アルミニウム層およびチタン層を含む複数層構造である場合、本開示の表示基板、表示基板の製造方法、および表示装置によれば、中間のアルミニウム層におけるアンダーカットの発生を防止することができ、これにより、上層のチタン層は、その後のプロセスに崩れて移動の導電粒子になり、異なる信号線間に短絡が発生するという問題を防止することができる。
なお、前記金属層の前記側面を覆う導電材料層も導電接触領域に属し、前記金属層の導電性をさらに向上させることができる。
明らかに、当業者は、本開示の精神と範囲を逸脱することなく、本開示の実施例に対して様々な変更や変形をすることができる。このように、本開示のこれらの変更や変形が本開示の請求項及びその同等の技術の範囲内に含まれるものであれば、本開示は、これらの変更と変形を含むことを意図とする。
１０ 下地基板
２０ 絶縁層
３０ 金属層
３２ 第３の金属サブ層
３４ 第１の金属サブ層
３６ 第２の金属サブ層
４０ プリ導電材料層
５０ フォトレジスト
６０ 異方性導電ペースト
６５ 金球
７０ 画素定義層
７５ 画素定義層
８０ 表示電極
９０ 薄膜トランジスタ（ＴＦＴ）
９１ ゲート
９２ 層間誘電体層
９３ 能動層
９４ ソース金属層
９６ ドレイン金属層
１００ パッド
１５０ パッド
１０００ パッド領域
２０００ 表示領域

Claims (4)

  1. 表示電極を含む表示領域と前記表示領域以外のパッド領域とを含む表示基板であって、
    前記表示領域は、ソースおよびドレインを有するトランジスタを含み、
    前記パッド領域は、少なくとも一つのパッドを含み、
    前記パッドは、
    前記表示領域の前記ソースおよびドレインと同層に設置されている金属層であって、第１の金属サブ層と、前記第１の金属サブ層の上に積層され、耐腐食性が前記第１の金属サブ層の耐腐食性よりも強い第２の金属サブ層とを含む金属層と、
    前記表示領域の前記表示電極と同層に設置され、前記表示領域の前記ソースおよびドレインと同層に設置されている前記金属層の側面を覆い、前記表示領域の前記ソースおよびドレインと同層に設置されている前記金属層の少なくとも一部の上面を覆わない導電材料層と、
    を備え、
    前記表示電極は、アノードを含み、
    前記パッドの前記導電材料層は、前記アノードと同層に設置されており、
    前記第１の金属サブ層は、アルミニウムを含み、
    前記第２の金属サブ層は、チタンを含む、
    ことを特徴とする表示基板。
  2. 前記金属層は、第３の金属サブ層をさらに含み、
    前記第１の金属サブ層は、前記第３の金属サブ層の上に積層され、
    前記第３の金属サブ層の耐腐食性は、前記第１の金属サブ層の耐腐食性よりも強い、
    ことを特徴とする請求項１に記載の表示基板。
  3. 請求項１または２に記載の表示基板を含む、
    ことを特徴とする表示装置。
  4. 表示電極を含む表示領域と前記表示領域以外のパッド領域とを含む表示基板を製造する方法であって、
    前記表示領域は、ソースおよびドレインを有するトランジスタを含み、
    パッド領域には、前記表示領域の前記ソースおよびドレインと同時に形成される金属層であって、第１の金属サブ層と、前記第１の金属サブ層の上に積層され、耐腐食性が前記第１の金属サブ層の耐腐食性よりも強い第２の金属サブ層とを含む金属層を形成するステップと、
    前記表示領域の前記ソースおよびドレインと同時に形成された前記金属層の側面を覆う導電材料層を形成するステップと、
    を含み、
    導電材料層を形成するステップは、
    少なくとも前記金属層の上面および側面を覆うプリ導電材料層を形成するステップと、
    前記プリ導電材料層の上にフォトレジストを塗布するステップと、
    マスクを介して前記フォトレジストを露出し現像して、前記プリ導電材料層の一部を暴露するステップであって、前記現像の後、前記金属層の側面の上のプリ導電材料層を覆うフォトレジストが少なくとも保留され、前記金属層の一部の上面の上のプリ導電材料層を覆うフォトレジストが少なくとも除去されるステップと、
    前記プリ導電材料層の暴露された部分をエッチングするステップと、
    残りのフォトレジストを除去するステップと、
    を含み、
    前記現像の後、前記表示領域中の前記プリ導電材料層の一部を覆うフォトレジストがさらに保留され、残りのフォトレジストを除去した後、前記表示領域中の前記プリ導電材料層の部分に表示電極を形成し、
    前記表示電極は、アノードを含み、
    前記パッド領域の前記導電材料層は、前記表示領域の前記アノードと同時に形成される、
    ことを特徴とする方法。
JP2018552877A 2017-07-17 2018-01-10 表示基板、表示基板の製造方法、および表示装置 Active JP7113757B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710584603.4A CN109273483B (zh) 2017-07-17 2017-07-17 显示基板及其制备方法和显示装置
CN201710584603.4 2017-07-17
PCT/CN2018/072071 WO2019015270A1 (zh) 2017-07-17 2018-01-10 显示基板及其制备方法和显示装置

Publications (3)

Publication Number Publication Date
JP2020526778A JP2020526778A (ja) 2020-08-31
JP2020526778A5 JP2020526778A5 (ja) 2020-12-17
JP7113757B2 true JP7113757B2 (ja) 2022-08-05

Family

ID=65015651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018552877A Active JP7113757B2 (ja) 2017-07-17 2018-01-10 表示基板、表示基板の製造方法、および表示装置

Country Status (5)

Country Link
US (1) US10756034B2 (ja)
EP (1) EP3457438A4 (ja)
JP (1) JP7113757B2 (ja)
CN (1) CN109273483B (ja)
WO (1) WO2019015270A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005377B (zh) * 2019-03-26 2023-04-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111682050B (zh) * 2020-06-22 2022-04-01 武汉华星光电半导体显示技术有限公司 触控显示装置及其制造方法
CN111708465B (zh) * 2020-07-08 2023-07-25 武汉华星光电半导体显示技术有限公司 触控显示装置及其制造方法
CN112002251B (zh) * 2020-08-06 2022-05-31 Tcl华星光电技术有限公司 显示面板及其制备方法
CN111916463B (zh) * 2020-08-20 2023-03-24 武汉华星光电技术有限公司 阵列基板、其制备方法及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267595A (ja) 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
US20110084257A1 (en) 2009-10-09 2011-04-14 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
JP2014145857A (ja) 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
US20160020422A1 (en) 2014-07-16 2016-01-21 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988159B2 (ja) * 1992-11-13 1999-12-06 日本電気株式会社 液晶表示装置
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP4036154B2 (ja) 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR101232549B1 (ko) * 2005-12-29 2013-02-12 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
CN101645456A (zh) * 2008-08-06 2010-02-10 奇美电子股份有限公司 电子装置、薄膜晶体管、显示装置及导体接触工艺
BRPI0920935A2 (pt) * 2008-11-26 2019-09-24 Sharp Kk dispositivo de video
JP5624061B2 (ja) * 2009-03-05 2014-11-12 コーニンクレッカ フィリップス エヌ ヴェ 直列接続されたｏｌｅｄ
WO2013011602A1 (ja) * 2011-07-19 2013-01-24 パナソニック株式会社 表示装置、及び表示装置の製造方法
CN102496616B (zh) * 2011-11-28 2016-04-27 日月光半导体制造股份有限公司 具有整合被动元件的半导体元件及其制造方法
KR101980766B1 (ko) 2012-12-27 2019-05-21 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치
KR102077144B1 (ko) * 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
EP2966705B1 (en) * 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102230692B1 (ko) * 2014-07-29 2021-03-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JPWO2016075791A1 (ja) * 2014-11-13 2017-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10032844B2 (en) * 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102377531B1 (ko) 2015-01-23 2022-03-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101879180B1 (ko) 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106338866B (zh) * 2016-10-18 2019-08-02 武汉华星光电技术有限公司 一种液晶面板的焊盘区域结构
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267595A (ja) 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
US20110084257A1 (en) 2009-10-09 2011-04-14 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
JP2014145857A (ja) 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
US20160020422A1 (en) 2014-07-16 2016-01-21 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN109273483B (zh) 2021-04-02
JP2020526778A (ja) 2020-08-31
US20190189573A1 (en) 2019-06-20
CN109273483A (zh) 2019-01-25
WO2019015270A1 (zh) 2019-01-24
EP3457438A1 (en) 2019-03-20
US10756034B2 (en) 2020-08-25
EP3457438A4 (en) 2020-03-11

Similar Documents

Publication Publication Date Title
JP7113757B2 (ja) 表示基板、表示基板の製造方法、および表示装置
CN109375405B (zh) 显示面板及其制作方法、显示装置
US12022697B2 (en) Display panel, display apparatus, and method of fabricating the display panel
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
CN111864067B (zh) 可拉伸显示面板及其制造方法、显示装置
WO2016176956A1 (zh) 有机发光显示面板及其制备方法、显示装置
CN108550588B (zh) 显示面板、显示面板的制造方法和显示装置
CN110165074B (zh) 显示面板及其制作方法
KR20000062586A (ko) 액정 표시 장치 및 그 제조 방법
KR20040048321A (ko) 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
WO2018223654A1 (zh) 阵列基板及其制作方法和显示装置
EP3459116B1 (en) Pixel unit, array substrate, and display device, and fabrication methods thereof
CN110416227B (zh) 显示基板及其制备方法、显示装置
CN111354768A (zh) 显示装置和制造该显示装置的设备
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
JP2007010956A (ja) 表示装置およびその製造方法。
KR20160008023A (ko) 유기전계발광 표시장치 및 그 제조 방법
CN109801948B (zh) 一种柔性显示面板及其制备方法，柔性显示装置
US20210408474A1 (en) Display substrate, display apparatus, and method of fabricating display substrate
CN111129042B (zh) 显示面板及显示面板制作方法
JP2001343659A (ja) アクティブマトリクス型液晶表示パネルおよびその製造方法
WO2022267189A1 (zh) 显示面板及其制备方法
US20230105052A1 (en) Display substrate, method for manufacturing same, and display apparatus
US20110242778A1 (en) Electrical Connections for Anodized Thin Film Structures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150