CN101645456A - 电子装置、薄膜晶体管、显示装置及导体接触工艺 - Google Patents

Abstract

本发明涉及电子装置、薄膜晶体管、显示装置及导体接触工艺。一种电子装置至少具有配置于衬底上的导体图案。此导体图案包括实质纯铝层以及铝镍镧合金层。实质纯铝层配置于衬底上。铝镍镧合金层则配置于实质纯铝层上。此电子装置的制作成本低廉、电性良好且制作良率佳。

Description

电子装置、薄膜晶体管、显示装置及导体接触工艺

技术领域

本发明是有关于一种电子装置、薄膜晶体管、显示装置及导体接触工艺，且特别是有关于一种具有多层金属结构的电子装置、薄膜晶体管、显示装置及导体接触工艺。

背景技术

在一般的半导体工艺或液晶显示器的金属化工艺中，一般是选用铝(Al)、钼(Mo)、钽(Ta)、铬(Cr)、钨(W)等金属或其合金做为金属层的材料，其中又以铝为最常用。铝是地球上含量最丰富的金属，其价格便宜且具有多项特点，如电阻系数低、对基板的附着性(adhesion)佳、且蚀刻特性(etchingcharacteristics)好。以常见的开关元件薄膜晶体管为例，就常以铝作为栅极与源/漏极金属层的材质。

然而，若以单层铝作为栅极时，则铝接触大气之后会产生氧化物。当使用蚀刻液进行蚀刻时，所产生的铝氧化物将无法有效地被蚀刻液蚀刻。此外，若以单层铝作为源/漏极，在铝层之上形成铟锡氧化物等氧化物导电层时，铝的表面常会被腐蚀而使铝与氧化物导电层的接触阻抗过大。为了避免产生铝氧化物或是避免铝被腐蚀的问题，通常会在铝层之上形成另一层金属层而形成多层金属的结构。

一般来说，多层金属的结构多以铝与钼(Mo)或是钼合金而形成。以铝与钼或其合金所构成的多层金属结构虽有助于蚀刻工艺的进行，也可降低金属层与氧化物导电层间的阻抗。然而，钼是贵金属材料，其靶材成本比其他金属高出许多。此外，制造薄膜晶体管时，必须进行干式蚀刻工艺形成接触窗，以使氧化物导电层与多层金属结构的漏极接触。此时，钼会受到六氟化硫(SF₆)等蚀刻气体的腐蚀而使氧化物导电层与钼之间仅在所蚀刻出的开口周围形成环状接触。整体而言，铝与钼或其合金所构成的多层金属结构应用于半导体元件或是相关电子装置时，仍有成本无法降低且工艺良率不高的情形。

发明内容

本发明提供一种电子装置，以解决公知的电子装置中多层金属结构的高成本问题。

本发明另提供一种薄膜晶体管，以提升薄膜晶体管的工艺良率。

本发明又提供一种显示装置，其具有低制作成本以及高工艺良率。

本发明更提供一种导体接触工艺，可提高导体接触的良率。

本发明提出一种电子装置以及一种显示装置。此电子装置与此显示装置皆至少具有配置于衬底上的导体图案。此导体图案包括实质纯铝层以及铝镍镧合金层。实质纯铝层配置于衬底上。铝镍镧合金层则配置于实质纯铝层上。

本发明的一实施例的电子装置及显示装置中，上述的铝镍镧合金层中，镍的含量介于0.1wt％～6wt％。

本发明的一实施例的电子装置及显示装置中，上述的铝镍镧合金层中，镧的含量介于0.1wt％～2wt％。

本发明的一实施例的电子装置及显示装置中，更包括氧化物导电层，配置于铝镍镧合金层上，且氧化物导电层与铝镍镧合金层直接接触。此外，氧化物导电层的材质包括铟锡氧化物或铟锌氧化物。

本发明的一实施例的电子装置及显示装置中，上述的电子装置更包括配置于实质纯铝层之下的导电层，以使实质纯铝层夹于导电层以及铝镍镧合金层之间。其中，导电层的材质包括氮化钼或钼。

本发明的一实施例的电子装置及显示装置中，上述的实质纯铝层之中铝的含量大于等于99.0wt％。

本发明的一实施例的电子装置及显示装置中，上述的铝镍镧合金的阻抗为3-5μΩ-cm。

本发明的一实施例的电子装置及显示装置中，上述的实质纯铝层的厚度与铝镍镧合金层的厚度之间的比例为10∶1。

本发明的一实施例的电子装置及显示装置中，上述的铝镍镧合金层的厚度为200～500

本发明更提出一种薄膜晶体管，其适于配置于基板上。此薄膜晶体管包括栅极、栅绝缘层、半导体层以及源极与漏极。栅极配置于基板上，且栅极包括第一实质纯铝层以及第一铝镍镧合金层，其中第一实质纯铝层位于第一铝镍镧合金层以及基板之间。栅绝缘层配置于基板上并覆盖栅极。半导体层配置于栅极上方的栅绝缘层上。源极与漏极配置于半导体层上，源极与漏极分别对应于栅极的两侧。

本发明再提出一种薄膜晶体管，其适于配置于基板上。此薄膜晶体管包括栅极、栅绝缘层、半导体层以及源极与漏极。栅极配置于基板上。栅绝缘层配置于基板上并覆盖栅极。半导体层配置于栅极上方的栅绝缘层上。源极与漏极配置于半导体层上，源极与漏极分别对应于栅极的两侧。源极与漏极由导电层、第二实质纯铝层以及第二铝镍镧合金层依序迭置所组成，且导电层与半导体层接触。

本发明的一实施例的薄膜晶体管中，上述的第一铝镍镧合金层中，镍的含量介于0.1wt％～6wt％。

本发明的一实施例的薄膜晶体管中，上述的第一铝镍镧合金层中，镧的含量介于0.1wt％～2wt％。

本发明的一实施例的薄膜晶体管中，上述的导电层的材质包括氮化钼或是钼。

本发明的一实施例的薄膜晶体管中，上述的第二实质纯铝层的厚度与第二铝镍镧合金层的厚度之间的比例可以为10∶1。

本发明的一实施例的薄膜晶体管中，上述的第二铝镍镧合金层的厚度例如为200～500

本发明的一实施例的薄膜晶体管中，上述的第一铝镍镧合金层与第二铝镍镧合金层的阻抗实质上为3-5μΩ-cm。

本发明的一实施例的薄膜晶体管中，上述的第二铝镍镧合金层中，镍的含量例如介于0.1wt％～6wt％。

本发明的一实施例的薄膜晶体管中，上述的第二铝镍镧合金层中，镧的含量大致介于0.1wt％～2wt％。

本发明的一实施例的薄膜晶体管中，上述的第一实质纯铝层与第二实质纯铝层之中铝的含量大于等于99.0wt％。

本发明的一实施例的薄膜晶体管中，更包括配置于基板上的保护层，且保护层覆盖源极与漏极。保护层例如具有一开口，其中开口暴露漏极的部分区域。此外。薄膜晶体管更包括氧化物导电层，配置于保护层上，且氧化物导电层通过开口与漏极的第二铝镍镧合金层直接接触。氧化物导电层的材质例如为铟锡氧化物或铟锌氧化物。

本发明的一实施例的薄膜晶体管中，上述的第一实质纯铝层的厚度与第一铝镍镧合金层的厚度之间的比例为10∶1。

本发明的一实施例的薄膜晶体管中，上述的第一铝镍镧合金层的厚度为200～500

本发明又提出一种导体接触工艺，其包括下列步骤。在一基板上形成第一图案化金属层。在基板上形成覆盖第一图案化金属层的第一绝缘层。在第一绝缘层上形成第二图案化金属层，其中第一图案化金属层与第二图案化金属层至少其中之一包括实质纯铝层以及配置于实质纯铝层上的铝镍镧合金层。在第一绝缘层上形成覆盖第二图案化金属层的第二绝缘层。在第二绝缘层上形成图案化掩模层，其中图案化掩模层具有开口与薄化区。开口位于第一图案化金属层上方，而薄化区位于第二图案化金属层上方，且图案化掩模层在薄化区的部分的厚度小于在其他部分的厚度。以图案化掩模层为掩模而进行一蚀刻工艺，以移除第一绝缘层与二绝缘层位于该开口下方的部分而暴露第一图案化金属层的部分区域，并移除图案化掩模层的薄化区与第二绝缘层位于薄化区下方的部分而暴露第二图案化金属层的部分区域。移除图案化掩模层。在第二绝缘层上形成一图案化导体层，其中图案化导体层直接接触第一图案化金属层与第二图案化金属层被暴露的部分区域。

在本发明的一实施例的导体接触工艺中，形成图案化掩模层的方法包括于基板上形成一光致抗蚀剂材料层以及进行一光刻工艺。光致抗蚀剂材料层覆盖第二绝缘层，而光刻工艺中使用一半透光掩模，以将光致抗蚀剂材料层图案化成图案化掩模层。

在本发明的一实施例的导体接触工艺中，形成第一图案化金属层的方法包括于基板上依序形成实质纯铝材料层以及铝镍镧合金材料层，并图案化实质纯铝材料层以及铝镍镧合金材料层。

在本发明的一实施例的导体接触工艺中，形成第二图案化金属层的方法包括于基板上依序形成一导电层、一实质纯铝材料层以及一铝镍镧合金材料层，并图案化导电层、第一实质纯铝材料层以及第一铝镍镧合金材料层。

在本发明的一实施例的导体接触工艺中，上述的蚀刻工艺包括一各向异性蚀刻工艺。

本发明于实质纯铝层上形成铝镍镧合金层以构成多层金属结构，作为电子装置、薄膜晶体管或是显示装置的导体层。由于，铝镍镧合金不易氧化，具有抗等离子体气体六氟化硫的特性，故铝镍镧合金层与氧化物导电层或其他导体层之间的接触阻抗较低。因此，将实质纯铝层与铝镍镧合金层的多层金属层应用于电子装置、薄膜晶体管与显示装置有助于提升其电性品质，且制作良率也相对较高。此外，铝、镍、镧等金属相较于钼或钼合金而言，是较便宜的金属材质，因而本发明的材料成本低廉。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为本发明的一实施例的显示装置。

图2A～2F绘示为图1的显示装置的局部区域140的制作流程。

图3A～图3H绘示为本发明的一实施例的导体接触工艺。

【主要元件符号说明】

100：显示装置            110：第一基板

120：第二基板            130：显示介质

140：局部区域            210、310：基板

220：导体图案            220A：栅极

220B：电容电极           222、324：第一铝镍镧合金层

224、322：第一实质纯铝层 230：栅绝缘层

240：半导体层            250A：源极

250B：漏极               252、346：第二铝镍镧合金层

254、344：第二实质纯铝层 256、342：导电层

260：薄膜晶体管          270：保护层

272：平坦层              274、364：开口

280：外部电极            320：第一图案化金属层

330：第一绝缘层          340：第二图案化金属层

350：第二绝缘层          360：光致抗蚀剂材料层

362：图案化掩模层        366：薄化区

370：图案化导体层

具体实施方式

图1绘示为本发明之一实施例的显示装置。请参照图1，显示装置100包括第一基板110、第二基板120以及位于第一基板110与第二基板120之间的显示介质130。举例而言，当显示装置100为一液晶显示装置时，第一基板110例如是有源元件阵列基板，第二基板120例如是彩色滤光片，而显示介质130例如是液晶层。当然，显示装置100也可以是等离子体显示装置、有机电激发光显示装置或其他种类的显示装置。当显示装置100为有机电激发光显示装置时，也可仅具有一第一基板110及配置于第一基板110上并作为显示介质130的有机发光层。本实施例在此将第一基板110视为液晶显示装置的有源元件阵列基板以进行说明。第一基板110上具有多个可传输电子讯号的导体图案，以传输电子讯号使显示装置100达到画面显示的功能。这些导体图案例如是数据线、扫描线、电容电极、导电接垫以及薄膜晶体管的栅极、源极与漏极等。

由现有技术可知，若以低电阻系数的铝制作第一基板110上的导体图案，则可提供良好的讯号传输品质，且也可降低显示装置100的制作成本。然而，单层铝金属会受到其他蚀刻工艺或是薄膜沉积工艺影响而被腐蚀或氧化，进而与其他导体材料间产生大的接触阻抗。因此，有许多利用其他金属层与铝金属层结合成多层金属结构的概念相继被提出，例如以钼层或钼合金层与铝金属层结合。然而，钼为贵金属，所需成本太高，且钼会受到等离子体气体六氟化硫的腐蚀，而影响半导体元件的工艺良率。因此，本实施例在此提出利用铝镍镧合金层与实质纯铝层的多层金属结构以解决公知的导体图案无法兼顾高电性品质与低成本花费的问题。当然，本发明并不限定将铝镍镧合金层与实质纯铝层的多层金属结构应用于显示装置中。在其他实施例中，铝镍镧合金层与实质纯铝层的多层金属结构也可以应用于各种电子装置或其他电子产品的导体图案当中。

本实施例以铝镍镧合金层与实质纯铝层的多层金属结构作为显示装置100的局部区域140的导体图案来进行说明。图2A～2F绘示为图1的显示装置的局部区域的制作流程。首先，请参照图2A，于一衬底210上形成导体图案220。形成导体图案220的方法例如是在基板210上依序全面沉积实质纯铝材料(未绘示)及铝镍镧合金材料(未绘示)，并进行图案化工艺以形成导体图案220。导体图案220是由第一铝镍镧合金层222与第一实质纯铝层224所构成，且第一实质纯铝层224夹于第一铝镍镧合金层222与基板210之间。在本实施例中，导体图案220包括栅极220A与电容电极220B，而在其他实施例中，导体图案220还可以包括扫描线、数据线等其他金属导线。

进行图案化工艺形成导体图案220时，第一实质纯铝层224未直接暴露于空气中，而使导体图案220不致因铝与空气间反应而产生氧化层。因此，导体图案220具有高工艺良率。另外，第一铝镍镧合金层222中，镍的含量介于0.1wt％～6wt％，而镧的含量介于0.1wt％～2wt％。由如此的组成成分所构成的铝镍镧合金的阻抗大致为3-5μΩ-cm。此外，第一实质纯铝层224之中铝的含量大于等于99.0wt％，且第一实质纯铝层224的厚度与第一铝镍镧合金层222的厚度之间的比例为10∶1。在此实施例中，第一铝镍镧合金层222的厚度为200～500

接着，请参照图2B，在导体图案220上形成栅绝缘层230。形成栅绝缘层230的方式例如是进行化学气相沉积(Chemical Vapor Deposition，CVD)工艺，将氧化硅、氮化硅或是氮氧化硅等绝缘材质形成于基板210上，并覆盖住导体图案220。第一铝镍镧合金层222不会与空气或是其他气体反应而氧化，因此导体图案220的表面可以保有良好的导电性。若欲以导体图案220与其他导线接触时，不容易发生接触不良的问题。

再来，请参照图2C，在栅极220A上方形成半导体层240。半导体层240的形成方式例如是先进行一化学气相沉积工艺，将非晶硅沉积于栅绝缘层230上，接着进行一掺杂工艺及图案化工艺，以形成在栅极220A上方的半导体层240。其中，掺杂工艺可使半导体层240中含有掺质的部分具有较低的接触阻抗。然而，在其他实施例中，半导体层240的形成方式也可以不需进行掺杂工艺而仅以本征非晶硅构成半导体层240。

然后，请参照图2D，在半导体层240上形成另一导体图案，其包括源极250A与漏极250B。形成源极250A与漏极250B的方法例如是进行一沉积工艺以将导电材料、实质纯铝材料以及铝镍镧合金材料依序形成于基板210上。之后，通过图案化工艺将这些金属材料图案化，以形成位于栅极220A两侧的源极250A与漏极250B。此时，源极250A与漏极250B例如是由导电层256、第二实质纯铝层254及第二铝镍镧合金层252依序迭置的多层金属结构所构成。栅极220A、源极250A与漏极250B则共同构成薄膜晶体管260。另外，形成源极250A与漏极250B的同时也可以形成数据线、扫描线或其他导体图案。

纯铝与半导体材料之间的接触阻抗较大，因此在制作源极250A与漏极250B时，可先形成导电层256后，再形成第二实质纯铝层254。以本实施例而言，导电层256的材质例如是氮化钼或钼。导电层256的配置有助于降低源极250A/漏极250B和半导体层240之间的接触阻抗。另外，第二铝镍镧合金层252中，镍的含量介于0.1wt％～6wt％，而镧的含量介于0.1wt％～2wt％。如此的组成成分所构成的铝镍镧合金的阻抗大致为3-5μΩ-cm。第二实质纯铝层254的中铝的含量大于等于99.0wt％，且第二实质纯铝层254的厚度与第二铝镍镧合金层252的厚度之间的比例为10∶1。此外，第二铝镍镧合金层252的厚度为200～500

请参照图2E，完成薄膜晶体管260的制作之后，可在基板210上形成保护层270以将薄膜晶体管260覆盖。形成保护层270的方法包括以化学气相沉积法形成氧化硅、氮化硅、氮氧化硅等绝缘材质于基板210上，以覆盖整个薄膜晶体管260。当然，为了使后续各元件的工艺更加方便，可以在保护层270上形成一平坦层272。平坦层272的材质可以是聚酰亚胺(polyimide)、压克力树脂(acrylic resin)、酚醛树脂(novolac resin)或其他有机材料。平坦层272的材质也可以是氧化硅、氮化硅或氮氧化硅等无机材料。此外，为了使薄膜晶体管260与外部电极层连接，必须进行各向异性蚀刻工艺以在保护层270与平坦层272中形成一开口274，以暴露出漏极250B的部分区域。

接着，请参照图2F，于基板210上形成一外部电极280，且外部电极280通过开口274与漏极250B接触。外部电极280的形成方法例如是以物理气相沉积法将氧化物导电材料形成于平坦层272上，其中氧化物导电材料例如是铟锡氧化物、铟锌氧化物或其他材质。此时，显示装置100的局部区域140已大致制作完成。

详细来说，形成开口274时所进行的各向异性蚀刻工艺例如是等离子体蚀刻工艺，其使用的等离子体气体为六氟化硫。若漏极250B的材质是由钼或其合金与实质纯铝层构成的多层金属结构，则进行各向异性蚀刻工艺时，开口274所暴露出来的钼会被等离子体气体侵蚀。如此一来，接触阻抗较低的钼可能在开口274的部分会被蚀刻掉，而仅能通过位于开口274侧壁的钼与外部电极280接触，而大幅减少钼金属与外部电极280的接触面积。同时，开口274所暴露的铝在被腐蚀后与外部电极280的接触阻抗也很大。换言之，以钼或其合金与实质纯铝层构成的多层金属结构作为漏极250B时，主要只靠开口274侧壁的钼与外部电极280之间的环状接触，而导致整体接触阻抗极大，甚至可能发生接触不良的情形。

相较之下，本实施例将第二铝镍镧合金层252形成于第二实质纯铝层254上，第二铝镍镧合金层252不会在各向异性蚀刻工艺中被等离子体气体侵蚀。因此，开口274暴露的是第二铝镍镧合金层252，第二铝镍镧合金层252与外部电极280之间是呈现整面地接触，使得薄膜晶体管260与外部电极280之间的电性接合相当良好。另外，在形成氧化物导电材料时，金属铝的表面容易受到腐蚀，因此本实施例的第二铝镍镧合金层252可保护第二实质纯铝层254，以避免金属铝受到腐蚀而影响外部电极280与漏极250B之间的电性接触。

实务上，外部电极280可以是一像素电极，而图1的显示装置100的局部区域140可以是一由薄膜晶体管260与外部电极280组成的像素结构。当然，第二铝镍镧合金层252、第二实质纯铝层254与导电层256所构成的多层金属结构或第一铝镍镧合金层222与第一实质纯铝层224所构成的多层金属结构不仅限于应用在薄膜晶体管260的导体图案中。在其他实施例中，上述的多层金属层结构也可以应用于各式导线及各种导体图案中。

除此之外，在电子装置以及显示装置中，不同层的金属图案常需相互电性连接或是分别与最上层的导体层电性连接。因此，图3A～图3H将提出本发明之一实施方式的多层金属结构的接触工艺。

请先参照图3A，在一基板310上形成一第一图案化金属层320。形成此第一图案化金属层320的方法包括在基板310上依序形成一第一实质纯铝材料层(未绘示)以及一第一铝镍镧合金材料层(未绘示)，并将其图案化以形成依序堆迭的第一实质纯铝层322以及第一铝镍镧合金层324。换言之，第一图案化金属层320包括第一实质纯铝层322以及第一铝镍镧合金层324。当然，在其他实施例中，第一图案化金属层320也可以是由其他金属材质以一层或是多层迭层结构所组成。

接着，请参照图3B，在基板310上形成覆盖第一图案化金属层320的一第一绝缘层330。第一绝缘层330例如是氧化硅、氮化硅、氮氧化硅或是其他绝缘材质。在此，第一绝缘层330完整地将第一图案化金属层320覆盖。

然后，请参照图3C，在第一绝缘层330上形成第二图案化金属层340。形成此第二图案化金属层340的方法包括在基板310上依序形成一导电材料层、一第二实质纯铝材料层(未绘示)以及一第二铝镍镧合金材料层(未绘示)，并将其图案化以形成依序堆迭的导电层342、第二实质纯铝层344以及第二铝镍镧合金层346。导电层342例如是由氮化钼或是钼等金属材质所组成。换言之，第二图案化金属层340包括导电层342、第二实质纯铝层344以及第二铝镍镧合金层346。当然，在其他实施例中，第二图案化金属层340也可以是由其他金属材质以一层或是多层迭层结构所组成。

随后，请参照图3D，在第一绝缘层330上形成一层覆盖第二金属层340的第二绝缘层350。第二绝缘层350的形成方式例如是以化学气相沉积法或是物理气相沉积法将绝缘材料形成于第一绝缘层330上。在本实施例中，第二绝缘层350的材质可以是有机绝缘材料或是无机绝缘材料。

接下来，请参照图3E与图3F，在第二绝缘层350上形成一图案化掩模层362。实务上，此步骤是先在第二绝缘层350上形成光致抗蚀剂材料层360。接着，使用一半透光掩模并进行一光刻工艺，以将光致抗蚀剂材料层360图案化成图案化掩模层362。由于半透光掩模可区分为不同透光度的多个区域，因此利用半透光掩模进行曝光工艺可使对应不同区域的光致抗蚀剂材料层360被曝光程度不同。之后，再对曝光后的光致抗蚀剂材料层360进行显影即可形成图案化掩模层362。也因此，图案化掩模层362可具有一开口364与一薄化区366。详细来说，图案化掩模层362中，开口364位于第一图案化金属层320上方，而薄化区366位于第二图案化金属层340上方。此外，图案化掩模层362在薄化区364的部分的厚度小于在其他部分的厚度。

然后，请参照图3F以及图3G，以图案化掩模层362为掩模而进行一蚀刻工艺，并移除图案化掩模层362。蚀刻工艺例如是干式蚀刻工艺，也可以是各向异性蚀刻工艺。举例来说，干式蚀刻工艺例如是等离子体蚀刻工艺，且使用六氟化硫为等离子体气体。在此步骤中，第一绝缘层330与第二绝缘层350位于开口364下方的部分会被移除，且第一图案化金属层320的部分区域被暴露出来。此外，图案化掩模层362的薄化区366与位于薄化区366下方的部分第二绝缘层350也会被移除，并且第二图案化金属层340的部分区域也会被暴露。

在本实施例中，第一图案化金属层320以及第二图案化金属层340上方的绝缘层必须被移除，以使此两金属层暴露出来，以便于与上层的导体层电性连接。然而，位于第一图案化金属层320上方的绝缘层有两层，而第二图案化金属层340上方的绝缘层仅有一层。若以第一图案化金属层320表面作为蚀刻工艺的终点，则须将第一绝缘层330与第二绝缘层350移除。此时，第二图案化金属层340上方若仅有第二绝缘层350，则第二图案化金属层340会有部分被移除。也就是说，受限于绝缘膜层的层数不一致，第一图案化金属层320以及第二图案化金属层340不易在相同的蚀刻终点同时被暴露出来。

因此，本实施例在第二图案化金属层340上方形成厚度较薄的图案化掩模层362，以使蚀刻工艺所达到的蚀刻深度恰可暴露出第二图案化金属层340表面。换言之，第一图案化金属层320以及第二图案化金属层340的表面恰可于相同的蚀刻终点被暴露出来。进一步来说，第一图案化金属层320以及第二图案化金属层340被暴露出来的区域例如都是由铝镍镧金属材质所构成，不容易受到等离子体气体六氟化硫腐蚀。因此，第一图案化金属层320以及第二图案化金属层340的表面可保有良好的导电性，而有助于提升其相关应用产品的电性特性。

之后，请参照图3H，在第二绝缘层350上形成一图案化导体层370，其中图案化导体层370直接接触第一图案化金属层320与第二图案化金属层340被暴露的部分区域。图案化导体层370的材质例如是金属导电材质、氧化物导电材质或其他导电材质。图案化导体层370使得第一图案化金属层320与第二图案化金属层340电性连接。由于，第一图案化金属层320以及第二图案化金属层340被暴露出来的区域不易受到等离子体气体的腐蚀，因而与图案化导体层370接触的接触面可全面地导电。此外，第一图案化金属层320以及第二图案化金属层340被暴露出来的区域是由低阻抗的铝镍镧金属材质所构成，所以第一图案化金属层320以及第二图案化金属层340之间可保持良好的电性连接。在此，虽以第一图案化金属层320与第二图案化金属层340经由图案化导体层370而互相电性连接为例，但图案化导体层370也可以包括彼此独立的多个部分而分别与第一图案化金属层320及第二图案化金属层340电性连接。整体来说，本实施例的导体接触工艺是通过一次的蚀刻工艺就使不同层的金属层具有良好的电性连接，而有助于提升相关应用产品的电性品质。

综上所述，本发明的电子装置、薄膜晶体管与显示装置及导体接触工艺至少具有以下所述的优点。本发明的电子装置、薄膜晶体管与显示装置利用铝镍镧合金层与实质纯铝层的多层金属层的结构作为导体图案，可以避免实质纯铝层受到氧化或是腐蚀而影响导体图案的导电性。如此，本发明的电子装置、薄膜晶体管与显示装置中的导体图案可以具有较低的接触阻抗与良好的电性。再者，铝、镍、镧的价格比钼便宜，以铝镍镧合金作为多层金属结构的其中一层，有助于降低制造成本。另外，铝镍镧合金有良好的抗蚀能力，有助于提高本发明的电子装置、薄膜晶体管与显示装置的工艺良率。再者，本发明的导体接触工艺更有助于在不增加工艺复杂度之前提下，使不同膜层中的金属层都能与同一个上层导体层间具有良好的电性连接。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种电子装置，至少具有配置于一衬底上的一导体图案，该导体图案包括：

一实质纯铝层，配置在该衬底上；以及

一铝镍镧合金层，配置在该实质纯铝层上。

2.如权利要求1的电子装置，更包括一氧化物导电层，配置在该铝镍镧合金层上，且该氧化物导电层与该铝镍镧合金层直接接触。

3.如权利要求1的电子装置，更包括一导电层，配置在该实质纯铝层之下，以使该实质纯铝层夹在该导电层以及该铝镍镧合金层之间。

4.如权利要求3的电子装置，其中该导电层的材质包括氮化钼或钼。

5.如权利要求1的电子装置，其中该实质纯铝层的厚度与该铝镍镧合金层的厚度之间的比例为10∶1。

6.如权利要求1的电子装置，其中该铝镍镧合金层的厚度为

7.一种薄膜晶体管，适于配置于一基板上，该薄膜晶体管包括：

一栅极，配置在该基板上，该栅极包括一第一实质纯铝层以及一第一铝镍镧合金层，且该第一实质纯铝层位于该第一铝镍镧合金层以及该基板之间；

一栅绝缘层，配置在该基板上并覆盖该栅极；

一半导体层，配置在该栅极上方的该栅绝缘层上；

一源极与一漏极，配置在该半导体层上，该源极与该漏极分别对应于该栅极的两侧。

8.如权利要求7的薄膜晶体管，其中该源极与该漏极由一导电层、一第二实质纯铝层以及一第二铝镍镧合金层依序迭置所组成，且该导电层与该半导体层接触。

9.如权利要求7的薄膜晶体管，其中该第一实质纯铝层的厚度与该第一铝镍镧合金层的厚度之间的比例为10∶1。

10.一种薄膜晶体管，适于配置于一基板上，该薄膜晶体管包括：

一栅极，配置在该基板上；

一栅绝缘层，配置在该基板上并覆盖该栅极；

一半导体层，配置在该栅极上方的该栅绝缘层上；以及

一源极与一漏极，配置在该半导体层上，该源极与该漏极分别对应在该栅极的两侧，该源极与该漏极由一导电层、一实质纯铝层以及一铝镍镧合金层依序迭置所组成，且该导电层与该半导体层接触。

11.如权利要求10的薄膜晶体管，其中该实质纯铝层的厚度与该铝镍镧合金层的厚度之间的比例为10∶1。

Images