KR20040048321A - 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기 - Google Patents

반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기 Download PDF

Info

Publication number
KR20040048321A
KR20040048321A KR1020030086408A KR20030086408A KR20040048321A KR 20040048321 A KR20040048321 A KR 20040048321A KR 1020030086408 A KR1020030086408 A KR 1020030086408A KR 20030086408 A KR20030086408 A KR 20030086408A KR 20040048321 A KR20040048321 A KR 20040048321A
Authority
KR
South Korea
Prior art keywords
conductive layer
electrode
layer
semiconductor device
resin
Prior art date
Application number
KR1020030086408A
Other languages
English (en)
Other versions
KR100643986B1 (ko
Inventor
이토하루키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040048321A publication Critical patent/KR20040048321A/ko
Application granted granted Critical
Publication of KR100643986B1 publication Critical patent/KR100643986B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제조 비용 증가를 초래하는 일없이 협소 피치화에 대응한다.
전극과, 수지로 형성되어 전극보다도 돌출하는 복수의 돌기체(4)와, 전극에 전기적으로 접속되어, 돌기체(4)의 상면에 이르는 도전층(5)을 갖는다. 반도체 장치(1)에 전극을 피하여 수지층(4a)을 형성하는 공정과, 전극 상 및 수지층(4a) 상에 도전층(5)을 돌기체(4)를 따라 패터닝하는 공정과, 패터닝된 도전층(5)을 마스크로 하여, 도전층(5) 사이에 위치하는 수지층(4a)을 제거하여 돌기체(4)를 형성하는 공정을 갖는다.

Description

반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학 장치, 및 전자기기{SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREFOR, CIRCUIT SUBSTRATE, ELECTROOPTIC APPARATUS, AND ELETRONIC APPARATUS}
본 발명은 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학 장치, 및 전자기기에 관한 것이다.
종래, 드라이버 IC 등의 반도체 장치의 실장에는, 이른바 Au 범프가 많이 이용되고 있다. 이 Au 범프의 형성시에는 반도체 소자 상에, TiW/Au 등의 시드층을 스퍼터링하고, 레지스트를 패터닝한 후에, 높이 20㎛ 정도의 전계 Au 도금을 실시하고 있다. 그런데, 상기 드라이버 IC의 전극이 협소 피치화함에 따라, 높은 어스펙트의 레지스트 형성, 또는 시드층의 에칭 등, 안정된 범프 형성이 곤란하게 될 것으로 예측된다.
또한, 최근에는 협소 피치화에 대응한 염가의 무전해 Ni 범프의 개발도 진행되고 있지만, 이 범프는 Au 범프에 비해서 딱딱하기 때문에, 특히, 표시체 패널 상에 직접 드라이버 IC를 실장하는 COG(Chip 0n Glass)에는, 접속 신뢰성의 관점에서 대응하기 어려운 경우가 있다.
그래서, 특허 문헌 1에는, 전극과 떨어진 위치에 수지제의 돌기부를 마련하고, 돌기부의 표면을 덮어서 접속하는 접속 패턴을 도전층으로서 마련함으로써 돌기 전극을 형성하는 기술이 개시되어 있다. 이 기술에 의하면, 직경이 작은 돌기 전극 형성이 용이해서 반도체 칩 사이즈의 축소화에 기여하고, 또한 수지제 돌기의 탄성에 의해 실장시의 스트레스를 흡수하여, 실장 품질의 안정화에 기여할 수 있다.
(특허 문헌 1)
일본국 특허 공개 평성 제 2-272737 호 공보
그러나, 상술한 바와 같은 종래 기술에는, 이하와 같은 문제가 존재한다.
돌기 전극을 형성하는 경우에는, 반도체 소자 상에 수지를 코팅한 후에 패터닝하고, 이어서 스퍼터링 등에 의해 도전층을 형성하고, 또한 이 도전층을 패터닝할 필요가 있다. 종래의 패터닝에서는, 예컨대 포토 에칭에 의해 소망 형상을 얻기 위해서, 형성할 형상에 대응한 포토 마스크 등을 에칭 공정마다 준비할 필요가 있어, 제조 비용의 상승을 초래해 버린다. 또한, 수지층 및 도전층 쌍방에 대하여 미세 패터닝이 필요하여 제조가 번잡하게 되는 문제도 있었다.
또한, 포토 에칭을 이용하여 복수의 돌기를 형성하는 경우, 돌기 사이의 극간이 테이퍼 형상으로 형성될 가능성이 있고, 이 경우 돌기의 베이스부에 있어서는 극간이 작아져 버려서, 돌기의 협소 피치화에의 대응이 곤란하게 되는 일도 있다.
본 발명은, 이와 같은 점을 고려하여 이루어진 것으로, 제조 공정을 간소화할 수 있고, 협소 피치화에도 대응할 수 있는 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학 장치, 및 전자기기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 이하의 구성을 채용하고 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 전극과, 상기 전극보다도 돌출해서 수지에 의해 소정의 패턴으로 형성되는 복수의 돌기체와, 상기 전극에 전기적으로 접속되어 상기 돌기체의 상면에 이르는 도전층을 구비한 반도체 장치의 제조 방법으로서, 상기 반도체 장치에 상기 전극을 피하여 상기 수지층을 형성하는 공정과, 상기 전극 위 및 상기 수지층 상에 상기 도전층을 상기 돌기체의 상기 소정 패턴을 따라 패터닝하는 공정과, 패터닝된 상기 도전층을 마스크로 하여, 상기 도전층 사이에 위치하는 상기 수지층을 제거하여 상기 돌기체를 형성하는 공정을 갖는 것을 특징으로 하는 것이다.
따라서, 본 발명에서는, 도전층 사이의 수지층을 에칭 등에 의해 제거하여 복수의 돌기체로서 패터닝할 때에, 도전층을 마스크로서 이용하기 때문에, 수지층에 대한 미세한 패터닝이 불필요하게 되어 제조 공정을 간소화할 수 있다. 또한, 이 수지층을 제거할 때는, 플라즈마 가공으로 실행하는 것이 바람직하다. 이 경우, 테이퍼 형상으로 될 가능성이 있는 돌기체의 측면을 거의 수직으로 형성할 수있기 때문에, 서로 이웃하는 돌기체의 베이스부 사이의 극간이 작아지지 않는다. 그 때문에, 복수의 돌기체의 배치에 관해서 협소 피치화를 실현하는 것이 가능하게 된다.
도전층으로서는, 스퍼터링이나 도금으로 형성하는 구성을 채용할 수 있다. 스퍼터링으로 형성하는 경우, 레지스트를 이용하여 도전층을 패터닝한 후의 플라즈마 가공에 의해, 도전층 상에 잔류하는 레지스트도 동시에 제거할 수 있기 때문에, 레지스트 제거 공정을 별도로 마련할 필요가 없어진다. 또한, 도금으로 형성하는 경우에는, 도전층을 두껍게 형성할 수 있어서 단선 등을 막을 수 있게 된다.
도전층을 형성하는 공정으로서는, 수지층을 형성하기 전에 전극을 덮는 제 1 도전층을 형성하는 공정과, 수지층의 표면과 제 1 도전층을 접속하는 제 2 도전층을 형성하는 공정을 가져도 된다. 이 경우, 제 1 도전층에 의해 전극을 덮을(피복할) 수 있기 때문에, Al 전극을 이용하는 경우와 같이 전극이 부식하는 것을 방지할 수 있다. 제 1 도전층으로서는, 무전해 니켈 도금으로 형성하는 것이 바람직하다. 또한, 스퍼터링으로 제 1 도전층 및 제 2 도전층을 형성하는 것도 가능하다. 이 경우, 제 1 도전층을 반도체 장치의 능동면 영역까지 연장하는 것이 가능하기 때문에, 돌기체의 형성에 관해서 자유도를 더 늘릴 수 있다.
한편, 본 발명의 반도체 장치는 상기의 반도체 장치 제조 방법을 이용하여 제조되는 것을 특징으로 한다. 또한, 본 발명의 회로 기판은, 상기 반도체 장치가 실장되는 것을 특징으로 한다. 이에 따라, 본 발명에서는, 협소 피치 실장이 가능해져서, 고기능의 반도체 장치 및 회로 기판을 얻을 수 있게 된다.
그리고, 본 발명의 전기 광학 장치는, 전기 광학 패널과 상기 전기 광학 패널에 전기적으로 접속된 상기의 반도체 장치를 구비하는 것을 특징으로 한다. 또한, 본 발명의 전자기기는, 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 협소 피치 실장이 가능해져서, 협소 피치로 고밀도로 반도체 장치가 실장된 고기능의 전기 광학 장치 및 전자기기를 얻을 수 있다.
도 1은 본 발명에 따른 반도체 장치의 부분 평면도,
도 2는 도 1에 있어서의 A-A 선의 단면도,
도 3은 도 1에 있어서의 B-B 선의 단면도,
도 4(a)~(d)는, 돌기체의 제조 공정을 도시하는 도면,
도 5는 반도체 장치의 다른 형태를 나타내는 부분 평면도,
도 6은 본 발명에 따른 액정 표시 장치의 개략 구성을 나타내는 사시도,
도 7은 COG식 액정 표시 장치의 일례를 나타내는 분해 사시도,
도 8은 본 발명에 따른 유기 EL 패널의 단면도,
도 9는 본 발명의 전자기기를 나타내는 외관도,
도 10은 다른 전자기기로서의 휴대 전화기를 나타내는 사시도.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 소자(반도체 장치)2 : Al 전극(전극)
4 : 돌기체4a : 수지층
5 : 도전층(금속막)30 : 유기 EL 패널(전기 광학 패널)
60 : 퍼스널 컴퓨터(전자기기)
62, 74 : 액정 표시 장치(전기 광학 장치)
70 : 휴대 전화기(전자기기)100 : 회로 기판
101 : 반도체 장치
이하, 본 발명의 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학 장치, 및 전자기기의 실시예를 도 1 내지 도 10을 참조하여 설명한다. 여기서는, 우선 본 발명의 특징적인 공정을 설명하기 전에, 본 발명의 제조 방법에서 이용되는 반도체 장치의 구조 및 그 제조 공정의 일례에 대하여 설명한다.
도 1은 본 발명에 따른 반도체 장치로서의 반도체 소자의 부분 평면도이며, 도 2는 도 1에 있어서의 A-A선의 단면도이며, 도 3은 도 1에 있어서의 B-B선의 단면도이다. 또한, 본 실시예에 있어서의 반도체 소자로서는, 다수의 반도체 칩이 형성되어 있는 형태의 실리콘 웨이퍼 등의 반도체 기판이여도, 개별적인 반도체 칩이여도 된다. 또한, 반도체 칩의 경우에는 일반적으로는 직육면체(정육면체를 포함)이지만, 그 형상은 한정되지 않고, 구상(球狀)이여도 된다.
도 1 중, 부호 1은 반도체 소자(반도체 장치), 부호 2는 반도체 소자(1)상에 전기 신호의 입출력을 행하기 위해 마련된 Al 전극, 부호 3은 반도체 소자(1)의 능동면을 보호하기 위해서 마련된 패시베이션 막, 부호 4는 수지로 형성되어 Al전극(2)과 동일 피치로 배치된 돌기체, 부호 5는 Al 전극(2) 및 돌기체(4)의 표면(정상면)을 덮도록 형성된 도전층(금속막)이다.
Al 전극(2)은, 예컨대 스퍼터링에 의해 형성하고, 레지스트 등을 이용하여 소정 형상(예컨대, 직사각형 형상)으로 패터닝함으로써 형성된다. 또한, 본 실시예에서는, 전극이 Al 전극으로 형성되어 있는 경우를 예로 들어 설명하지만, 예컨대 Ti(티탄)층, TiN(질화티탄)층, AlCu(알루미늄/동)층, 및 TiN층(캡층)을 순서대로 적층한 구조여도 된다. 또한, 전극은 상기 구성에 한정되지 않고, 필요한 전기적 특성, 물리적 특성 및 화학적 특성에 따라 적절하게 변경해도 된다.
또한, Al 전극(2)은 반도체 소자(1)의 끝 가장자리 근방에 소정 피치로 복수 형성되어 있다. 그리고, 패시베이션 막(3)은, Al 전극(2)의 주변부를 덮도록 형성되어 있다. 이 패시베이션 막(3)은, SiO2(산화규소), SiN(질화규소), 폴리이미드 수지 등에 의해 형성할 수 있다. 또한, 패시베이션 막(3)의 두께는, 예컨대 1㎛ 정도이다.
돌기체(4)는 Al 전극(2)의 능동면측에 Al 전극(2)보다도 돌출하는 높이(예컨대 1 ~ 30㎛의 두께)로, Al 전극(2)과 동일 피치로, 도 1 중 좌우 방향으로 복수 배열 형성되어 있다. 돌기체(4)로서는, 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시, 실리콘 변성 에폭시, 벤조시클로부텐(BCB ; BenzoCycloButene), 폴리벤족사졸(PBO ; PolyBenzOxazole) 등의 수지에 의해 형성할 수 있다.
도전층(5)으로서는 Au, TiW, Cu, Cr, Ni, Ti, W, NiV, Al 등의 금속 또는 이들 금속 중 몇 개를 적층하여 형성할 수 있다. 또한, 도전층(5)(적층 구조인 경우, 적어도 1층)은, Al 전극(2)보다도 내부식성이 높은 재료, 예컨대 Cu, TiW, Cr로 형성하는 것이 바람직하다. 이에 따라, Al 전극(2)의 부식을 저지하여, 전기적 불량의 발생을 방지하는 것이 가능하게 된다.
다음으로, 상기 구성의 반도체 소자(1)에 돌기체(4)를 형성하는 공정을 도 4(a) ~ (d)를 참조하여 순차적으로 설명한다. 또한, 도 4는 배열 방향에 서로 이웃하는 돌기체(4, 4)의 위치를 단면한 도면(도 1 중, C-C 단면도)이며, 도면 중, 일점쇄선은 각 돌기체(4)가 형성되어야 하는 위치를 나타내고 있다.
또한, 도시는 생략하고 있지만, 패시베이션 막(3)은 스핀 코트법, 디핑법, 스프레이 코트법 등의 방법에 의해 레지스트를 패시베이션 막(3) 상의 전면에 도포한 후, 소정 패턴이 형성된 마스크를 이용하여 노광 처리 및 현상 처리를 행하여, 레지스트를 소정 형상으로 패터닝하고, Al 전극(2)을 덮는 패시베이션 막(3)의 일부를 에칭하여 개구부를 형성하는 것으로 패터닝된다. 또한, 에칭에는 드라이 에칭을 적용하는 것이 바람직하다.
드라이 에칭은, 반응성 이온 에칭(RIE : Reactive Ion Etching)이여도 된다. 또한, 에칭으로서 습식 에칭을 적용해도 된다.
도 4(a)에 도시하는 바와 같이, 반도체 소자(1) 상에 성막된 패시베이션 막(3) 상에 돌기체(4)를 구성하는 이미 설명된 수지(예컨대, 폴리이미드)를 도포하여 수지층(4a)을 형성한다. 이 때, 수지층(4a)은 도 1 및 도 3에 도시하는 바와 같이, Al 전극(2)의 개구부 바로 위를 피한 범위(L)의 전면에 걸쳐서 패터닝하여형성된다(본 실시예에서는, Al 전극(2)과 수지층(4a)을 완전히 이격시키고 있다).
이어서, 도 4 (b)에 도시하는 바와 같이, Al 전극(2) 및 수지층(4a)의 표면(정상면)을 포함하는 반도체 소자(1)의 표면 전면에 도전층(5 : 예컨대, TiW/Au)을 형성한다. 도전층(5)의 형성 방법으로서는, 스퍼터링이나 도금 처리를 채용할 수 있다. 또한, 도금 처리를 실시할 때는, 이 공정에서 형성되는 층은 시드층으로 된다.
다음에, 도전층(5) 상의 전면(全面)에 레지스트를 스핀 코트법, 디핑법, 스프레이 코트법 등의 방법에 의해 도포한 후에, 도전층(5)의 평면 형상(평면 패턴)에 대응하는 개구가 형성된 마스크를 이용하여 노광 처리 및 현상 처리를 행하여, 레지스트를 소정 형상으로 패터닝한다. 그 다음 에칭 처리를 행하여, 도 4(c)에 도시하는 바와 같이, 돌기체에 대응하는 위치에 도전층(5)을 각각 패터닝 형성한다. 또한 도전층(5)의 형성에 도금법을 이용하는 경우에는, 레지스트를 패터닝한 시드층에 대하여 도금 처리(예컨대 Au 도금 ; 0.5 ~ 10㎛의 두께)를 실시한다. 그 다음, (도전층(5) 상에) 잔류하는 레지스트를 박리하는 공정을 마련하지만, 도전층(5)이 스퍼터링으로 형성된 막뿐이라면 이 박리 공정은 불필요하다. 또한, 스퍼터링으로 형성한 막 상에, 도금 처리로 막을 더 성막하고, 이들 적층한 복수의 막으로 도전층(5)을 형성하는 것도 가능하다. 이 경우, 스퍼터링, 레지스트 도포, 도금, 레지스트 박리, 에칭의 공정을 순차적으로 실시하게 된다.
이어서, 수지층(4a) 중, 도전층(5) 사이에 위치하여 노출하는 수지층을 에칭에 의해 제거한다. 에칭 방법으로서는, 플라즈마 처리(플라즈마 가공)가 바람직하고, 예컨대 O2 플라즈마에 의해 노출되는 수지층(4a)을 제거한다. 이 때, 도전층(5)이 마스크로서 기능하기 때문에, 포토마스크 등과 같은 부재를 별도로 이용하는 일 없이, 도전층(5) 사이의 수지를 제거할 수 있다. 이 플라즈마 에칭에 의해, 도 4(d)에 도시하는 바와 같이, 반도체 소자(1) 상의 불필요한 수지가 제거되어, Al 전극(2)과 접속된 도전층(5)이 표면(정상면)에 제막(製膜)된 돌기체(5)(돌기 전극)가 형성된다.
여기서, 수지층(4a)을 포토 에칭으로 제거하는 경우에는, 서로 이웃하는 돌기체(4, 4) 사이가 테이퍼 형상으로 형성되는 정도가 크게 되고, 도전층(5) 사이의 거리에 비해서 베이스부에 있어서의 극간이 좁게 됨으로써 실제로는 돌기체(4)의 협소 피치화가 곤란하지만, 플라즈마 에칭을 실시하는 것으로 측면이 거의 수직인 돌기체(4)를 형성할 수 있기 때문에, 돌기체(4)의 협소 피치화에 대응할 수 있다. 또한, 도전층(5)이 스퍼터링으로 형성된 막뿐이라면, 이 플라즈마 에칭에 의해 도전층(5) 상에 잔류하고 있었던 레지스트도 수지층(4a)과 동시에 제거된다.
이상과 같이, 본 실시예에 대한 반도체 장치 및 그 제조 방법에서는, 패터닝된 도전층(5)을 마스크로 하여 수지층(4a)을 제거해서 돌기체(4)를 형성하기 때문에, 용이하게 돌기체(4)를 형성할 수 있는 것에 더해서, 돌기체(4)를 패터닝하기 위한 미세 패턴의 마스크를 준비할 필요가 없어져서, 제조 비용의 상승 방지에 기여할 수 있다. 또한, 본 실시예에서는, 돌기체 형성에 관한 수지층 제거를 플라즈마 에칭에 의해 실시하고 있기 때문에, 돌기체(4)의 측면을 거의 수직면으로 형성하는 것이 가능하게 되어, 돌기체(4)의 협소 피치화에도 한층 더 대응할 수 있다.더구나, 본 실시예에서는, 도전층(5)이 스퍼터링으로 형성된 막뿐이라면, 도전층 형성에 따라서 잔류한 레지스트를 플라즈마 처리로 동시에 박리할 수 있으므로, 박리 공정을 별도로 마련할 필요가 없어져서 제조 효율의 향상에도 기여할 수 있다.
다음에, 본 발명의 반도체 장치의 제조 방법의 다른 형태에 대하여 설명한다.
상기의 실시예에서는, 도전층(5)이 Al 전극(2)과 돌기체(4)의 표면을 직접 접속하는 구성으로 했지만, 간접적으로 접속하는 구성으로 하는 것도 가능하다. 구체적으로는, 상기의 제조 방법으로 수지층(4a)을 형성하기 전에, 우선 Al 전극(2)을 덮도록 제 1 도전층을 형성함으로써, Al 전극(2)의 바로 위를 피해서 수지층을 형성한다. 제 1 도전층을 형성하는 방법으로서는, 무전해 니켈 도금 처리, 스퍼터링 등을 들 수 있다.
제 1 도전층을 무전해 니켈 도금 처리로 형성하는 경우에는, 우선 알칼리성의 아연 용액을 사용하여, Al 전극(2)상에 징케이트(zincate) 처리를 실시한다. 즉, 알루미늄(Al 전극(2)) 위의 표면을 아연으로 치환한다. Al 전극(2)에 알칼리성의 아연 용액을 마련할 때에, 반도체 소자(1)를 용액에 담가도 된다. 또한, Al 전극(2)의 표면에 아연을 석출시킬 때에, Al 전극(2)을 알칼리성의 아연 용액에 담근 후에, 치환한 아연을 초산에 의해서 용해시키고, 다시 알칼리성의 아연 용액에 담가도 된다. 다음에, 표면을 아연으로 치환한 Al 전극(2)에 무전해 니켈 도금액을 마련하고, 아연과 니켈의 치환 반응을 거쳐서 니켈 층을 Al 전극(2) 상에 형성한다. 이 공정은 반도체 소자(1)를 무전해 니켈 도금액에 담가서 실행한다. 그다음, 상술한 수지층(4a)을 형성한 후에 제 2 도전층을 형성한다. 이 제 2 도전층은 돌기체의 표면과 제 1 도전층이 접속되도록 패터닝하여 형성된다. 그 후의 플라즈마 처리에 의한 수지층(4a)의 제거는, 상기 실시예와 마찬가지다.
본 실시예에서는, Al 전극(2)이 제 1 도전층에 의해 완전히 덮혀지기 때문에, Al 부식을 방지할 수 있고, 또한 징케이트 처리에 의해 Al부에 선택적으로 Ni를 붙이는 레지스트 패터닝이 불필요하게 된다.
한편, 제 1 도전층을 스퍼터링으로 형성하는 경우에는 상기 실시예와 같이, 스퍼터링 막을 형성한 후에 레지스트 패터닝을 실시하여 에칭 처리, 레지스트 박리를 행함으로써, 소망 형상의 제 1 도전층을 얻을 수 있다(도금 처리를 실시해도 된다). 이 후의 공정은 무전해 니켈 도금 처리를 실시하는 경우와 마찬가지이다.
본 실시예에서는, 무전해 니켈 도금 처리와 마찬가지로, Al부식을 방지할 수 있는 것에 더해서, 제 1 도전층을 반도체 소자(1)의 능동면 영역까지 연장하는 것이 가능하기 때문에, 돌기체(4)의 배치 형성시의 자유도가 더 증가하게 된다.
또한, 상기의 실시예에서는, 돌기체가 반도체 소자(1)의 능동면 영역까지 연장되는 구성으로 했지만, 이에 한정되는 것이 아니라, 예컨대 도 5에 도시하는 바와 같이, 소개구의 Al 전극(2)에 대응하여, 반도체 소자(1)의 능동면 영역(1F)의 외측의 끝 가장자리 근방에서만 돌기체(4)가 연장하는 구성이여도 된다.
도 6은 본 발명의 1실시예에 의한 전기 광학 장치로서의 액정 표시 장치의 개략 구성을 나타내는 사시도이다. 도 6에 나타내는 액정 표시 장치는, 전기 광학 패널로서의 컬러 액정 패널(51)과, 상기 반도체 장치의 제조 방법에 의해 제조된반도체 장치(101)를 구비하고 액정 패널(51)에 접속되는 COF(Chip 0n Film) 식의 회로 기판(100)을 구비하고 있다. 또한, 필요에 따라서, 백라이트 등의 조명 장치, 그 밖의 부대 기기가 액정 패널(51)에 부설된다.
또한, 본 발명은 상기 COF 이외에도 표시체 패널(액정 패널) 상에 직접 드라이버 IC 등을 실장하는 COG(Chip 0n Glass) 식의 전기 광학 장치에도 적용가능하다. 도 7에 COG 식 액정 표시 장치의 일례를 나타낸다.
이 도면에 있어서, 전기 광학 장치로서의 액정 표시 장치(50)는, 금속판으로 이루어지는 프레임 형상의 실드 케이스(68)와, 전기 광학 패널로서의 액정 패널(52)과, 액정 구동용 LSI(58)와, 액정 패널(52)과 액정 구동용 LSI(58)의 능동면에 형성된 범프를 COG 실장 방식에 의해서 서로 전기적으로 접속하기 위한 도시하지 않는 ACF(Anisotropic Conductive Film : 이방성 도전막)와, 전체 강도를 유지하기 위한 유지 부재(172)를 갖고 있다.
이 액정 패널(52)은, 한쪽 면에 제 1 투명 전극층을 마련한 0.7mm 두께의 소다 유리로 이루어지는 제 1 기판(53)과, 한쪽의 면에 제 2 투명 전극층을 마련한 0.7mm 두께의 소다 유리로 이루어지는 제 2 기판(54)을, 제 1 투명 전극층과 제 2 투명 전극층이 마주보도록 접합하고, 또한 이들 기판 사이에 액정 조성물을 봉입하여 구성된다. 그리고, COG용 ACF를 이용하여 액정 구동용 LSI(58)를 한쪽 기판(54) 상에 직접 전기적으로 접속한다. 이렇게 하여 COG형 액정 패널(52)이 형성된다. 이 액정 구동용 LSI(58)은, 상기 반도체 장치의 제조 방법에 의해 제조된다.
또한, 전기 광학 장치로서는, 액정 표시 장치 이외에도 유기 EL 표시 장치를 이용하는 것도 가능하다. 도 8은 본 발명에 의한 전기 광학 장치로서의 유기 EL 표시 장치에 마련되는 유기 EL 패널의 단면도이다. 유기 EL 패널(전기 광학 패널 : 30)은 기판(31) 상에 매트릭스 형상으로 TFT(Thin Film Transistor : 32)를 형성하고, 또한 그 위에 복수의 적층체(33)를 형성하여 개략 구성되어 있다. TFT(32)는 소스 전극, 게이트 전극 및 드레인 전극이 형성되어 있고, 게이트 전극 및 소스 전극은 예컨대 도 1에 도시한 도전층(5) 중 어느 것과 전기적으로 접속된다. 상기 적층체(33)는 양(陽)극층(34), 정공 주입층(35), 발광층(36) 및 음극층(37)을 포함하여 구성된다. 상기 양극층(34)은 TFT(32)의 드레인 전극과 접속되어 있고, TFT(32)가 온 상태에 있을 때에, 전류가 TFT(32)의 소스 전극 및 드레인 전극을 거쳐서 양극층(34)에 공급된다.
이상의 구성의 유기 EL 패널(30)에 있어서, 양극층(34)으로부터 정공 주입층(35)을 거쳐서 발광층(36)에 주입된 정공(홀)과 음극층(37)으로부터 발광층(36)에 주입된 전자가 발광층(36) 내에 있어서 재결합하여 생기는 광은, 기판(31) 측으로부터 사출된다.
이상, 본 발명의 실시예에 의한 반도체 장치의 제조 방법 및 회로 기판 및 전기 광학 장치에 대하여 설명했지만, 본 실시예의 전기 광학 장치가 탑재되는 전자기기에 대하여 설명한다. 이상 설명한 전기 광학 장치로서의 액정 표시 장치, CPU(중앙 처리 장치) 등을 구비한 마더 보드, 키보드, 하드 디스크 등의 전자 부품을 케이싱체 내에 내장함으로써, 예컨대 도 9에 나타내는 노트형 퍼스널컴퓨터(60)(전자기기)가 제조된다.
도 9는 본 발명의 일실시예에 의한 전자기기로서의 노트형 컴퓨터를 나타내는 외관도이다. 도 9에 있어서 61은 케이싱체이며, 62는 액정 표시 장치(전기 광학 장치)이며, 63은 키보드이다. 또한, 도 9에 있어서는, 액정 표시 장치를 구비한 노트형 컴퓨터를 나타내고 있지만, 액정 표시 장치 대신에 유기 EL 표시 장치를 구비하고 있어도 된다. 도 10은 다른 전자기기로서의 액정 표시 장치(전기 광학 장치)를 나타내는 사시도이다. 도 10에 나타낸 휴대 전화기(70)는 안테나(71), 수화기(72), 송화기(73), 액정 표시 장치(74) 및 조작 버튼부(75) 등을 구비하여 구성되어 있다. 또한, 도 10에 나타낸 휴대 전화기에 있어서도 액정 표시 장치(74) 대신에 유기 EL 표시 장치를 구비한 구성이여도 된다.
또한, 상기 실시예에서는, 전자기기로서 노트형 컴퓨터 및 휴대 전화기를 예로 들어 설명했지만, 이들에 한하지 않고, 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링·워크 스테이션(EWS), 페이져, 워드 프로세서, 텔레비젼, 뷰 파인더형 또는 모니터 직시형 비디오 테이프 레코더, 전자 수첩, 전자 탁상 계산기, 카 네비게이션 장치, POS단말, 터치 패널을 구비한 장치 등의 전자기기에 적용하는 것이 가능하다.
이상, 본 발명의 실시예에 의한 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 전자기기에 대하여 설명했지만, 본 발명은 상기 실시예에 한정되는 일 없이, 본 발명의 범위 내에서 자유롭게 변경이 가능하다.
예컨대, 상술한 실시예의 「반도체칩」이나 「반도체 소자」를 「전자 소자」로 대체하여 전자 부품을 제조할 수도 있다. 이러한 전자 소자를 사용하여 제조되는 전자 부품으로서, 예컨대 광소자, 저항기, 콘덴서, 코일, 발진기, 필터, 온도센서, 서미스터, 볼륨 또는 퓨즈 등이 있다.
본 발명에 의해, 제조 공정이 간소화되며, 협소 피치화에도 대응할 수 있는 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학 장치, 및 전자기기가 제공될 수 있다.

Claims (13)

  1. 전극과, 상기 전극보다도 돌출하고, 수지에 의해 소정의 패턴으로 형성되는 복수의 돌기체와, 상기 전극에 전기적으로 접속되고, 상기 돌기체의 상면에 이르는 도전층을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 반도체 장치에 상기 전극을 피하여 상기 수지의 층을 형성하는 공정과,
    상기 전극 위 및 상기 수지의 층 위에 상기 도전층을, 상기 돌기체의 상기 소정 패턴에 따라서 패터닝하는 공정과,
    패터닝된 상기 도전층을 마스크로 하여, 상기 도전층의 사이에 위치하는 상기 수지의 층을 제거하여 상기 돌기체를 형성하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 수지의 층의 제거는, 플라즈마 가공으로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 도전층은, 스퍼터링으로 형성되는 것을 특징으로 하는 반도체 장치의제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 도전층은, 도금으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 도전층을 패터닝하는 공정은, 상기 수지의 층을 형성하기 전에 상기 전극을 덮는 제 1 도전층을 형성하는 공정과,
    제 1 도전층과 접속하여 상기 수지의 층의 상면에 이르는 제 2 도전층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1 도전층을 무전해 니켈 도금으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 전극과, 상기 전극보다도 돌출하고, 수지에 의해 소정의 패턴으로 형성되는 복수의 돌기체와, 상기 전극에 전기적으로 접속되고, 상기 돌기체의 상면에 이르는 도전층을 갖는 반도체 장치에 있어서,
    상기 반도체 장치에 상기 전극을 피하여 상기 수지의 층을 형성하는 공정과,
    상기 전극 위 및 상기 수지의 층 위에 상기 도전층을, 상기 돌기체의 상기 소정 패턴에 따라서 패터닝하는 공정과,
    패터닝된 상기 도전층을 마스크로 하여, 상기 도전층의 사이에 위치하는 상기 수지의 층을 제거하여 상기 돌기체를 형성하는 공정
    을 이용하여 제조된 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    소정 피치로 배열된 개구부를 갖는 복수의 전극과,
    상기 전극의 개구부의 바로 위를 피하여, 상기 전극과 동일 피치로 수지에 의해 형성된 복수의 돌기체와,
    상기 개구부를 거쳐서 상기 전극에 전기적으로 접속되어 상기 돌기체의 상면에 이르는 도전층
    을 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 돌기체는, 능동면 영역의 외측에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 도전층은, 상기 전극에 전기적으로 접속되는 제 1 도전층과, 상기 제 1 도전층과 접속하여 상기 수지의 층의 상면에 이르는 제 2 도전층을 갖는 것을 특징으로 하는 반도체 장치.
  11. 청구항 7 또는 청구항 8에 기재된 반도체 장치가 실장되는 것을 특징으로 하는 회로 기판.
  12. 전기 광학 패널과,
    상기 전기 광학 패널에 전기적으로 접속된 청구항 7 또는 청구항 8에 기재된 반도체 장치
    를 구비하는 것을 특징으로 하는 전기 광학 장치.
  13. 청구항 12에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020030086408A 2002-12-02 2003-12-01 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기 KR100643986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002350337A JP3969295B2 (ja) 2002-12-02 2002-12-02 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JPJP-P-2002-00350337 2002-12-02

Publications (2)

Publication Number Publication Date
KR20040048321A true KR20040048321A (ko) 2004-06-07
KR100643986B1 KR100643986B1 (ko) 2006-11-10

Family

ID=32310687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086408A KR100643986B1 (ko) 2002-12-02 2003-12-01 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기

Country Status (6)

Country Link
US (6) US7098127B2 (ko)
EP (1) EP1427007B1 (ko)
JP (1) JP3969295B2 (ko)
KR (1) KR100643986B1 (ko)
CN (1) CN1291456C (ko)
TW (1) TWI239085B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP3994989B2 (ja) 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
JP4107275B2 (ja) 2004-09-09 2008-06-25 セイコーエプソン株式会社 検査用プローブ及び検査装置、検査用プローブの製造方法
JP3998014B2 (ja) 2004-09-29 2007-10-24 セイコーエプソン株式会社 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP4165495B2 (ja) 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4207004B2 (ja) * 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP2006196728A (ja) 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP4142041B2 (ja) 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP4635676B2 (ja) * 2005-03-25 2011-02-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4221606B2 (ja) * 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4232044B2 (ja) * 2005-07-05 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4224717B2 (ja) 2005-07-11 2009-02-18 セイコーエプソン株式会社 半導体装置
JP4145902B2 (ja) * 2005-07-19 2008-09-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4273347B2 (ja) * 2005-08-03 2009-06-03 セイコーエプソン株式会社 半導体装置
JP4235835B2 (ja) 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
JP4296434B2 (ja) * 2005-09-13 2009-07-15 セイコーエプソン株式会社 半導体装置
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
US8552989B2 (en) 2006-06-09 2013-10-08 Apple Inc. Integrated display and touch screen
KR101614667B1 (ko) 2006-06-09 2016-04-21 애플 인크. 터치 스크린 액정 디스플레이
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US8440272B2 (en) * 2006-12-04 2013-05-14 Megica Corporation Method for forming post passivation Au layer with clean surface
US8493330B2 (en) 2007-01-03 2013-07-23 Apple Inc. Individual channel phase delay scheme
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
JP4656191B2 (ja) * 2008-06-12 2011-03-23 セイコーエプソン株式会社 半導体装置の製造方法
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
US10301173B2 (en) * 2013-08-28 2019-05-28 Cavendish Kinetics, Inc. RF MEMS electrodes with limited grain growth
FR3055471B1 (fr) 2016-08-31 2018-09-14 Stmicroelectronics (Crolles 2) Sas Puce protegee contre les attaques face arriere
FR3069703B1 (fr) 2017-07-27 2020-01-24 Stmicroelectronics (Crolles 2) Sas Puce electronique

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164556A (en) * 1980-05-22 1981-12-17 Toshiba Corp Manufacture of semiconductor device
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0430533A (ja) * 1990-05-28 1992-02-03 Fujitsu Ltd 半導体装置の製造方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JP3261912B2 (ja) 1995-01-19 2002-03-04 富士電機株式会社 バンプ付き半導体装置およびその製造方法
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH11233545A (ja) * 1997-11-10 1999-08-27 Citizen Watch Co Ltd 半導体装置とその製造方法
JP3430916B2 (ja) 1998-04-17 2003-07-28 松下電器産業株式会社 半導体装置の製造方法
JP2000299406A (ja) * 1999-04-15 2000-10-24 Sanyo Electric Co Ltd 半導体装置
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
JP4127943B2 (ja) * 2000-01-06 2008-07-30 日本テキサス・インスツルメンツ株式会社 半導体装置およびその製造方法
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
JP2002299341A (ja) * 2001-03-29 2002-10-11 Seiko Epson Corp 配線パターンの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
EP1427007A3 (en) 2006-01-04
US20150279801A1 (en) 2015-10-01
EP1427007B1 (en) 2014-01-15
US20100295176A1 (en) 2010-11-25
US7795129B2 (en) 2010-09-14
KR100643986B1 (ko) 2006-11-10
US9362246B2 (en) 2016-06-07
TWI239085B (en) 2005-09-01
TW200423358A (en) 2004-11-01
US7098127B2 (en) 2006-08-29
JP2004186333A (ja) 2004-07-02
US20060246635A1 (en) 2006-11-02
US7132749B2 (en) 2006-11-07
US20130099379A1 (en) 2013-04-25
US20050170602A1 (en) 2005-08-04
JP3969295B2 (ja) 2007-09-05
US20040145031A1 (en) 2004-07-29
CN1291456C (zh) 2006-12-20
EP1427007A2 (en) 2004-06-09
CN1505105A (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100643986B1 (ko) 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기
US8142602B2 (en) Method for mounting semiconductor device
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
JP4218622B2 (ja) 半導体装置の製造方法
JP3938128B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4151634B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置および電子機器
JP4329661B2 (ja) 半導体装置、回路基板および電気光学装置
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4862390B2 (ja) 電子基板の製造方法
CN100468668C (zh) 半导体装置安装方法、电路基板、电光学装置和电子仪器
JP2006269895A (ja) 半導体装置の製造方法、半導体装置および電子機器
JP2005086165A (ja) 半導体装置、回路基板および電気光学装置
JP2006072085A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191017

Year of fee payment: 14