JP3998014B2 - 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents

半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 Download PDF

Info

Publication number
JP3998014B2
JP3998014B2 JP2004283627A JP2004283627A JP3998014B2 JP 3998014 B2 JP3998014 B2 JP 3998014B2 JP 2004283627 A JP2004283627 A JP 2004283627A JP 2004283627 A JP2004283627 A JP 2004283627A JP 3998014 B2 JP3998014 B2 JP 3998014B2
Authority
JP
Japan
Prior art keywords
protrusions
mounting surface
protrusion
semiconductor device
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004283627A
Other languages
English (en)
Other versions
JP2006100505A (ja
Inventor
亮介 今関
健 金古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004283627A priority Critical patent/JP3998014B2/ja
Priority to US11/232,381 priority patent/US7321169B2/en
Publication of JP2006100505A publication Critical patent/JP2006100505A/ja
Application granted granted Critical
Publication of JP3998014B2 publication Critical patent/JP3998014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、パーソナルコンピュータや携帯電話機等に用いられる半導体装置、その半導体装置を用いた実装構造体、その半導体装置を用いた電気光学装置、その電気光学装置の製造方法及びその電気光学装置を用いた電子機器に関する。
従来、パーソナルコンピュータや携帯電話機等といった電子機器の表示装置として液晶表示装置等があり、その液晶表示装置に半導体装置として液晶駆動用ＩＣ等が例えばフリップチップ実装方式により実装されている。
一方、近年パーソナルコンピュータや携帯電話機等の電子機器もより小型化、高性能化が求められており、液晶パネル上の配線や端子の相互間距離をより小さくすること、すなわち狭ピッチ化が求められ、それに対応できるように半導体装置のバンプ等も狭ピッチ化、すなわちその幅に対し高さのあるものが要求されるようになっている。
しかし、上述のようなフリップチップ実装方式ではバンプを高くするために金属の使用量も増大し、その製造工程も複雑になり製造コストの増加となるという問題があった。
そこで、半導体チップの電極の近傍に形成してなる突出体と、その電極上と突出体上とに連続的に形成してなる導電体とを少なくとも有する外部接続突起が提案されている（例えば、特許文献１参照。）。また、半導体装置に電極を避けて樹脂層を形成する工程と、電極上及び樹脂層上に導電層を、突起体の所定パターンに応じてパターニングする工程と、パターニングされた導電層をマスクとし、導電層の間に位置する樹脂層を除去して突起体を形成する工程とを有する半導体製造方法が提案されている（例えば、特許文献２参照。） 。
特開２００１−１１０８３１号公報（段落[０００６]から[００２８]、図５）。 特開２００４−１８６３３３号公報（段落[０００８]から[００１３]、図４）。
しかしながら上述の方法、例えば特許文献１の発明により幅に比較し高さがあり、かつ材料となる金属の使用量の低減を図ることができるようになったが、例えば隣合う導電体の間にも突出体がそのまま形成される場合は、ガラス基板等に実装するときの接着剤が、該突出体により邪魔されて実装面に均一に広がらないということが生じる可能性があった。これにより、接着にムラができ、半導体装置の実装面の場所により突出体の変形量が異なり、該導電体とガラス基板側の端子との接続に不具合が生じる可能性があるという問題が生じた。
また、特許文献２の発明によっても半導体装置の製造工程を簡素化でき、狭ピッチ化も図れるようになったが、例えば導電層をマスクにして樹脂層を全て除去すると、半導体装置を液晶表示装置のガラス基板等に実装するときに突起体の反発力が弱くなり、ガラス基板に対し半導体装置の実装面が平行に固定されず、斜めに固定されるため半導体装置の実装面の場所により、該導電体とガラス基板側の端子との接続に不具合が生じる可能性があるという問題が生じた。
更に導電層をマスクにして樹脂層を全て除去した場合、形成された複数の突起体による突起体群の長手方向中央部付近に対して両端付近で接着剤が、実装面に均一に広がらないということが生じる可能性があった。これにより、同様に接着にムラができ、半導体装置の実装面の場所により突出体の変形量が異なり、該導電体とガラス基板側の端子との接続に不具合が生じる可能性があるという問題も生じた。
本発明は、上述の課題に鑑みてなされるもので、半導体装置をガラス基板等に実装する際の該半導体装置と相手側の基板との接続の信頼性を高めると共に電気光学装置等の製造コストの低減を図ることのできる半導体装置、その半導体装置を用いた実装構造体、その半導体装置を用いた電気光学装置、その電気光学装置の製造方法及びその電気光学装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有し、前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、前記複数の第２突出部の各々が樹脂を含み、前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、前記複数の第１突出部が互いに離間して配置され、前記複数の第１突出部の間に所定の間隔で複数の第２突出部が配置され、前記複数の間引き部は前記複の第１突出部の間における前記第２突出部の配置されていない部分であり、前記突出部群の中央部における前記複数の間引き部の間隔より前記突出部群の前記中央部を挟む両端部における前記複数の間引き部の間隔が広く、前記複数の第２突出部の各々が前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とする。
ここで、「実装面」とは、半導体装置を例えばガラス基板に実装するときの該半導体装置のガラス基板側の面のことである。
本発明は、導電部材が設けられた第１突出部の間に第２突出部を設けたので、例えば第２突出部を所定間隔で間引たり、該第２突出部の実装面からの高さを調整することができ、実装時の接着剤のムラや第１突出部及び第２突出部の反発力が弱くなることによる実装の平行度が図れなくなること等を防ぐことが可能となる。
また本発明に係る半導体装置は、実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有し、前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、前記複数の第２突出部の各々が樹脂を含み、前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、前記複数の第１突出部が互いに離間して配置され、前記複数の第１突出部の間に所定の間隔で複数の第２突出部が間引かれ、前記突出部群の中央部における前記複数の第２突出部の間引き間隔が、前記突出部群の前記中央部を挟む両端部における前記複数の第２突出部の間引き間隔より小さく、前記複数の第２突出部の各々が、前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とするものでもよい。
ここで、「間引かれている」とは、例えば丁度一つ分の第２突出部が除去されている或は形成されていない状態をいうものとする。これにより、第２突出部の間引きにより接着剤の流路を確保しながら、間引による突出部の反発力が弱くなり実装の平行度が図れなくなるのを、例えば突出部群の中央部付近より両端付近の間引き間隔を広くして間引き数を減らし、第２突出部による反発力を維持して実装の平行度を確保することができ、半導体装置と相手側基板との接続の信頼性を向上させることが可能となる。
また、例えば突出部群の中央部付近より両端付近の間引き間隔を広くして間引き数を減らすこととすれば、突出部群の中央部付近に対して両端付近の接着剤も実装面に、より均一に広げることができ、接着ムラによる半導体装置と相手側基板との接続不良を防ぐことが可能となる。
本発明の一の形態によれば、前記両端付近の間引き間隔は、前記中央部付近の間引き間隔よりも広いことを特徴とする。これにより、突出部群の中央部付近より両端付近の間引き間隔を広くして間引き数を減らし、第２突出部による反発力を維持して実装の平行度を確保することができ、半導体装置と相手側基板との接続の信頼性を向上させることが可能となる。
本発明の一の形態によれば、前記第２突出部の前記実装面からの高さは、前記第１突出部の前記実装面からの高さより低いことを特徴とする。これにより、実装時の相手基板と第２突出部との間に形成される隙間を調整することができ、もっとも適切な接着剤の流量を確保できる。また、完全に第２突出部を除去する場合に比べ、第１突出部がより適切に実装時に変形し、かつその状態を安定して維持できることとなる。
また本発明に係る半導体装置は、実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有し、前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、前記複数の第２突出部の各々が樹脂を含み、前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、前記複数の第１突出部が互いに離間して配置され、前記複数の第１突出部の間に複数の第２突出部が配置され、前記突出部群の中央部における前記複数の第２突出部の前記実装面からの高さが、前記突出部群の前記中央部を挟む両端部における前記複数の第２突出部の前記実装面からの高さより低く、前記複数の第２突出部の各々が、前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とするものでもよい。これにより、例えば突出部群の中央部付近での第２突出部の実装面からの高さより該突出部群の両端付近での第２突出部の実装面からの高さを高くすることにより、ある程度第１突出部が変形するまでは突出部群の両端の第２突出部と相手側基板との間に形成された隙間からも接着剤が流れるが、所定以上変形した後は突出部群の両端の第２突出部と相手側基板との間には隙間がなくなり、反発力を生じさせることで実装の平行度を確保できる。また、その際も突出部群の中央部付近では第２突出部と相手側基板との間に隙間が形成されているので、最終的に第１突出部が所定の変形となるまで接着剤は該中央部付近で流れることができる。この結果、中央部分での接着剤のムラが生じるのを防ぎ、第１突出部の変形量が異なる等の圧着不良を防ぐことができる。
本発明の一の形態によれば、前記突出部群はその長手方向が平行な複数列からなることを特徴とする。これにより、実装面を有効に活用できより半導体装置の小型化が図れる。また、この際、形成する第２突出部を夫々の列同士で互い違いになるように配置することで、より接着剤の実装面での広がりを均一にすることが可能となり、半導体装置と相手側基板との接続をより良好なものとすることができる。
本発明の一の形態によれば、前記実装面は略矩形状であり、前記突出部群が前記矩形状の四辺に配置されていることを特徴とする。これにより、実装面をより有効に活用でき半導体装置の小型化が図れると共に、半導体装置に電気的に接続される外部配線の引き回しがより容易になる。
本発明の他の観点に係る実装構造体は、上述した半導体装置を備えることを特徴とする。
本発明は、実装時の接着剤のムラや第１突出部及び第２突出部の反発力が弱くなることによる実装の平行度が図れなくなること等を防ぐことが可能な半導体装置を備えるので、半導体装置をガラス基板等に実装する際の該半導体装置と相手側基板との接続の信頼性を高めると共に、該実装構造体の製造コストの低減を図ることができる。
本発明の他の観点に係る電気光学装置は、上述した半導体装置を備えることを特徴とする。
本発明は、実装時の接着剤のムラや第１突出部及び第２突出部の反発力が弱くなることによる実装の平行度が図れなくなること等を防ぐことが可能な半導体装置を備えるので、半導体装置をガラス基板等に実装する際の該半導体装置と相手側基板との接続の信頼性を高めると共に、製造コストの低減を図ることができる電気光学装置を提供できる。
本発明の他の観点に係る電気光学装置の製造方法は、電気光学物質を保持可能な基板と、前記基板に実装された半導体装置とを備える電気光学装置の製造方法において、実装面に互いに離間して複数並設された第１突出部からなる突出部群と、相隣合う前記第１突出部の間を埋める第２突出部と、前記第１突出部の突出側表面に設けられた導電部材とを有する前記半導体装置を製造する工程と、前記半導体装置を前記基板上に実装する工程とを具備することを特徴とする。
本発明は、導電部材が設けられた第１突出部の間に第２突出部を設けた半導体装置を製造し、該半導体装置を基板に実装することとしたので、実装時の接着剤のムラや第１突出部及び第２突出部の反発力が弱くなることによる実装の平行度が図れなくなること等を防ぐ電気光学装置を提供できる。
本発明の一の形態によれば、前記半導体装置の製造工程は、前記第２突出部が前記突出部群の長手方向中央部付近で間引かれている間隔より前記長手方向の両端付近で間引かれている間隔のほうが広くなるように製造されていることを特徴とする。これにより、第２突出部の間引きにより接着剤の流路を確保しながら、間引による突出部の反発力が弱くなり実装の平行度が図れなくなるのを、突出部群の中央部付近より両端付近の間引き間隔を広くして間引き数を減らし、第２突出部による反発力を維持して実装の平行度を確保することができ、半導体装置と相手側基板との接続の信頼性を向上させることが可能となる。
また、突出部群の中央部付近より両端付近の間引き間隔を広くして間引き数を減らしたので、突出部群の中央部付近に対して両端付近の接着剤も、実装面に、より均一に広げることができ、接着ムラによる半導体装置と相手側基板との接続不良を防ぐことが可能となる。
本発明の一の形態によれば、前記半導体装置の製造工程は、前記第２突出部の前記実装面からの高さが前記第１突出部の前記実装面からの高さより低くなるように製造されていることを特徴とする。これにより、実装工程の際の相手基板と第２突出部との間に形成される隙間を調整することができ、もっとも適切な接着剤の流量を確保できる。また、完全に第２突出部を除去する場合に比べ、第１突出部がより適切に実装時に変形し、かつその状態を安定して維持できることとなる。
本発明の一の形態によれば、前記半導体装置の製造工程は、前記第２突出部が前記突出部群の長手方向中央部付近での前記実装面からの高さより前記長手方向両端付近での前記実装面からの高さの方が高なるように製造されていることを特徴とする。これにより、ある程度第１突出部が変形するまでは突出部群の両端の第２突出部と相手側基板との間に形成された隙間からも接着剤が流れるが、所定以上変形した後は突出部群の両端の第２突出部と相手側基板との間には隙間がなくなり、反発力を生じさせることで実装の平行度を確保できる。また、その際も突出部群の中央部付近では第２突出部と相手側基板との間に隙間が形成されているので、最終的に第１突出部が所定の変形をするまで接着剤は該中央部付近で流れることができる。この結果、中央部分での接着剤のムラが生じるのを防ぎ、第１突出部の変形量が異なる等の圧着不良を防ぐことができる。
本発明の一の形態によれば、前記実装する工程は、前記半導体装置を前記導電部材と前記基板上に設けられた端子とを直接接続するように前記半導体装置を前記基板上に非導電性の接着剤で実装するものであることを特徴とする。これにより、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）のように導電粒子を接着剤中に含有させる必要がなく、導電粒子と電気的接続を図る端子等との接続不良を防ぐことができると共に、導電粒子が不要となるので製造コストの低減が図れる。ここで、「非導電性の接着剤」とは例えばＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）やＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等がある。
本発明の他の観点に係る電子機器は、上述の電気光学装置を備えたことを特徴とする。
本発明は、半導体装置をガラス基板等に実装する際の該半導体装置と相手側の基板との接続の信頼性を高めると共に電気光学装置等の製造コストの低減を図ることのできる半導体装置を有する電気光学装置を備えるので、容易に電子機器の性能の信頼性を高め、コストの低減化を図ることができる。
以下、本発明に実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、電気光学装置の例として液晶表示装置、具体的には反射半透過型のニ端子型スイッチング素子であるＴＦＤ（薄膜ダイオード）を用いたアクティブマトリックス方式の液晶表示装置及びその液晶表示装置を用いた電子機器について説明するが、パッシブマトリックス型や薄膜トランジスタ素子アクティブマトリックス型の液晶表示装置であってもよい。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
（第１の実施形態）
図１は本発明の第１の実施形態に係る液晶表示装置の概略斜視図、図２は図１におけるＡ−Ａ線部分断面図（液晶駆動用ＩＣは切断していない）、図３は液晶駆動用ＩＣの実装状態の説明図、図４は液晶駆動用ＩＣの実装面の概略平面図及び図５は突出部群の概略部分斜視図である。
（液晶表示装置の構成）
液晶表示装置１は、例えば図１に示すように一部が実装構造体でもある液晶パネル２と、当該液晶パネル２に接続された回路基板３とを有する。ここで、液晶表示装置１には、回路基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じ付設される（図示しない）。
液晶パネル２は、図１及び図２に示すようにシール材４を介して貼り合わされた一対の基板である第１基板５及び第２基板６と、両基板の隙間に封入された電気光学物質、例えばＴＮ（Ｔｗｉｓｔ Ｎｅｍａｔｉｃ）型の液晶７とを有する。
ここで、第１基板５には、例えば図２に示すようにその液晶側表面に光の透過領域である開口部を有する反射膜８及び光を遮蔽する光遮蔽層９が形成されており、該開口部を含め反射膜８上（液晶側）には着色層１０が光遮蔽層９で区切られる領域に形成されている。
更に当該着色層１０及び光遮蔽層９の液晶側には、オーバーコート層１１が形成されており、そのオーバーコート層１１の液晶側にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電体からなる走査電極１２が形成されている。
また、その走査電極１２の上に、例えばポリイミド樹脂等からなる配向膜１３が形成されており、更に第１基板５の液晶側と反対側には偏光板１４等が設けられている。
一方、第２基板６には、例えば図２に示すようにその液晶側表面に、マトリックス状に配列する複数の画素電極１５と、各画素電極１５の境界領域において上述した走査電極１２と交差する方向に帯状に延びる複数の信号電極１６と、該画素電極１５及び信号電極１６に電気的に接続されたＴＦＤ１７とが配置され、その液晶側には配向膜１８が形成されている。また、第１基板５と同様、第２基板６の液晶側と反対側には偏光板１９等が設けられている。
ここで、第１基板５及び第２基板６は、例えば図１及び図２に示すようにガラスや合成樹脂といった光透過性材料から形成された板状部材であり、第１基板５は第２基板６に対し外側へ突出した張出し領域（以下「張出し部」という。）２０を有している。この張出し部２０が電気光学装置である液晶表示装置１の実装構造体の一つとなる。
また、走査電極１２は所定の方向（図１及び図２のＸ軸方向）に延在する帯状に形成され、複数の走査電極１２が相互に並列してストライプ状に構成されている。画素電極１５は、例えばＩＴＯ等の透明導電体により形成されている。
次に、張出し部２０は図１、図２及び図３に示すように走査電極１２及び信号電極１６がシール材４で囲まれる領域（以下「液晶領域」という。）から当該張出し部２０に延びている電極部分である走査電極用配線２１及び信号電極用配線２２、その各電極用配線に例えば液晶駆動用電流を供給する半導体装置としての液晶駆動用ＩＣ２３等を有する。
また、張出し部２０は液晶駆動用ＩＣ２３の実装面に対応する第１基板上の実装領域内に設けられた複数の電極用端子２４、更に回路基板３からの電流を液晶駆動用ＩＣ２３に入力する複数の入力用端子２５を有する。この電極用端子２４は走査電極用配線２１及び信号電極用配線２２に夫々電気的に接続されている。
更に張出し部２０は、回路基板３からの電流を受取る外部用端子２６、その外部からの電流を入力用端子２５に供給する入力用配線２７等を有する。尚、信号電極はＴａやＣｒ，ＴａＷ等の金属材料により形成されている。
次に、実装前の半導体装置としての液晶駆動用ＩＣ２３について説明する。
まず、液晶駆動用ＩＣ２３は、例えば回路基板３及び入力用配線２７を介して表示画像等に関する各種の信号を受信すると、この信号に応じた駆動信号を生成するものであり、その駆動信号は走査電極用配線２１及び信号電極用配線２２に供給される。
液晶駆動用ＩＣ２３は、例えば図１及び図４に示すようにＸ軸方向に長辺が来るように略矩形状の外形を有し、その張出し部２０への実装面２８である本体部２９の裏面には、該張出し部表面に形成された複数の電極用端子２４及び入力用端子２５に夫々電気的に接続するための複数の互いに離間した第１突出部３０からなる突出部群３１、該第１突出部３０の突出側表面に設けられた導電部材としての接続用端子３２及び相隣合う第１突出部３０の間を埋める第２突出部３３を有する。
また、第１突出部３０は例えば図４に示すように図に向かって上方の長辺側と下方の長辺側に電気的に接続させる相手側端子のピッチに合わせ所定の間隔で、Ｘ軸方向に一列に並設されており、上方の第１突出部３０が出力側となり、下側の第１突出部３０が入力側となる。
更に第１突出部３０は、例えば図５に示すように断面が略半円で蒲鉾形状に形成されており、その材料として例えばアクリル樹脂やエポキシ樹脂等が用いられている。これにより、液晶駆動用ＩＣ２３を張出し部２０上に実装する際に第１突出部３０が押圧され少し上下方向に変形し、その表面に形成された接続用端子３２の頂点の接触面積を拡大し導電性を良好なものとすると共に、その樹脂としての弾性力により複数の接続用端子３２にバラツキが合っても最も適切な接続を確保できる。
また、接続用端子３２は例えば図５に示すように蒲鉾形状である第１突出部３０の突出側表面を覆う略帯状に形成されており、その一端は実装面２８に一部延在しており、図示しない電極パッドに電気的に接続される接続部３４となっている。
一方、第２突出部３３は例えば図５に示すように第１突出部３０よりＣだけ実装面２８からの高さが低く形成されており、丁度その低くなった分（図中のＣだけ）だけ第１突出部３０の突出側が除去されたような形状となっている。例えば蒲鉾形状の上半分が除去されたような形状である。
また、第２突出部３３は例えば第１突出部３０と同じ材料で形成されており、最初に第１突出部３０と同じ断面形状の連続体を形成し、その後で第２突出部となるところをエッチングして半分ぐらい除去して第２突出部３３を形成してもよい。
これにより、該液晶駆動用ＩＣ２３を実装するときにこの高さの違いによる隙間から図４及び図５中の矢印Ｂのように接着剤が流出し、接着剤のムラを無くすことができる。尚、電極パッドは例えば実装面２８にその表面が露出する程度に埋設されており、液晶駆動用ＩＣ２３の図示しない内部回路に電気的に接続されている。
次に、実装後の半導体装置としての例えば液晶駆動用ＩＣ２３は、図３に示すように第１突出部３０が多少上下に変形し断面がやや扁平半円形になって、その突出部を覆う接続用端子３２の電極用端子２４との接触面積が拡大している。
また、液晶駆動用ＩＣ２３をしっかり張出し部にアライメントして固定保持するように接着剤、例えばＮＣＦ，ＮＣＰが実装面２８は勿論、液晶駆動用ＩＣ２３の側面の一部も覆うように配置されている。
次に、回路基板３は例えば図２に示すようにベース基材３５の上に配線パターン３６等が形成、実装されている。
ここで、ベース基材３５は可撓性を有するフィルム状の部材であり、配線パターン３６は例えば銅等から形成されていて、張出し部側の端に端子（図示しない）が形成されている。その端子は外部用端子２６に例えばＡＣＦ３７を介して電気的に接続されている。勿論、この回路基板３と液晶パネル２との電気的接続も第１突出部３０及び第２突出部３３、接続用端子３２を用いてもよい。
（液晶表示装置の製造方法）
次に、以上のように構成された液晶表示装置１の製造方法について半導体装置の実装を中心に説明する。
図６は本発明に係る液晶表示装置の製造方法のフローチャート図及び図７は突出部群の製造工程を説明する概略部分断面図である。
まず、第１基板５上に蒸着法やスパッタリング法等によってアルミニウム等を薄膜状に成膜し、これにフォトリソグラフィ法を用いてパターニングすることによって、例えば図２に示すように開口部を設けると共に、その周囲に反射膜８を形成する。
また、形成された反射膜８の上にスピンコート等により着色材が分散された感光性樹脂を塗布し、フォトリソグラフィ法でパターニングして光遮蔽層９及び着色層１０を形成する。更にその上にオーバーコート層１１を同様に形成し、スパッタリング法によりＩＴＯ等をそのオーバーコート層１１上に被着して、フォトリソグラフィ法によりパターニングし走査電極１２をストライプ状に形成する。そして、その走査電極１２を形成した上に配向膜１３を形成し、ラビング処理を施して第１基板側の製造を終了する（ＳＴ１０１）。
更に第２基板６上にＴＦＤ１７、信号電極１６及び画素電極１５をスパッタリング法やフォトリソグラフィ法等により形成し、それらの上に配向膜１８を形成してラビング処理を施して第２基板側の製造が終了する（ＳＴ１０２）。
また、第２基板側の配向膜１８上にギャップ材（図示せず）をドライ散布法等により散布し、シール材４を介して第１基板５と第２基板６とを貼り合わせる（ＳＴ１０３）。その後、シール材４の注入口（図示せず）から液晶７を注入し、シール材４の注入口を紫外線硬化性樹脂等の封止材（図示せず）により封口する（ＳＴ１０４）。更に偏光板１４，１９等を第１基板５及び第２基板６の各外面上に取り付ける（ＳＴ１０５）。
次に、図６に示すように半導体装置としての液晶駆動用ＩＣ２３の製造をする。
まず、既知の方法で液晶駆動用ＩＣ２３の集積回路等を内部に有する本体部２９を形成する（ＳＴ１０６）。その際、内部回路に電気的に接続された電極パッドが実装面２８に露出するように形成する。
次に、図７（ａ）に示すように第１突出部３０及び第２突出部３３の材料である例えばアクリル樹脂やエポキシ樹脂による樹脂層３８を本体部２９の第１基板５への実装面２８に形成する。そして、その樹脂層３８をフォトリソグラフィ法等により複数の第１突出部３０からなる突出部群３１として必要な長さで、断面形状が半円形となる略蒲鉾形状にパターニングして突出部３９を形成する（ＳＴ１０７）。この際、複数の電極パッドの近くに突出部３９が形成できるようにパターニングする。
更にパターニングされた突出部３９を含め実装面２８上に例えば金等の接続用端子３２の材料を図７（ｂ）に示すようにスパッタリング法等により成膜し、フォトリソグラフィ法等によりパターニングし、夫々所定の間隔で離間した複数の接続用端子３２を図５及び図７（ｃ）に示すように形成する（ＳＴ１０８）。この際、図５に示すように実装面２８に延在するように形成された接続部３４が、実装面２８に露出した電極パッドを介し液晶駆動用ＩＣ２３の内部回路と接続用端子３２とが電気的に接続されるように接続用端子３２を形成する。
その後、例えば図７（ｄ）に示すように形成された接続用端子３２をマスクとしてその上からプラズマエッチングをして金等に覆われていない部分の突出部３９をプラズマエッチング前の実装面２８からの高さよりＣだけ低くなるように、部分的に除去する。これにより、図５及び図７（ｅ）に示すように接続用端子３２に覆われた第１突出部３０とその二つの第１突出部３０の間を埋めるように第２突出部３３が形成されることとなる（ＳＴ１０９）。これにより、別途に第２突出部３３の形成用にマスクを用意する必要がなくコストの低減を図ることができる他、第１突出部３０と第２突出部３３との境界がフォトリソグラフィ法等の場合のように傾斜した面とならず図５に示すように略垂直な面となり、より狭ピッチ化に対応できる。
以上で半導体装置としての液晶駆動用ＩＣ２３が完成する（ＳＴ１１０）。
次に、例えばＮＣＦを張出し部２０の液晶駆動用ＩＣ２３の実装領域に電極用端子２４及び入力用端子２５等を覆うように配置し、貼着する。
そして、そのＮＣＦの上に該電極用端子等に対応して接続用端子３２が位置するように液晶駆動用ＩＣ２３を配置し、該液晶駆動用ＩＣ２３を押圧し、加熱する。すると、例えば図３に示すように接続用端子３２と電極用端子２４及び入力用端子２５との間のＮＣＦの接着剤は、押し出され、直接、接続用端子３２と電極用端子２４及び入力用端子２５とが当接する。
更に押圧されると、例えば図３に示すように第１突出部３０は扁平半円形に変形し、電極用端子２４及び入力用端子２５との接触面積を大きくすると共に、夫々の高低差によるバラツキを吸収し確実な接続を図ることができる（ＳＴ１１１）。
また、第１突出部３０が電極用端子２４及び入力用端子２５に当接しときも、第２突出部３３と相手側の張出し部２０の表面とは接触しておらず、隙間があるのでＮＣＦの流動化した接着剤は図４及び図５の矢印Ｂに示すように流出することができ、例えば図４で示す突出部群である複数の第１突出部３０の長手方向（図中のＸ軸方向）の略中央部付近で接着剤が十分広がることが可能となる。これにより、従来のように液晶駆動用ＩＣ２３の実装の際に接着剤が十分均一に広がらないため場所により第１突出部の変形量が異なり、液晶駆動用ＩＣ２３の圧着不良が生じるといったことを防ぐことができる。
更に第２突出部３３の高さを調節することにより最も適切な隙間を確保でき、実装時の圧着ムラをより適切に防止できる。
次に、回路基板３上に必要な電子部品等を実装し、回路基板３の配線パターン３６に電気的に接続された端子を例えば図２に示すようにＡＣＦ３７を介して外部用端子２６に電気的に設属させる。そして最後に、その他の照明装置やケース等を取り付けて（ＳＴ１１２）、電気光学装置である液晶表示装置１が完成する（ＳＴ１１３）。
以上で液晶表示装置の製造方法の説明を終了する。
このように本実施形態によれば、半導体装置例えば液晶駆動用ＩＣ２３は、第２突出部３３の実装面２８からの高さが、第１突出部３０の実装面２８からの高さより低くなるように形成したので、実装時の相手基板と第２突出部３３との間に形成される隙間を調整することができ、もっとも適切な接着剤の流量を確保できる。また、完全に第２突出部３３を除去する場合に比べ、少なくとも片側に設けられた第２突出部３３により支えられるので第１突出部３０がより適切に実装時に変形し、かつその状態を安定して維持できることとなる。
また、半導体装置である液晶駆動用ＩＣ２３を実装する際に接続用端子３２と電極用端子２４及び入力用端子２５とを直接接続するように非導電性の接着剤たとえばＮＣＦで実装することとしたので、例えばＡＣＦのように導電粒子を接着剤中に含有させる必要がなく、導電粒子と電気的接続を図る端子等との接続不良を防ぐことができると共に、導電粒子が不要となるので製造コストの低減が図れる。
（変形例１）
次に、本発明に係る液晶表示装置の変形例１について説明する。本変形例１においては実装面に設けられた突出部群が略矩形状の実装面の四辺に夫々設けられている点で第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図８は本発明の変形例１に係る液晶表示装置の概略斜視図及び図９は液晶表示装置の実装面の概略平面図である。
液晶表示装置１０１は、例えば図８に示すように一部が実装構造体でもある液晶パネル１０２と、当該液晶パネル１０２に接続された回路基板３とを有する。ここで、液晶表示装置１０１には、回路基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じ付設される（図示しない）。
ここで、液晶パネル１０２の第１基板５は、第２基板６に対し外側へ突出した張出し部１２０を有しており、該張出し部１２０は図８に示すように走査電極１２及び信号電極１６がシール材４で囲まれる液晶領域から当該張出し部１２０に延びている電極部分である走査電極用配線１２１及び信号電極用配線２２、その各電極用配線に例えば液晶駆動用電流を供給する液晶駆動用ＩＣ１２３等を有している。尚、図8に示すように走査電極用配線１２１の一部は液晶駆動用ＩＣ１２３の側辺（図面上の左右の辺）から出力している。
次に、実装前の半導体装置としての液晶駆動用ＩＣ１２３について説明する。
液晶駆動用ＩＣ１２３は、例えば図８及び図９に示すようにＸ軸方向に長辺が来るように略矩形状の外形を有し、その張出し１２０への実装面２８である本体部２９の裏面には、該張出し部表面に形成された複数の電極用端子２４及び入力用端子２５に夫々電気的に接続するための複数の互いに離間した第１突出部１３０ａ，１３０ｂからなる突出部群１３１ａ，１３１ｂ、該第１突出部１３０ａ，１３０ｂの突出側表面に設けられた導電部材としての接続用端子１３２ａ，１３２ｂ及び相隣合う第１突出部１３０ａ，１３０ｂの間を埋める第２突出部１３３ａ，１３３ｂを有する。
また、第１突出部１３０ａ，１３０ｂは例えば図９に示すように略長方形の四辺に夫々並設されており、図に向かって長辺側（図中のＸ軸方向）で上下に夫々横一列複数の互いに離間した第１突出部１３０ａからなる突出部群１３１ａと短辺側（図中のＹ軸方向）で左右に夫々縦一列複数の互いに離間した第１突出部１３０ｂからなる突出部群１３１ｂとが形成されている。
更に第１突出部１３０ａ，１３０ｂは、例えば断面が略半円で蒲鉾形状に形成されており、その材料として例えばアクリル樹脂やエポキシ樹脂等が用いられている。これにより、液晶駆動用ＩＣ１２３を張出し部１２０上に実装する際に第１突出部１３０ａ，１３０ｂが押圧され少し上下方向に変形し、その表面に形成された接続用端子１３２ａ，１３２ｂの頂点の接触面積を拡大し導電性を良好なものとすると共に、その樹脂としての弾性力により複数の接続用端子１３２ａ，１３２ｂにバラツキが合っても最も適切な接続を確保できる。
また、接続用端子１３２ａ，１３２ｂは例えば蒲鉾形状である第１突出部１３０ａ，１３０ｂの突出側表面を覆う略帯状に形成されており、その一端は実装面２８に一部延在しており、図示しない電極パッドに電気的に接続される接続部３４となっている。
一方、第２突出部１３３ａ，１３３ｂは例えば第１突出部１３０ａ，１３０ｂよりＣだけ実装面２８からの高さが低く形成されており、丁度その低くなった分だけ第１突出部１３０ａ，１３０ｂの突出側が除去されたような形状となっている。例えば蒲鉾形状の上半分が除去されたような形状である。
また、第２突出部１３３ａ，１３３ｂは例えば第１突出部１３０ａ，１３０ｂと同じ材料で形成されており、最初に第１突出部１３０ａ，１３０ｂと同じ断面形状の連続体を形成し、その後で第２突出部となるところをエッチングして半分ぐらい除去して第２突出部１３３ａ，１３３ｂを形成してもよい。
このように本変形例１によれば、第２突出部１３３ａ，１３３ｂが第１突出部１３０ａ，１３０ｂより低く形成されているので、実装面の周囲四辺に突出部群１３１ａ，１３１ｂが形成され、囲むような形の場合もＮＣＦの接着剤が第２突出部１３３ａ，１３３ｂと張出し部１２０表面との隙間から図９に示す矢印Ｂ，Ｄのように流出することができ、接着剤が均一に実装面に広がり、圧着不良を防ぐことができる。
（変形例２）
次に、本発明に係る液晶表示装置の変形例２について説明する。本変形例２においては実装面に設けられた突出部群が二列夫々上下の辺に設けられている点で第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図１０は本変形例２に係る液晶表示装置の実装面の概略平面図である。
液晶表示装置２０１は、例えば図１に示すように一部が実装構造体でもある液晶パネル２０２と、当該液晶パネル２０２に接続された回路基板３とを有する。ここで、液晶表示装置２０１には、回路基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じ付設される（図示しない）。
ここで、液晶パネル２０２の第１基板５は、第２基板６に対し外側へ突出した張出し部２２０を有しており、該張出し部２２０は液晶駆動用ＩＣ２２３等を有している。
次に、実装前の半導体装置としての液晶駆動用ＩＣ２２３について説明する。
液晶駆動用ＩＣ２２３は、例えば図１及び図１０に示すようにＸ軸方向に長辺が来るように略矩形状の外形を有し、その張出し２２０への実装面２８である本体部２９の裏面には、該張出し部表面に形成された複数の電極用端子２４及び入力用端子２５に夫々電気的に接続するための複数の互いに離間した第１突出部２３０ａ，２３０ｂからなる突出部群２３１ａ，２３１ｂ、該第１突出部２３０ａ，２３０ｂの突出側表面に設けられた導電部材としての接続用端子２３２ａ，２３２ｂ及び相隣合う第１突出部２３０ａ，２３０ｂの間を埋める第２突出部２３３ａ，２３３ｂを有する。
また、第１突出部２３０ａ，２３０ｂは例えば図１０に示すように略長方形の二辺に夫々並設されており、図に向かって長辺側（図中のＸ軸方向）で上下に夫々横二列の第１突出部２３０ａ，２３０ｂが電気的に設属させる相手側端子のピッチに合わせ所定の間隔で、離間して形成されている。
具体的には、図１０に示すように略四角形の実装面２８に向かって上方側の二列に並設された突出部群２３１ａ，２３１ｂは、実装面２８の外側に近い一列（突出部群２３１ａ）では複数の互いに離間して並設された第１突出部２３０ａと、該第１突出部２３０ａの突出側を覆う接続用端子２３２ａ及び該離間する第１突出部２３０ａの間を埋めるように形成され、実装面２８からの高さが第１突出部２３０ａの実装面からの高さより低い第２突出部２３３ａとを有する。
更に実装面２８の内側に近い一列（突出部群２３１ｂ）では、複数の互いに離間して並設された第１突出部２３０ｂと、該第１突出部２３０ｂの突出側を覆う接続用端子２３２ｂ及び該離間する第１突出部２３０ｂの間を埋めるように形成され、実装面２８からの高さが第１突出部２３０ｂの実装面からの高さより低い第２突出部２３３ｂとを有する。
ここで、実装面２８の内側に近い一列（突出部群２３１ｂ）は例えば図１０に示すように外側に近い一列（突出部群２３１ａ）に対し第２突出部２３３ｂが、一つ分右或は左方向にずれるように、第１突出部２３０ｂ、接続用端子２３２ｂ及び第２突出部２３３ｂが形成されている。
同様に実装面２８の下方側にも例えば図１０に示すように二列の突出部群２３１ａ，２３１ｂが外側に近い一列（突出部群２３１ａ）は、複数の第１突出部２３０ａ等により形成されており、内側に近い一列（突出部群２３１ｂ）は外側に近い一列（突出部群２３１ａ）に対し第２突出部２３３ｂが、一つ分右或は左方向にずれるように、第１突出部２３０ｂ、接続用端子２３１ｂ及び第２突出部２３３ｂが形成されている。
このように本変形例２によれば、並設された第１突出部等により形成される突出部群がその長手方向が平行な複数列からなることとしたので、実装面２８を有効に活用できより半導体装置である例えば液晶駆動用ＩＣ２２３の小型化が図れる。また、この際、形成する第２突出部２３３ａ，２３３ｂを夫々の列同士で互い違いになるように配置することで、より接着剤の実装面での広がりを均一にすることが可能となり、半導体装置と相手側基板との接続をより良好なものとすることができる。
具体的には、実装面２８の上方及び下方に夫々二列の突出部群２３１ａ，２３１ｂを設け、夫々の横方向に並設された実装面２８からの高さが第１突出部２３０ａ，２３０ｂの高さより低い第２突出部２３３ａ，２３３ｂが例えば第２突出部一つ分（２３３ｂ）並設方向（図１０中Ｘ軸方）にずれて形成されているので、第２突出部の相手側基板との隙間をＮＣＦによる接着剤が図１０に示す矢印Ｅのように流れ実装面全体にムラなく広がり、基板への半導体装置例えば液晶駆動用ＩＣ２２３の実装において良好な圧着を得ることができる。
（第２の実施形態）
次に、本発明に係る液晶表示装置の第２の実施形態について説明する。本実施形態においては、第２突出部の高さが中央部付近と両端付近とで異なるように形成されている点が第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図１１は本発明の第２の実施形態に係る液晶表示装置の液晶駆動用ＩＣの突出部群の側面概略図及び図１２は液晶駆動用ＩＣの突出部群の概略部分拡大斜視図である。
（液晶表示装置の構成）
液晶表示装置４０１は、例えば図１に示すように一部が実装構造体でもある液晶パネル４０２と、当該液晶パネル４０２に接続された回路基板３とを有する。ここで、液晶表示装置４０１には、回路基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じ付設される（図示しない）。
ここで、液晶パネル４０２の第１基板５は、第２基板６に対し外側へ突出した張出し部４２０を有しており、該張出し部４２０は液晶駆動用ＩＣ４２３等を有している。
次に、実装前の半導体装置としての液晶駆動用ＩＣ４２３について説明する。
液晶駆動用ＩＣ４２３は、例えば図１、図３及び図１１に示すようにＸ軸方向に長辺が来るように略矩形状の外形を有し、その張出し部４２０への実装面２８である本体部２９の裏面には、該張出し部表面に形成された複数の電極用端子２４及び入力用端子２５に夫々電気的に接続するための複数の互いに離間した第１突出部４３０からなる突出部群４３１、該第１突出部４３０の突出側表面に設けられた導電部材としての接続用端子４３２及び相隣合う第１突出部４３０の間を埋める第２突出部４３３ａ，４３３ｂを有する。
ここで、第２突出部は例えば図１１に示すように実装面２８からの高さが、突出部群４３１の長手方向（図１１中のＸ軸方向）の中央部付近とその両側端部付近とで異なるように形成されている。また、第１突出部４３０は例えば略矩形状の実装面２８の上方の長辺側と下方の長辺側に電気的に接続させる相手側端子のピッチに合わせ所定の間隔で、横方向（図１１のＸ軸方向）に一列に並設されており、上方の第１突出部４３０が出力側となり、下側の第１突出部４３０が入力側となる。
具体的には、例えば図１１に示すように突出部群４３１の両端付近での第２突出部４３３ａの実装面２８からの高さＦは、該突出部群の中央部付近での第２突出部４３３ｂの実装面２８からの高さＧに比べ高く（Ｆ>Ｇ）なるように形成されており、第２突出部４３３ａ，４３３ｂが第１突出部４３０の実装面２８からの高さより低く形成されている。これにより、例えば図１２に示すように液晶駆動用ＩＣ４２３を張出し部４２０に実装する際、第２突出部４３３ａと張出し部４２０との間に生じる隙間が、第２突出部４３３ｂと張出し部４２０との間に生じる隙間より狭くなり、図中の矢印Ｈ，Ｊに示すように中央部付近の接着剤の流れを確保しながら実装面２８全体にＮＣＦによる接着剤が満遍なく広がり、圧着時の圧着ムラを防ぐことができる。
（液晶表示装置の製造方法）
次に、本実施形態に係る液晶表示装置４０１の製造方法は、略第１の実施形態と同様であるが第２突出部の形成方法が異なるのでその点を中心に簡単に説明する。
図１３は本実施形態の液晶表示装置の製造方法のフローチャート図である。
ここで、第1基板側の形成（ＳＴ１０１）から半導体装置としての液晶駆動用ＩＣの接続用端子の形成（ＳＴ１０８）までは、第１の実施形態の製造方法と略同様であるのでその説明を省略する。
図１３に示すようにＳＴ１０８により、第１突出部４３０の突出側を覆い図１２に示すように所定の間隔で離間した複数の接続用端子４３２を形成した後、フォトリソグラフィ法等で該第１突出部４３０同士の間に埋められた夫々実装面２８からの高さが異なる第２突出部４３３ａ，４３３ｂを形成する（ＳＴ４０１）。例えば場所により透過光量が異なるハーフトーンマスクや多重露光により図１１及び図１２に示すように複数の第１突出部等が並設された突出部群４３１の長手方向（図１１中のＸ軸方向）でその両端付近の実装面２８からの第２突出部４３３ａの高さＦが、その突出部群４３１の中央部付近の第２突出部４３３ｂの実装面２８からの高さＧより高くなるように露光、現像して第２突出部を形成する（ＳＴ４０１）。
以下ＳＴ１１０からＳＴ１１３の液晶表示装置の完成までは第１の実施形態の液晶表示装置の製造方法と略同様でありその説明は省略する。
以上で液晶表示装置の製造方法の説明を終了する。
このように本実施形態によれば、突出部群４３１の中央部付近での第２突出部４３３ｂの実装面２８からの高さＧより該突出部群４３１の両端付近での第２突出部４３３ａの実装面２８からの高さＦを高く（Ｆ>Ｇ）することにより、押圧され、ある程度第１突出部４３０が変形するまでは突出部群４３１の両端の第２突出部４３３ａと相手側基板との間に形成された隙間からも図１２中の矢印Ｈに示すように接着剤が流れるが、所定以上変形した後は突出部群４３１の両端の第２突出部４３３ａと相手側基板との間には隙間がなくなり、反発力を生じさせることで実装の平行度を確保できる。また、その際も突出部群４３１の中央部付近では第２突出部４３３ｂと相手側基板との間に隙間が形成されているので、最終的に第１突出部４３０が所定の状態に変形するまで接着剤は該中央部付近で図中の矢印Ｊで示すように流れることができる。この結果、中央部分での接着剤のムラが生じるのを防ぎ、第１突出部４３０の変形量が異なる等の圧着不良を防ぐことができる。
（第３の実施形態）
次に、本発明に係る液晶表示装置の第３の実施形態について説明する。本実施形態においては、第２突出部の高さは第1突出部と同じであるが所定間隔で間引かれている点が第１の実施形態と異なるのでその点を中心に説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図１４は本発明の第３の実施形態に係る液晶表示装置の液晶駆動用ＩＣの突出部群の側面概略図である。
（液晶表示装置の構成）
液晶表示装置５０１は、例えば図１に示すように一部が実装構造体でもある液晶パネル５０２と、当該液晶パネル５０２に接続された回路基板３とを有する。ここで、液晶表示装置５０１には、回路基板３の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じ付設される（図示しない）。
ここで、液晶パネル５０２の第１基板５は、第２基板６に対し外側へ突出した張出し部５２０を有しており、該張出し部５２０は液晶駆動用ＩＣ５２３等を有している。
次に、実装前の半導体装置としての液晶駆動用ＩＣ５２３について説明する。
液晶駆動用ＩＣ５２３は、例えば図１、図３及び図１４に示すようにＸ軸方向に長辺が来るように略矩形状の外形を有し、その張出し部５２０への実装面２８である本体部２９の裏面には、該張出し部表面に形成された複数の電極用端子２４及び入力用端子２５に夫々電気的に接続するための複数の互いに離間した第１突出部５３０からなる突出部群５３１、該第１突出部５３０の突出側表面に設けられた導電部材としての接続用端子５３２及び相隣合う第１突出部５３０の間を埋める第２突出部５３３を有する。
また、第１突出部５３０は例えば略矩形状の実装面２８の上方の長辺側と下方の長辺側に電気的に接続させる相手側端子のピッチに合わせ所定の間隔で、横方向（図１４のＸ軸方向）に一列に並設されており、上方の第１突出部５３０が出力側となり、下側の第１突出部５３０が入力側となる。
ここで、第２突出部５３３は例えば図１４に示すように所定の間隔で間引きされており、突出部群５３１の長手方向（図１４中のＸ軸方向）の中央部付近とその両端付近とでその間引き間隔が異なるように形成されている。
具体的には、例えば図１４に示すように突出部群５３１の両端付近での第２突出部５３３の間引き間隔Ｋは、該突出部群５３１の中央部付近での第２突出部５３３の間引き間隔Ｌ比べ広く（Ｋ>Ｌ）なるように形成されている。
（液晶表示装置の製造方法）
次に、本実施形態に係る液晶表示装置５０１の製造方法は、略第１の実施形態と同様であるが第２突出部の形成方法が異なるのでその点を中心に簡単に説明する。
まず、第１基板側の形成（ＳＴ１０１）から半導体装置としての液晶駆動用ＩＣの接続用端子の形成（ＳＴ１０８）までは、第１の実施形態の製造方法と略同様であるのでその説明を省略する。
図１３に示すようにＳＴ１０８により、第１突出部５３０の突出側を覆い所定の間隔で離間した複数の接続用端子５３２を形成した後、フォトリソグラフィ法等で該第１突出部５３０同士の間に埋められ、所定の間隔で間引かれた間引き部５４０を有する第２突出部５３３を形成する（ＳＴ５０１）。
以下ＳＴ１１０からＳＴ１１３の液晶表示装置の完成までは第１の実施形態の液晶表示装置の製造方法と略同様でありその説明は省略する。
以上で液晶表示装置の製造方法の説明を終了する。
このように本実施形態によれば、第２突出部５３３を所定の間隔で間引きすることとしたので、例えばＮＣＦの接着剤の流路を確保することができ、液晶駆動用ＩＣ５２３をガラス基板等に実装するときに突出体により邪魔されて該接着剤が実装面２８に均一に広がらないということを防ぐことができる。
また、間引による第１突出部５３０の反発力が弱くなり実装の平行度が図れなくなるのを、例えば突出部群５３１の中央部付近より両端付近の間引き間隔を広くして間引き数を減らすこととしたので、第２突出部５３３による反発力を維持して実装の平行度を確保することができ、液晶駆動用ＩＣ５２３と相手側基板との接続の信頼性を向上させることが可能となる。
更に突出部群５３１の中央部付近より両端付近の間引き間隔を広くして間引き数を減らすこととしたので、突出部群５３１の中央部付近のみならず両端付近も接着剤が、実装面に均一に広がり、接着ムラによる液晶駆動用ＩＣ５２３と相手側基板との接続不良を防ぐことが可能となる。
（第４の実施形態・電子機器）
次に、上述した液晶表示装置１，１０１，２０１，４０１，５０１を備えた本発明の第４の実施形態に係る電子機器について説明する。尚、第１の実施形態の構成要素と共通する構成要素については、第１の実施形態の構成要素と同一の符号を付しその説明を省略する。
図１５は本発明の第４の実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図である。
電子機器３００は、表示制御系として例えば図１５に示すように液晶パネル２及び表示制御回路３９０などを備え、その表示制御回路３９０は表示情報出力源３９１、表示情報処理回路３９２、電源回路３９３及びタイミングジェネレータ３９４などを有する。
また、液晶パネル２には表示領域Ｉを駆動する駆動回路３６１を有する。
表示情報出力源３９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源３９１は、タイミングジェネレータ３９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路３９２に供給するように構成されている。
また、表示情報処理回路３９２はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３６１へ供給する。また、電源回路３９３は、上述した各構成要素に夫々所定の電圧を供給する。
このように本実施形態によれば、電子機器３００に用いられる液晶表示装置１の半導体装置例えば液晶駆動用ＩＣ２３は、第２突出部３３の実装面２８からの高さが、第１突出部３０の実装面２８からの高さより低くなるように形成されているので、実装時の相手基板と第２突出部３３との間に形成される隙間を調整することができ、もっとも適切な接着剤の流量を確保できる。また、完全に第２突出部３３を除去する場合に比べ、少なくとも片側に設けられた第２突出部３３により支えられるので第１突出部３０がより適切に実装時に変形し、かつその状態を安定して維持できることとなり、電気的接続の信頼性の高い電子機器３００を提供することが可能となる。
特に最近の電子機器にあっては、低価格且つ、高機能、高品質であることが求められており、低コストで半導体装置の基板への実装で圧着不良等のない電子機器を提供する本発明の意義は大きいといえる。
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶表示装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶表示装置１，１０１，２０１，４０１，５０１が適用可能なのは言うまでもない。
なお、本発明の電気光学装置及び電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。また、本発明の要旨を逸脱しない範囲において、上述した各実施形態や変形例を組み合わせても良い。
以上、好ましい実施形態を上げて本発明を説明したが、本発明は上述したいずれの実施形態にも限定されず、本発明の技術思想の範囲内で適宜変更して実施できる。
例えば、上述の実施形態では半導体装置として液晶駆動用ＩＣの場合を説明したがこれに限られるものではなく、ベアチップ実装に用いられる半導体素子であればよい。例えばＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の分野では、ＰＤＰ（Ｐｌａｚｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ、有機ＥＬ）に用いられる駆動用半導体、電源用半導体等の半導体装置であっても良い。これにより、多種多様な半導体装置の接続の際の圧着不良等を防ぐことができる。
また、上述の実施形態では、実装構造体としてＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）の場合を説明したがこれに限られるものではなく、例えばＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）の場合のように回路基板等に半導体装置を実装する場合にも適用可能である。これにより、多種多様な半導体装置の接続の際の圧着不良等を防ぐことができる。
更に上述の実施形態では、突出部群はその両端に第１突出部が形成されるような場合を説明したがこれに限られるものではなく、例えば突出部群の両端が第２突出部となるように形成してもよい。これにより、第１突出部が安定して変形し半導体装置と例えば基板との接続をより良好なものとすることができる。
第１の実施形態に係る液晶表示装置の概略斜視図である。 図１におけるＡ−Ａ線部分断面図（液晶駆動用ＩＣは切断せず）である。 第１の実施形態に係る液晶駆動用ＩＣの実装状態の説明図である。 第１の実施形態に係る液晶駆動用ＩＣの実装面の概略平面図である。 第１の実施形態に係る突出部群の概略部分斜視図である。 第１の実施形態に係る液晶表示装置の製造方法のフローチャート図である。 突出部群の製造工程を説明する概略部分断面図である。 変形例１に係る液晶表示装置の概略斜視図である。 変形例１に係る液晶駆動用ＩＣの実装面の概略平面図である。 変形例２に係る液晶駆動用ＩＣの実装面の概略平面図である。 第２の実施形態に係る液晶駆動用ＩＣの突出部群の側面概略図である。 第２の実施形態に係る突出部群の概略部分拡大斜視図である。 第２の実施形態に係る液晶表示装置の製造方法のフローチャート図である。 第３の実施形態に係る液晶駆動用ＩＣの突出部群の側面概略図である。 第４の実施形態に係る電子機器の表示制御系の概略構成図である。
符号の説明
１，１０１，２０１，４０１，５０１ 液晶表示装置、 ２，１０２，２０２，４０２，５０２ 液晶パネル、 ３ 回路基板、 ４ シール材、 ５ 第１基板、 ６ 第２基板、 ７ 液晶、 ８ 反射膜、 ９ 光遮蔽層、 １０ 着色層、 １１ オーバーコート層、 １２ 走査電極、 １３，１８ 配向膜、 １４，１９ 偏光板、 １５ 画素電極、 １６ 信号電極、 １７ ＴＦＤ、 ２０，１２０，２２０，４２０，５２０ 張出し部、 ２１ 走査電極用配線、 ２２ 信号電極用配線、 ２３，１２３，２２３，４２３，５２３ 液晶駆動用ＩＣ、 ２４ 電極用端子、 ２５ 入力用端子、 ２６ 外部用端子、 ２７ 入力用配線、 ２８ 実装面、 ２９ 本体部、 ３０，１３０，２３０，４３０，５３０ 第１突出部、 ３１，１３１，２３１，４３１，５３１ 突出部群、 ３２，１３２，２３２，４３２，５３２ 接続用端子、 ３３，１３３，２３３，４３３，５３３ 第２突出部、 ３４ 接続部、 ３５ ベース基材、 ３６ 配線パターン、 ３７ ＡＣＦ、 ３８ 樹脂層、 ３９ 突出部、 ３００ 電子機器、 ３６１ 駆動回路、 ３９０ 表示制御回路、 ５４０ 間引き部

Claims (11)

  1. 実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有し、
    前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、
    前記複数の第２突出部の各々が樹脂を含み、
    前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、
    前記複数の第１突出部が互いに離間して配置され、
    前記複数の第１突出部の間に所定の間隔で複数の第２突出部が配置され、
    前記複数の第１突出部の間に所定の間隔で複数の間引き部が配置され、前記複数の間引き部は前記複数の第１突出部の間における前記第２突出部の配置されていない部分であり、
    前記突出部群の中央部における前記複数の間引き部の間隔より前記突出部群の前記中央部を挟む両端部における前記複数の間引き部の間隔が広く、前記複数の第２突出部の各々が前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とする半導体装置。
  2. 実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有し、
    前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、
    前記複数の第２突出部の各々が樹脂を含み、
    前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、
    前記複数の第１突出部が互いに離間して配置され、
    前記複数の第１突出部の間に複数の第２突出部が配置され、
    前記突出部群の中央部における前記複数の第２突出部の前記実装面からの高さが、前記突出部群の前記中央部を挟む両端部における前記複数の第２突出部の前記実装面からの高さより低く、前記複数の第２突出部の各々が、前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記複数の突出部群が長手方向に並んで配置されている、ことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記突出部群はその長手方向が平行な複数列からなる、ことを特徴とする半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置において、
    前記実装面は略矩形状であり、前記突出部群が前記矩形状の四辺に配置されていることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれかに記載の半導体装置を備えることを特徴とする実装構造体。
  7. 請求項１乃至５のいずれかに記載の半導体装置を備えることを特徴とする電気光学装置。
  8. 請求項７に記載の電気光学装置を備えたことを特徴とする電子機器。
  9. 基板と、前記基板に実装された半導体装置とを備える電気光学装置の製造方法において、
    実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有する前記半導体装置を製造する工程と、
    前記半導体装置を前記基板上に実装する工程と、を具備し、
    前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、前記複数の第２突出部の各々が樹脂を含み、前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、前記複数の第１突出部が互いに離間して配置され、前記複数の第１突出部の間に所定の間隔で複数の第２突出部が配置され、前記複数の第１突出部の間に所定の間隔で複数の間引き部が配置され、前記複数の間引き部は前記複数の第１突出部の間における前記第２突出部の配置されていない部分であり、前記突出部群の中央部における前記複数の間引き部の間隔より前記突出部群の前記中央部を挟む両端部における前記複数の間引き部の間隔が広く、前記複数の第２突出部の各々が、前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とする電気光学装置の製造方法。
  10. 基板と、前記基板に実装された半導体装置とを備える電気光学装置の製造方法において、
    実装面に複数の第１突出部と複数の第２突出部とを含む突出部群を有する前記半導体装置を製造する工程と、
    前記半導体装置を前記基板上に実装する工程と、を具備し、
    前記複数の第１突出部の各々が樹脂と前記樹脂上に形成された導電部材とを含み、前記複数の第２突出部の各々が樹脂を含み、前記複数の第１突出部の各々の前記実装面からの高さが前記複数の第２突出部の各々の前記実装面からの高さより高く、前記複数の第１突出部が互いに離間して配置され、前記複数の第１突出部の間に複数の第２突出部が配置され、前記突出部群の中央部における前記複数の第２突出部の前記実装面からの高さが、前記突出部群の前記中央部を挟む両端部における前記複数の第２突出部の前記実装面からの高さより低く、前記複数の第２突出部の各々が、前記複数の第１突出部のうちいずれかふたつの第１突出部に接し、かつ、前記ふたつの第１突出部の間を埋めるものであり、前記ふたつの第１突出部は相隣合うものである、ことを特徴とする電気光学装置の製造方法。
  11. 請求項９または１０に記載の電気光学装置の製造方法において、
    前記実装する工程は、前記半導体装置と前記基板とを非導電性の接着剤で接着させ、かつ、前記導電部材と前記基板上に設けられた端子とを接触させることを含む、ことを特徴とする電気光学装置の製造方法。
JP2004283627A 2004-09-29 2004-09-29 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 Expired - Fee Related JP3998014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004283627A JP3998014B2 (ja) 2004-09-29 2004-09-29 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
US11/232,381 US7321169B2 (en) 2004-09-29 2005-09-21 Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283627A JP3998014B2 (ja) 2004-09-29 2004-09-29 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007164697A Division JP4665944B2 (ja) 2007-06-22 2007-06-22 半導体装置、実装構造体、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2006100505A JP2006100505A (ja) 2006-04-13
JP3998014B2 true JP3998014B2 (ja) 2007-10-24

Family

ID=36144422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283627A Expired - Fee Related JP3998014B2 (ja) 2004-09-29 2004-09-29 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器

Country Status (2)

Country Link
US (1) US7321169B2 (ja)
JP (1) JP3998014B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329486A (ja) * 2007-06-22 2007-12-20 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置及び電子機器並びに半導体装置の実装方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873144B2 (ja) * 2006-10-16 2012-02-08 セイコーエプソン株式会社 電子デバイスの製造方法、及び、半導体装置
JP4873145B2 (ja) * 2006-10-20 2012-02-08 セイコーエプソン株式会社 半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法
JP4305547B2 (ja) 2006-10-27 2009-07-29 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置、電子機器及び実装構造体の製造方法
JP4858161B2 (ja) * 2006-12-26 2012-01-18 セイコーエプソン株式会社 半導体装置及び電子デバイスの製造方法
JP2008227241A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 電子装置及びその製造方法
US20090014030A1 (en) * 2007-07-09 2009-01-15 Asml Netherlands B.V. Substrates and methods of using those substrates
JP5358923B2 (ja) * 2007-10-17 2013-12-04 セイコーエプソン株式会社 電子部品の実装構造
JP2009099765A (ja) * 2007-10-17 2009-05-07 Seiko Epson Corp 電子部品の実装構造
JP5320264B2 (ja) * 2009-11-06 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9298299B2 (en) 2013-10-02 2016-03-29 Synaptics Incorporated Multi-sensor touch integrated display driver configuration for capacitive sensing devices
KR102212953B1 (ko) * 2014-03-06 2021-02-08 엘지이노텍 주식회사 터치 윈도우 및 이를 포함하는 터치 디바이스
KR102395900B1 (ko) * 2015-06-26 2022-05-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185730A (ja) * 1989-12-14 1991-08-13 Nec Corp 半導体装置
JPH10197557A (ja) 1997-01-14 1998-07-31 Toppan Printing Co Ltd 検査部材及びその製造方法
JPH10334458A (ja) * 1997-06-03 1998-12-18 Fuji Photo Film Co Ltd 透明磁気記録媒体
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3918610B2 (ja) 2002-04-01 2007-05-23 株式会社デンソー 内燃機関用点火装置
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329486A (ja) * 2007-06-22 2007-12-20 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置及び電子機器並びに半導体装置の実装方法
JP4665944B2 (ja) * 2007-06-22 2011-04-06 セイコーエプソン株式会社 半導体装置、実装構造体、電気光学装置及び電子機器

Also Published As

Publication number Publication date
US20060076638A1 (en) 2006-04-13
US7321169B2 (en) 2008-01-22
JP2006100505A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
US7321169B2 (en) Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US8101869B2 (en) Mounting structure, electro-optical device, and electronic apparatus
KR100856640B1 (ko) 실장 구조체, 전기 광학 장치 및 전자 기기
JP4321557B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
TW200535921A (en) Electronic component, mounted structure, electro-optical device, and electronic device
JP2007180166A (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2007048801A (ja) 実装構造体、電気光学装置及び電子機器
JP2005353983A (ja) 半導体装置、回路基板、電気光学装置および電子機器
US20070076577A1 (en) Mount Structure, Electro-Optical Device, Method of Manufacturing Electro-Optical Device, and Electronic Apparatus
US7429704B2 (en) Electronic component, electro-optical device, and electronic apparatus
JP4665944B2 (ja) 半導体装置、実装構造体、電気光学装置及び電子機器
JP2007258518A (ja) 半導体装置、電気光学装置及び電子機器
JP2008177456A (ja) 電気光学装置、電気光学装置用基板、及び実装構造体、並びに電子機器
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
JP2009212328A (ja) 回路基板、電気光学装置及び電子機器
JP2008277646A (ja) 電気光学装置用基板、実装構造体及び電子機器
JP5619439B2 (ja) 実装構造体、電気光学装置、実装部品および実装構造体の製造方法
JP4265203B2 (ja) 電気光学装置および電子機器
JP2004087805A (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法、電気光学装置、電気光学装置の製造方法、電子機器及び接続構造
JP4577375B2 (ja) 電気光学装置及び電子機器
JP2008185801A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP4539268B2 (ja) 実装構造体
JP2005228871A (ja) 実装構造体、電気光学装置及び電子機器
JP2006227048A (ja) 異方性導電膜、半導体実装基板、電気光学装置及び電子機器
JP2007027230A (ja) 半導体装置、実装構造体、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3998014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees