JP2007027230A - 半導体装置、実装構造体、電気光学装置及び電子機器 - Google Patents

半導体装置、実装構造体、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2007027230A
JP2007027230A JP2005203913A JP2005203913A JP2007027230A JP 2007027230 A JP2007027230 A JP 2007027230A JP 2005203913 A JP2005203913 A JP 2005203913A JP 2005203913 A JP2005203913 A JP 2005203913A JP 2007027230 A JP2007027230 A JP 2007027230A
Authority
JP
Japan
Prior art keywords
wiring
bump
insulating layer
interlayer insulating
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005203913A
Other languages
English (en)
Inventor
Hiroyuki Onodera
広幸 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005203913A priority Critical patent/JP2007027230A/ja
Publication of JP2007027230A publication Critical patent/JP2007027230A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】
半導体装置内の配線の配置自由度を確保しながら当該配線にバンプによる応力が直接的にかかることを防止し、その配線の電気的信頼性を向上させた半導体装置、その半導体装置を用いた実装構造体、その実装構造体を用いた電気光学装置及びその電気光学装置を用いた電子機器を提供すること。
【解決手段】
第1の配線28と、その第1の配線上に設けられた第1の層間絶縁層29と、その第1の層間絶縁層上に設けられた第2の配線30と、第1の配線28に少なくとも一部が平面的に重なる第1のコンタクトホール32を有し、第2の配線上に設けられた第2の層間絶縁層31と、その第2の層間絶縁層上で、当該第1のコンタクトホール32が設けられた領域と異なる領域に設けられた第1のバンプ33と、当該第1のコンタクトホール32を介して第2の配線30と第1のバンプ33とを電気的に接続する接続用配線34とを具備することとした。
【選択図】 図5

Description

本発明は、パーソナルコンピュータや携帯電話機等に用いられる半導体装置、その半導体装置を用いた実装構造体、その実装構造体を用いた電気光学装置、その電気光学装置を用いた電子機器に関する。
従来、パーソナルコンピュータや携帯電話機等といった電子機器の表示装置として液晶装置等の電気光学装置が用いられている。一方、近年パーソナルコンピュータや携帯電話機等も高機能化し、用いられる液晶装置等の電気光学装置も小型化、高精度・高機能化が求められており、その電気光学装置に半導体装置として電気光学物質駆動用IC等が例えばフリップチップ実装方式により実装されている。
その際、半導体装置のバンプと基板側の配線との電気的接続は、導電性粒子を絶縁性接着材中に混入した異方性導電膜(Anisotropic conductive film)によりなされていた。
しかし、異方性導電膜中の導電性粒子が金やニッケル等の金属から形成されていたため導電性粒子が潰れることなくバンプや配線と接触し、接触面積が小さく導電性が十分でない等の問題があった。
そこで、導電性粒子として導電ゴムからなるものを絶縁性接着剤中に混合することが提案されている(例えば、特許文献1参照。)。
特開平05−182516号公報(段落[0004]から[0005]、図1)。
しかしながら上述の提案によりフリップチップ実装方式におけるバンプと基板上の配線との導電性は向上したが、例えば半導体装置内の素子等を含む配線に実装時にバンプを通して圧着の応力が強く働き、その素子等の配線にダメージを与えるという問題が生じた。
また、当該バンプを通しての応力を考慮するために半導体装置内への配線の配置自由度が制限されるという問題も考えられた。
本発明は、上述の課題に鑑みてなされるもので、半導体装置内の配線の配置自由度を確保しながら当該配線にバンプによる応力が直接的にかかることを防止し、その配線の電気的信頼性を向上させた半導体装置、その半導体装置を用いた実装構造体、その実装構造体を用いた電気光学装置及びその電気光学装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明の主たる観点に係る半導体装置は、第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なる第1のコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記第1のコンタクトホールが設けられた領域と異なる領域に設けられた第1のバンプと、前記第1のコンタクトホールを介して前記第2の配線と前記第1のバンプとを電気的に接続する接続配線とを具備することを特徴とする。
ここで、「第1の配線」及び「第2の配線」とは、例えば半導体素子やコンデンサー等の素子を有するものであり、勿論それらの素子を有しない場合であってもよい。また、「第1の配線」及び「第2の配線」とは、端から端まで連続する必要は必ずしもなく、夫々独立した配線の集合であっても良い。
本発明は、半導体装置に第1の配線と、その第1の配線上に設けられた第1の層間絶縁層と、その第1の層間絶縁層上に設けられた第2の配線と、第1の配線に少なくとも一部が平面的に重なる第1のコンタクトホールを有し、第2の配線上に設けられた第2の層間絶縁層と、その第2の層間絶縁層上で、当該第1のコンタクトホールが設けられた領域と異なる領域に設けられた第1のバンプと、当該第1のコンタクトホールを介して第2の配線と第1のバンプとを電気的に接続する接続配線とを具備することとしたので、第1及び第2の配線にバンプからの応力が直接的に働くことがなく、当該第1及び第2の配線のバンプからのストレスによるダメージを考慮せず第1及び第2の配線の配置をすることができ、半導体装置のより小型化が可能となる。
例えば第1のコンタクトホールに第1の配線が平面的に重なるように配置しても、第1のバンプと第1のコンタクトホールとが異なる領域に設けられているので、第1の配線に第1のバンプからの応力が当該第1のコンタクトホールを伝わって直接的にかかる事がなく、当該第1の配線の第1のバンプからのストレスによるダメージを防ぐことができ、第1の配線の電気的信頼性を向上させることが可能となる。
本発明の一の形態によれば、前記第1の層間絶縁層と前記第2の配線との間に、前記第1の層間絶縁層上に設けられた第3の配線とその第3の配線と前記第2の配線との間に設けられた第3の層間絶縁層とを更に具備し、前記第3の配線は、前記第1の層間絶縁層上の前記第1のコンタクトホールに平面的に重なる領域と異なる領域に設けられていることを特徴とする。これにより、第1の配線と第2の配線との間に設けられた第3の配線が第1のコンタクトホールに平面的に重ならない場合も当該第3の配線に第1のバンプからの応力が直接的に働くことがなく、その配線の電気的信頼性を確保しながら、第3の配線の配置の自由度を向上でき、半導体装置のよりいっそうの小型化、効率化が図れる。
本発明の一の形態によれば、前記第1のバンプは、前記第1及び第2の配線の少なくともいずれか一方に、少なくとも前記第1のバンプの一部が平面的に重なっていることを特徴とする。これにより、従来、バンプを通しての応力を避けるために半導体装置内の配線をバンプに平面的に重ならないように配置すると半導体装置の小型化が図れないという問題を解消でき、より配線の配置自由度を図り、半導体装置の効率化、小型化が可能となる。
本発明の一の形態によれば、前記第1のバンプは、金属により形成されていることを特徴とする。これにより、金属バンプは従来、バンプの形成が容易等の利点がありながら半導体装置内の配線に与えるダメージがより大きいと考えられたが、第2の配線上に積層された第2の層間絶縁層上に第1のバンプを設けることとし、その領域と異なる領域に当該第2の配線の一部が露出する第1のコンタクトホールを設けたので、当該半導体装置の製造コストを軽減しながらその半導体装置内の配線の電気的信頼性を確保することが可能となった。
本発明の一の形態によれば、前記第1のバンプは、樹脂により前記第2の層間絶縁層上に形成された突状部と、前記突状部の突出側表面に形成された導電部材とを有し、前記接続配線は、前記導電部材に電気的に接続されていることを特徴とする。これにより、当該第1のバンプを基板等の配線に圧着することによる応力を当該突状部の弾性力により軽減し、半導体装置内の配線へのストレスを減少させることが可能となり、当該配線の電気的信頼性をより向上できる。
本発明の一の形態によれば、前記第1のバンプは、前記第2の層間絶縁層側の面が平坦であることを特徴とする。例えば第2の層間絶縁層の第1のコンタクトホールにその第1のコンタクトホールの開口面積より大きい断面積のバンプを当該第1のコンタクトホールに設けると、バンプから伝わる応力がその狭い第1のコンタクトホールに集中し、より強いストレスとして内部の配線に働いてしまうが、当該第1のコンタクトホールをバンプが設けられた領域と異なる領域に設けることにより、当該バンプの第2の層間絶縁層側の面を平坦にすることができるようになり、これにより、バンプから伝わる応力は均等に当該第2の層間絶縁層に働き、応力集中もなく過剰なストレスが半導体装置内の配線に働くこともなくなり、当該配線の電気的信頼性をより向上できる。
本発明の一の形態によれば、前記第1の層間絶縁層と前記第2の層間絶縁層との間に設けられた第4の配線と、前記第2の層間絶縁層は、前記第1の配線が設けられた領域と平面的に異なる領域に設けられた第2のコンタクトホールを有し、前記第2のコンタクトホール上に、その第2のコンタクトホールを介して前記第4の配線と電気的に接続するように設けられた第2のバンプとを更に具備することを特徴とする。これにより、第1の配線は第2のバンプと平面的に重ならないため第2のバンプからの応力が第1の配線に直接的には働かず、当該第1の配線のバンプからのストレスによるダメージを防ぎ電気的信頼性を図りながら、例えば第2のバンプの直下に第2のコンタクトホールを設け当該第2のコンタクトホールを介して第2のバンプを第4の配線に電気的に接続することができ、半導体装置の実装面でのバンプとコンタクトホールとで占める面積を小さくすることが可能となる。
また、同じ半導体装置で第1のバンプ及び第2のバンプを使い分けることができるので、例えば第1の配線がコンタクトホールと平面的に重なるときは第1のバンプを用い、第1の配線がコンタクトホールと平面的に重ならないときは第2のバンプを用いることで、そのバンプを設ける場所及び半導体装置内の配線の配置状況等により第1のバンプ及び第2のバンプを使い分け、最も効率的でかつ、電気的接続の信頼性を図ることができる半導体装置とすることが可能となる。
本発明の他の観点に係る実装構造体は、基板と、前記基板上に設けられた基板配線と、第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、前記コンタクトホールを介して前記第2の配線と前記バンプとを電気的に接続する接続配線とを有し、前記基板配線に前記バンプが電気的に接続される半導体装置と、前記基板に前記半導体装置を固定する封止樹脂材とを具備することを特徴とする。
本発明は、半導体装置に第1の配線と、その第1の配線上に設けられた第1の層間絶縁層と、その第1の層間絶縁層上に設けられた第2の配線と、第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、第2の配線上に設けられた第2の層間絶縁層と、その第2の層間絶縁層上で、当該コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、当該コンタクトホールを介して第2の配線とバンプとを電気的に接続する接続配線とを具備することとしたので、第1及び第2の配線にバンプからの応力が直接的に働くことがなく、当該第1及び第2の配線のバンプからのストレスによるダメージを考慮せず第1及び第2の配線の配置をすることができ、半導体装置を実装する実装構造体のより小型化が可能となる。
例えばコンタクトホールに第1の配線が平面的に重なるように配置しても、バンプとコンタクトホールとが異なる領域に設けられており、第2の層間絶縁層等が存在するので、第1の配線にバンプからの応力が当該コンタクトホールを伝わって直接的にかかる事がなく、当該第1の配線のバンプからのストレスによるダメージを防ぐことができ、実装構造体の電気的信頼性を向上させることが可能となる。
本発明の他の観点に係る電気光学装置は、電気光学装置用基板と、前記電気光学装置用基板上に設けられた基板配線と、第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、前記コンタクトホールを介して前記第2の配線と前記バンプとを電気的に接続する接続配線とを有し、前記基板配線に前記バンプが電気的に接続される半導体装置と、前記電気光学装置用基板に前記半導体装置を固定する封止樹脂材とを具備することを特徴とする。
本発明は、半導体装置に第1の配線と、その第1の配線上に設けられた第1の層間絶縁層と、その第1の層間絶縁層上に設けられた第2の配線と、第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、第2の配線上に設けられた第2の層間絶縁層と、その第2の層間絶縁層上で、当該コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、当該コンタクトホールを介して第2の配線とバンプとを電気的に接続する接続配線とを具備することとしたので、例えば電気光学装置用基板に圧着したときのバンプからの応力が、第1及び第2の配線に直接的に働くことがなく、当該第1及び第2の配線のバンプからのストレスによるダメージを考慮せず第1及び第2の配線の配置をすることができ、半導体装置を実装する電気光学装置のより小型化が可能となる。
例えばコンタクトホールに第1の配線が平面的に重なるように配置しても、バンプとコンタクトホールとが異なる領域に設けられており、第2の層間絶縁層等が存在するので、第1の配線にバンプからの応力が当該コンタクトホールを伝わって直接的にかかる事がなく、当該第1の配線のバンプからのストレスによるダメージを防ぐことができ、電気光学装置の電気的信頼性を向上させることが可能となる。
本発明の一の形態によれば、前記電気光学装置用基板は、ガラス基板であることを特徴とする。これにより、その硬さのゆえにCOG(Chip On Glass)等において、バンプを通してより強いストレスが半導体装置内の配線に働いていたガラス基板を当該配線の電気的信頼性を確保しながら用いることができ、電気光学装置の製造コストをより低減できる。
本発明の他の観点に係る電気光学装置は、電気光学装置用基板と、前記電気光学装置用基板に電気的に接続された回路基板と、前記回路基板上に設けられた基板配線と、第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、前記コンタクトホールを介して前記第2の配線と前記バンプとを電気的に接続する接続配線とを有し、前記基板配線に前記バンプが電気的に接続される半導体装置と、前記回路基板に前記半導体装置を固定する封止樹脂材とを具備することを特徴とする。
本発明は、半導体装置に第1の配線と、その第1の配線上に設けられた第1の層間絶縁層と、その第1の層間絶縁層上に設けられた第2の配線と、第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、第2の配線上に設けられた第2の層間絶縁層と、その第2の層間絶縁層上で、当該コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、当該コンタクトホールを介して第2の配線とバンプとを電気的に接続する接続配線とを具備することとしたので、例えば回路基板に圧着したときのバンプからの応力が、第1及び第2の配線に直接的に働くことがなく、当該第1及び第2の配線のバンプからのストレスによるダメージを考慮せず第1及び第2の配線の配置をすることができ、半導体装置を実装する電気光学装置のより小型化が可能となる。
例えばコンタクトホールに第1の配線が平面的に重なるように配置しても、バンプとコンタクトホールとが異なる領域に設けられているので、第1の配線にバンプからの応力が当該コンタクトホールを伝わって直接的にかかる事がなく、当該第1の配線のバンプからのストレスによるダメージを防ぐことができ、電気光学装置の電気的信頼性を向上させることが可能となる。
本発明の他の観点に係る電子機器は、上述の電気光学装置を備えたことを特徴とする。
本発明は、半導体装置内の配線の配置自由度を確保しながら当該配線に基板への圧着時等のバンプによる応力が直接的にかかることを防止し、電気的信頼性を向上させた電気光学装置を備えたので、より製品信頼性が向上し高機能化した電子機器を提供できる。
以下、本発明の実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、実装構造体及び電気光学装置の例としてTFT(Thin Film Trannsistor)アクティブマトリックス型の液晶装置、また、その液晶装置を用いた電子機器について説明するが、これに限られるものではない。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
(第1の実施形態)
図1は本発明の第1の実施形態に係る液晶装置の概略斜視図、図2は図1のA−A線概略断面図(Xドライバーは切断していない。)、図3はX,Yドライバーの実装状態の説明図、図4はX,Yドライバーのバンプ側から見た概略部分平面図及び図5は図4のB−B線概略断面図である。
(液晶装置の構成)
液晶装置1は、例えば図1に示すように液晶パネル2、当該液晶パネル2に電気的に接続された実装構造体としての回路基板であるフレキシブル基板3等を有する。ここで、液晶装置1には、フレキシブル基板3の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される(図示しない)。
液晶パネル2は、図1及び図2に示すようにシール材4を介して貼り合わされた一対の電気光学装置用基板である第1の基板5及び第2の基板6及び両基板の間隙に封入された電気光学物質としてのTN(Twisted Nematic)型の液晶7等を有する。
第1及び第2の基板5,6は例えばガラスといった透光性を有する材料からなる板状部材であり、図2に示すように第1及び第2の基板5,6の外側(液晶とは反対側)には、入射光を偏光させるための偏光板8,9が夫々貼着されている。
また、第1の基板5はその内側(液晶側)に例えば図1及び図2に示すようにY軸方向にゲート電極10が形成され、X軸方向に信号線としてのソース電極11が形成されており、更にそのゲート電極10及びソース電極11等の液晶側には配向膜12が形成されている。ゲート電極10及びソース電極11は、例えばニッケル等から形成されており、図示しないTFTに電気的に接続されている。また、TFTはITO(インジウムスズ酸化物)等からなる画素電極13に電気的に接続されている。
これにより、ゲート電極10及びソース電極11はゲート電極10に電圧を印加したときにソース電極11から画素電極13に、またはその逆に電流が流れるようになる。ここで、ソース電極11は画素電極13にデータ信号を印加し、画素電極13は後述する共通電極とでその間に挟まれた液晶7に電圧を印加するものである。
更に第1の基板5は、第2の基板6の外周縁から張出した張出し部14を有し、当該張出し部14には、例えばゲート電極10及びソース電極11がシール材4で囲まれる領域から当該張出し部14に延びたゲート電極用配線15及びソース電極用配線16等が形成され、その各電極用配線に電気的に接続された例えばフレキシブル基板3からの電流を受け取る外部用端子17を有する。
また、配向膜12は例えばポリイミド等の有機薄膜であり電圧が印加されていないときの液晶7の配向状態を規定するためのラビング処理が施されている。
一方、第2の基板6はその内側(液晶側)表面に共通電極18が形成されており、その共通電極18の液晶側には配向膜19が形成されている。
ここで、共通電極18は液晶パネルの表示に寄与する領域である表示領域の全体に形成された面電極であり、ITO等の透明導電膜である。また、配向膜19は例えばポリイミド等の有機薄膜であり電圧が印加されていないときの液晶7の配向状態を規定するためのラビング処理が施されている。
尚、例えば第1及び第2の基板5,6のいずれか一方の内側には、図示しないが必要に応じて下地層、反射層、着色層及び光遮蔽層等が形成されている。
次に、フレキシブル基板3は例えば図1に示すようにベース基材20上に銅(Cu)等から形成された基板配線としての配線パターン21、その配線パターン21に電気的に接続された半導体装置としての液晶駆動用のXドライバー22及びYドライバー23等が実装し、形成されている。
配線パターン21は、異方性導電膜24を介して第1の基板5の外部用端子17に電気的に接続されている出力用端子25、X,Yドライバー22,23と夫々電気的に接続するためのIC接続用端子26及び入力用端子27等を有する。
Xドライバー22は、例えば図1に示すようにゲート電極10にゲート電極用配線15等を介して電気的に接続されており、Yドライバー23はソース電極11にソース電極用配線16等を介して電気的に接続されている。
また、X,Yドライバー22,23は例えば図4及び図5に示すように当該X,Yドライバー内部に第1の配線28を有し、その第1の配線28上(図5の上方側)に第1の層間絶縁層29、第2の配線30、第2の層間絶縁層31がその順で積層されている。
更にその第2の層間絶縁層31には、例えば図4及び図5に示すように第1の配線に一部が平面的に重なる第1のコンタクトホール32が複数設けられている。また、その第1のコンタクトホール32が形成された領域C(図5中のC)と異なる領域、例えば領域Cから10μm〜50μm離れた領域D(図5中のD)に第1のバンプ33が当該第1のコンタクトホール32に夫々対応して複数設けられており、更に当該第1のバンプ33と第2の配線30とを電気的に個々に接続する接続配線としての接続用配線34等を有する。
ここで、第1及び第2の配線は例えば図5に示すようにトランジスタ等の半導体素子や抵抗、コンデンサー等の素子35とその素子35等をつなぐアルミニウム等で形成された導電配線36,37等を有する。
また、第1及び第2の層間絶縁層29,31はSiNxやSiO等により形成されており、第1の配線28と第2の配線30の間に第1の層間絶縁層29が積層されているので第1の配線28と第2の配線30間で短絡することを防ぐことができる。勿論、第1の配線28と第2の配線30とを電気的に接続するように第1の層間絶縁層29に導通部を設けてもよい。
第1のコンタクトホール32は、例えば図4及び図5に示すように第2の層間絶縁層31を略矩形にその下に形成された第2の配線30の一部が露出するように開けられており、接続用配線34はその第1のコンタクトホール32から露出した第2の配線30、例えば導電配線36に電気的に接続するように当該第1のコンタクトホール32に入り込んで形成されている。これにより、第1のバンプ33と第2の配線30とは第1のコンタクトホール32を介して電気的に接続されることとなる。勿論、第1のバンプ33と接続用配線34とを一体的に形成してもよい。
また、第1のバンプ33は例えば略矩形の金(Au)等から形成されており、図3に示すように封止樹脂材としての異方性導電膜38を介してフレキシブル基板3のIC接続用端子26及び入力用端子27に夫々電気的に接続されている。
更に第1のバンプ33は、例えば図5に示すように比較的硬質な第2の層間絶縁層31側の面39(以下「バンプ下面」という。)が平坦に形成されている。これにより、従来のようにバンプ下面39で第2の層間絶縁層31が開口していることがないので、応力集中が生じることも無く当該第2の層間絶縁層31の下に配置された第1及び第2の配線28,30に強いストレスを与えることを防ぐことができる。
例えば図4に示すように接続用配線34は、第1のコンタクトホール32により露出した第2の配線30の一部等や当該第1のコンタクトホール32の周縁、更にはその周縁である四辺の内の第1のバンプ側の一辺を除く三辺付近の第2の層間絶縁層31を覆うように形成されている。また、当該周縁の第1のバンプ側の一辺からは、略矩形に第2の層間絶縁層31表面上に第1のバンプ33の側壁に電気的に接続するように例えば10μm〜50μmとなる長さに形成されている。
更に接続用配線34の幅は、例えば図4に示すように略矩形の第1のバンプ33の幅と略同じになるように形成されている。これにより、第1のコンタクトホール32と接続用配線34と第1のバンプ33とはY軸方向に直線的に形成されることとなる。
また、第1の配線28は例えば図4(図4中の点線)に示すように第1のコンタクトホール32が設けられた領域Cの一部に重なるように、導電配線36がY軸方向にその幅が第1のコンタクトホール32の縦幅(図5中のX軸方向)より小さく形成されており、第1のコンタクトホール内に所定の長さの当該導電配線36や素子35が平面的に重なって配置されることとなると共に第1のバンプ33の一部にも第2の層間絶縁層31を介して素子35や導電配線36が平面的に重なる。
また、第2の配線30は例えば図4に示すように領域Cの一部に重なるように設けられた第1の配線28と当該領域Cを含め一部、第1の層間絶縁層29を介して重なるように導電配線37がY軸方向に導電配線36と同じ線幅(図4中のX軸方向の幅)で形成されており、第1のコンタクトホール内に所定の長さの当該導電配線37が平面的に重なって配置されることとなると共に第1のバンプ33の一部にも第1の層間絶縁層29等を介して素子35や導電配線37が平面的に重なる。
更に異方性導電膜38は、例えば図3に示すように絶縁性接着材40中にコア部分が樹脂からなり表面が導電部材により覆われた導電性粒子41が混合されており、第1のバンプ33とIC接続用端子26や入力用端子27との間に当該導電性粒子41が挟まれて固定され、第1のバンプ33とIC接続用端子26や入力用端子27との電気的接続が図られている。
尚、第1及び第2の配線28,30の幅は図4に限られるものではなく、第1のコンタクトホール32に平面的に重なっていれば第1のコンタクトホール32の幅より大きくてもいいし、形状も図4に示したものに限られるものではない。
(液晶装置の製造方法)
次に、以上のように構成された液晶装置1の製造方法について簡単に説明する。
図6は基板にX,Yドライバーを圧着したときの応力の伝わり方の説明図である。
まず、液晶パネル2を製造する。
例えば第1の基板5の液晶側にTFT、ゲート電極10、ソース電極11、画素電極13等を形成し、その液晶側に配向膜12を形成してラビング処理を施して第1の基板側を製造する。尚、ゲート電極10やソース電極11等を形成する際にゲート電極用配線15、ソース電極用配線16、外部用端子17も同時に形成してもよい。
また、第2の基板6の液晶側に必要に応じて下地層や反射膜、着色層を夫々形成すると共にその液晶側に共通電極18を形成し、更に配向膜19を形成し、ラビング処理を施して第2の基板側を製造する。
そして、第2の基板上にギャップ材42をドライ散布等により散布し、シール材4を介して第1の基板側と第2の基板側とを貼り合わせる。その後、シール材4の図示しない注入口から液晶7を注入し、シール材4の注入口を紫外線硬化性樹脂等の封止材によって封止する。
更に偏光板8,9等を第1及び第2の基板5,6の各外面に貼着する。
次に、フレキシブル基板3を製造し、例えば照明装置がセットされた液晶パネル2に組み付ける。
例えば可撓性を有するフイルム状のベース基材20の上にスパッタリング法やフォトリソグラフィ法等により配線パターン21である出力用端子25、IC接続用端子26及び入力用端子27等を形成する。そして、別途製造しておいたX,Yドライバー22,23をIC接続用端子26及び入力用端子27の上に異方性導電膜38を介して熱圧着して実装する。
この熱圧着の際、例えば図6に示すようにIC接続用端子26や入力用端子27から導電性粒子41を介して第1のバンプ33に圧着時の反力が働くこととなるが、その力である応力はバンプ下面39が平坦に形成されているので、第1のバンプ33下の第1及び第2の配線28,30に応力集中としては働かない。例えば図6の矢印Eのように第1のバンプ33からの応力は、横方向にも第2の層間絶縁層31中に伝わりバンプ下面39より広い領域に拡散し、個々の素子35や導電配線36,37への応力は小さいものとなる。
更にフレキシブル基板3に他の電子部品等を形成し実装してフレキシブル基板3を完成させる。そして、完成されたフレキシブル基板3の出力用端子25を異方性導電膜24を介して液晶パネル2の張出し部14の外部用端子17に電気的に接続し、必要に応じて液晶パネル2の表示側と反対側に折り曲げ組み込む。
その後、他の必要な部品例えば樹脂フレーム等を取り付けて液晶装置1が完成する。
以上で製造方法の説明を終了する。
このように本実施形態によれば、X,Yドライバー22,23に第1の配線28と、その第1の配線上に設けられた第1の層間絶縁層29と、その第1の層間絶縁層上に設けられた第2の配線30と、第1の配線28に少なくとも一部が平面的に重なる第1のコンタクトホール32を有し、第2の配線上に設けられた第2の層間絶縁層31と、その第2の層間絶縁層上で、当該第1のコンタクトホール32が設けられた領域C(図5中のC)と異なる領域D(図5中のD)に設けられた第1のバンプ33と、当該第1のコンタクトホール32を介して第2の配線30と第1のバンプ33とを電気的に接続する接続用配線34とを具備することとしたので、第1及び第2の配線28,30に第1のバンプ33からの応力が直接的に働くことがなく、当該第1及び第2の配線28,30の第1のバンプ33からのストレスによるダメージを考慮せず第1及び第2の配線28,30の配置をすることができ、半導体装置としてのX,Yドライバー22,23のより小型化が可能となり、液晶装置1の小型化、高機能化が図れる。
例えばX,Yドライバー22,23の第1のコンタクトホール32に第1の配線28が平面的に重なるように配置しても、第1のバンプ33と第1のコンタクトホール32とが異なる領域に設けられているので、第1の配線28に第1のバンプ33からの応力が当該第1のコンタクトホール32を伝わって直接的にかかる事がなく、当該第1の配線28の第1のバンプ33からのストレスによるダメージを防ぐことができ、第1の配線28の電気的信頼性を向上させることが可能となる。
更に第1のバンプ33は、第1及び第2の配線28,30の少なくともいずれか一方に少なくとも当該第1のバンプ33の一部が平面的に重なっていることとしたので、従来、バンプを通しての応力を避けるために半導体装置内の配線をバンプに平面的に重ならないように配置する必要があり、半導体装置の小型化が図れないという問題があったのを、本発明により、配線の配置自由度を図り、半導体装置の効率化、小型化が可能となる。
例えば従来、X,Yドライバーのフレキシブル基板への実装面側から見て複数のバンプが内部に設けられた配線と平面的に重ならないように配置されたため半導体装置内の配線を配置できる領域が狭くなるか、半導体装置としてのX,Yドライバーの外観が大きくなっていた。しかし、例えば図7に示すように本発明によれば電気的信頼性を確保しながら第1のバンプ33に平面的に重なる領域を含む領域F(図7中の点線で囲まれる領域)に第1及び第2の配線28,30を配置できる。
ここで、図7はX,Yドライバーの実装面の概略平面図である。なお、図中のバンプの数は、勿論この数及び配置に限られずもっと多数であったり、図中の上下に夫々複数列や千鳥配置であっても良く、更には上下だけでなく左右の辺に沿って配置しても勿論かまわない。
また、金属バンプは従来バンプの形成が容易等の利点がありながら半導体装置内の配線に与えるダメージがより大きいと考えられたが、第2の配線30上に積層された第2の層間絶縁層31上に第1のバンプ33を設けることとし、その領域D(図5中のD)と異なる領域、例えば領域C(図5中のC)に当該第2の配線30の一部が露出する第1のコンタクトホール32を設け、第1のバンプ33を金属、例えば金(Au)により形成することとしたので、当該半導体装置の製造コストを軽減しながらその半導体装置内の配線の電気的信頼性を確保することが可能となった。
更に例えば第2の層間絶縁層のコンタクトホールにその開口面積より大きい断面積のバンプを当該コンタクトホールに設けると、バンプから伝わる圧着時等の応力がその狭いコンタクトホールに集中し、より強いストレスとして内部の配線に働くという問題があった。しかし、本発明の第1のバンプ33は、第2の層間絶縁層側の面であるバンプ下面39が平坦であるので、第1のバンプ33から伝わる応力は均等に当該第2の層間絶縁層31に働き、応力集中もなく過剰なストレスが半導体装置内の配線である第1及び第2の配線28,30に働くこともなくなり、当該第1及び第2の配線28,30の電気的信頼性をより向上できる。
(変形例1)
次に、本発明に係る液晶装置の変形例1について説明する。本変形例においてはX,Yドライバーの第1の配線の位置が第1の実施形態と異なるのでその点を中心に説明する。尚、第1の実施形態の構成要素と共通する構成要素については、第1の実施形態の構成要素と同一の符号を付しその説明を省略する。
図8は本変形例1のX,Yドライバーのバンプ側から見た概略部分平面図である。
液晶装置101は、例えば図1に示すように液晶パネル2、当該液晶パネル2に電気的に接続された実装構造体としての回路基板であるフレキシブル基板103等を有する。ここで、液晶装置101には、フレキシブル基板103の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される(図示しない)。
フレキシブル基板103は例えば図1に示すようにベース基材20上に銅(Cu)等から形成された配線パターン21、その配線パターン21に電気的に接続された半導体装置としての液晶駆動用のXドライバー122及びYドライバー123等が実装し、形成されている。
X,Yドライバー122,123は例えば図8に示すように当該X,Yドライバー内部に第1の配線128を有し、その第1の配線128上に第1の層間絶縁層29、第2の配線30、第2の層間絶縁層31がその順に積層されている。ただし、図8では第1の層間絶縁層29は図示されていない。
ここで、第1の配線128は例えば図8に示すように第1の実施形態と異なり第1のコンタクトホール32が形成された領域Cに平面的に重なっておらず、第1のバンプ33が形成された領域Dの一部に平面的に重なるようにY軸方向に対し右上がりに斜めに配置されている。
このように本変形例によれば、第2の配線30の一部が露出する第1のコンタクトホール32を有し、当該第2の配線30上に設けられた第2の層間絶縁層31上で、第1のコンタクトホール32が設けられた領域Cと異なる領域Dに第1のバンプ33を設けると共に、第1の配線128を第1のコンタクトホール32に平面的に重ならないように形成したので、第1のバンプ33からの応力が第1のコンタクトホール32を伝わり直接的にかかることによるストレスがなく、第1及び第2の配線128,30の電気的信頼性を確保しながらより、第1及び第2の配線128,30の配置の自由度が大きくなり、更に効率的な半導体装置を備えた液晶装置101とすることができる。
(変形例2)
次に、本発明に係る液晶装置の変形例2について説明する。本変形例においてはX,Yドライバーの第1の配線の位置が第1の実施形態及び変形例1と異なるのでその点を中心に説明する。尚、第1の実施形態の構成要素と共通する構成要素については、第1の実施形態の構成要素と同一の符号を付しその説明を省略する。
図9は本変形例2のX,Yドライバーのバンプ側から見た概略部分平面図である。
液晶装置201は、例えば図1に示すように液晶パネル2、当該液晶パネル2に電気的に接続された実装構造体としての回路基板であるフレキシブル基板203等を有する。ここで、液晶装置201には、フレキシブル基板203の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される(図示しない)。
フレキシブル基板203は例えば図1に示すようにベース基材20上に銅(Cu)等から形成された配線パターン21、その配線パターン21に電気的に接続された半導体装置としての液晶駆動用のXドライバー222及びYドライバー223等が実装し、形成されている。
X,Yドライバー222,223は例えば図9に示すように当該X,Yドライバー内部に第1の配線228を有し、その第1の配線228上に第1の層間絶縁層29、第2の配線30、第2の層間絶縁層31がその順に積層されている。ただし、図9では第1の層間絶縁層29は図示されていない。
ここで、第1の配線228は例えば図9に示すように第1の実施形態と異なり第1のバンプ33が形成された領域Dに平面的に重なっておらず、第1のコンタクトホール32が形成された領域Cの一部に平面的に重なるようにY軸方向に対し右上がりに斜めに配置されている。
このように本変形例によれば、第2の配線30の一部が露出する第1のコンタクトホール32を有し、当該第2の配線30上に設けられた第2の層間絶縁層31上で、第1のコンタクトホール32が設けられた領域Cと異なる領域Dに第1のバンプ33を設けると共に、第1の配線228を第1のバンプ33に平面的に重ならないように形成したので、第1のバンプ33からの応力が第1のコンタクトホール32を伝わり直接的にかかることによるストレスがなく、第1及び第2の配線228,30の電気的信頼性を確保しながらより、第1及び第2の配線228,30の配置の自由度が大きくなり、更に効率的な半導体装置を備えた液晶装置201とすることができる。
勿論、上述の変形例のように第1の配線を第1の実施形態と異なる配置とすることに限られるものではなく、例えば図9のY軸方向に対し右上がりに斜めに配置する方を第2の配線とし、第1の配線を第1の実施形態のようにY軸に平行にして第1のバンプ33及び第1のコンタクトホール32に平面的に重なるようにしても良い。これによって、更に第2の配線の配置の自由度が向上し、効率的な配線設計とすることが可能となる。
(第2の実施形態)
次に、本発明に係る液晶装置の第2の実施形態について説明する。本実施形態においては、X,YドライバーがCOG(Chip On Glass)実装であることと、バンプが所謂樹脂コアバンプである点で、第1の実施形態と異なるのでその点を中心に説明する。尚、第1の実施形態の構成要素と共通する構成要素については、第1の実施形態の構成要素と同一の符号を付し、その説明を省略する。
図10は本発明の第2の実施形態に係る液晶装置の概略斜視図、図11は図10のG−G線断面図(Xドライバーは切断していない。)、図12はX,Yドライバーの実装状態の説明図及び図13はX,Yドライバーの部分概略断面図である。
(液晶装置の構成)
液晶装置401は、例えば図10に示すように実装構造体でもある液晶パネル402、当該液晶パネル402に電気的に接続された回路基板としてのフレキシブル基板403等を有する。ここで、液晶装置401には、フレキシブル基板403の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される(図示しない)。
液晶パネル402は、図10及び図11に示すようにシール材4を介して貼り合わされた一対の電気光学装置用基板である第1の基板405、第2の基板6及び両基板の間隙に封入された電気光学物質としてのTN型の液晶7等を有する。
第1及び第2の基板405,6は例えばガラスといった透光性を有する材料からなる板状部材であり、図11に示すように第1及び第2の基板405,6の外側には入射光を偏光させるための偏光板8,9が夫々貼着されている。
また、第1の基板405はその内側(液晶側)に例えば図10及び図11に示すようにY軸方向にゲート電極10が形成され、X軸方向に信号線としてのソース電極11が形成されており、更にそのゲート電極10及びソース電極11等の液晶側には配向膜12が形成されている。
更に第1の基板405は、第2の基板6の外周縁から張出した張出し部414を有し、当該張出し部414には、例えばゲート電極10及びソース電極11がシール材4で囲まれる領域から当該張出し部414に延びた基板配線としてのゲート電極用配線15及びソース電極用配線16等が形成され、その各電極用配線に電気的に接続された半導体装置としての液晶駆動用のXドライバー422及びYドライバー423が実装されている。
張出し部414は、例えば図12に示すようにXドライバー422及びYドライバー423の実装面に対応する領域にゲート電極用配線15及びソース電極用配線16に電気的に接続された基板配線に含まれるIC接続用端子26、更にフレキシブル基板403等からの電流をXドライバー422及びYドライバー423に入力する入力用端子27を有する。
更に張出し部414は、例えばフレキシブル基板403からの電流を受取る外部用端子17、その外部からの電流を入力用端子27に供給する基板配線にとしての入力用配線445等を有する。
また、X,Yドライバー422,423は例えば図13に示すように当該X,Yドライバー内部に第1の配線28を有し、その第1の配線28上(図13の上方側)に第1の層間絶縁層29、第2の配線30、第2の層間絶縁層31がその順で積層されている。
更にその第2の層間絶縁層31には、例えば図4及び図13に示すように第1の配線28に一部が平面的に重なる複数の第1のコンタクトホール32と当該第1のコンタクトホール32と平面的に離れた領域D(図13中のD)表面に第1のバンプ433が当該第1のコンタクトホール32に夫々対応して複数設けられており、当該第1のバンプ433と第2の配線30とを個々に電気的に接続する接続用配線34等を有する。
第1のバンプ433は、例えば図12及び図13に示すように第2の層間絶縁層31の領域Dに突状部446及びその突状部446の突出側表面に形成された導電部材としての接続用端子447を有し、封止樹脂材としての絶縁性接着材448により張出し部414上のIC接続用端子26及び入力用端子27に夫々電気的に接続し、固定されている。
また、第1のバンプ433は例えば図7に示すように図に向かって上方の長辺側と下方の長辺側に電気的に接続させる相手側端子のピッチに合わせ所定の間隔で、X軸方向に一列に並設されており、上方のバンプが出力側となり、下方のバンプが入力側となる。
更に突状部446は、例えば図13に示すように断面が略半円で蒲鉾形状に形成されており、その材料としては例えばアクリル樹脂やエポキシ樹脂等が用いられている。これにより、X,Yドライバー422,423を張出し部414に実装する際に突状部446が押圧され少し上下方向(図13中のZ軸方向)に変形し、その表面に形成された接続用端子447の頂点の接触面積が拡大し導電性を良好なものとすると共に、その樹脂としての弾性力により圧着時等の基板側の端子からの応力を緩和し、X,Yドライバー422,423内の第1及び第2の配線28,30へのストレスを弱くさせることができる。
また、接続用端子447は例えば図13に示すように蒲鉾形状である突状部446の突状側表面を覆う略帯状に形成されており、その一端はそのまま突状部446の突状側表面を覆うように延在されて、第2の層間絶縁層31表面の第1のコンタクトホール32に入り込むように形成された接続用配線34に電気的に接続されている。勿論、当該接続用配線34をそのまま突状部446の突状側表面を覆うように延在させて第1のバンプ433と一体的に形成しても良い。
更に第1のバンプ433は、例えば図13に示すように比較的硬質な第2の層間絶縁層31側の面439(以下「バンプ下面」という。)が平坦に形成されている。これにより、バンプ下面39と同様、応力集中が生じることも無く当該第2の層間絶縁層31の下に配置された第1及び第2の配線28,30に強いストレスを与えることを防ぐことができる。
また、絶縁性接着材448は、例えば図12に示すように異方性導電膜24,38のように導電性粒子41は混在されていないNCF(Non−Conductive Film)であり、第1のバンプ433の接続用端子447と基板側のIC接続用端子26や入力用端子27が直接、接して電気的接続を図っており、X,Yドライバー422,423を当該張出し部414に固定している。
これにより、異方性導電膜のように導電性粒子の弾性力を用いなくても第1のバンプ433と電気光学装置用基板側の端子との導通信頼性を向上させることができると共に、導電性粒子が不要となるので製造コストの低減が図れる。勿論、当該絶縁性接着材448を用いずに異方性導電膜を用いてもよい。
(液晶装置の製造方法)
本実施形態に係る液晶装置の製造方法は、略第1の実施形態と同様であるがCOG実装である点とバンプが所謂樹脂コアバンプであるのでその点を中心に簡単に説明する。
まず、液晶パネル402を製造する。
例えば夫々電極や配向膜等が形成された第1の基板側と第2の基板側とを貼り合わせ、液晶7を注入し、注入口を紫外線硬化性樹脂等の封止材によって封止する。
次に、絶縁性接着材448を例えば図12に示すように張出し部414のIC接続用端子26及び入力用端子27を覆うように貼着する。そして、その絶縁性接着材448の上に当該夫々の端子に対応して第1のバンプ433の接続用端子447が夫々位置するようにX,Yドライバー422,423を配置し、当該X,Yドライバー422,423を圧着ヘッド等により熱圧着してIC接続用端子26及び入力用端子27に第1のバンプ433の接続用端子447を直接接触させ、固定して電気的接続を図る。
尚、第1のバンプ433は例えば第1のコンタクトホール32が形成された第2の層間絶縁層31の上に突状部446の材料であるアクリル樹脂やエポキシ樹脂による樹脂層をスピンコート法等により形成する。そして、その樹脂層をフォトリソグラフィ法等により複数の略蒲鉾形状にパターニングして突状部446を形成し、更にパターンニングされた突状部446を含め第2の層間絶縁層上に金等の接続用端子447の材料をスパッタリング法等により成膜する。この際、当該金等を第1のコンタクトホール32に入り込ませ、露出した第2の配線30に第1のコンタクトホール32を介して電気的に接続するように成膜すれば、その後のフォトリソグラフィ法によるパターニングで第1のバンプ433の接続用端子447と接続用配線34とが一体的に形成できる。勿論接続用端子447と接続用配線34とを夫々別々の材料で別の工程として製造しても良い。
更に偏光板8,9等を第1及び第2の基板5,6の各外面に貼着し液晶パネル402を完成させる。
次に、フレキシブル基板403を製造し、例えば照明装置がセットされた液晶パネル402に組み付ける。
例えば可撓性を有するフイルム状のベース基材20の上にスパッタリング法やフォトリソグラフィ法等により配線パターン21である出力用端子25等を形成し、他の電子部品等を形成し実装してフレキシブル基板403を完成させる。
そして、完成されたフレキシブル基板403の出力用端子25を異方性導電膜24を介して液晶パネル402の張出し部414の外部用端子17に電気的に接続し、必要に応じて液晶パネル402の表示側と反対側に折り曲げ組み込む。
その後、他の必要な部品例えば樹脂フレーム等を取り付けて液晶装置401が完成する。
以上で製造方法の説明を終了する。
このように本実施形態によれば、第1のバンプ433は、樹脂により第2の層間絶縁層31上に形成された突状部446と、突状部466の突出側表面に形成された導電部材としての接続用端子447とを有し、接続配線としての接続用配線34は、接続用端子447に電気的に接続されているので、当該第1のバンプ433を電気光学装置用基板例えばガラス基板等の基板配線であるIC接続用端子26や入力用端子27に圧着することによる応力をより軽減し、半導体装置内の配線である第1及び第2の配線28,30へのストレスを更に減少させることが可能となり、液晶装置401の電気的信頼性を向上できる。
特に硬質の基板、例えばガラス基板にX,Yドライバー422,423をCOG実装するときは、その圧着時等に反力が大きくなるので、第2の配線30の一部が露出する第1のコンタクトホール32を有し、当該第2の配線上に設けられた第2の層間絶縁層31上で、第1のコンタクトホール32が設けられた領域C(図13中のC)と異なる領域D(図13中のD)に第1のバンプ433を設けることによる効果に加えて、第1のバンプ433のコアとして樹脂による突状部446を設けたことにより、より確実に半導体装置内の配線である第1及び第2の配線28,30へのストレスを減少させることが可能となり、液晶装置401の電気的信頼性を向上できる。
(第3の実施形態)
次に、本発明に係る液晶装置の第3の実施形態について説明する。本実施形態においては、第1の配線と第2の配線との間で、第2の層間絶縁層の第1のコンタクトホールと平面的に重なる領域と異なる領域に第3の配線が設けられた点で、第1の実施形態と異なるのでその点を中心に説明する。尚、第1の実施形態の構成要素と共通する構成要素については、第1の実施形態の構成要素と同一の符号を付し、その説明を省略する。
図14は本発明の第3の実施形態に係るX,Yドライバーのバンプ側から見た概略部分平面図及び図15は図14のH−H線断面図である。
(液晶装置の構成)
液晶装置501は、例えば図1に示すように液晶パネル2、当該液晶パネル2に電気的に接続された実装構造体としての回路基板であるフレキシブル基板503等を有する。ここで、液晶装置501には、フレキシブル基板503の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される(図示しない)。
また、フレキシブル基板503は例えば図1に示すようにベース基材20上に銅(Cu)等から形成された基板配線としての配線パターン21、その配線パターン21に電気的に接続された半導体装置としての液晶駆動用のXドライバー522及びYドライバー523等が実装し、形成されている。
更にXドライバー522は、例えば図1に示すようにゲート電極10にゲート電極用配線15等を介して電気的に接続されており、Yドライバー523はソース電極11にソース電極用配線16等を介して電気的に接続されている。
また、X,Yドライバー522,523は例えば図15に示すように当該X,Yドライバー内部に第1の配線28を有し、その第1の配線28上(図15の上方側)に第1の層間絶縁層29、第3の配線551、第3の層間絶縁層552、第2の配線30、第2の層間絶縁層31がその順に積層されている。
ここで、第3の配線551は例えば図15に示すようにトランジスタ等の半導体素子や抵抗、コンデンサー等の素子35とその素子等をつなぐアルミニウム等で形成された導電配線553を有する。
また、第3の配線は例えば図14及び図15に示すように第1の層間絶縁層29の上(図15のZ軸上方向)に第2の層間絶縁層31の第1のコンタクトホール32に平面的に重なる領域C(図15中のC)には設けられておらず当該領域Cと異なる領域、例えば領域I(図15中のI)に設けられている。
例えば図14中の2点鎖線で示すように第1のコンタクトホール32の領域Cを避けて図中下から進んだ第3の配線551は、当該第1のコンタクトホール32の図中右側で右に略直角に折れて第1及び第2の配線28,30と平面的に一部重なりながら直進し第1のバンプ533が設けられた領域Dの一部と平面的に重なっている。
更に第3の層間絶縁層552は、SiNxやSiO等により形成されており、図15に示すように第1の層間絶縁層29または第3の配線551と、第2の配線30または第2の層間絶縁層31との間に積層されている。これにより、第3の配線551が第2の配線30とで短絡することを防ぐことができる。勿論、第2の配線と電気的に接続するために第3の層間絶縁層552に導通部を設けても良い。
また、第1の層間絶縁層29は図15に示すように第1の配線28と、第3の配線551または第3の層間絶縁層552との間に積層されており、これにより第1の配線28が第3の配線551と短絡することを防ぐことができる。勿論、第3の層間絶縁層552と同様に第1の配線28と第3の配線或は第2の配線30とを電気的に接続するために第1の層間絶縁層29に導通部を設けても良い。
(液晶装置の製造方法)
次に、以上のように構成された液晶装置501の製造方法は第1の実施形態の製造方法と略同様であるので、その説明を省略する。
このように本実施形態によれば、第1の層間絶縁層29と第2の配線30との間に、第1の層間絶縁層上に設けられた第3の配線551とその第3の配線551と第2の配線30との間に設けられた第3の層間絶縁層552とを更に具備し、当該第3の配線551は、第1の層間絶縁層上の第1のコンタクトホール32に平面的に重なる領域C(図15中のC)と異なる領域、例えば領域I(図15中のI)に設けられていることとしたので、第1の配線28と第2の配線30との間に設けられた第3の配線551が第1のコンタクトホール32に平面的に重ならない場合も当該第3の配線551に第1のバンプ33からの応力が直接的に働くことがなく、その配線の電気的信頼性を確保しながら、第3の配線551の配置の自由度を向上でき、半導体装置としてのX,Yドライバー522,523のよりいっそうの小型化、効率化が図れ、それを用いた液晶装置501のより小型化が可能となる。
(第4の実施形態)
次に、本発明に係る液晶装置の第4の実施形態について説明する。本実施形態においては、第1のコンタクトホールと異なる領域に設けられた第1のバンプと第2のコンタクトホール上に設けられた第2のバンプとが同じ半導体装置に設けられている点で、第1の実施形態と異なるのでその点を中心に説明する。尚、第1の実施形態の構成要素と共通する構成要素については、第1の実施形態の構成要素と同一の符号を付し、その説明を省略する。
図16は本発明の第4の実施形態に係るX,Yドライバーのバンプ側から見た概略部分平面図及び図17は図16のJ−J線断面図である。
(液晶装置の構成)
液晶装置601は、例えば図1に示すように液晶パネル2、当該液晶パネル2に電気的に接続された実装構造体としての回路基板であるフレキシブル基板603等を有する。ここで、液晶装置601には、フレキシブル基板603の他にも、バックライト等の照明装置やその他の付帯機構が必要に応じて付設される(図示しない)。
また、フレキシブル基板603は例えば図1に示すようにベース基材20上に銅(Cu)等から形成された基板配線としての配線パターン21、その配線パターン21に電気的に接続された半導体装置としての液晶駆動用のXドライバー622及びYドライバー623等が実装し、形成されている。
更にXドライバー622は、例えば図1に示すようにゲート電極10にゲート電極用配線15等を介して電気的に接続されており、Yドライバー623はソース電極11にソース電極用配線16等を介して電気的に接続されている。
また、X,Yドライバー622,623は例えば図16及び図17に示すように当該X,Yドライバー内部に第1の配線628を有し、その第1の配線628上(図17の上方側)に第1の層間絶縁層29、第2の配線30(図17には示していない)及び第4の配線630、第2の層間絶縁層631がその順に積層されている。
ここで、第2の層間絶縁層631には、例えば図16に示すように第1の配線628に一部が平面的に重なる第1のコンタクトホール32と当該第1の配線628が設けられた領域K(図17中のK)と異なる領域L(図17中のL)に設けられた第2のコンタクトホール632とが夫々複数形成されている。
また、その第2のコンタクトホール上に例えば図17に示すように当該第2のコンタクトホール632により露出した第4の配線630の面積より大きい断面積となるように、第2のバンプ633が第2のコンタクトホール632に対応して複数設けられており、当該第2のコンタクトホール632を介して第4の配線630と第2のバンプ633とが電気的に接続されている。
更に第1の配線、第2の配線及び第4の配線628,30,630は例えば図5及び図17に示すようにトランジスタ等の半導体素子や抵抗、コンデンサー等の素子35とその素子等をつなぐアルミニウム等で形成された導電配線36,37,637等を有する。
また、第2の層間絶縁層631はSiNxやSiO等により形成されており、例えば図16に示すように第1及び第2のコンタクトホール32,632が形成されている。
第2のコンタクトホール632は、例えば図16及び図17に示すように第2の層間絶縁層631を略矩形にその下に形成された第4の配線630の一部が露出するように開けられており、第2のバンプ633はその第2のコンタクトホール632から露出した第4の配線630に入り込んで第4の配線630に接するように形成されている。これにより、第2のバンプ633と第4の配線とは第2のコンタクトホール632を介して電気的に接続されることとなる。
また、第2のバンプ633は例えば略矩形の金(Au)等から形成されており、封止樹脂材としての異方性導電膜38を介してフレキシブル基板603のIC接続用端子26及び入力用端子27に夫々電気的に接続されている。
更に第1の配線628は、例えば図16及び図17に示すように第1のコンタクトホール32が設けられた領域Cの一部に重なるように、導電配線36がY軸方向にその幅が第1のコンタクトホール32の縦幅(図16中のX軸方向)より小さく形成されており、第1のコンタクトホール内に所定の長さの当該導電配線36や素子35が平面的に重なって配置されることとなると共に第1のバンプ33の一部にも第2の層間絶縁層631を介して素子35や導電配線36が平面的に重なる。
また、第1の配線628は第2の層間絶縁層31の第2のコンタクトホール632に平面的に重なる領域L(図17中のL)には設けられておらず、当該領域Lと異なる領域、例えば領域K(図17中のK)に設けられている。
例えば図16に示すように図中左側から進んだ第1の配線628は、当該第2のコンタクトホール632の手前で領域L(図17中のL)を避けるように下方に略直角に折れて延在されている。
更に第4の配線630は例えば図17に示すようにトランジスタ等の半導体素子や抵抗、コンデンサー等の素子35とその素子等をつなぐアルミニウム等で形成された導電配線637を有する。
また、第4の配線は例えば図16及び図17に示すように第1の層間絶縁層29の上(図17のZ軸上方向)に第2の層間絶縁層631の第2のコンタクトホール632に平面的に重なる領域L(図17中のL)と異なる領域、例えば領域K(図17中のK)に設けられている。
例えば図16及び図17に示すように第2のコンタクトホール632が設けられた領域Lの一部に重なるように、導電配線637がY軸方向にその幅が第2のコンタクトホール632の縦幅(図16中のX軸方向)より小さく形成されており、第2のコンタクトホール内に所定の長さの当該導電配線637が平面的に重なって配置されることとなる。
尚、第1、第2及び第4の配線628,30,630の幅は図16に限られるものではなく、第1及び第2のコンタクトホール32,632の幅より大きくてもいいし、形状も図16に示したものに限られるものではない。
(液晶装置の製造方法)
次に、以上のように構成された液晶装置601の製造方法は第1の実施形態の製造方法と略同様であるので、その説明を省略する。
このように本実施形態によれば、第1の層間絶縁層29と第2の層間絶縁層631との間に設けられた第4の配線630と、当該第2の層間絶縁層631は、第1の配線628が設けられた領域K(図17中のK)と平面的に異なる領域L(図17中のL)に設けられた第2のコンタクトホール632を有し、当該第2のコンタクトホール上に、その第2のコンタクトホール632を介して第4の配線630と電気的に接続するように設けられた第2のバンプ633とを更に具備することとしたので、第1の配線628は第2のバンプ633と平面的に重ならないため第2のバンプ633からの応力が第1の配線628に直接的には働かず、当該第1の配線628のバンプからのストレスによるダメージを防ぎ電気的信頼性を図りながら、例えば第2のバンプ633の直下に第2のコンタクトホール632を設け、当該第2のコンタクトホール632を介して第2のバンプ633を第4の配線630に電気的に接続することができ、半導体装置の実装面でのバンプとコンタクトホールとで占める面積を小さくすることが可能となる。
また、同じ半導体装置で第1のバンプ33及び第2のバンプ633を使い分けることができるので、例えば第1の配線628がコンタクトホールと平面的に重なるときは第1のバンプ33を用い、第1の配線628がコンタクトホールと平面的に重ならないときは第2のバンプ633を用いることで、そのバンプを設ける場所及び半導体装置内の配線の配置状況等により第1のバンプ33及び第2のバンプ633を使い分け、最も効率的でかつ、電気的接続の信頼性を図ることができる液晶装置601とすることが可能となる。
(第5の実施形態・電子機器)
次に、上述した液晶装置1,101,201,401,501,601を備えた本発明の第5の実施形態に係る電子機器について説明する。尚、第1の実施形態の構成要素と共通する構成要素については、第1の実施形態の構成要素と同一の符号を付しその説明を省略する。
図18は本発明の第5の実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図である。
電子機器300は、表示制御系として例えば図18に示すように液晶パネル2及び表示制御回路390などを備え、その表示制御回路390は表示情報出力源391、表示情報処理回路392、電源回路393及びタイミングジェネレータ394などを有する。
また、液晶パネル2には表示領域Pを駆動する駆動回路361を有する。
表示情報出力源391は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源391は、タイミングジェネレータ394によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路392に供給するように構成されている。
また、表示情報処理回路392はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路361へ供給する。また、電源回路393は、上述した各構成要素に夫々所定の電圧を供給する。
このように本実施形態によれば、電子機器300に用いられる液晶装置1は半導体装置内の配線の配置自由度を確保しながら、当該配線に基板への圧着時等のバンプによる応力が直接的にかかることを防止し、電気的信頼性を向上させた半導体装置としてのX,Yドライバー22,23を実装することとしたので、より製品信頼性が向上し高機能化した電子機器300を提供できる。
特に最近の電子機器にあっては、より製品信頼性が向上し高機能化された電子機器であることが要求されており、係る電子機器を提供する本発明の意義は大きいといえる。
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶装置1,101,201,401,501,601が適用可能なのは言うまでもない。
尚、本発明の電気光学装置及び電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。また、本発明の要旨を逸脱しない範囲において、上記各実施形態及び変形例を組み合わせ得る。
以上、好ましい実施形態を上げて本発明を説明したが、本発明は上述したいずれの実施形態にも限定されず、本発明の技術思想の範囲内で適宜変更して実施できる。
例えば、上述の実施形態では薄膜トランジスタ素子アクティブマトリクス型の液晶装置について説明したがこれに限られるものではなく、例えば、薄膜ダイオード素子アクティブマトリクス型やパッシブマトリクス型の液晶装置であってもよい。これにより、多種多様な液晶装置についても、より低コストで電気的信頼性を向上させ、高機能化させることができる。
また、上述の第1の実施形態、変形例1、変形例2、第3の実施形態及び第4の実施形態では、X,Yドライバーの実装をCOF(Chip On Film)として説明したがこれに限られるものではなく、COG実装であってもよい。更に第2の実施形態では、X,Yドライバーの実装をCOG実装で説明したがこれに限られるものではなく、COF実装でもよい。これにより、より多様な液晶装置において電気的信頼性を向上させると共に、より小型化を図ることが可能となる。
第1の実施形態に係る液晶装置の概略斜視図である。 図1のA−A線概略断面図(X軸ドライバーは切断していない。)である。 第1の実施形態に係るX,Y軸ドライバーの実装状態の説明図である。 第1の実施形態に係るX,Y軸ドライバーの概略部分平面図である。 図4のB−B線概略断面図である。 第1の実施形態に係る圧着したときの応力の伝わり方の説明図である。 第1の実施形態に係るX,Y軸ドライバーの実装面の概略平面図である。 変形例1のX,Y軸ドライバーのバンプ側から見た概略部分平面図である。 変形例2のX,Y軸ドライバーのバンプ側から見た概略部分平面図である。 第2の実施形態に係る液晶装置の概略斜視図である。 図10のG−G線断面図(X軸ドライバーは切断していない。)である。 第2の実施形態に係るXYドライバーの実装状態の説明図である。 第2の実施形態に係るXYドライバーの部分概略断面図である。 第3の実施形態に係るX,Y軸ドライバーの概略部分平面図である。 図14のH−H線断面図である。 第4の実施形態に係るX,Yドライバーのバンプ側から見た概略部分平面図である。 図16のJ−J線断面図である。 第5の実施形態に係る電子機器の表示制御系の概略構成図である。
符号の説明
1,101,201,401,501,601 液晶装置、 2,402 液晶パネル、 3,103,203,403,503,603 フレキシブル基板、 4 シール材、 5,405 第1の基板、 6 第2の基板、 7 液晶、 8,9 偏光板、 10 ゲート電極、 11 ソース電極、 12,19 配向膜、 13 画素電極、 14,414 張出し部、 15 ゲート電極用配線、 16 ソース電極用配線、 17 外部用端子、 18 共通電極、 20 ベース基材、 21 配線パターン、 22,122,222,422,522,622 Xドライバー、 23,123,223,423,523,623 Yドライバー、 24,38 異方性導電膜、 25 出力用端子、 26 IC接続用端子、 27 入力用端子、 28,128,228,628 第1の配線、 29 第1の層間絶縁層、 30 第2の配線、 31,631 第2の層間絶縁層、 32 第1のコンタクトホール、 33,433 第1のバンプ、 34 接続用配線、 35 素子、 36,37,553,637 導電配線、 39,439 バンプ下面、 40,448 絶縁性接着材、 41 導電性粒子、 42 ギャップ材、 300 電子機器、 361 駆動回路、 390 表示制御回路、 445 入力用配線、 446 突状部、 447 接続用端子、 551 第3の配線、 552 第3の層間絶縁層、 630 第4の配線、 632 第2のコンタクトホール、 633 第2のバンプ

Claims (12)

  1. 第1の配線と、
    前記第1の配線上に設けられた第1の層間絶縁層と、
    前記第1の層間絶縁層上に設けられた第2の配線と、
    前記第1の配線に少なくとも一部が平面的に重なる第1のコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、
    前記第2の層間絶縁層上で、前記第1のコンタクトホールが設けられた領域と異なる領域に設けられた第1のバンプと、
    前記第1のコンタクトホールを介して前記第2の配線と前記第1のバンプとを電気的に接続する接続配線と
    を具備することを特徴とする半導体装置。
  2. 前記第1の層間絶縁層と前記第2の配線との間に、前記第1の層間絶縁層上に設けられた第3の配線とその第3の配線と前記第2の配線との間に設けられた第3の層間絶縁層とを更に具備し、
    前記第3の配線は、前記第1の層間絶縁層上の前記第1のコンタクトホールに平面的に重なる領域と異なる領域に設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1のバンプは、前記第1及び第2の配線の少なくともいずれか一方に、少なくとも前記第1のバンプの一部が平面的に重なっていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記第1のバンプは、金属により形成されていることを特徴とする請求項1から請求項3のうちのいずれか一項に記載の半導体装置。
  5. 前記第1のバンプは、樹脂により前記第2の層間絶縁層上に形成された突状部と、前記突状部の突出側表面に形成された導電部材とを有し、
    前記接続配線は、前記導電部材に電気的に接続されていることを特徴とする請求項1から請求項3のうちのいずれか一項に記載の半導体装置。
  6. 前記第1のバンプは、前記第2の層間絶縁層側の面が平坦であることを特徴とする請求項1から請求項5のうちのいずれか一項に記載の半導体装置。
  7. 前記第1の層間絶縁層と前記第2の層間絶縁層との間に設けられた第4の配線と、
    前記第2の層間絶縁層は、前記第1の配線が設けられた領域と平面的に異なる領域に設けられた第2のコンタクトホールを有し、前記第2のコンタクトホール上に、その第2のコンタクトホールを介して前記第4の配線と電気的に接続するように設けられた第2のバンプと
    を更に具備することを特徴とする請求項1から請求項6のうちいずれか一項に記載の半導体装置。
  8. 基板と、
    前記基板上に設けられた基板配線と、
    第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、前記コンタクトホールを介して前記第2の配線と前記バンプとを電気的に接続する接続配線とを有し、前記基板配線に前記バンプが電気的に接続される半導体装置と、
    前記基板に前記半導体装置を固定する封止樹脂材と
    を具備することを特徴とする実装構造体。
  9. 電気光学装置用基板と、
    前記電気光学装置用基板上に設けられた基板配線と、
    第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、前記コンタクトホールを介して前記第2の配線と前記バンプとを電気的に接続する接続配線とを有し、前記基板配線に前記バンプが電気的に接続される半導体装置と、
    前記電気光学装置用基板に前記半導体装置を固定する封止樹脂材と
    を具備することを特徴とする電気光学装置。
  10. 前記電気光学装置用基板は、ガラス基板であることを特徴とする請求項9に記載の電気光学装置。
  11. 電気光学装置用基板と、
    前記電気光学装置用基板に電気的に接続された回路基板と、
    前記回路基板上に設けられた基板配線と、
    第1の配線と、前記第1の配線上に設けられた第1の層間絶縁層と、前記第1の層間絶縁層上に設けられた第2の配線と、前記第1の配線に少なくとも一部が平面的に重なるコンタクトホールを有し、前記第2の配線上に設けられた第2の層間絶縁層と、前記第2の層間絶縁層上で、前記コンタクトホールが設けられた領域と異なる領域に設けられたバンプと、前記コンタクトホールを介して前記第2の配線と前記バンプとを電気的に接続する接続配線とを有し、前記基板配線に前記バンプが電気的に接続される半導体装置と、
    前記回路基板に前記半導体装置を固定する封止樹脂材と
    を具備することを特徴とする電気光学装置。
  12. 請求項9から請求項11のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2005203913A 2005-07-13 2005-07-13 半導体装置、実装構造体、電気光学装置及び電子機器 Withdrawn JP2007027230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005203913A JP2007027230A (ja) 2005-07-13 2005-07-13 半導体装置、実装構造体、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005203913A JP2007027230A (ja) 2005-07-13 2005-07-13 半導体装置、実装構造体、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2007027230A true JP2007027230A (ja) 2007-02-01

Family

ID=37787648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005203913A Withdrawn JP2007027230A (ja) 2005-07-13 2005-07-13 半導体装置、実装構造体、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2007027230A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107315A (ja) * 2012-11-26 2014-06-09 Seiko Epson Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182516A (ja) * 1991-12-30 1993-07-23 Casio Comput Co Ltd 異方導電性接着剤および導電接続構造
JPH06302605A (ja) * 1993-04-14 1994-10-28 Nec Corp 半導体装置
JPH11233545A (ja) * 1997-11-10 1999-08-27 Citizen Watch Co Ltd 半導体装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182516A (ja) * 1991-12-30 1993-07-23 Casio Comput Co Ltd 異方導電性接着剤および導電接続構造
JPH06302605A (ja) * 1993-04-14 1994-10-28 Nec Corp 半導体装置
JPH11233545A (ja) * 1997-11-10 1999-08-27 Citizen Watch Co Ltd 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107315A (ja) * 2012-11-26 2014-06-09 Seiko Epson Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4603522B2 (ja) 実装構造体、電気光学装置及び電子機器
JP4155289B2 (ja) 電気光学装置及び電子機器
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
KR101387837B1 (ko) 플렉시블 기판 및 이를 구비한 전기 광학 장치, 그리고전자 기기
KR100899052B1 (ko) 전기 광학 장치, 전기 광학 장치의 제조 방법 및 전자기기
JP3979405B2 (ja) 電気光学装置、実装構造体及び電子機器
JP2007088124A (ja) 実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
KR20060093573A (ko) 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
JP2008177456A (ja) 電気光学装置、電気光学装置用基板、及び実装構造体、並びに電子機器
JP4683082B2 (ja) 半導体装置、半導体実装構造、電気光学装置
JP2007258518A (ja) 半導体装置、電気光学装置及び電子機器
JP4894477B2 (ja) 電気光学装置、実装構造体及び電子機器
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
JP2007027230A (ja) 半導体装置、実装構造体、電気光学装置及び電子機器
JP2006278388A (ja) 実装構造体、電気光学装置及び電子機器
JP2008172117A (ja) 電気光学装置、電気光学装置用基板、半導体素子、及び電子機器
JP2006227048A (ja) 異方性導電膜、半導体実装基板、電気光学装置及び電子機器
JP4539268B2 (ja) 実装構造体
JP2007264230A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP4432549B2 (ja) 電気光学装置及び電子機器
JP4107348B2 (ja) 電気光学装置、実装構造体及び電子機器
JP4779399B2 (ja) 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2002040471A (ja) 液晶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110502